JPS6041252A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS6041252A JPS6041252A JP58149894A JP14989483A JPS6041252A JP S6041252 A JPS6041252 A JP S6041252A JP 58149894 A JP58149894 A JP 58149894A JP 14989483 A JP14989483 A JP 14989483A JP S6041252 A JPS6041252 A JP S6041252A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- resistor
- thick film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は混成集積回路の製造方法に関するものであり、
小型で精度及び信頼性にすぐれた抵抗体を安価に供給す
ることを目的とするものである。
小型で精度及び信頼性にすぐれた抵抗体を安価に供給す
ることを目的とするものである。
混成集積回路は絶縁性基板上に抵抗やコンデンサなどの
受動素子を形成し、該基板上にビームリードＩＣやチッ
プＩＣなどの能動素子を搭載、接続したものであり、抵
抗体については小型、高精度で信頼性が高くしかも安価
であることが要求されている。
受動素子を形成し、該基板上にビームリードＩＣやチッ
プＩＣなどの能動素子を搭載、接続したものであり、抵
抗体については小型、高精度で信頼性が高くしかも安価
であることが要求されている。
従来の抵抗体の製造方法は薄膜抵抗方式と厚膜抵抗方式
の２種類に大別することができる。薄膜抵抗方式という
のはアルミナセラミック基板等の絶縁性基板上にタンタ
ル、ニクロム、金属シリサイド等の薄膜をスパッタリン
グや真空蒸着等により成膜し該薄膜を周知のフォトリソ
グラフィー技術によりパターン形成し、該構体の全面に
ニクロム−金、銅等の導体金属をスパッタリングや真空
蒸着等により成膜し、該導体金属をフォトリソグラフィ
ー技術により抵抗の電極端子部や内部配線をパターン形
成する方法である。
の２種類に大別することができる。薄膜抵抗方式という
のはアルミナセラミック基板等の絶縁性基板上にタンタ
ル、ニクロム、金属シリサイド等の薄膜をスパッタリン
グや真空蒸着等により成膜し該薄膜を周知のフォトリソ
グラフィー技術によりパターン形成し、該構体の全面に
ニクロム−金、銅等の導体金属をスパッタリングや真空
蒸着等により成膜し、該導体金属をフォトリソグラフィ
ー技術により抵抗の電極端子部や内部配線をパターン形
成する方法である。
この薄膜抵抗方式は抵抗体薄膜の材料や製造方法によっ
ては抵抗温度係数を略零付近におさえることも可能であ
り、また窒化タンタル膜等を用いることにより１５０℃
１０００時間後の抵抗変化率を０．３％８度におさえる
ことも可能である。さらに抵抗薄膜をフォトリングラフ
イー技術によりパターン形成するため１０μｍ程度のパ
ターン幅を容易に形成することが可能であり、レーザー
トリミング用の抵抗回路等も小さい面積内に作製できる
ため絶対精度±０．２チ以内の抵抗体の実用化も容易で
あるという特徴を有している。
ては抵抗温度係数を略零付近におさえることも可能であ
り、また窒化タンタル膜等を用いることにより１５０℃
１０００時間後の抵抗変化率を０．３％８度におさえる
ことも可能である。さらに抵抗薄膜をフォトリングラフ
イー技術によりパターン形成するため１０μｍ程度のパ
ターン幅を容易に形成することが可能であり、レーザー
トリミング用の抵抗回路等も小さい面積内に作製できる
ため絶対精度±０．２チ以内の抵抗体の実用化も容易で
あるという特徴を有している。
しかしながら抵抗薄膜や導体金属の成膜にスパッタリン
グ法や、真空蒸着法をもちいるため製造工程が煩雑であ
り製造費用が高いという欠点がある。
グ法や、真空蒸着法をもちいるため製造工程が煩雑であ
り製造費用が高いという欠点がある。
一方厚膜抵抗方式はアルミナ基板等の絶縁性基板上に釧
−パラジウム等のペーストをスクリーン印刷後焼成して
導体金属パターンを形成し、この上に酸化ルテニウム系
等のペーストをスクリーン印刷後焼成し２て厚膜抵抗パ
ターンを形成する方法である。厚膜抵抗方式は製造工程
が比較的単純であり製造費用は安くすることはできるが
、抵抗の絶対精度、温度係数、小型化などで劣るという
欠点を有している。
−パラジウム等のペーストをスクリーン印刷後焼成して
導体金属パターンを形成し、この上に酸化ルテニウム系
等のペーストをスクリーン印刷後焼成し２て厚膜抵抗パ
ターンを形成する方法である。厚膜抵抗方式は製造工程
が比較的単純であり製造費用は安くすることはできるが
、抵抗の絶対精度、温度係数、小型化などで劣るという
欠点を有している。
本発明は上述した欠点を根本的に克服するために絶縁性
基板上に厚膜導電性ペーストを印刷し、該厚膜導電性性
ペーストを焼成して厚膜導体パターンを形成した後、該
基板に厚さ１μｍ以下の抵抗用薄膜を成膜し、該抵抗用
薄膜を前記厚膜導体の一部と重なるようにパターン形成
することにより小型で精度がよく温度特性にす灯た抵抗
体を安価に供給することを目的とするものである。
基板上に厚膜導電性ペーストを印刷し、該厚膜導電性性
ペーストを焼成して厚膜導体パターンを形成した後、該
基板に厚さ１μｍ以下の抵抗用薄膜を成膜し、該抵抗用
薄膜を前記厚膜導体の一部と重なるようにパターン形成
することにより小型で精度がよく温度特性にす灯た抵抗
体を安価に供給することを目的とするものである。
本発明は抵抗体を薄膜抵抗にし、導体を厚膜導体にする
ことにより製造費用は厚膜抵抗方式よりは高いが薄膜抵
抗方式よりは安くしかも薄膜抵抗方式と同等の特性を有
する抵抗体が得られるという利点を有している。
ことにより製造費用は厚膜抵抗方式よりは高いが薄膜抵
抗方式よりは安くしかも薄膜抵抗方式と同等の特性を有
する抵抗体が得られるという利点を有している。
本発明で抵抗用薄膜の厚さを１μｍ以下と限定した理由
は抵抗薄膜をスパッタリングや蒸着法などで成膜するた
め抵抗用薄膜自体の膜応力が大きくなり、厚さが１μｍ
を越すと膜力剥離する場合があり実用上好ましくないた
めである。
は抵抗薄膜をスパッタリングや蒸着法などで成膜するた
め抵抗用薄膜自体の膜応力が大きくなり、厚さが１μｍ
を越すと膜力剥離する場合があり実用上好ましくないた
めである。
以下に本発明の実施例を第１図（ａ）〜第１図（ｅ）を
用いて具体的に説明する。まず第１図（ａ）の９６優の
アルミナ基板１上に釧−パラジウムペーストを印刷し、
７５０℃で焼成して第１図（ｂ）のように厚膜導体パタ
ーン２を形成する。次に第１図（Ｃ）のように該構体の
全面に膜厚４００Ａの酸素ドープ窒化タンタル膜３を成
膜する。
用いて具体的に説明する。まず第１図（ａ）の９６優の
アルミナ基板１上に釧−パラジウムペーストを印刷し、
７５０℃で焼成して第１図（ｂ）のように厚膜導体パタ
ーン２を形成する。次に第１図（Ｃ）のように該構体の
全面に膜厚４００Ａの酸素ドープ窒化タンタル膜３を成
膜する。
酸素ドープ窒化クンタル膜は酸素６５チ、窒素３５チの
混合ガスをアルゴンガス中にドープレ。
混合ガスをアルゴンガス中にドープレ。
タンタルをリアクティブスパッタすることにより容易に
得られるが、ここで重要なことは厚膜導体５− 中へのタンタル浮子の拡散量を多くしないように成膜中
の温度が高くなりすぎないように注意することである。
得られるが、ここで重要なことは厚膜導体５− 中へのタンタル浮子の拡散量を多くしないように成膜中
の温度が高くなりすぎないように注意することである。
マグネトロンスパッタリングによｐ酸素ドープ窒化タン
タル膜を成膜すれば上記条件は容易に満足される。
タル膜を成膜すれば上記条件は容易に満足される。
本実施例での成膜条件は基板加熱温度が１００℃スパッ
タ電圧は４００■であった。次に第１図（ｄ）のように
上記酸素ドープ窒化タンタル膜を周知のフォトリソグラ
フィー技術によシ厚膜導体の一部と重なるように７フ化
水素酸、硝酸、酢酸の混合液でエツチングし、３００℃
４時間抵抗の安定化熱処理を施した後、レーザートリミ
ング法により抵抗の一部４を切断して所望の抵抗値を得
る。
タ電圧は４００■であった。次に第１図（ｄ）のように
上記酸素ドープ窒化タンタル膜を周知のフォトリソグラ
フィー技術によシ厚膜導体の一部と重なるように７フ化
水素酸、硝酸、酢酸の混合液でエツチングし、３００℃
４時間抵抗の安定化熱処理を施した後、レーザートリミ
ング法により抵抗の一部４を切断して所望の抵抗値を得
る。
なお第１図（ｅ）は第１図（ｄ）の平面図である。この
あ（！：ｉｔ、通常の厚膜抵抗方式の組立と同じように
フルダリングにより外部引出し用端子を接続する。
あ（！：ｉｔ、通常の厚膜抵抗方式の組立と同じように
フルダリングにより外部引出し用端子を接続する。
以上のように本発明は簡便にして効果も大きく充分実用
に供せられるものである。なお本発明は上記の実施例に
限定されるものでなく抵抗用薄膜としてタンタル−アル
ミニュウム等のタンタルを６− 含有する薄膜、ニクロム薄膜、金属シリサイドな′どの
薄膜でもよく、−！た厚膜導電性ペーストとしてＦｉ銅
ペースト、金ペーストでも当然可能である。
に供せられるものである。なお本発明は上記の実施例に
限定されるものでなく抵抗用薄膜としてタンタル−アル
ミニュウム等のタンタルを６− 含有する薄膜、ニクロム薄膜、金属シリサイドな′どの
薄膜でもよく、−！た厚膜導電性ペーストとしてＦｉ銅
ペースト、金ペーストでも当然可能である。
第１図（ａ）〜第１図（ｄ）に各々本発明による混成集
積回路の一実施例の相続く製造過程を示す断面図、第１
図（ｅ） Ｆｉ第１図（ｄ）のＹ面図である。 同、図において、１・・・・・・アルミナセラミック基
板、２・・・・・・厚膜導体パターン、３・・・・・・
酸素ドープ窒化タンタル膜、４・・・・・・レーザービ
ームによる切断箇所、である。 ７− （θ） （ｂ） （Ｃン （ｄ） め ／ 図
積回路の一実施例の相続く製造過程を示す断面図、第１
図（ｅ） Ｆｉ第１図（ｄ）のＹ面図である。 同、図において、１・・・・・・アルミナセラミック基
板、２・・・・・・厚膜導体パターン、３・・・・・・
酸素ドープ窒化タンタル膜、４・・・・・・レーザービ
ームによる切断箇所、である。 ７− （θ） （ｂ） （Ｃン （ｄ） め ／ 図
Claims (5)
- （１）絶縁性基板上に厚膜導電性ペーストを印刷し、該
厚膜導電性ペーストを焼成して厚膜導体パターンを形成
した後、該基板に厚さ１μｍ以下の抵抗用薄膜を成膜し
、該抵抗用薄膜を前記厚膜導体パターンの一部と重なる
ようにパターン形成する工程を含むことを特徴とする混
成集積回路の製造方法。 - （２）抵抗用薄膜としてタンタル金属薄膜を用いたこと
を特徴とする特許請求の範囲第（１）項に記載の混成集
積回路の製造方法。 - （３）抵抗用薄膜としてタンタル金属を含有する薄膜を
用いたことを特徴とする特許請求の範囲第（１）項に記
載の混成集積回路の製造方法。 - （４）抵抗用薄膜としてニクロム金属薄膜を用いたこと
を特徴とする特許請求の範囲第ζ】）項に記載の混成集
積回路の製造方法。 - （５）抵抗用薄膜として金属シリサイド薄膜を用いたこ
とを特徴とする特許請求範囲第（１）項に記載の混成集
積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149894A JPS6041252A (ja) | 1983-08-17 | 1983-08-17 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149894A JPS6041252A (ja) | 1983-08-17 | 1983-08-17 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6041252A true JPS6041252A (ja) | 1985-03-04 |
Family
ID=15484942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58149894A Pending JPS6041252A (ja) | 1983-08-17 | 1983-08-17 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041252A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5770883A (en) * | 1995-09-19 | 1998-06-23 | Nippondenso Co., Ltd. | Semiconductor sensor with a built-in amplification circuit |
| CN112687616A (zh) * | 2020-12-24 | 2021-04-20 | 中国电子科技集团公司第十三研究所 | 射频管壳的制备方法及射频管壳 |
-
1983
- 1983-08-17 JP JP58149894A patent/JPS6041252A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5770883A (en) * | 1995-09-19 | 1998-06-23 | Nippondenso Co., Ltd. | Semiconductor sensor with a built-in amplification circuit |
| CN112687616A (zh) * | 2020-12-24 | 2021-04-20 | 中国电子科技集团公司第十三研究所 | 射频管壳的制备方法及射频管壳 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4434544A (en) | Multilayer circuit and process for manufacturing the same | |
| KR100525939B1 (ko) | 가열 소자와 이 가열 소자의 제조 방법 | |
| US4496435A (en) | Method of manufacturing thin film circuits | |
| JPS6041252A (ja) | 混成集積回路の製造方法 | |
| JPS6041251A (ja) | 混成集積回路の製造方法 | |
| JP3284694B2 (ja) | 多層抵抗モジュール | |
| JP2001351801A (ja) | チップ抵抗器 | |
| JPS6347274B2 (ja) | ||
| JP2001110601A (ja) | 抵抗器およびその製造方法 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| TWI898802B (zh) | 具溫度感測功能的晶片電阻及其製造方法 | |
| JPH0346961B2 (ja) | ||
| JPH06151124A (ja) | 薄膜抵抗体の製造方法 | |
| JPH07245303A (ja) | 金属薄膜抵抗体の製造方法 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JPH0462987A (ja) | 厚膜回路基板および厚膜ハイブリッド集積回路 | |
| JPS59107769A (ja) | 半田流れ防止域の形成方法 | |
| JPH05205903A (ja) | 厚膜チップ抵抗器 | |
| JPH05190547A (ja) | 半導体装置及びその製造方法 | |
| JPS62265751A (ja) | 混成集積回路装置 | |
| JPH0140516B2 (ja) | ||
| JPS63169058A (ja) | 薄膜集積回路 | |
| JPS55166947A (en) | Thin film capacitor integrated circuit | |
| JPH06140215A (ja) | 薄膜抵抗体とそれを内蔵した多層回路基板の製造方法 | |
| JPS6362301A (ja) | 薄膜集積回路 |