JPH05190547A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05190547A JPH05190547A JP614492A JP614492A JPH05190547A JP H05190547 A JPH05190547 A JP H05190547A JP 614492 A JP614492 A JP 614492A JP 614492 A JP614492 A JP 614492A JP H05190547 A JPH05190547 A JP H05190547A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- chromium
- resistor
- film resistor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 薄膜抵抗体を具備する半導体装置及びその製
造方法に関し、高抵抗で熱的に安定し且つ良好なオーミ
ック接続がなされた薄膜抵抗体を提供して薄膜抵抗を具
備する半導体装置の歩留り及び信頼性を向上せしめるこ
とを目的とする。 【構成】 クロムシリコンオキシからなる薄膜抵抗体６
と、該薄膜抵抗体６にクロムシリサイド薄膜４を介して
接続する純アルミニウム若しくはアルミニウム合金の薄
膜配線5A、5Bを有するように構成する。
造方法に関し、高抵抗で熱的に安定し且つ良好なオーミ
ック接続がなされた薄膜抵抗体を提供して薄膜抵抗を具
備する半導体装置の歩留り及び信頼性を向上せしめるこ
とを目的とする。 【構成】 クロムシリコンオキシからなる薄膜抵抗体６
と、該薄膜抵抗体６にクロムシリサイド薄膜４を介して
接続する純アルミニウム若しくはアルミニウム合金の薄
膜配線5A、5Bを有するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法、特に薄膜抵抗体を具備する半導体装置及びその製
造方法に関する。
方法、特に薄膜抵抗体を具備する半導体装置及びその製
造方法に関する。
【０００２】近時、半導体ＩＣの高集積化に伴って、半
導体ＩＣ内に形成される薄膜抵抗体の専有面積を縮小す
ることも一つの課題となっており、そのために高比抵抗
を有する材料を用い、高精度を有し、且つ電極接続も含
めて経時的な抵抗値変化が少なく信頼性の高い薄膜抵抗
体が望まれている。
導体ＩＣ内に形成される薄膜抵抗体の専有面積を縮小す
ることも一つの課題となっており、そのために高比抵抗
を有する材料を用い、高精度を有し、且つ電極接続も含
めて経時的な抵抗値変化が少なく信頼性の高い薄膜抵抗
体が望まれている。
【０００３】
【従来の技術】高精度且つ高信頼性を有する薄膜抵抗体
の材料としては、従来から、ニッケルクロム(NiCr)、窒
化タンタル(TaN) 、クロムシリサイド(CrSi2) 、クロシ
リコンオキシ(CrSi0) 等が知られているが、近時、高集
積化に伴う薄膜抵抗体の微細化のために、特に、2000μ
Ωcm程度の高比抵抗が容易に得られるCrSi0 やCrSi2 が
多く用いられ、これによって所要の高抵抗値の確保がな
されている。
の材料としては、従来から、ニッケルクロム(NiCr)、窒
化タンタル(TaN) 、クロムシリサイド(CrSi2) 、クロシ
リコンオキシ(CrSi0) 等が知られているが、近時、高集
積化に伴う薄膜抵抗体の微細化のために、特に、2000μ
Ωcm程度の高比抵抗が容易に得られるCrSi0 やCrSi2 が
多く用いられ、これによって所要の高抵抗値の確保がな
されている。
【０００４】なお、上記材料の比抵抗は、CrSi0 が1000
〜4000μΩcm、CrSi2 が 500〜2000μΩcm、TaN が 100
μΩcm、NiCrが50μΩcm程度である。従来の微細化され
た薄膜抵抗体は主として図５の模式断面図に示すよう
に、半導体基板51上に形成された下層の絶縁膜52上に、
抵抗体となるCrSi2 薄膜パターン53が延在配設され、こ
のCrSi2 薄膜パターン53の両端部にアルミニウム(Al)若
しくはその合金からなるAl配線54A 及び54B が直にコン
タクトした構造を有していた。なお図において、55は P
SG被覆絶縁膜、56はSi3N4 被覆絶縁膜を示す。
〜4000μΩcm、CrSi2 が 500〜2000μΩcm、TaN が 100
μΩcm、NiCrが50μΩcm程度である。従来の微細化され
た薄膜抵抗体は主として図５の模式断面図に示すよう
に、半導体基板51上に形成された下層の絶縁膜52上に、
抵抗体となるCrSi2 薄膜パターン53が延在配設され、こ
のCrSi2 薄膜パターン53の両端部にアルミニウム(Al)若
しくはその合金からなるAl配線54A 及び54B が直にコン
タクトした構造を有していた。なお図において、55は P
SG被覆絶縁膜、56はSi3N4 被覆絶縁膜を示す。
【０００５】
【発明が解決しようとする課題】しかし、上記CrSi2 薄
膜パターン53を用いた従来の薄膜抵抗体においては、Cr
Si2 の抵抗値が 360℃近傍の温度で大きく変化するため
に、薄膜抵抗体形成後半導体ＩＣが完成するまでの被熱
工程、例えば層間或いは被覆絶縁膜の形成、チップボン
ディング、ワイヤボンディング、封止等の工程を経るこ
とによって抵抗値が大幅に変動するという問題がある。
膜パターン53を用いた従来の薄膜抵抗体においては、Cr
Si2 の抵抗値が 360℃近傍の温度で大きく変化するため
に、薄膜抵抗体形成後半導体ＩＣが完成するまでの被熱
工程、例えば層間或いは被覆絶縁膜の形成、チップボン
ディング、ワイヤボンディング、封止等の工程を経るこ
とによって抵抗値が大幅に変動するという問題がある。
【０００６】一方、CrSi0 薄膜は、熱的な安定性は高
く、抵抗体形成後の被熱工程による抵抗値の変動は少な
いので、抵抗体自体の材料としては望ましいが、この材
料にはアルミニウム(Al)若しくはその合金からなるAl配
線との良好な電気的接続がとり難く、初期抵抗値が大き
くばらつくという問題があり、従来の構造のままでは実
用が困難であった。
く、抵抗体形成後の被熱工程による抵抗値の変動は少な
いので、抵抗体自体の材料としては望ましいが、この材
料にはアルミニウム(Al)若しくはその合金からなるAl配
線との良好な電気的接続がとり難く、初期抵抗値が大き
くばらつくという問題があり、従来の構造のままでは実
用が困難であった。
【０００７】そこで本発明は、薄膜抵抗体が形成されて
から半導体ＩＣが完成するまでに被る 400℃以下程度の
熱サイクルには十分に耐えて大きな抵抗値の変動を生ぜ
ず、且つAl配線との良好な電気的接続が容易に得られる
薄膜抵抗体の構造及び製造方法を提供し、薄膜抵抗体を
具備し且つ高集積化される半導体ＩＣの歩留り及び信頼
性を向上することを目的とする。
から半導体ＩＣが完成するまでに被る 400℃以下程度の
熱サイクルには十分に耐えて大きな抵抗値の変動を生ぜ
ず、且つAl配線との良好な電気的接続が容易に得られる
薄膜抵抗体の構造及び製造方法を提供し、薄膜抵抗体を
具備し且つ高集積化される半導体ＩＣの歩留り及び信頼
性を向上することを目的とする。
【０００８】
【課題を解決するための手段】上記課題の解決は、クロ
ムシリコンオキシからなる薄膜抵抗体と、該薄膜抵抗体
にクロムシリサイド薄膜を介して接続する純アルミニウ
ム若しくはアルミニウム合金の薄膜配線を有する本発明
による半導体装置、若しくは、本発明の半導体装置にお
ける薄膜抵抗体の形成に際して、酸素を含んだアルゴン
ガスの雰囲気中においてクロムシリサイドターゲットを
スパッタし絶縁膜上にクロムシリコンオキシの薄膜を形
成した後、アルゴン単体の雰囲気中において該クロムシ
リサイドターゲットをスパッタして該クロムシリコンオ
キシ薄膜上にクロムシリサイド薄膜を形成する工程、該
クロムシリコンオキシとクロムシリサイドとの積層膜
を、塩素系ガスを用いたスパッタエッチング手段により
抵抗体パターン形状に一括パターニングする工程、該積
層膜パターンを有する該絶縁膜上にアルミニウム若しく
はその合金からなる金属薄膜を形成する工程、該金属薄
膜を該積層膜パターンの一部にオーバラップする配線形
状に燐酸を含む液によるウェットエッチング手段を用い
パターニングする工程、表出するクロムシリサイド薄膜
を希弗酸により選択的に除去する工程を含む本発明によ
る半導体装置の製造方法により達成される。
ムシリコンオキシからなる薄膜抵抗体と、該薄膜抵抗体
にクロムシリサイド薄膜を介して接続する純アルミニウ
ム若しくはアルミニウム合金の薄膜配線を有する本発明
による半導体装置、若しくは、本発明の半導体装置にお
ける薄膜抵抗体の形成に際して、酸素を含んだアルゴン
ガスの雰囲気中においてクロムシリサイドターゲットを
スパッタし絶縁膜上にクロムシリコンオキシの薄膜を形
成した後、アルゴン単体の雰囲気中において該クロムシ
リサイドターゲットをスパッタして該クロムシリコンオ
キシ薄膜上にクロムシリサイド薄膜を形成する工程、該
クロムシリコンオキシとクロムシリサイドとの積層膜
を、塩素系ガスを用いたスパッタエッチング手段により
抵抗体パターン形状に一括パターニングする工程、該積
層膜パターンを有する該絶縁膜上にアルミニウム若しく
はその合金からなる金属薄膜を形成する工程、該金属薄
膜を該積層膜パターンの一部にオーバラップする配線形
状に燐酸を含む液によるウェットエッチング手段を用い
パターニングする工程、表出するクロムシリサイド薄膜
を希弗酸により選択的に除去する工程を含む本発明によ
る半導体装置の製造方法により達成される。
【０００９】
【作用】即ち本発明は、クロムシリコンオキシが従来の
クロムシリサイドよりも更に高い比抵抗値を有し一層の
微細化が可能で、且つ熱的な安定性が従来のクロムシリ
サイドに比べ大幅に優れていること、及びクロムシリサ
イドがアルミニウム若しくはその合金からなるアルミニ
ウム薄膜配線に対して良好なコンタクトが得られ、且つ
クロムシリコンオキシに対しても安定した良好なコンタ
クトが得られる点に着目し、高比抵抗を有し熱的に安定
なクロムシリコンオキシ薄膜により抵抗体薄膜パターン
を形成し、このクロムシリコンオキシからなる薄膜抵抗
体パターンとアルミニウム薄膜配線との低コンタクト抵
抗の接続媒体としてクロムシリコンオキシ薄膜抵抗体パ
ターンとアルミニウム薄膜配線との接続部に選択的にク
ロムシリサイド薄膜を介在せしめるように構成したもの
であり、これによって従来の薄膜抵抗体に比べ更に微細
化が可能で、熱サイクルに対する抵抗値の変動が少な
く、且つ配線とのコンタクト抵抗に起因する初期抵抗値
のばらつきも殆どない高信頼性を有する薄膜抵抗体が高
歩留りで提供される。
クロムシリサイドよりも更に高い比抵抗値を有し一層の
微細化が可能で、且つ熱的な安定性が従来のクロムシリ
サイドに比べ大幅に優れていること、及びクロムシリサ
イドがアルミニウム若しくはその合金からなるアルミニ
ウム薄膜配線に対して良好なコンタクトが得られ、且つ
クロムシリコンオキシに対しても安定した良好なコンタ
クトが得られる点に着目し、高比抵抗を有し熱的に安定
なクロムシリコンオキシ薄膜により抵抗体薄膜パターン
を形成し、このクロムシリコンオキシからなる薄膜抵抗
体パターンとアルミニウム薄膜配線との低コンタクト抵
抗の接続媒体としてクロムシリコンオキシ薄膜抵抗体パ
ターンとアルミニウム薄膜配線との接続部に選択的にク
ロムシリサイド薄膜を介在せしめるように構成したもの
であり、これによって従来の薄膜抵抗体に比べ更に微細
化が可能で、熱サイクルに対する抵抗値の変動が少な
く、且つ配線とのコンタクト抵抗に起因する初期抵抗値
のばらつきも殆どない高信頼性を有する薄膜抵抗体が高
歩留りで提供される。
【００１０】
【実施例】以下本発明を、図示実施例により具体的に説
明する。図１は本発明に係る薄膜抵抗体の一実施例の模
式断面図、図２及び図３は本発明に係る製造方法の工程
断面図、図４は本発明の効果を示す図である。全図を通
じ同一対象物は同一符合で示す。
明する。図１は本発明に係る薄膜抵抗体の一実施例の模
式断面図、図２及び図３は本発明に係る製造方法の工程
断面図、図４は本発明の効果を示す図である。全図を通
じ同一対象物は同一符合で示す。
【００１１】本発明に係る薄膜抵抗体は図１に示すよう
に、例えば基板、エピタキシャル層等からなるシリコン
(Si)基体ｌ上に形成された下層の絶縁膜２上に延在配設
された、例えば厚さ 200Å、幅１μｍ、長さ10μｍのク
ロムシリコンオキシ(CrSi0)薄膜パターン３と、このCrS
i0 薄膜パターン３の両端部上に厚さ 100Å程度のクロ
ムシリサイド(CrSi2) 薄膜４を介してそれぞれ接続する
例えばAl-1%Si 合金からなるAl薄膜配線5A及び5Bを有し
てなり、通常の半導体ＩＣにおいては上記薄膜抵抗体６
上が例えば燐珪酸ガラス(PSG) 膜７及び窒化シリコン(S
i3N4) 膜８で湿気や汚染から被覆された構造を有してい
る。
に、例えば基板、エピタキシャル層等からなるシリコン
(Si)基体ｌ上に形成された下層の絶縁膜２上に延在配設
された、例えば厚さ 200Å、幅１μｍ、長さ10μｍのク
ロムシリコンオキシ(CrSi0)薄膜パターン３と、このCrS
i0 薄膜パターン３の両端部上に厚さ 100Å程度のクロ
ムシリサイド(CrSi2) 薄膜４を介してそれぞれ接続する
例えばAl-1%Si 合金からなるAl薄膜配線5A及び5Bを有し
てなり、通常の半導体ＩＣにおいては上記薄膜抵抗体６
上が例えば燐珪酸ガラス(PSG) 膜７及び窒化シリコン(S
i3N4) 膜８で湿気や汚染から被覆された構造を有してい
る。
【００１２】このような薄膜抵抗体を有する半導体装置
は、例えば次に図２の工程断面図を参照してバイポーラ
ＩＣの一実施例について説明するような本発明の方法に
より形成される。
は、例えば次に図２の工程断面図を参照してバイポーラ
ＩＣの一実施例について説明するような本発明の方法に
より形成される。
【００１３】図２(a) 参照 本発明に係る薄膜抵抗体を形成するには、それに先立っ
て通常のバイポーラＩＣの製造方法に従って、例えば図
に示すようなバイポーラトランジスタの各能動領域が形
成され、表面が下層の絶縁膜に覆われたバイポーラ基板
を形成する。
て通常のバイポーラＩＣの製造方法に従って、例えば図
に示すようなバイポーラトランジスタの各能動領域が形
成され、表面が下層の絶縁膜に覆われたバイポーラ基板
を形成する。
【００１４】この図において、11はｐ型Si基板、12はｎ
+ 型埋込み層、13はｎ型エピタキシャルSi（コレクタ）
層、14は素子間分離領域、15はｎ+ 型コレクタコンタク
ト領域、16はｐ型ベース領域、17はｎ+ 型エミッタ領
域、18は下層絶縁膜を示す。
+ 型埋込み層、13はｎ型エピタキシャルSi（コレクタ）
層、14は素子間分離領域、15はｎ+ 型コレクタコンタク
ト領域、16はｐ型ベース領域、17はｎ+ 型エミッタ領
域、18は下層絶縁膜を示す。
【００１５】図２(b) 参照 次いで、上記被加工基板38を図５に略図を示すような、
Cr-70AT%Siターゲット32を有するＤＣスパッタ装置31内
の陽極33上に搭載し、この装置内に例えば20％程度の酸
素(O2)を含んだアルゴン(Ar)ガスを流しながら装置内を
例えば１×10-7Torr程度に減圧し、例えば0.5KW の電力
をターゲット32と陽極33間に印加してターゲット32を約
10分程度パッタさせ、図２(b) に示す基板の下層絶縁膜
18上に厚さ 200Å程度のCrSiO 薄膜19を堆積させ、次い
で上記Arガスに混合するO2ガスを停止し前記スパッタ装
置31内を完全にArのみの例えば１×10-7Torr程度の減圧
雰囲気となした後、上記CrSiO 薄膜19のスパッタに連続
して、上記同様の条件でCr-70AT%Siターゲット32をスパ
ッタさせ、前記CrSiO 薄膜19上に更に厚さ 100Å程度の
CrSi2 薄膜20を堆積させる。なお、図５において、34は
Ar-20%O2若しくは単体Arガスの流入口、35は排気口、36
は直流電源、37は接地を示す。
Cr-70AT%Siターゲット32を有するＤＣスパッタ装置31内
の陽極33上に搭載し、この装置内に例えば20％程度の酸
素(O2)を含んだアルゴン(Ar)ガスを流しながら装置内を
例えば１×10-7Torr程度に減圧し、例えば0.5KW の電力
をターゲット32と陽極33間に印加してターゲット32を約
10分程度パッタさせ、図２(b) に示す基板の下層絶縁膜
18上に厚さ 200Å程度のCrSiO 薄膜19を堆積させ、次い
で上記Arガスに混合するO2ガスを停止し前記スパッタ装
置31内を完全にArのみの例えば１×10-7Torr程度の減圧
雰囲気となした後、上記CrSiO 薄膜19のスパッタに連続
して、上記同様の条件でCr-70AT%Siターゲット32をスパ
ッタさせ、前記CrSiO 薄膜19上に更に厚さ 100Å程度の
CrSi2 薄膜20を堆積させる。なお、図５において、34は
Ar-20%O2若しくは単体Arガスの流入口、35は排気口、36
は直流電源、37は接地を示す。
【００１６】図２(c) 参照 次いで、フォトプロセスを用い形成した第１のレジスト
パターン21をマスクにし、例えば四塩化珪素(SiCl4) と
塩素(Cl2) の混合ガスを用いたスパッタエッチング処理
により前記CrSi2 薄膜20とCrSiO 薄膜19を一括パターニ
ングし、素子領域22外の下層絶縁膜18上に、薄膜抵抗体
パターンに対応するパターン形状のCrSiO 薄膜19とCrSi
2 薄膜20との積層膜パターン23を形成する。
パターン21をマスクにし、例えば四塩化珪素(SiCl4) と
塩素(Cl2) の混合ガスを用いたスパッタエッチング処理
により前記CrSi2 薄膜20とCrSiO 薄膜19を一括パターニ
ングし、素子領域22外の下層絶縁膜18上に、薄膜抵抗体
パターンに対応するパターン形状のCrSiO 薄膜19とCrSi
2 薄膜20との積層膜パターン23を形成する。
【００１７】図２(d) 参照 次いで、前記第１のレジストパターン21を除去して後、
通常のフォトリソグラフィ技術により下層絶縁膜18にコ
レクタコンタクト窓24、エミッタコンタクト窓25及びベ
ースコンタクト窓26を形成する。
通常のフォトリソグラフィ技術により下層絶縁膜18にコ
レクタコンタクト窓24、エミッタコンタクト窓25及びベ
ースコンタクト窓26を形成する。
【００１８】図３(a) 参照 次いで、上記基板上に通常のスパッタ或いは蒸着手段に
より通常とおり例えば厚さ7000Å程度のAl-1%Si 合金膜
127 を形成する。
より通常とおり例えば厚さ7000Å程度のAl-1%Si 合金膜
127 を形成する。
【００１９】図３(b) 参照 次いで、上記Al-1%Si 合金膜127 上に配線パターンに対
応するパターン形状を有する第２のレジストパターン28
を形成し、この第２のレジストパターン28をマスクにし
燐酸(H3PO4) を主成分とする液、例えば60℃程度に加熱
したH3PO4:硝酸(HNO3)＝５：１の混液によるウェットエ
ッチング処理を施し、表出するAl-1%Si合金膜127 を選
択的に溶解除去し、上記Al-1%Si 合金膜からなるAlコレ
クタ配線27C 、Alエミッタ配線27E 及び一端部が前記積
層膜パターン23の一端部上に接触するAlベース配線27B
、前記積層膜パターン23の他端部上から図示されない
領域に延在するAl回路配線27S を形成する。
応するパターン形状を有する第２のレジストパターン28
を形成し、この第２のレジストパターン28をマスクにし
燐酸(H3PO4) を主成分とする液、例えば60℃程度に加熱
したH3PO4:硝酸(HNO3)＝５：１の混液によるウェットエ
ッチング処理を施し、表出するAl-1%Si合金膜127 を選
択的に溶解除去し、上記Al-1%Si 合金膜からなるAlコレ
クタ配線27C 、Alエミッタ配線27E 及び一端部が前記積
層膜パターン23の一端部上に接触するAlベース配線27B
、前記積層膜パターン23の他端部上から図示されない
領域に延在するAl回路配線27S を形成する。
【００２０】図３(c) 参照 次いで、レジストパターン28を除去した後、上記Al配線
27B 、27S をマスクにし、例えば１〜５％程度の希弗酸
により短時間エッチングを行い前記Al配線27B及び27S
の外側に表出しているCrSi2 薄膜20を選択的に除去し、
次いで 450℃程度の温度で30分程度アニール処理を施し
てAlとCrSi2 とのコンタクトをオーミック性にし、これ
によって、CrSiO 薄膜19からなり両端部がCrSi2 薄膜20
を介してAlベース配線27B 及びAl回路配線27S にそれぞ
れ接続する薄膜抵抗体28が完成する。
27B 、27S をマスクにし、例えば１〜５％程度の希弗酸
により短時間エッチングを行い前記Al配線27B及び27S
の外側に表出しているCrSi2 薄膜20を選択的に除去し、
次いで 450℃程度の温度で30分程度アニール処理を施し
てAlとCrSi2 とのコンタクトをオーミック性にし、これ
によって、CrSiO 薄膜19からなり両端部がCrSi2 薄膜20
を介してAlベース配線27B 及びAl回路配線27S にそれぞ
れ接続する薄膜抵抗体28が完成する。
【００２１】図３(d) 参照 以後、耐湿性及び機械的な保護のために、通常通りCVD
法により上記薄膜抵抗体28及びAl配線27C 、27E 、27B
、27S 等の形成面上に厚さ１μｍ程度の PSG膜29A と
厚さ3000Å程度のSi3N4 膜29B からなる被覆絶縁膜29を
形成し、次いで図示しないワイヤボンディング窓の形成
等がなされ本発明に係る薄膜抵抗体を具備した半導体Ｉ
Ｃが完成する。
法により上記薄膜抵抗体28及びAl配線27C 、27E 、27B
、27S 等の形成面上に厚さ１μｍ程度の PSG膜29A と
厚さ3000Å程度のSi3N4 膜29B からなる被覆絶縁膜29を
形成し、次いで図示しないワイヤボンディング窓の形成
等がなされ本発明に係る薄膜抵抗体を具備した半導体Ｉ
Ｃが完成する。
【００２２】図４は本発明の効果を示す図で、上記実施
例に示した本発明に係る薄膜抵抗体ＡとCrSi2 薄膜から
なる従来の薄膜抵抗体Ｂとの抵抗体完成時即ち図３(c)
の工程完了後の抵抗値の熱的安定性を比較して示してあ
る。図において、縦軸は抵抗変化率を％で示し、横軸は
熱処理時間をhr単位で示してある。また熱処理条件は36
0℃である。
例に示した本発明に係る薄膜抵抗体ＡとCrSi2 薄膜から
なる従来の薄膜抵抗体Ｂとの抵抗体完成時即ち図３(c)
の工程完了後の抵抗値の熱的安定性を比較して示してあ
る。図において、縦軸は抵抗変化率を％で示し、横軸は
熱処理時間をhr単位で示してある。また熱処理条件は36
0℃である。
【００２３】この図から明らかなように、従来の薄膜抵
抗体Ｂにおいては、抵抗体形成後の絶縁膜の形成、チッ
プボンディング、ワイヤボンディング、封止等の工程で
被る360 ℃程度の被熱によって２％近くの大きな抵抗上
昇が生じていたのに対し、上記実施例に示した本発明に
係る薄膜抵抗体Ａにおいては抵抗上昇率を 0.5％以下の
小さな比率に抑えることができた。
抗体Ｂにおいては、抵抗体形成後の絶縁膜の形成、チッ
プボンディング、ワイヤボンディング、封止等の工程で
被る360 ℃程度の被熱によって２％近くの大きな抵抗上
昇が生じていたのに対し、上記実施例に示した本発明に
係る薄膜抵抗体Ａにおいては抵抗上昇率を 0.5％以下の
小さな比率に抑えることができた。
【００２４】
【発明の効果】以上説明のように、本発明によれば、大
きな抵抗値を有し、コンタクト抵抗が低くて初期値が安
定し、且つ熱サイクルによる抵抗変動率の極めて小さい
薄膜抵抗体が提供される。従って本発明は、薄膜抵抗体
を具備し高集積化される半導体ＩＣの歩留り及び信頼性
の向上に有効である。
きな抵抗値を有し、コンタクト抵抗が低くて初期値が安
定し、且つ熱サイクルによる抵抗変動率の極めて小さい
薄膜抵抗体が提供される。従って本発明は、薄膜抵抗体
を具備し高集積化される半導体ＩＣの歩留り及び信頼性
の向上に有効である。
【図１】 本発明に係る薄膜抵抗体の一実施例の模式断
面図
面図
【図２】 本発明に係る製造方法の一実施例の工程断面
図（その１）
図（その１）
【図３】 本発明に係る製造方法の一実施例の工程断面
図（その２）
図（その２）
【図４】 本発明の効果を示す図
【図５】 ＤＣスパッタ装置の模式図
【図６】 従来の薄膜抵抗体の模式断面図
１ Si基体 ２ 下層の絶縁膜 ３ CrSi0 薄膜パターン ４ CrSi2 薄膜 5A、5B Al配線 ６ 薄膜抵抗体 ７ PSG 膜 ８ Si3N4 膜
Claims (2)
- 【請求項１】 クロムシリコンオキシからなる薄膜抵抗
体と、該薄膜抵抗体にクロムシリサイド薄膜を介して接
続する純アルミニウム若しくはアルミニウム合金の薄膜
配線を有することを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置における薄膜
抵抗体の形成に際して、 酸素を含んだアルゴンガスの雰囲気中においてクロムシ
リサイドターゲットをスパッタし絶縁膜上にクロムシリ
コンオキシの薄膜を形成した後、アルゴン単体の雰囲気
中において該クロムシリサイドターゲットをスパッタし
て該クロムシリコンオキシ薄膜上にクロムシリサイド薄
膜を形成する工程、 該クロムシリコンオキシとクロムシリサイドとの積層膜
を、塩素系ガスを用いたスパッタエッチング手段により
抵抗体パターン形状に一括パターニングする工程、 該積層膜パターンを有する該絶縁膜上にアルミニウム若
しくはその合金からなる金属薄膜を形成する工程、 該金属薄膜を該積層膜パターンの一部にオーバラップす
る配線形状に燐酸を含む液によるウェットエッチング手
段を用いパターニングする工程、 表出するクロムシリサイド薄膜を希弗酸により選択的に
除去する工程を有することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP614492A JPH05190547A (ja) | 1992-01-17 | 1992-01-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP614492A JPH05190547A (ja) | 1992-01-17 | 1992-01-17 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190547A true JPH05190547A (ja) | 1993-07-30 |
Family
ID=11630325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP614492A Withdrawn JPH05190547A (ja) | 1992-01-17 | 1992-01-17 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190547A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009147219A (ja) * | 2007-12-17 | 2009-07-02 | Mitsubishi Electric Corp | 半導体装置 |
-
1992
- 1992-01-17 JP JP614492A patent/JPH05190547A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009147219A (ja) * | 2007-12-17 | 2009-07-02 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| US5414404A (en) | Semiconductor device having a thin-film resistor | |
| JP4610205B2 (ja) | 半導体装置 | |
| US6993828B2 (en) | Method for manufacturing metal thin film resistor | |
| JPH05190547A (ja) | 半導体装置及びその製造方法 | |
| JPH0689831A (ja) | 薄膜コンデンサ | |
| JPH07202124A (ja) | 半導体装置の製造方法 | |
| JP2610866B2 (ja) | 半導体抵抗素子 | |
| JPH05175428A (ja) | 集積回路装置 | |
| JPS582065A (ja) | 半導体装置の製造方法 | |
| JP4776234B2 (ja) | 半導体装置の製造方法 | |
| JP2003045983A (ja) | 半導体装置及びその製造方法 | |
| JP4137040B2 (ja) | 半導体装置の製造方法 | |
| JP3263481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
| JPS6125217B2 (ja) | ||
| JPH035656B2 (ja) | ||
| JPS60186038A (ja) | 半導体装置 | |
| JPS5810855B2 (ja) | タソウハイセンコウゾウノセイホウ | |
| JPS6041252A (ja) | 混成集積回路の製造方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH0595082A (ja) | 半導体装置 | |
| JPH07245303A (ja) | 金属薄膜抵抗体の製造方法 | |
| JPH05109730A (ja) | 半導体装置及びその製造方法 | |
| JPH06196435A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |