JPH07202124A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07202124A JPH07202124A JP33753893A JP33753893A JPH07202124A JP H07202124 A JPH07202124 A JP H07202124A JP 33753893 A JP33753893 A JP 33753893A JP 33753893 A JP33753893 A JP 33753893A JP H07202124 A JPH07202124 A JP H07202124A
- Authority
- JP
- Japan
- Prior art keywords
- film
- reference resistance
- wiring layer
- resistance film
- auxiliary wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 基準抵抗を有する半導体装置の製造方法に関
し、高精度の基準抵抗を有する半導体装置の製造方法を
提供することを目的とする。 【構成】 ＣｒＳｉ系基準抵抗膜（３）と補助配線層
（４）を連続して形成して良好なコンタクトを形成した
後、同一形状にパターニングする。その上に配線層を形
成し、配線層と補助配線層を同一形状にパターニングす
ることにより、配線層に接続された基準抵抗を形成す
る。基準抵抗のコンタクト領域は大気に晒されることな
く、良好なコンタクトが得られる。また、基準抵抗膜の
コンタクト領域にＢイオンを注入したり、コンタクト領
域をＨ2 Ｏ2 ＋ＮＨ4 ＯＨ溶液で洗浄することにより、
清浄な基準抵抗膜表面を得、その上に配線層を形成す
る。基準抵抗膜の清浄表面上に配線層を形成することに
より、コンタクト抵抗が安定化する。
し、高精度の基準抵抗を有する半導体装置の製造方法を
提供することを目的とする。 【構成】 ＣｒＳｉ系基準抵抗膜（３）と補助配線層
（４）を連続して形成して良好なコンタクトを形成した
後、同一形状にパターニングする。その上に配線層を形
成し、配線層と補助配線層を同一形状にパターニングす
ることにより、配線層に接続された基準抵抗を形成す
る。基準抵抗のコンタクト領域は大気に晒されることな
く、良好なコンタクトが得られる。また、基準抵抗膜の
コンタクト領域にＢイオンを注入したり、コンタクト領
域をＨ2 Ｏ2 ＋ＮＨ4 ＯＨ溶液で洗浄することにより、
清浄な基準抵抗膜表面を得、その上に配線層を形成す
る。基準抵抗膜の清浄表面上に配線層を形成することに
より、コンタクト抵抗が安定化する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に基準抵抗を有する半導体装置の製造方法に
関する。
に関し、特に基準抵抗を有する半導体装置の製造方法に
関する。
【０００２】半導体集積回路装置には、基準抵抗を有す
るものがある。高集積度の半導体集積回路装置内におい
ては、基準抵抗は小型で高抵抗率を有する必要がある。
また、基準抵抗の精度に対する要求はますます高くな
り、絶対精度と相対精度の両者の向上が求められてい
る。基準抵抗の精度を低下させる主な原因の１つとし
て、配線層との接触抵抗の不安定さがある。
るものがある。高集積度の半導体集積回路装置内におい
ては、基準抵抗は小型で高抵抗率を有する必要がある。
また、基準抵抗の精度に対する要求はますます高くな
り、絶対精度と相対精度の両者の向上が求められてい
る。基準抵抗の精度を低下させる主な原因の１つとし
て、配線層との接触抵抗の不安定さがある。
【０００３】
【従来の技術】基準抵抗として高いシート抵抗が必要と
される半導体集積回路装置においては、薄膜抵抗が有用
である。デジタル回路においては、ドープされた多結晶
シリコンが基準抵抗として用いられる。アナログ回路に
おいては、低い抵抗温度係数（ＴＣＲ）、寿命終了まで
の高い安定性等、より高い精度が必要である。
される半導体集積回路装置においては、薄膜抵抗が有用
である。デジタル回路においては、ドープされた多結晶
シリコンが基準抵抗として用いられる。アナログ回路に
おいては、低い抵抗温度係数（ＴＣＲ）、寿命終了まで
の高い安定性等、より高い精度が必要である。
【０００４】このような高精度の抵抗材料として、クロ
ム硅酸塩系化合物が用いられる。たとえば、Ｃｒx Ｓｉ
y Ｎは、ＴＣＲが約±５０〜２００ｐｐｍ／℃、抵抗率
８００〜２０００μΩ・ｃｍを有する。
ム硅酸塩系化合物が用いられる。たとえば、Ｃｒx Ｓｉ
y Ｎは、ＴＣＲが約±５０〜２００ｐｐｍ／℃、抵抗率
８００〜２０００μΩ・ｃｍを有する。
【０００５】図３に、従来技術によるＣｒＳｉ系基準抵
抗の製造プロセスを示す。図３（Ａ）に示すように、表
面にＳｉＯ2 膜５２を有するシリコン基板５１の上に、
ＣｒＳｉ基準抵抗膜５３をスパッタリング等によって堆
積する。この基準抵抗膜５３の上に、ホトレジスト膜を
塗布し、基準抵抗の形状に合わせてパターニングし、ホ
トレジストマスク５４を作成する。
抗の製造プロセスを示す。図３（Ａ）に示すように、表
面にＳｉＯ2 膜５２を有するシリコン基板５１の上に、
ＣｒＳｉ基準抵抗膜５３をスパッタリング等によって堆
積する。この基準抵抗膜５３の上に、ホトレジスト膜を
塗布し、基準抵抗の形状に合わせてパターニングし、ホ
トレジストマスク５４を作成する。
【０００６】図３（Ｂ）に示すように、このホトレジス
トマスク５４をエッチングマスクとして用い、下の基準
抵抗膜５３をパターニングする。たとえば、塩素ガスを
用いたリアクティブイオンエッチング（ＲＩＥ）によっ
て基準抵抗膜５３をパターニングすることができる。
トマスク５４をエッチングマスクとして用い、下の基準
抵抗膜５３をパターニングする。たとえば、塩素ガスを
用いたリアクティブイオンエッチング（ＲＩＥ）によっ
て基準抵抗膜５３をパターニングすることができる。
【０００７】図３（Ｃ）に示すように、ホトレジストマ
スク５４を除去する。酸素プラズマによるアッシング、
ウェット工程等によってこのレジスト膜除去工程を行な
うことができる。
スク５４を除去する。酸素プラズマによるアッシング、
ウェット工程等によってこのレジスト膜除去工程を行な
うことができる。
【０００８】図３（Ｄ）に示すように、パターニングし
た基準抵抗膜５３の上に配線層となるアルミニウム膜５
５を堆積する。図３（Ｅ）に示すように、アルミニウム
膜５５の上にホトレジスト膜を塗布し、露光現像するこ
とによってアルミニウム膜５５の必要部分を覆うホトレ
ジストマスク５６を作成する。
た基準抵抗膜５３の上に配線層となるアルミニウム膜５
５を堆積する。図３（Ｅ）に示すように、アルミニウム
膜５５の上にホトレジスト膜を塗布し、露光現像するこ
とによってアルミニウム膜５５の必要部分を覆うホトレ
ジストマスク５６を作成する。
【０００９】図３（Ｆ）に示すように、ホトレジストマ
スク５６をエッチングマスクとして、下のアルミニウム
膜５５をパターニングする。たとえば、ＳｉＣｌ4 ガス
を用いたドライエッチングにより、アルミニウム膜５５
をエッチングすることができる。
スク５６をエッチングマスクとして、下のアルミニウム
膜５５をパターニングする。たとえば、ＳｉＣｌ4 ガス
を用いたドライエッチングにより、アルミニウム膜５５
をエッチングすることができる。
【００１０】図３（Ｇ）に示すように、ホトレジストマ
スク５６を除去すると、基準抵抗膜５３の両端にアルミ
ニウム膜５５の配線が形成された基準抵抗が形成され
る。なお、図３（Ｃ）に示すように、基準抵抗膜５３の
パターンを形成した後、表面にＳｉＯ2 膜５８を形成
し、開口部を露出するコンタクトホールをパターニング
してもよい。
スク５６を除去すると、基準抵抗膜５３の両端にアルミ
ニウム膜５５の配線が形成された基準抵抗が形成され
る。なお、図３（Ｃ）に示すように、基準抵抗膜５３の
パターンを形成した後、表面にＳｉＯ2 膜５８を形成
し、開口部を露出するコンタクトホールをパターニング
してもよい。
【００１１】続いて、図３（Ｄ）〜（Ｇ）の工程を行な
えば、基準抵抗膜５３とアルミニウム膜５５の間にＳｉ
Ｏ2 膜５８が介在した基準抵抗が得られる。図４に、こ
のようにして作成される基準抵抗の形状を示す。
えば、基準抵抗膜５３とアルミニウム膜５５の間にＳｉ
Ｏ2 膜５８が介在した基準抵抗が得られる。図４に、こ
のようにして作成される基準抵抗の形状を示す。
【００１２】図４（Ａ）は、図３（Ａ）〜（Ｇ）の工程
によって形成される基準抵抗の断面構造を示す。図３
（Ｇ）の状態に続き、表面をパッシベーション膜５９で
覆っている。
によって形成される基準抵抗の断面構造を示す。図３
（Ｇ）の状態に続き、表面をパッシベーション膜５９で
覆っている。
【００１３】図４（Ｂ）は、図３（Ｈ）の工程を経て、
図３（Ｄ）〜（Ｇ）の工程を行なった場合の基準抵抗の
構成を示す。アルミニウム配線層５５は、基準抵抗膜５
３を覆う絶縁膜５８の開口を通って基準抵抗膜とコンタ
クトする。なお、配線層５５の上はパッシベーション膜
５９で覆われている。
図３（Ｄ）〜（Ｇ）の工程を行なった場合の基準抵抗の
構成を示す。アルミニウム配線層５５は、基準抵抗膜５
３を覆う絶縁膜５８の開口を通って基準抵抗膜とコンタ
クトする。なお、配線層５５の上はパッシベーション膜
５９で覆われている。
【００１４】図４（Ｃ）は、このようにして形成される
基準抵抗の平面構成を示す。矩形状の基準抵抗膜５３の
両端で、アルミニウム配線層５５が接続されている。
基準抵抗の平面構成を示す。矩形状の基準抵抗膜５３の
両端で、アルミニウム配線層５５が接続されている。
【００１５】
【発明が解決しようとする課題】ＣｒＳｉ系材料は、非
常に酸化され易い。以上説明した従来技術によるＣｒＳ
ｉ系基準抵抗の製造プロセスによれば、パターニングし
た基準抵抗膜が酸素雰囲気や酸素プラズマに晒されてし
まう。このため、基準抵抗膜表面に酸化や変質が生じ
る。表面が酸化されたり、変質した基準抵抗膜の上に、
直接アルミニウム膜の配線を形成すると、接触抵抗が大
きくかつ不安定になる。
常に酸化され易い。以上説明した従来技術によるＣｒＳ
ｉ系基準抵抗の製造プロセスによれば、パターニングし
た基準抵抗膜が酸素雰囲気や酸素プラズマに晒されてし
まう。このため、基準抵抗膜表面に酸化や変質が生じ
る。表面が酸化されたり、変質した基準抵抗膜の上に、
直接アルミニウム膜の配線を形成すると、接触抵抗が大
きくかつ不安定になる。
【００１６】基準抵抗膜の表面変質層を除去するため
に、希弗酸水溶液で基準抵抗膜表面および半導体ウエハ
表面を洗浄することも行なわれる。しかしながら、この
ような表面洗浄を行なってもコンタクト抵抗を十分低
く、かつ安定にすることは困難である。
に、希弗酸水溶液で基準抵抗膜表面および半導体ウエハ
表面を洗浄することも行なわれる。しかしながら、この
ような表面洗浄を行なってもコンタクト抵抗を十分低
く、かつ安定にすることは困難である。
【００１７】本発明の目的は、高精度の基準抵抗を有す
る半導体装置の製造方法を提供することである。本発明
の他の目的は、コンタクト抵抗が低く、基準抵抗の抵抗
値は高いＣｒＳｉ系基準抵抗を有する半導体装置の製造
方法を提供することである。
る半導体装置の製造方法を提供することである。本発明
の他の目的は、コンタクト抵抗が低く、基準抵抗の抵抗
値は高いＣｒＳｉ系基準抵抗を有する半導体装置の製造
方法を提供することである。
【００１８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の絶縁膜上にＣｒ−Ｓｉ系基準抵
抗膜を堆積する工程と、続いて、基準抵抗膜上に補助配
線金属膜を堆積する工程と、前記基準抵抗膜および補助
配線金属膜を一緒にパターニングする工程と、パターニ
ングされた前記基準抵抗膜、補助配線金属膜を覆って配
線金属膜を堆積する工程と、前記配線金属膜、補助配線
金属膜を一緒にパターニングする工程とを含む。
造方法は、半導体基板の絶縁膜上にＣｒ−Ｓｉ系基準抵
抗膜を堆積する工程と、続いて、基準抵抗膜上に補助配
線金属膜を堆積する工程と、前記基準抵抗膜および補助
配線金属膜を一緒にパターニングする工程と、パターニ
ングされた前記基準抵抗膜、補助配線金属膜を覆って配
線金属膜を堆積する工程と、前記配線金属膜、補助配線
金属膜を一緒にパターニングする工程とを含む。
【００１９】本発明の他の半導体装置の製造方法は、半
導体基板の絶縁膜上にＣｒ−Ｓｉ系基準抵抗膜を堆積す
る工程と、前記基準抵抗膜をパターニングする工程と、
パターニングされた前記基準抵抗膜を覆って、コンタク
ト部に開口を有するマスクを形成する工程と、前記マス
クを介して前記基準抵抗膜のコンタクト部にボロンをイ
オン注入する工程とを含む。
導体基板の絶縁膜上にＣｒ−Ｓｉ系基準抵抗膜を堆積す
る工程と、前記基準抵抗膜をパターニングする工程と、
パターニングされた前記基準抵抗膜を覆って、コンタク
ト部に開口を有するマスクを形成する工程と、前記マス
クを介して前記基準抵抗膜のコンタクト部にボロンをイ
オン注入する工程とを含む。
【００２０】本発明のさらに他の半導体装置の製造方法
は、半導体基板の絶縁膜上にＣｒ−Ｓｉ系基準抵抗膜を
堆積する工程と、前記基準抵抗膜をパターニングする工
程と、パターニングされた前記基準抵抗膜を覆って、コ
ンタクト部に開口を有し、基準抵抗膜を露出する絶縁膜
を形成する工程と、前記開口内に露出された基準抵抗膜
表面を加熱Ｈ2 Ｏ2 ＋ＮＨ4 ＯＨ混合液で洗浄する工程
とを含む。
は、半導体基板の絶縁膜上にＣｒ−Ｓｉ系基準抵抗膜を
堆積する工程と、前記基準抵抗膜をパターニングする工
程と、パターニングされた前記基準抵抗膜を覆って、コ
ンタクト部に開口を有し、基準抵抗膜を露出する絶縁膜
を形成する工程と、前記開口内に露出された基準抵抗膜
表面を加熱Ｈ2 Ｏ2 ＋ＮＨ4 ＯＨ混合液で洗浄する工程
とを含む。
【００２１】
【作用】基準抵抗膜に続いて補助配線金属膜を堆積すれ
ば、基準抵抗膜表面を清浄な状態に保ったまま、その上
を補助配線金属膜で覆うことができる。したがって、基
準抵抗膜と補助配線金属膜のコンタクト抵抗を低くかつ
安定にすることができる。基準抵抗膜と補助配線金属膜
とを一緒にパターニングすれば、基準抵抗膜のコンタク
ト面に影響を与えずに基準抵抗膜のパターニングが行な
える。
ば、基準抵抗膜表面を清浄な状態に保ったまま、その上
を補助配線金属膜で覆うことができる。したがって、基
準抵抗膜と補助配線金属膜のコンタクト抵抗を低くかつ
安定にすることができる。基準抵抗膜と補助配線金属膜
とを一緒にパターニングすれば、基準抵抗膜のコンタク
ト面に影響を与えずに基準抵抗膜のパターニングが行な
える。
【００２２】その後、補助配線金属膜の上に配線金属膜
を形成し、配線金属膜と補助配線金属膜を一緒にパター
ニングすれば、基準抵抗膜に安定にコンタクトする配線
層が得られる。
を形成し、配線金属膜と補助配線金属膜を一緒にパター
ニングすれば、基準抵抗膜に安定にコンタクトする配線
層が得られる。
【００２３】ＣｒＳｉ系基準抵抗膜のコンタクト部に、
ボロンをイオン注入すると、イオン注入部の基準抵抗膜
の抵抗を下げ、コンタクト抵抗を低下させることができ
る。ＣｒＳｉ系基準抵抗膜のコンタクト部表面を、Ｈ2
Ｏ2 ＋ＮＨ4 ＯＨ混合液で洗浄すると、表面の変質層な
いし汚染層を効率的に除去することができる。このた
め、良好なコンタクトを形成することが可能となる。
ボロンをイオン注入すると、イオン注入部の基準抵抗膜
の抵抗を下げ、コンタクト抵抗を低下させることができ
る。ＣｒＳｉ系基準抵抗膜のコンタクト部表面を、Ｈ2
Ｏ2 ＋ＮＨ4 ＯＨ混合液で洗浄すると、表面の変質層な
いし汚染層を効率的に除去することができる。このた
め、良好なコンタクトを形成することが可能となる。
【００２４】
【実施例】図１（Ａ）〜（Ｃ）に、本発明の実施例によ
る基準抵抗を有する半導体装置の製造方法を示す。
る基準抵抗を有する半導体装置の製造方法を示す。
【００２５】図１（Ａ）に示すように、表面にＳｉＯ2
等の絶縁膜２を有するＳｉ基板１を準備する。Ｓｉ基板
１内には、既にトランジスタ等の素子が形成されている
とする。Ｓｉ基板１をスパッタリング装置内に装架し、
絶縁膜２の上に、ＣｒＳｉ、ＣｒＳｉＣ等で形成された
基準抵抗膜３をマグネトロンスパッタリングにより堆積
する。基準抵抗膜３のシート抵抗は、たとえば１ｋΩ／
□である。
等の絶縁膜２を有するＳｉ基板１を準備する。Ｓｉ基板
１内には、既にトランジスタ等の素子が形成されている
とする。Ｓｉ基板１をスパッタリング装置内に装架し、
絶縁膜２の上に、ＣｒＳｉ、ＣｒＳｉＣ等で形成された
基準抵抗膜３をマグネトロンスパッタリングにより堆積
する。基準抵抗膜３のシート抵抗は、たとえば１ｋΩ／
□である。
【００２６】続いて、スパッタリング装置の真空を破ら
ず、アルミニウム合金の補助配線層４をＤＣマグネトロ
ンスパッタリングで堆積する。補助配線層の厚さは、た
とえば２〜１０ｎｍ程度である。
ず、アルミニウム合金の補助配線層４をＤＣマグネトロ
ンスパッタリングで堆積する。補助配線層の厚さは、た
とえば２〜１０ｎｍ程度である。
【００２７】真空を破らず、同一のＤＣマグネトロンス
パッタリング装置内で基準抵抗膜３、補助配線層４を連
続堆積することにより、清浄な基準抵抗膜３表面上に保
持配線層４が堆積できる。
パッタリング装置内で基準抵抗膜３、補助配線層４を連
続堆積することにより、清浄な基準抵抗膜３表面上に保
持配線層４が堆積できる。
【００２８】このため、安定した低いコンタクト抵抗を
得ることが可能となる。なお、アルミニウム合金として
は、純Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｔ
ｉ等を用いることができる。
得ることが可能となる。なお、アルミニウム合金として
は、純Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｔ
ｉ等を用いることができる。
【００２９】その後、Ｓｉ基板１をＤＣマグネトロンス
パッタリング装置から取出し、補助配線層４の上にホト
レジスト膜を塗布する。このホトレジスト膜を露光現像
することにより、基準抵抗膜のパターンを有するホトレ
ジストマスク５を形成する。
パッタリング装置から取出し、補助配線層４の上にホト
レジスト膜を塗布する。このホトレジスト膜を露光現像
することにより、基準抵抗膜のパターンを有するホトレ
ジストマスク５を形成する。
【００３０】ホトレジストマスク５を同一のエッチング
マスクとして用い、アルミニウムエッチング用にＳｉＣ
ｌ4 ガス、ＣｒＳｉ用としてＣｌ2 ガスを用いたリアク
ティブイオンエッチング（ＲＩＥ）を行ない、補助配線
層４、基準抵抗膜３のパターニングを連続して行なう。
補助配線層４、基準抵抗膜３が一緒にパターニングされ
るため、基準抵抗膜３の表面は、僅かな側面以外、露出
されない。
マスクとして用い、アルミニウムエッチング用にＳｉＣ
ｌ4 ガス、ＣｒＳｉ用としてＣｌ2 ガスを用いたリアク
ティブイオンエッチング（ＲＩＥ）を行ない、補助配線
層４、基準抵抗膜３のパターニングを連続して行なう。
補助配線層４、基準抵抗膜３が一緒にパターニングされ
るため、基準抵抗膜３の表面は、僅かな側面以外、露出
されない。
【００３１】その後、ホトレジストマスク５を除去す
る。ホトレジストマスク５の除去にアッシングを用いて
も基準抵抗膜３表面は補助配線層４によって覆われてい
るため、基準抵抗膜３表面が酸化することは防止でき
る。
る。ホトレジストマスク５の除去にアッシングを用いて
も基準抵抗膜３表面は補助配線層４によって覆われてい
るため、基準抵抗膜３表面が酸化することは防止でき
る。
【００３２】図１（Ｂ）に示すように、Ｓｉ基板１をス
パッタリング装置内に装架し、まずＡｒスパッタエッチ
を行ない、Ａｌ合金の補助配線層４表面上の酸化膜等を
除去し、清浄な補助配線層４表面を作る。続いて、真空
を破らずに、補助配線層４表面を覆うように厚いアルミ
ニウム合金層の配線層７をスパッタリングによって成膜
する。
パッタリング装置内に装架し、まずＡｒスパッタエッチ
を行ない、Ａｌ合金の補助配線層４表面上の酸化膜等を
除去し、清浄な補助配線層４表面を作る。続いて、真空
を破らずに、補助配線層４表面を覆うように厚いアルミ
ニウム合金層の配線層７をスパッタリングによって成膜
する。
【００３３】補助配線層４表面の汚染層、変質層を除去
した後、配線層７を成膜することにより、補助配線層
４、配線層７間のコンタクト抵抗は十分低くすることが
できる。なお、補助配線層、配線層を異なる金属とする
こともできる。
した後、配線層７を成膜することにより、補助配線層
４、配線層７間のコンタクト抵抗は十分低くすることが
できる。なお、補助配線層、配線層を異なる金属とする
こともできる。
【００３４】配線層７を形成したＳｉ基板１をスパッタ
リング装置外に取出し、表面にホトレジスト膜を塗布
し、露光現像することによってホトレジストマスク８を
形成する。ホトレジストマスク８は、後に形成する配線
層と対応する形状を有する。基準低抵抗膜３の基準抵抗
となる部分は開口内に露出される。
リング装置外に取出し、表面にホトレジスト膜を塗布
し、露光現像することによってホトレジストマスク８を
形成する。ホトレジストマスク８は、後に形成する配線
層と対応する形状を有する。基準低抵抗膜３の基準抵抗
となる部分は開口内に露出される。
【００３５】ホトレジストマスク８をエッチングマスク
として燐酸でウェットエッチングを行ない、アルミニウ
ムまたはアルミニウム合金の配線層７、補助配線層４を
選択的にエッチングする。燐酸のウェットエッチング
は、ＣｒＳｉの基準抵抗膜３はエッチしない。
として燐酸でウェットエッチングを行ない、アルミニウ
ムまたはアルミニウム合金の配線層７、補助配線層４を
選択的にエッチングする。燐酸のウェットエッチング
は、ＣｒＳｉの基準抵抗膜３はエッチしない。
【００３６】図１（Ｃ）は、このようにしてパターニン
グされた配線層７ａ、７ｂおよび補助配線層４ａ、４ｂ
を示す。基準抵抗膜の両端に、配線層７、補助配線層４
で形成された配線が接続される。
グされた配線層７ａ、７ｂおよび補助配線層４ａ、４ｂ
を示す。基準抵抗膜の両端に、配線層７、補助配線層４
で形成された配線が接続される。
【００３７】このようにして得た基準抵抗構造の上を、
パッシベーション膜９で覆う。パッシベーション膜９
は、酸化膜等の無機材料若しくはポリイミド等の有機材
料で形成することができる。
パッシベーション膜９で覆う。パッシベーション膜９
は、酸化膜等の無機材料若しくはポリイミド等の有機材
料で形成することができる。
【００３８】なお、基準抵抗膜の材料として、ＣｒＳｉ
以外のＣｒＳｉ系材料を用いてもよい。たとえば、Ｃｒ
ＳｉＣ等を用いることもできる。配線層、補助配線層と
して高融点金属や高融点金属窒化物、高融点金属シリサ
イドを用いることもできる。
以外のＣｒＳｉ系材料を用いてもよい。たとえば、Ｃｒ
ＳｉＣ等を用いることもできる。配線層、補助配線層と
して高融点金属や高融点金属窒化物、高融点金属シリサ
イドを用いることもできる。
【００３９】図２は、本発明の他の実施例にる基準抵抗
を有する半導体装置の製造方法を示す。図２（Ａ）に示
すように、表面にＳｉＯ2 等の絶縁膜２を形成したＳｉ
基板１を準備する。Ｓｉ基板１内には、トランジスタ等
の素子が形成されているものとする。このＳｉ基板１を
ＤＣマグネトロンスパッタリング装置内に装架する。３
０ａｔ％Ｃｒ−７０ａｔ％Ｓｉのターゲットを用い、８
０％Ａｒ−２０％Ｎ2 混合ガスを用い、ガス圧１０ｍＴ
ｏｒｒ、電力０．５ｋＷでリアクティブスパッタリング
を行ない、約１０秒間で厚さ２０ｎｍのＣｒＳｉＮ基準
抵抗膜３を堆積する。
を有する半導体装置の製造方法を示す。図２（Ａ）に示
すように、表面にＳｉＯ2 等の絶縁膜２を形成したＳｉ
基板１を準備する。Ｓｉ基板１内には、トランジスタ等
の素子が形成されているものとする。このＳｉ基板１を
ＤＣマグネトロンスパッタリング装置内に装架する。３
０ａｔ％Ｃｒ−７０ａｔ％Ｓｉのターゲットを用い、８
０％Ａｒ−２０％Ｎ2 混合ガスを用い、ガス圧１０ｍＴ
ｏｒｒ、電力０．５ｋＷでリアクティブスパッタリング
を行ない、約１０秒間で厚さ２０ｎｍのＣｒＳｉＮ基準
抵抗膜３を堆積する。
【００４０】基準抵抗膜３を形成したＳｉ基板１をＤＣ
マグネトロンスパッタリング装置から取出し、基準抵抗
膜３表面上にホトレジスト膜を塗布する。ホトレジスト
膜を露光現像し、基準抵抗膜のパターンを有するホトレ
ジストマスク５を形成する。このホトレジストマスク５
をエッチングマスクとし、基準抵抗膜３をエッチングす
る。その後、ホトレジストマスク５を除去する。
マグネトロンスパッタリング装置から取出し、基準抵抗
膜３表面上にホトレジスト膜を塗布する。ホトレジスト
膜を露光現像し、基準抵抗膜のパターンを有するホトレ
ジストマスク５を形成する。このホトレジストマスク５
をエッチングマスクとし、基準抵抗膜３をエッチングす
る。その後、ホトレジストマスク５を除去する。
【００４１】図２（Ｂ）に示すように、基準抵抗膜３を
覆うように、ＳｉＯ2 膜９を厚さ約２００ｎｍ化学気相
堆積（ＣＶＤ）によって堆積する。図２（Ｃ）に示すよ
うに、ＳｉＯ2 膜９の上にホトレジスト膜を塗布し、露
光現像することにより、基準抵抗膜３のコンタクト領域
に開口を有するホトレジストマスク１１を作成する。こ
のホトレジストマスク１１をマスクとし、Ｂイオンをイ
オン注入する。
覆うように、ＳｉＯ2 膜９を厚さ約２００ｎｍ化学気相
堆積（ＣＶＤ）によって堆積する。図２（Ｃ）に示すよ
うに、ＳｉＯ2 膜９の上にホトレジスト膜を塗布し、露
光現像することにより、基準抵抗膜３のコンタクト領域
に開口を有するホトレジストマスク１１を作成する。こ
のホトレジストマスク１１をマスクとし、Ｂイオンをイ
オン注入する。
【００４２】注入されたボロンＢは、ＳｉＯ2 膜９を通
過し、基準抵抗膜３のコンタクト領域に注入される。こ
のイオン注入により基準抵抗膜３のコンタクト領域に低
抵抗領域３ａが形成される。
過し、基準抵抗膜３のコンタクト領域に注入される。こ
のイオン注入により基準抵抗膜３のコンタクト領域に低
抵抗領域３ａが形成される。
【００４３】図２（Ｄ）に示すように、同一のホトレジ
ストマスク１１をエッチングマスクとして用い、ＳｉＯ
2 膜９をエッチングする。ドライエッチングでもウェッ
トエッチングでもよい。基準抵抗膜３のコンタクト領域
３ａは開口内に露出される。その後、ホトレジストマス
ク１１を除去する。
ストマスク１１をエッチングマスクとして用い、ＳｉＯ
2 膜９をエッチングする。ドライエッチングでもウェッ
トエッチングでもよい。基準抵抗膜３のコンタクト領域
３ａは開口内に露出される。その後、ホトレジストマス
ク１１を除去する。
【００４４】ここで、基準抵抗膜３のコンタクト領域表
面１２は、酸化されている可能性がある。ホトレジスト
マスク１１を除去した後、Ｈ2 Ｏ2 ：ＮＨ4 ＯＨ（＝
１：１体積％）混合溶液で約６０℃で洗浄することが好
ましい。
面１２は、酸化されている可能性がある。ホトレジスト
マスク１１を除去した後、Ｈ2 Ｏ2 ：ＮＨ4 ＯＨ（＝
１：１体積％）混合溶液で約６０℃で洗浄することが好
ましい。
【００４５】このＨ2 Ｏ2 ：ＮＨ4 ＯＨ溶液の洗浄によ
り、基準抵抗膜３の表面層は極く薄く削られる。なお、
図２（Ｃ）に示すイオン注入工程を行なわず、図２
（Ｄ）の開口を形成した後にＨ2 Ｏ2 ＋ＮＨ4 ＯＨ混合
溶液の洗浄を行なってもよい。
り、基準抵抗膜３の表面層は極く薄く削られる。なお、
図２（Ｃ）に示すイオン注入工程を行なわず、図２
（Ｄ）の開口を形成した後にＨ2 Ｏ2 ＋ＮＨ4 ＯＨ混合
溶液の洗浄を行なってもよい。
【００４６】その後、図２（Ｅ）に示すように、アルミ
ニウム膜１３を厚さ約０．９μｍ堆積し、ホトリソグラ
フィによってパターニングし、基準抵抗膜３のコンタク
ト領域３ａで接触する配線層１３を形成する。なお、こ
の配線層１３のエッチングは、燐酸によって行なうこと
が好ましい。
ニウム膜１３を厚さ約０．９μｍ堆積し、ホトリソグラ
フィによってパターニングし、基準抵抗膜３のコンタク
ト領域３ａで接触する配線層１３を形成する。なお、こ
の配線層１３のエッチングは、燐酸によって行なうこと
が好ましい。
【００４７】その後、約４５０℃、窒素雰囲気中で約３
０分間アニールし、アルミニウム配線層１３とＣｒＳｉ
Ｎ基準抵抗膜３のコンタクトをさらに良好にする。図２
（Ｆ）に示すように、アルミニウム配線層１３表面を覆
ってパッシベーション膜１５を形成する。パッシベーシ
ョン膜１５は、たとえば燐硅酸ガラス（ＰＳＧ）膜約１
μｍと、ＳｉＮ膜約０．３μｍの積層によって形成する
ことができる。このようなパッシベーション膜により、
集積回路本体および基準抵抗の耐湿性を向上し、保護の
機能を促進する。
０分間アニールし、アルミニウム配線層１３とＣｒＳｉ
Ｎ基準抵抗膜３のコンタクトをさらに良好にする。図２
（Ｆ）に示すように、アルミニウム配線層１３表面を覆
ってパッシベーション膜１５を形成する。パッシベーシ
ョン膜１５は、たとえば燐硅酸ガラス（ＰＳＧ）膜約１
μｍと、ＳｉＮ膜約０．３μｍの積層によって形成する
ことができる。このようなパッシベーション膜により、
集積回路本体および基準抵抗の耐湿性を向上し、保護の
機能を促進する。
【００４８】なお、配線層１３は、同一Ｓｉ基板１上に
形成された半導体装置と接続してもよい。また、パッシ
ベーション膜１５にコンタクト孔を形成し、配線層１３
にさらに他の配線層を接続したり、ボンディングパッド
を画定してもよい。
形成された半導体装置と接続してもよい。また、パッシ
ベーション膜１５にコンタクト孔を形成し、配線層１３
にさらに他の配線層を接続したり、ボンディングパッド
を画定してもよい。
【００４９】本実施例によれば、基準抵抗膜の抵抗は、
コンタクト領域外で保証し、コンタクト部分は低抵抗と
して配線層との良好なコンタクトを形成する。以上実施
例に沿って本発明を説明したが、本発明はこれらに制限
されるものではない。たとえば、種々の変更、改良、組
み合わせ等が可能なことは当業者に自明であろう。
コンタクト領域外で保証し、コンタクト部分は低抵抗と
して配線層との良好なコンタクトを形成する。以上実施
例に沿って本発明を説明したが、本発明はこれらに制限
されるものではない。たとえば、種々の変更、改良、組
み合わせ等が可能なことは当業者に自明であろう。
【００５０】
【発明の効果】以上説明したように、本発明によれば、
安定したコンタクト抵抗で配線に接続された基準抵抗を
有する半導体装置が提供される。
安定したコンタクト抵抗で配線に接続された基準抵抗を
有する半導体装置が提供される。
【図１】本発明の実施例による半導体装置の製造方法を
説明するための断面図である。
説明するための断面図である。
【図２】本発明の他の実施例による半導体装置の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図３】従来の技術による半導体装置の製造方法を説明
するための断面図である。
するための断面図である。
【図４】基準抵抗の構成を示す断面図および平面図であ
る。
る。
１ Ｓｉ基板 ２ 絶縁膜 ３ 基準抵抗膜 ４ 補助配線層 ５、８ ホトレジストマスク ７、１３ 配線層
Claims (4)
- 【請求項１】 半導体基板（１）の絶縁膜（２）上にＣ
ｒ−Ｓｉ系基準抵抗膜（３）を堆積する工程と、 続いて、基準抵抗膜（３）上に補助配線金属膜（４）を
堆積する工程と、 前記基準抵抗膜（３）および補助配線金属膜（４）を一
緒にパターニングする工程と、 パターニングされた前記基準抵抗膜（３）、補助配線金
属膜（４）を覆って配線金属膜（７）を堆積する工程
と、 前記配線金属膜（７）、補助配線金属膜（４）を一緒に
パターニングする工程とを含む半導体装置の製造方法。 - 【請求項２】 前記補助配線金属膜（４）、配線金属膜
（７）がＡｌ合金、高融点金属または高融点金属の窒化
物または高融点金属のシリサイドである請求項１記載の
半導体装置の製造方法。 - 【請求項３】 半導体基板（１）の絶縁膜（２）上にＣ
ｒ−Ｓｉ系基準抵抗膜（３）を堆積する工程と、 前記基準抵抗膜（３）をパターニングする工程と、 パターニングされた前記基準抵抗膜（３）を覆って、コ
ンタクト部に開口を有するマスク（１１）を形成する工
程と、 前記マスク（１１）を介して前記基準抵抗膜のコンタク
ト部（３ａ）にボロンをイオン注入する工程とを含む半
導体装置の製造方法。 - 【請求項４】 半導体基板（１）の絶縁膜（２）上にＣ
ｒ−Ｓｉ系基準抵抗膜（３）を堆積する工程と、 前記基準抵抗膜（３）をパターニングする工程と、 パターニングされた前記基準抵抗膜を覆って、コンタク
ト部に開口を有し、基準抵抗膜を露出する絶縁膜（９
ａ）を形成する工程と、 前記開口内に露出された基準抵抗膜表面（１２）を加熱
Ｈ2 Ｏ2 ＋ＮＨ4 ＯＨ混合液で洗浄する工程とを含む半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33753893A JPH07202124A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33753893A JPH07202124A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202124A true JPH07202124A (ja) | 1995-08-04 |
Family
ID=18309600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33753893A Withdrawn JPH07202124A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07202124A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6279585B1 (en) | 1998-09-09 | 2001-08-28 | Denso Corporation | Etching method and method for manufacturing semiconductor device using the same |
| US6358809B1 (en) * | 2001-01-16 | 2002-03-19 | Maxim Integrated Products, Inc. | Method of modifying properties of deposited thin film material |
| US6770564B1 (en) | 1998-07-29 | 2004-08-03 | Denso Corporation | Method of etching metallic thin film on thin film resistor |
| JP2006024700A (ja) * | 2004-07-07 | 2006-01-26 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP2006130840A (ja) * | 2004-11-08 | 2006-05-25 | Canon Inc | 発熱抵抗体膜、記録ヘッド、および記録装置 |
| US7202549B2 (en) | 2003-05-27 | 2007-04-10 | Ricoh Company, Ltd. | Semiconductor device having thin film resistor protected from oxidation |
-
1993
- 1993-12-28 JP JP33753893A patent/JPH07202124A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6770564B1 (en) | 1998-07-29 | 2004-08-03 | Denso Corporation | Method of etching metallic thin film on thin film resistor |
| US6809034B2 (en) | 1998-07-29 | 2004-10-26 | Denso Corporation | Method of etching metallic thin film on thin film resistor |
| US7223668B2 (en) | 1998-07-29 | 2007-05-29 | Denso Corporation | Method of etching metallic thin film on thin film resistor |
| US6279585B1 (en) | 1998-09-09 | 2001-08-28 | Denso Corporation | Etching method and method for manufacturing semiconductor device using the same |
| US6358809B1 (en) * | 2001-01-16 | 2002-03-19 | Maxim Integrated Products, Inc. | Method of modifying properties of deposited thin film material |
| US7202549B2 (en) | 2003-05-27 | 2007-04-10 | Ricoh Company, Ltd. | Semiconductor device having thin film resistor protected from oxidation |
| JP2006024700A (ja) * | 2004-07-07 | 2006-01-26 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP4610247B2 (ja) * | 2004-07-07 | 2011-01-12 | 株式会社リコー | 半導体装置及びその製造方法 |
| JP2006130840A (ja) * | 2004-11-08 | 2006-05-25 | Canon Inc | 発熱抵抗体膜、記録ヘッド、および記録装置 |
| JP4605760B2 (ja) * | 2004-11-08 | 2011-01-05 | キヤノン株式会社 | 発熱抵抗体膜の製造方法、記録ヘッド用基体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0043451B1 (en) | Process for selectively forming refractory metal silicide layers on semiconductor devices | |
| US7276767B2 (en) | Thin film resistor device and a method of manufacture therefor | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| EP0355339A2 (en) | Process for making self-aligned contacts | |
| JP4075228B2 (ja) | 半導体装置の製造方法 | |
| EP0113522A2 (en) | The manufacture of semiconductor devices | |
| US5915198A (en) | Contact process using taper contact etching and polycide step | |
| JPH07202124A (ja) | 半導体装置の製造方法 | |
| JPH0658946B2 (ja) | 薄膜抵抗の製造方法 | |
| JPS59175726A (ja) | 半導体装置の製造方法 | |
| JP4363061B2 (ja) | 抵抗体を備えた半導体装置の製造方法 | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| JP2000049288A (ja) | 半導体装置の製造方法 | |
| JPS6347274B2 (ja) | ||
| JP2001291706A (ja) | 高融点金属の加工方法及びこの金属を用いた半導体装置の製造方法 | |
| WO2001006547A1 (en) | A thin film resistor device and a method of manufacture therefor | |
| JPS582065A (ja) | 半導体装置の製造方法 | |
| JPH0117256B2 (ja) | ||
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| JPH05190547A (ja) | 半導体装置及びその製造方法 | |
| JPH05226479A (ja) | 半導体装置の製造方法 | |
| JPH04116967A (ja) | 半導体装置の製造方法 | |
| JPH021171A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPH06232277A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |