JP4363061B2 - 抵抗体を備えた半導体装置の製造方法 - Google Patents
抵抗体を備えた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4363061B2 JP4363061B2 JP2003057076A JP2003057076A JP4363061B2 JP 4363061 B2 JP4363061 B2 JP 4363061B2 JP 2003057076 A JP2003057076 A JP 2003057076A JP 2003057076 A JP2003057076 A JP 2003057076A JP 4363061 B2 JP4363061 B2 JP 4363061B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- barrier metal
- semiconductor device
- dry etching
- patterning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上に抵抗体材料とバリアメタルを形成したのち、バリアメタルと抵抗体材料をパターニングすることにより、所望の形状の抵抗体を形成する抵抗体を備えた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体基板上に薄膜抵抗からなる抵抗体を搭載することにより、半導体素子の小型化および低コスト化を図っている。特に、温度係数（ＴＣＲ）が小さく、レーザトリミングによる抵抗値調整でＩＣの高精度化が可能となるクロム（Ｃｒ）、シリコン（Ｓｉ）および窒素（Ｎ）を含む化合物からなる薄膜抵抗体が電子デバイスなどに広く用いられている。この薄膜抵抗体は、ＴｉＷなどのバリアメタルを介してＡｌ配線等と電気的に接続され、集積回路内において抵抗体として機能するようになっている。
【０００３】
このような薄膜抵抗体は、図２（ａ）の製造プロセスが表されたフローチャートに示されるように、半導体基板上に抵抗体材料であるＣｒＳｉＮおよびバリアメタルであるＴｉＷを真空中で連続で成膜したのち、バリアメタルをウェットエッチングにてパターニング（図２（ａ）のステップ２００）し、さらに、抵抗体材料をドライエッチングにてパターニング（図２（ａ）のステップ２１０）することで形成される（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平１１−１３５７３３号公報
【０００５】
【特許文献２】
特開２０００−１５０４５９号公報
【０００６】
【特許文献３】
特開平７−１５０４５９号公報
【０００７】
【発明が解決しようとする課題】
上記した製造プロセスのようにＣｒＳｉＮおよびＴｉＷを同じチャンバー内で連続的に成膜した場合、これらの界面にはＴｉＷがＣｒＳｉＮ中に拡散して合金層が形成される。このようなＣｒＳｉＮ中に拡散してしまったＴｉＷはウェットエッチングで除去され難く、除去されずに残ったＴｉＷがその後のＣｒＳｉＮのパターニングのためのドライエッチングの際にマスクとなってしまい、エッチングが阻害される。このため、ＣｒＳｉＮやＴｉＷの残渣を発生させたり、ＣｒＳｉＮの下地膜の表面荒れを発生させるという不具合を発生させ、安定した薄膜抵抗体を得ることができなかった。
【０００８】
本発明は上記点に鑑みて、抵抗体の上に形成されるバリアメタルを確実にパターニングできるようにし、上記不具合を解消することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、ＴｉＷからなるバリアメタル（４）をウェットエッチングによりパターニングする工程と、バリアメタル（４）とＣｒＳｉＮからなる抵抗体材料（１０）との界面に形成された抵抗体材料（１０）とバリアメタル（４）との合金層内における抵抗体材料（１０）を除去する工程と、バリアメタル（４）のウェットエッチングを再度行うことにより、抵抗体材料（１０）の表面に残ったバリアメタル（４）を除去する工程と、抵抗体材料（１０）をドライエッチングすることで抵抗体（３）をパターニングする工程と、を備えていることを特徴とする。
【００１０】
このように、バリアメタル（４）をパターニングするためのウェットエッチングを行った後、ドライエッチングを行ってバリアメタル（４）と抵抗体材料（１０）との界面に形成される合金層内の抵抗体材料（１０）を除去している。このため、この後に再度行うウェットエッチングにて合金層内のバリアメタル（４）を除去することができ、除去されずに残ったバリアメタル（４）がその後の抵抗体材料（１０）のパターニングの際にマスクとなってしまってエッチングが阻害されることを防止することができる。このため、安定した薄膜抵抗体（１０）を得ることができる。
【００１１】
具体的には、請求項２に示すように、合金層内の抵抗体材料（１０）を除去する工程は、抵抗体（３）をパターニングするためのドライエッチングと同様のドライエッチングにて行われる。このときのドライエッチングは、請求項５に示すように、抵抗体（３）をパターニングするためのドライエッチングよりも短時間とされる。
【００１２】
請求項３に示すように、バリアメタル（４）をパターニングする工程におけるウェットエッチングには、過酸化水素もしくは過酸化水素水とアンモニア加水の混合液が用いられる。また、請求項４に示すように、抵抗体（３）をパターニングする工程における抵抗体材料（１０）のドライエッチングには、ＣＦ4とＯ2との混合ガスが用いられる。
【００１３】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１４】
【発明の実施の形態】
以下、本発明を図に示す実施形態に基づいて説明する。図１は、本発明の一実施形態を示す半導体装置の製造工程を示す断面図である。この半導体装置には薄膜抵抗体が備えられ、図１（ｄ）は、薄膜抵抗体が形成された時の半導体装置の断面図を示している。
【００１５】
図１（ｄ）に示されるように、単結晶シリコン基板１の表層部には所望の素子形成プロセスを経て半導体素子（図示せず）が作り込まれており、その表面にはシリコン酸化膜２が形成されている。シリコン酸化膜２の表面には、ＣｒＳｉＮで構成された薄膜抵抗体３がパターニングされており、薄膜抵抗体３の両端部の表面上にＴｉＷで構成されたバリアメタル４が形成されている。そして、バリアメタル４を覆うように、アルミニウムで構成された電極パターン５が形成され、薄膜抵抗体３を有する半導体装置が構成されている。なお、実際には、薄膜抵抗体３や他の半導体素子を覆うように保護膜などが形成されているが、ここでは図示していない。
【００１６】
次に、本実施形態における薄膜抵抗体３を備える半導体装置の製造方法について図１（ａ）〜（ｄ）および図２（ｂ）を参照して説明する。なお、図２（ｂ）は、図１（ｂ）、（ｃ）の工程の際に行われるエッチング工程のフローチャートを示すものである。
【００１７】
［図１（ａ）に示す工程］
まず、単結晶シリコン基板１上に、周知の方法により、ＭＯＳＦＥＴやバイポーラトランジスタなどの半導体素子を作り込む。続いて、単結晶シリコン基板１の上に層間絶縁膜となるシリコン酸化膜２をＣＶＤ法等により形成したのち、そのシリコン酸化膜２の上にＣｒＳｉＮで構成される抵抗体材料１０およびＴｉＷで構成されるバリアメタル４を順に積層形成する。この時、抵抗体材料１０やバリアメタル４の形成工程は、同一の真空チャンバー内において連続して行われる。このため、バリアメタル４を構成するＴｉＷがＣｒＳｉＮで構成される抵抗体材料１０の表層部に拡散し、バリアメタル４と抵抗体材料１０との界面にＴｉＷとＣｒＳｉＮとによる合金層が形成される。
【００１８】
［図１（ｂ）に示す工程］
バリアメタル４の表面にマスクパターン１１を形成したのち、このマスクパターン１１を用いてウェットエッチングを例えば４５分間行う（図２（ｂ）のステップ１００）。このウェットエッチング工程は、過酸化水素水もしくは過酸化水素水とアンモニア加水の混合液を用いて行われ、最後の２０秒間ほどはアンモニア成分を濃くした混合液を使用して行われる。
【００１９】
これにより、マスクパターン１１にて覆われていない部分においてバリアメタル４が除去される。
【００２０】
続いて、マスクパターン１１をそのまま残した状態で、短時間のドライエッチングを行う（図２（ｂ）のステップ１１０）。このドライエッチング工程は、例えばダウンフロー型のケミカルドライエッチング装置を用いて行われ、例えばＣＦ４とＯ２との混合ガスを用いて１００秒間程度実施される。これにより、バリアメタル４と抵抗体材料１０との界面に形成された合金層のＣｒＳｉＮが除去される。このときのドライエッチング時間は特に制限されるものではないが、ドライエッチングによって下地に段差ができない程度に設定されるのが好ましい。
【００２１】
そして、再度、マスクパターン１１をそのまま残した状態で、上記と同様のウェットエッチングを行い、抵抗体材料１０の表面に先に行ったウェットエッチングで除去できずに残ったバリアメタル４の残部を除去する（図２（ｂ）のステップ１２０）。これにより、バリアメタル４の残部が完全に除去される。このように除去されるのは、前工程として合金層のＣｒＳｉＮを除去するためのドライエッチングを行っているため、合金層のＴｉＷが抵抗体材料１０の表面に析出し、ウェットエッチングにより除去され易い状態になったためだと考えられる。このウェットエッチングは、例えば１０秒間程行われる。ウェットエッチングの時間的な制限は特にないが、最終的に形成される薄膜抵抗体３のパターン幅のバラツキを考慮すると、上述した１回目のウェットエッチングの最後のアンモニア成分を濃くした混合液を適用する時間との合計が３０秒以下となるように設定されるのが好ましい。
【００２２】
［図１（ｃ）に示す工程］
マスクパターン１１を用いてドライエッチングを行う（図２（ｂ）のステップ１３０）。このドライエッチング工程は、図１（ｂ）に示す工程で行ったドライエッチング工程と同様に行われるが、それよりも長時間、例えば３５０秒間行われる。これにより、マスクパターン１１に覆われていない部分の抵抗体材料１０が除去され、薄膜抵抗体３がパターニングされる。
【００２３】
［図１（ｄ）に示す工程］
マスクパターン１１を除去したのち、アルミニウムで構成される電気配線材料を成膜し、フォトリソグラフィ処理により、電気配線材料のうち薄膜抵抗体３の両端に位置する部分を残すようにパターニングする。これにより、電極パターン５が形成されると共に、バリアメタル４の露出部分が除去されて、薄膜抵抗体３の両端部にのみ残った状態となる。この後、図示しない保護膜形成工程などを経て、薄膜抵抗体３を備えた半導体装置が完成する。
【００２４】
このように、本実施形態では、バリアメタル４をパターニングするためのウェットエッチングを行った後、短時間のドライエッチングを行ってバリアメタル４と抵抗体材料１０との界面に形成される合金層のＣｒＳｉＮを除去している。このため、この後に再度行うウェットエッチングにて合金層のＴｉＷを除去することができ、除去されずに残ったＴｉＷがその後の抵抗体材料１０のパターニングの際にマスクとなってしまってエッチングが阻害されることを防止することができる。このため、ＣｒＳｉＮやＴｉＷの残渣を発生させたり、ＣｒＳｉＮの下地膜の表面荒れを発生させるという不具合をなくすことができ、安定した薄膜抵抗体３を得ることができる。
【００２５】
図３に、従来の製造プロセスにて薄膜抵抗体を形成した場合と、本実施形態に示す製造プロセスにて薄膜抵抗体３を形成した場合とを比較した結果を示す。この図は、ウェハ面内の各部位において、抵抗体材料１０のドライエッチングによるシリコン酸化膜２のオーバエッチ量を示したもので、ＣｒＳｉＮやＴｉＷの残渣の発生や、ＣｒＳｉＮの下地膜となるシリコン酸化膜２の表面荒れを定量的に示している。
【００２６】
この図からも分かるように、従来の製造プロセスによると、ＣｒＳｉＮやＴｉＷの残渣が発生したり、ＣｒＳｉＮの下地膜となるシリコン酸化膜２の表面荒れが発生して、ドライエッチングが阻害され、シリコン酸化膜のオーバエッチ量のバラツキが大きくなっている。このため、同一の単結晶シリコン基板内においても、製造ロット間においても薄膜抵抗体のバラツキが大きくなり、安定した薄膜抵抗体とならなかった。これに対し、本実施形態の製造プロセスによれば、上述したようにドライエッチングが阻害されないため、シリコン酸化膜２のオーバエッチ量のバラツキが小さくなる。従って、安定した薄膜抵抗体３を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態における薄膜抵抗体３を備える半導体装置の製造工程を示す断面図である。
【図２】図１（ｂ）、（ｃ）で実施されるエッチングプロセスを示したフローチャートである。
【図３】従来の製造プロセスと本発明の一実施形態の製造プロセスを行った場合におけるシリコン酸化膜２のオーバエッチ量を表した比較図である。
【符号の説明】
１…単結晶シリコン基板、２…シリコン酸化膜、３…薄膜抵抗体、４…バリアメタル、５…電極パターン。
【発明の属する技術分野】
本発明は、基板上に抵抗体材料とバリアメタルを形成したのち、バリアメタルと抵抗体材料をパターニングすることにより、所望の形状の抵抗体を形成する抵抗体を備えた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体基板上に薄膜抵抗からなる抵抗体を搭載することにより、半導体素子の小型化および低コスト化を図っている。特に、温度係数（ＴＣＲ）が小さく、レーザトリミングによる抵抗値調整でＩＣの高精度化が可能となるクロム（Ｃｒ）、シリコン（Ｓｉ）および窒素（Ｎ）を含む化合物からなる薄膜抵抗体が電子デバイスなどに広く用いられている。この薄膜抵抗体は、ＴｉＷなどのバリアメタルを介してＡｌ配線等と電気的に接続され、集積回路内において抵抗体として機能するようになっている。
【０００３】
このような薄膜抵抗体は、図２（ａ）の製造プロセスが表されたフローチャートに示されるように、半導体基板上に抵抗体材料であるＣｒＳｉＮおよびバリアメタルであるＴｉＷを真空中で連続で成膜したのち、バリアメタルをウェットエッチングにてパターニング（図２（ａ）のステップ２００）し、さらに、抵抗体材料をドライエッチングにてパターニング（図２（ａ）のステップ２１０）することで形成される（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平１１−１３５７３３号公報
【０００５】
【特許文献２】
特開２０００−１５０４５９号公報
【０００６】
【特許文献３】
特開平７−１５０４５９号公報
【０００７】
【発明が解決しようとする課題】
上記した製造プロセスのようにＣｒＳｉＮおよびＴｉＷを同じチャンバー内で連続的に成膜した場合、これらの界面にはＴｉＷがＣｒＳｉＮ中に拡散して合金層が形成される。このようなＣｒＳｉＮ中に拡散してしまったＴｉＷはウェットエッチングで除去され難く、除去されずに残ったＴｉＷがその後のＣｒＳｉＮのパターニングのためのドライエッチングの際にマスクとなってしまい、エッチングが阻害される。このため、ＣｒＳｉＮやＴｉＷの残渣を発生させたり、ＣｒＳｉＮの下地膜の表面荒れを発生させるという不具合を発生させ、安定した薄膜抵抗体を得ることができなかった。
【０００８】
本発明は上記点に鑑みて、抵抗体の上に形成されるバリアメタルを確実にパターニングできるようにし、上記不具合を解消することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、ＴｉＷからなるバリアメタル（４）をウェットエッチングによりパターニングする工程と、バリアメタル（４）とＣｒＳｉＮからなる抵抗体材料（１０）との界面に形成された抵抗体材料（１０）とバリアメタル（４）との合金層内における抵抗体材料（１０）を除去する工程と、バリアメタル（４）のウェットエッチングを再度行うことにより、抵抗体材料（１０）の表面に残ったバリアメタル（４）を除去する工程と、抵抗体材料（１０）をドライエッチングすることで抵抗体（３）をパターニングする工程と、を備えていることを特徴とする。
【００１０】
このように、バリアメタル（４）をパターニングするためのウェットエッチングを行った後、ドライエッチングを行ってバリアメタル（４）と抵抗体材料（１０）との界面に形成される合金層内の抵抗体材料（１０）を除去している。このため、この後に再度行うウェットエッチングにて合金層内のバリアメタル（４）を除去することができ、除去されずに残ったバリアメタル（４）がその後の抵抗体材料（１０）のパターニングの際にマスクとなってしまってエッチングが阻害されることを防止することができる。このため、安定した薄膜抵抗体（１０）を得ることができる。
【００１１】
具体的には、請求項２に示すように、合金層内の抵抗体材料（１０）を除去する工程は、抵抗体（３）をパターニングするためのドライエッチングと同様のドライエッチングにて行われる。このときのドライエッチングは、請求項５に示すように、抵抗体（３）をパターニングするためのドライエッチングよりも短時間とされる。
【００１２】
請求項３に示すように、バリアメタル（４）をパターニングする工程におけるウェットエッチングには、過酸化水素もしくは過酸化水素水とアンモニア加水の混合液が用いられる。また、請求項４に示すように、抵抗体（３）をパターニングする工程における抵抗体材料（１０）のドライエッチングには、ＣＦ4とＯ2との混合ガスが用いられる。
【００１３】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１４】
【発明の実施の形態】
以下、本発明を図に示す実施形態に基づいて説明する。図１は、本発明の一実施形態を示す半導体装置の製造工程を示す断面図である。この半導体装置には薄膜抵抗体が備えられ、図１（ｄ）は、薄膜抵抗体が形成された時の半導体装置の断面図を示している。
【００１５】
図１（ｄ）に示されるように、単結晶シリコン基板１の表層部には所望の素子形成プロセスを経て半導体素子（図示せず）が作り込まれており、その表面にはシリコン酸化膜２が形成されている。シリコン酸化膜２の表面には、ＣｒＳｉＮで構成された薄膜抵抗体３がパターニングされており、薄膜抵抗体３の両端部の表面上にＴｉＷで構成されたバリアメタル４が形成されている。そして、バリアメタル４を覆うように、アルミニウムで構成された電極パターン５が形成され、薄膜抵抗体３を有する半導体装置が構成されている。なお、実際には、薄膜抵抗体３や他の半導体素子を覆うように保護膜などが形成されているが、ここでは図示していない。
【００１６】
次に、本実施形態における薄膜抵抗体３を備える半導体装置の製造方法について図１（ａ）〜（ｄ）および図２（ｂ）を参照して説明する。なお、図２（ｂ）は、図１（ｂ）、（ｃ）の工程の際に行われるエッチング工程のフローチャートを示すものである。
【００１７】
［図１（ａ）に示す工程］
まず、単結晶シリコン基板１上に、周知の方法により、ＭＯＳＦＥＴやバイポーラトランジスタなどの半導体素子を作り込む。続いて、単結晶シリコン基板１の上に層間絶縁膜となるシリコン酸化膜２をＣＶＤ法等により形成したのち、そのシリコン酸化膜２の上にＣｒＳｉＮで構成される抵抗体材料１０およびＴｉＷで構成されるバリアメタル４を順に積層形成する。この時、抵抗体材料１０やバリアメタル４の形成工程は、同一の真空チャンバー内において連続して行われる。このため、バリアメタル４を構成するＴｉＷがＣｒＳｉＮで構成される抵抗体材料１０の表層部に拡散し、バリアメタル４と抵抗体材料１０との界面にＴｉＷとＣｒＳｉＮとによる合金層が形成される。
【００１８】
［図１（ｂ）に示す工程］
バリアメタル４の表面にマスクパターン１１を形成したのち、このマスクパターン１１を用いてウェットエッチングを例えば４５分間行う（図２（ｂ）のステップ１００）。このウェットエッチング工程は、過酸化水素水もしくは過酸化水素水とアンモニア加水の混合液を用いて行われ、最後の２０秒間ほどはアンモニア成分を濃くした混合液を使用して行われる。
【００１９】
これにより、マスクパターン１１にて覆われていない部分においてバリアメタル４が除去される。
【００２０】
続いて、マスクパターン１１をそのまま残した状態で、短時間のドライエッチングを行う（図２（ｂ）のステップ１１０）。このドライエッチング工程は、例えばダウンフロー型のケミカルドライエッチング装置を用いて行われ、例えばＣＦ４とＯ２との混合ガスを用いて１００秒間程度実施される。これにより、バリアメタル４と抵抗体材料１０との界面に形成された合金層のＣｒＳｉＮが除去される。このときのドライエッチング時間は特に制限されるものではないが、ドライエッチングによって下地に段差ができない程度に設定されるのが好ましい。
【００２１】
そして、再度、マスクパターン１１をそのまま残した状態で、上記と同様のウェットエッチングを行い、抵抗体材料１０の表面に先に行ったウェットエッチングで除去できずに残ったバリアメタル４の残部を除去する（図２（ｂ）のステップ１２０）。これにより、バリアメタル４の残部が完全に除去される。このように除去されるのは、前工程として合金層のＣｒＳｉＮを除去するためのドライエッチングを行っているため、合金層のＴｉＷが抵抗体材料１０の表面に析出し、ウェットエッチングにより除去され易い状態になったためだと考えられる。このウェットエッチングは、例えば１０秒間程行われる。ウェットエッチングの時間的な制限は特にないが、最終的に形成される薄膜抵抗体３のパターン幅のバラツキを考慮すると、上述した１回目のウェットエッチングの最後のアンモニア成分を濃くした混合液を適用する時間との合計が３０秒以下となるように設定されるのが好ましい。
【００２２】
［図１（ｃ）に示す工程］
マスクパターン１１を用いてドライエッチングを行う（図２（ｂ）のステップ１３０）。このドライエッチング工程は、図１（ｂ）に示す工程で行ったドライエッチング工程と同様に行われるが、それよりも長時間、例えば３５０秒間行われる。これにより、マスクパターン１１に覆われていない部分の抵抗体材料１０が除去され、薄膜抵抗体３がパターニングされる。
【００２３】
［図１（ｄ）に示す工程］
マスクパターン１１を除去したのち、アルミニウムで構成される電気配線材料を成膜し、フォトリソグラフィ処理により、電気配線材料のうち薄膜抵抗体３の両端に位置する部分を残すようにパターニングする。これにより、電極パターン５が形成されると共に、バリアメタル４の露出部分が除去されて、薄膜抵抗体３の両端部にのみ残った状態となる。この後、図示しない保護膜形成工程などを経て、薄膜抵抗体３を備えた半導体装置が完成する。
【００２４】
このように、本実施形態では、バリアメタル４をパターニングするためのウェットエッチングを行った後、短時間のドライエッチングを行ってバリアメタル４と抵抗体材料１０との界面に形成される合金層のＣｒＳｉＮを除去している。このため、この後に再度行うウェットエッチングにて合金層のＴｉＷを除去することができ、除去されずに残ったＴｉＷがその後の抵抗体材料１０のパターニングの際にマスクとなってしまってエッチングが阻害されることを防止することができる。このため、ＣｒＳｉＮやＴｉＷの残渣を発生させたり、ＣｒＳｉＮの下地膜の表面荒れを発生させるという不具合をなくすことができ、安定した薄膜抵抗体３を得ることができる。
【００２５】
図３に、従来の製造プロセスにて薄膜抵抗体を形成した場合と、本実施形態に示す製造プロセスにて薄膜抵抗体３を形成した場合とを比較した結果を示す。この図は、ウェハ面内の各部位において、抵抗体材料１０のドライエッチングによるシリコン酸化膜２のオーバエッチ量を示したもので、ＣｒＳｉＮやＴｉＷの残渣の発生や、ＣｒＳｉＮの下地膜となるシリコン酸化膜２の表面荒れを定量的に示している。
【００２６】
この図からも分かるように、従来の製造プロセスによると、ＣｒＳｉＮやＴｉＷの残渣が発生したり、ＣｒＳｉＮの下地膜となるシリコン酸化膜２の表面荒れが発生して、ドライエッチングが阻害され、シリコン酸化膜のオーバエッチ量のバラツキが大きくなっている。このため、同一の単結晶シリコン基板内においても、製造ロット間においても薄膜抵抗体のバラツキが大きくなり、安定した薄膜抵抗体とならなかった。これに対し、本実施形態の製造プロセスによれば、上述したようにドライエッチングが阻害されないため、シリコン酸化膜２のオーバエッチ量のバラツキが小さくなる。従って、安定した薄膜抵抗体３を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態における薄膜抵抗体３を備える半導体装置の製造工程を示す断面図である。
【図２】図１（ｂ）、（ｃ）で実施されるエッチングプロセスを示したフローチャートである。
【図３】従来の製造プロセスと本発明の一実施形態の製造プロセスを行った場合におけるシリコン酸化膜２のオーバエッチ量を表した比較図である。
【符号の説明】
１…単結晶シリコン基板、２…シリコン酸化膜、３…薄膜抵抗体、４…バリアメタル、５…電極パターン。
Claims (5)
- 基板（１）の上にＣｒＳｉＮからなる抵抗体材料（１０）およびＴｉＷからなるバリアメタル（４）を連続的に配置したのち、前記バリアメタル（４）および前記抵抗体材料（１０）をパターニングすることで、抵抗体（３）を形成する半導体装置の製造方法において、
前記バリアメタル（４）をウェットエッチングによりパターニングする工程と、
前記バリアメタル（４）と前記抵抗体材料（１０）との界面に形成された前記抵抗体材料（１０）と前記バリアメタル（４）との合金層内における前記抵抗体材料（１０）を除去する工程と、
前記バリアメタル（４）のウェットエッチングを再度行うことにより、前記抵抗体材料（１０）の表面に残った前記バリアメタル（４）を除去する工程と、
前記抵抗体材料（１０）をドライエッチングすることで前記抵抗体（３）をパターニングする工程と、を備えていることを特徴とする抵抗体を備えた半導体装置の製造方法。 - 前記合金層内における前記抵抗体材料（１０）を除去する工程は、前記抵抗体（３）をパターニングするためのドライエッチングと同様のドライエッチングにて行われることを特徴とする請求項１に記載の抵抗体を備えた半導体装置の製造方法。
- 前記バリアメタル（４）をパターニングする工程における前記ウェットエッチングには、過酸化水素もしくは過酸化水素水とアンモニア加水の混合液が用いられることを特徴とする請求項１又は２に記載の抵抗体を備えた半導体装置の製造方法。
- 前記抵抗体（３）をパターニングする工程における前記抵抗体材料（１０）の前記ドライエッチングには、ＣＦ4とＯ2との混合ガスが用いられることを特徴とする請求項１乃至３のいずれか１つに記載の抵抗体を備えた半導体装置の製造方法。
- 前記合金層を除去する工程におけるドライエッチングは、前記抵抗体材料（１０）をパターニングするためのドライエッチングよりも短時間であることを特徴とする請求項１乃至４のいずれか１つに記載の抵抗体を備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003057076A JP4363061B2 (ja) | 2003-03-04 | 2003-03-04 | 抵抗体を備えた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003057076A JP4363061B2 (ja) | 2003-03-04 | 2003-03-04 | 抵抗体を備えた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004266207A JP2004266207A (ja) | 2004-09-24 |
| JP4363061B2 true JP4363061B2 (ja) | 2009-11-11 |
Family
ID=33120588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003057076A Expired - Fee Related JP4363061B2 (ja) | 2003-03-04 | 2003-03-04 | 抵抗体を備えた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4363061B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6545691B2 (ja) * | 2014-09-19 | 2019-07-17 | 三菱電機株式会社 | 半導体装置の製造方法 |
| KR102426051B1 (ko) | 2016-05-31 | 2022-07-26 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| CN108598259A (zh) * | 2018-04-09 | 2018-09-28 | 上海集成电路研发中心有限公司 | 一种薄膜电阻的制备方法 |
-
2003
- 2003-03-04 JP JP2003057076A patent/JP4363061B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004266207A (ja) | 2004-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| JPH08241883A (ja) | 薄膜抵抗のエッチング方法 | |
| EP1463067B1 (en) | Method of forming an integrated circuit thin film resistor | |
| US6211032B1 (en) | Method for forming silicon carbide chrome thin-film resistor | |
| EP0704107A1 (en) | Method of producing a resistor in an integrated circuit | |
| JP7007745B2 (ja) | 保護キャップ層を用いるプラチナ含有薄膜のエッチング | |
| US5989970A (en) | Method for fabricating semiconductor device having thin-film resistor | |
| US6165862A (en) | Method of producing a thin film resistor | |
| US6081014A (en) | Silicon carbide chrome thin-film resistor | |
| JP4075228B2 (ja) | 半導体装置の製造方法 | |
| JP4363061B2 (ja) | 抵抗体を備えた半導体装置の製造方法 | |
| JPH0658946B2 (ja) | 薄膜抵抗の製造方法 | |
| JP2004356159A (ja) | 半導体装置及びその製造方法 | |
| JPH07202124A (ja) | 半導体装置の製造方法 | |
| JP2002217129A (ja) | シリコンカーバイド半導体装置の製造方法 | |
| US7180153B2 (en) | Capture of residual refractory metal within semiconductor device | |
| JPH05175428A (ja) | 集積回路装置 | |
| JPH0837233A (ja) | 半導体装置の製造方法 | |
| JP2005286239A (ja) | 集積回路装置、その製造方法及び酸化バナジウム膜の形成方法 | |
| JPH11168072A (ja) | 半導体装置の製造方法 | |
| KR100290778B1 (ko) | 반도체소자의게이트 형성방법 | |
| JPS5810855B2 (ja) | タソウハイセンコウゾウノセイホウ | |
| JPH1084084A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS60219772A (ja) | 半導体装置の製造方法 | |
| JPH06326254A (ja) | 抵抗素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050818 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090810 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4363061 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |