JP2020507207A - 保護キャップ層を用いるプラチナ含有薄膜のエッチング - Google Patents

保護キャップ層を用いるプラチナ含有薄膜のエッチング Download PDF

Info

Publication number
JP2020507207A
JP2020507207A JP2019539226A JP2019539226A JP2020507207A JP 2020507207 A JP2020507207 A JP 2020507207A JP 2019539226 A JP2019539226 A JP 2019539226A JP 2019539226 A JP2019539226 A JP 2019539226A JP 2020507207 A JP2020507207 A JP 2020507207A
Authority
JP
Japan
Prior art keywords
platinum
containing layer
layer
top surface
microelectronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019539226A
Other languages
English (en)
Other versions
JP7007745B2 (ja
JP2020507207A5 (ja
Inventor
マイヤー サバスティアン
マイヤー サバスティアン
リンク ヘルムト
リンク ヘルムト
ミッテルステッド マイク
ミッテルステッド マイク
Original Assignee
日本テキサス・インスツルメンツ合同会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ合同会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ合同会社
Publication of JP2020507207A publication Critical patent/JP2020507207A/ja
Publication of JP2020507207A5 publication Critical patent/JP2020507207A5/ja
Priority to JP2021212952A priority Critical patent/JP7244030B2/ja
Application granted granted Critical
Publication of JP7007745B2 publication Critical patent/JP7007745B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G55/00—Compounds of ruthenium, rhodium, palladium, osmium, iridium, or platinum
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G55/00—Compounds of ruthenium, rhodium, palladium, osmium, iridium, or platinum
    • C01G55/004—Oxides; Hydroxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45169—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Composite Materials (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • ing And Chemical Polishing (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

マイクロ電子デバイス（２００）の基板（２０２）上にプラチナ含有層（２２０）を形成することによって、マイクロ電子デバイス（２００）が形成される。キャップ層（２３２）が、キャップ層（２３２）とプラチナ含有層（２２０）との間の界面にプラチナ酸化物がないように、プラチナ含有層（２２０）上に形成される。キャップ層（２３２）は、プラチナ含有層（２２０）もエッチングするエッチャント中でエッチング可能である。キャップ層（２３２）は、プラチナ酸化物がプラチナ含有層（２２０）上に生じる前に、プラチナ含有層（２２０）上に形成され得る。或いは、プラチナ含有層（２２０）上のプラチナ酸化物は、キャップ層（２３２）を形成する前に除去され得る。プラチナ含有層（２２０）は、プラチナシリサイド（２２６）を形成するために用いられ得る。プラチナ含有層（２２０）は、ウェットエッチャントをブロックするために、プラチナ含有層（２２０）の頂部表面の一部の上にハードマスク又はマスキングプラチナ酸化物（２６４）を形成することによってパターニングされ得る。

Description

本願は、全般的に、マイクロ電子デバイスに関し、特に、マイクロ電子デバイスにおける金属層に関する。
マイクロ電子デバイスにおいて、プラチナ含有金属のパターニングされた層を形成することが望ましいことがある。プラチナ含有金属をエッチングすることは難しい。ウェットエッチングは、王水などの極めて強い酸を必要とし、また、エッチングされたエリアにプラチナ含有残留物を残す。また、ウェットエッチングは、非均一になる傾向があり、有意なオーバーエッチングを必要とし、それによって、パターニングされた層の横方向寸法において望ましくない変動が生じる。ドライエッチングは、イオンミリングとも称されるスパッタエッチングによって達成され得るが、マイクロ電子デバイス上に望ましくない再堆積されたプラチナ含有材料を生じさせる結果となり、それがマイクロ電子デバイスの信頼性を低下させ得る。また、スパッタエッチングは、スパッタエッチングチャンバの内部表面上に望ましくないプラチナ含有残留物を堆積させる結果となり得、それは、後に処理されるウェハ上に汚染を引き起こし得る。スパッタエッチングはまた、プラチナ含有金属の下の層における材料の選択性に乏しい。
マイクロ電子デバイスの基板上にプラチナ含有層を形成することによって、マイクロ電子デバイスが形成される。キャップ層が、キャップ層とプラチナ含有層との間の界面にプラチナ酸化物がないように、プラチナ含有層上に形成される。キャップ層は、プラチナ含有層をエッチングするために用いられるエッチング液中でエッチング可能である。１つの態様において、キャップ層は、プラチナ含有層が酸化環境に曝される前にプラチナ含有層上に形成され得る。別の態様において、プラチナ含有層上のプラチナ酸化物は、キャップ層を形成する前に除去され得る。キャップ層及びプラチナ含有層は、その後、ウェットエッチングプロセスによって除去される。
１つの態様において、キャップ層を形成する前に、ハードマスクが、プラチナ含有層の一部の上に形成され得る。プラチナ酸化物は、キャップ層が形成される前に、ハードマスクによって露出される箇所のプラチナ酸化物から除去される。エッチング液を用いる後続のウェットエッチングプロセスがキャップ層を除去し、ハードマスクによって露出された箇所のプラチナ含有層を除去し、パターニングされたエリアにプラチナ含有層を残す。
別の態様において、キャップ層は、プラチナ含有層の一部の上から除去され得、パターニングされたエリアにおいてプラチナ含有層を露出させる。その後、露出されたプラチナ含有層上にマスキングプラチナ酸化物が形成され得る。エッチング液を用いる後続のウェットエッチングプロセスが、残りのキャップ層を除去し、キャップ層の下のプラチナ含有層を除去し、マスキングプラチナ酸化物の下のプラチナ含有層をパターニングされたエリアに残す。
例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。
別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。
更に別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 更に別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 更に別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 更に別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 更に別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 更に別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。
別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。
別の例示の形成方法の連続的段階の１段階において示される、ボンドパッドにおけるプラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、ボンドパッドにおけるプラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、ボンドパッドにおけるプラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、ボンドパッドにおけるプラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、ボンドパッドにおけるプラチナ含有層を備えるマイクロ電子デバイスの断面図である。 別の例示の形成方法の連続的段階の１段階において示される、ボンドパッドにおけるプラチナ含有層を備えるマイクロ電子デバイスの断面図である。
更に別の例示の形成方法の連続的段階の１段階において示される、パターニングされたプラチナ含有層を備えるマイクロ電子デバイスの断面図である。 更に別の例示の形成方法の連続的段階の１段階において示される、パターニングされたプラチナ含有層を備えるマイクロ電子デバイスの断面図である。 更に別の例示の形成方法の連続的段階の１段階において示される、パターニングされたプラチナ含有層を備えるマイクロ電子デバイスの断面図である。 更に別の例示の形成方法の連続的段階の１段階において示される、パターニングされたプラチナ含有層を備えるマイクロ電子デバイスの断面図である。 更に別の例示の形成方法の連続的段階の１段階において示される、パターニングされたプラチナ含有層を備えるマイクロ電子デバイスの断面図である。 更に別の例示の形成方法の連続的段階の１段階において示される、パターニングされたプラチナ含有層を備えるマイクロ電子デバイスの断面図である。 更に別の例示の形成方法の連続的段階の１段階において示される、パターニングされたプラチナ含有層を備えるマイクロ電子デバイスの断面図である。 更に別の例示の形成方法の連続的段階の１段階において示される、パターニングされたプラチナ含有層を備えるマイクロ電子デバイスの断面図である。 更に別の例示の形成方法の連続的段階の１段階において示される、パターニングされたプラチナ含有層を備えるマイクロ電子デバイスの断面図である。
図面は一定の縮尺で描かれているわけではない。例示の実施形態は、行為又は事象の図示される順に限定されず、幾つかの行為又は事象が、異なる順で及び／又は他の行為又は事象と同時に起こり得る。また、或る方法論を実装するために図示される行為又は事象の全てが必要とされるわけではない。
プラチナ含有層を有する構成要素を含むマイクロ電子デバイスが、マイクロ電子デバイスのその時点の頂部表面上にプラチナ含有層を形成することを含む方法によって形成され得る。本明細書の目的のため、マイクロ電子デバイスの「その時点の頂部表面（instant top surface）」とは、開示されている特定の工程において存在するマイクロ電子デバイスの頂部表面を指すものと理解される。その時点の頂部表面の正体は、マイクロ電子デバイスの形成における工程毎に変化し得る。１つの工程において、その時点の頂部表面は、露出された半導体材料及び露出されたフィールド酸化物を示し得る。別の工程において、その時点の頂部表面は、相互接続領域における誘電体層を示し得る。更に別の工程において、その時点の頂部表面は、相互接続領域の上の保護的オーバーコート（ＰＯ）層示し得る。
方法の一実装において、プラチナ含有層は、本質的にプラチナで構成され得る。別の実装において、プラチナ含有層は、イリジウム、ロジウム、ニッケル、パラジウム、又はそれらの組み合わせ等のその他のいくらかの金属と共に、主としてプラチナを含み得る。
キャップ層がプラチナ含有層上に形成される。キャップ層は、キャップ層とプラチナ含有層との間の界面にプラチナ酸化物がないように形成される。本開示の目的のため、用語「プラチナ酸化物」は、プラチナの任意の化学量論的又は非化学量論的酸化物を指すと理解され、ＰｔＯ２、Ｐｔ３Ｏ４、ＰｔＯ、及びＰｔＯ３を含むがそれらに限定されない。本開示の目的のため、用語「自然プラチナ酸化物」は、半導体製造施設においてウェハが通常遭遇する温度、例えば、２０℃から５０℃において大気に晒される結果としてプラチナ含有層上に生じるプラチナ酸化物を指すと理解される。自然プラチナ酸化物はまた、プラチナ含有層が室温近くで水に晒された結果としても生じ得る。自然プラチナ酸化物は、半導体製造プロセスにおいてプラチナ及びプラチナ含有材料をエッチングするために通常用いられるウェットエッチャント中で低エッチング速度を有する。また、自然プラチナ酸化物は、通常、ウェットエッチャントを完全にブロックすることはなく、そのため、プラチナ含有層の頂部表面上の自然プラチナ酸化物が、プラチナ含有層の不均一なエッチングを引き起こし得、またマイクロ電子デバイス上にプラチナ含有残留物を生じさせ得る。
方法の一実装において、キャップ層は、例えば、プラチナ含有層が大気などの酸化環境に晒される前にキャップ層を形成することによって、プラチナ含有層上に自然プラチナ酸化物が生じる前に、プラチナ含有層上に形成され得る。別の態様において、プラチナ含有層上の自然プラチナ酸化物は、プラチナ含有層上にキャップ層が形成される前に除去され得る。
キャップ層は、プラチナ含有層も除去するウェットエッチング液中でキャップ層が除去されることを提供する組成を有する。方法の一実装において、キャップ層は、主としてアルミニウムを含み得る。一例において、アルミニウム含有キャップ層が、アルミニウムのみを含み得る。別の例において、アルミニウム含有キャップ層が、マイクロ電子デバイスにおけるエッチングされたアルミニウム相互接続のために用いられる金属を含み得、そのため、数原子パーセントのシリコン、銅、チタン等を含み得る。キャップ層に対するそのような組成は、有利にも、エッチングされたアルミニウム相互接続を形成する製造施設において実装され得る。方法の別の実装において、キャップ層は、主として銅を含み得、或いは、本質的に銅で構成され得る。キャップ層に対するそのような組成は、有利にも、銅電気メッキプロセスのためのシード層のためにスパッタリングされた銅フィルムが用いられるダマシン銅相互接続を形成する製造施設において実装され得る。
キャップ層及びプラチナ含有層は、その後、ウェットエッチングプロセスによって除去される。ウェットエッチングプロセスは、通常、王水と称され得る硝酸（ＨＮＯ３）１部と塩酸（ＨＣ１）３〜４部の不希釈混合液を用い得る。ウェットエッチングプロセスは、水で希釈された、硝酸及び塩酸の混合液を用い得る。ウェットエッチングプロセスは、硝酸、塩酸、及びリン酸（Ｈ３ＰＯ４）の混合液を用い得る。或いは、ウェットエッチングプロセスは、過酸化水素及び塩酸の混合液を用い得る。ウェットエッチングプロセスのためのエッチング液のその他の組成は、本開示の範囲内である。ウェットエッチングプロセスは、キャップ層を除去し得、キャップ層とプラチナ含有層との間の界面に自然プラチナ酸化物が存在しないため、マイクロ電子デバイスにわたって均一にプラチナ含有層内に進行する。ウェットエッチングプロセスにおけるキャップ層及びプラチナ含有層の均一なエッチング速度は、オーバーエッチングの低減を可能にし得る。界面において自然プラチナ酸化物が存在しないことはまた、ウェットエッチングプロセスの間にプラチナ含有層上に自然プラチナ酸化物が存在する製造プロセスに比べ、有利にも、マイクロ電子デバイス上のプラチナ含有残留物を低減し得る。
図１Ａから図１Ｈは、例示の形成方法の連続的段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。図１Ａを参照すると、マイクロ電子デバイス１００は基板１０２を有し、基板１０２は半導体材料１０４及びフィールド酸化物１０６を含む。フィールド酸化物１０６は、図１Ａに示されるように、シャロートレンチアイソレーション（ＳＴＩ）構造を有し得、又はシリコンの局所酸化（ＬＯＣＯＳ）構造を有し得る。この例のマイクロ電子デバイス１００は、図１Ａにおいてｐチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタ１０８として示される構成要素１０８を含む。構成要素１０８は、基板１０２の頂部表面１１２まで延在する半導体材料１０４の領域を有し得る。図１Ａにおいて、領域１１０の２つがＰＭＯＳトランジスタ１０８のｐ−型ソース及びドレイン領域１１０として示されている。この例において、ＰＭＯＳトランジスタ１０８は、マイクロ電子デバイス１００のその時点の頂部表面まで延在する多結晶シリコンを含むゲート１１４を有する。マイクロ電子デバイス１００は、ｎ−型ウェルコンタクト領域１１６等、基板の頂部表面１１２まで延在する半導体材料１０４の付加的な領域を含み得、ｎ−型ウェルコンタクト領域１１６は、ＰＭＯＳトランジスタ１０８の下に延在するｎ−型ウェル１１８への電気的接続を提供する。ｎチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタのソース及びドレイン領域、バイポーラ接合トランジスタのコレクタ、ベース、及びエミッタ領域、及び基板コンタクト領域等、基板１０２の頂部表面１１２まで延在するか又はマイクロ電子デバイス１００のその時点の頂部表面まで延在する半導体材料のその他の領域も、この例の範囲内にある。
プラチナ含有層１２０が、マイクロ電子デバイス１００のその時点の頂部表面上に形成され、基板１０２の頂部表面１１２において、ＰＭＯＳトランジスタ１０８のソース及びドレイン領域１１０、及びウェルコンタクト領域１１６を含む、基板１０２の露出された半導体材料に接する。プラチナ含有層１２０はまた、図１Ａに示されるように、ＰＭＯＳトランジスタ１０８のゲート１１４において多結晶シリコンに接し得る。この例の１つのバージョンにおいて、プラチナ含有層１２０は、本質的にプラチナで構成され得る。別のバージョンにおいて、プラチナ含有層１２０は、１０％以下のニッケル又はその他の金属と共に、主としてプラチナを含み得る。プラチナ含有層１２０は、例えば、２０ナノメートルから２００ナノメートルの厚みを有し得る。プラチナ含有層１２０は、例えば、スパッタリングプロセス、蒸着プロセス、又は有機金属化学気相堆積（ＭＯＣＶＤ）プロセスを用いて形成され得る。プラチナ含有層１２０を形成するためのその他のプロセスもこの例の範囲内にある。プラチナ含有層１２０は、基板１０２の頂部表面１１２とは反対に位置する頂部表面１２４を有する。
プラチナ含有層１２０が形成された後、プラチナ含有層１２０は、例えば、プラチナ含有層１２０が形成された装置から基板１０２を除去することによって、空気等の酸化環境に晒され得る。酸化環境に対する晒された結果、プラチナ含有層１２０の頂部表面１２４上に自然プラチナ酸化物１２２が生じ得る。この例において、頂部表面１２４は、プラチナ含有層１２０と基板１０２の頂部表面１１２との間の境界とは反対に位置するプラチナ含有層１２０の表面である。自然プラチナ酸化物１２２は、例えば、１つから２つの単層の厚みとし得る。
図１Ｂを参照すると、基板１０２及びプラチナ含有層１２０が加熱され、プラチナ含有層１２０におけるプラチナを、基板１０２の頂部表面１１２において露出された半導体材料におけるシリコンと反応させて、プラチナ含有層１２０と基板１０２の頂部表面１１２との間の境界をまたいでプラチナシリサイド１２６を形成する。
この例において、プラチナシリサイド１２６は、ＰＭＯＳトランジスタ１０８のソース及びドレイン領域１１０、及びウェルコンタクト領域１１６上に、及び任意選択的にＰＭＯＳトランジスタ１０８のゲート１１４上に、並びに、マイクロ電子デバイス１００のその他の露出された半導体領域上に形成される。基板１０２及びプラチナ含有層１２０は、例えば、急速熱処理ツールにおいて、図１Ｂに示されるように輻射加熱処理１２８によって、又は炉処理によって、加熱され得る。自然プラチナ酸化物１２２は、基板１０２及びプラチナ含有層１２０の加熱時の周囲条件に依存して、プラチナシリサイド１２６を形成するプロセスの間に厚みを増加させる場合や、厚みを減少させる場合、又は厚みを有意に変化させない場合がある。シリコン原子の酸化によって、二酸化シリコンの薄い層がプラチナシリサイド１２６の上に形成し得る。
図１Ｃを参照すると、マイクロ電子デバイス１００は、図１Ｃに概略で示されるようなアルゴンイオン等のイオン１３０を用いるスパッタエッチングプロセスに晒される。イオン１３０は、図１Ｂの自然プラチナ酸化物１２２を除去し、プラチナ酸化物のないプラチナ含有層１２０の頂部表面１２４を残す。スパッタエッチングプロセスは、例えば、プラチナ含有層１２０の頂部表面１２４から自然プラチナ酸化物１２２を充分に除去するように、３秒間から１０秒間継続され得る。スパッタエッチングプロセスは、プラチナシリサイド１２６の上の二酸化シリコンの薄膜が除去される前に終了する。
図１Ｄを参照すると、キャップ層１３２が、キャップ層１３２とプラチナ含有層１２０との間の界面にプラチナ酸化物がないように、プラチナ含有層１２０の頂部表面１２４上に形成される。これは、例えば、図１Ｂの自然プラチナ酸化物１２２が除去された後に、プラチナ含有層１２０の頂部表面１２４を酸化環境に晒すことなく、キャップ層１３２を形成することによって達成され得る。この例の１つのバージョンにおいて、単一のプロセスツール内にある間に、自然プラチナ酸化物１２２が除去され得、キャップ層１３２が形成され得、その際マイクロ電子デバイス１００は一貫して非酸化環境に維持される。
キャップ層１３２は、後にプラチナ含有層１２０の少なくとも一部を除去するために用いられるものと同じウェットエッチャント中でエッチング可能である。ウェットエッチャントにおけるキャップ層１３２のエッチング速度は、ウェットエッチャントにおけるプラチナ含有層１２０のエッチング速度の少なくとも２倍である。この例の１つのバージョンにおいて、キャップ層１３２は、主としてアルミニウムを含み得、また、例えばスパッタリングによって形成され得る。例えば、キャップ層１３２は、マイクロ電子デバイス１００のエッチングされたアルミニウム相互接続ラインにおけるアルミニウム層に類似する組成を有し得、その場合、キャップ層１３２は、少なくとも９０パーセントのアルミニウムを含み、数パーセントのシリコン、チタン、銅等を有する。この例の別のバージョンにおいて、キャップ層１３２は、本質的にアルミニウムで構成され得、例えば、蒸着又はスパッタリングによって形成され得る。この例の更なるバージョンにおいて、キャップ層１３２は、主として銅を含み得、例えば、スパッタリング又は蒸着によって形成され得る。例えば、キャップ層１３２は、マイクロ電子デバイス１００のダマシン銅相互接続ラインにおける銅シード層に類似する組成を有し得る。
キャップ層１３２は、マイクロ電子デバイス１００にわたってプラチナ含有層１２０の均一な除去を提供するために充分な厚みを有する。この例の一態様において、これは、プラチナ含有層１２０の頂部表面１２４を完全に覆うのに充分な厚みによって達成され得る。別の態様において、これは、酸素ガス（０２）及び水蒸気（Ｈ２０）等の酸化性物質がキャップ層１３２を介してプラチナ含有層１２０の頂部表面１２４に拡散することを防止するのに充分な厚みによって達成され得る。更に別の態様において、これは、プラチナ含有層１２０がウェットエッチャントによって除去されるまで、キャップ層１３２における非酸化金属の層を維持するのに充分な厚みによって達成され得る。キャップ層１３２が主としてアルミニウムを含むこの例の或るバージョンにおいて、キャップ層１３２は、少なくとも１０ナノメートルの厚さとし得る。キャップ層１３２が主として銅を含むこの例の或るバージョンにおいて、キャップ層１３２は、少なくとも６ナノメートルの厚みとし得る。
キャップ層１３２の厚み範囲は更に、その他の考察によって影響され得る。この例の一態様において、キャップ層１３２は、キャップ層１３２を形成するための所望のプロセス自由度を提供するために充分な厚みとし得、それはキャップ層１３２を形成するために用いられるプロセスに応じて、５０ナノメートルから１００ナノメートルの厚みによって達成され得る。別の態様において、キャップ層１３２は、ＰＭＯＳトランジスタ１０８のゲート１１４の側面上等、マイクロ電子デバイス１００の非平面状の表面上に所望のカバレッジを提供するために充分な厚みとし得、それはキャップ層１３２の形成に用いられるプロセスに応じて、１００ナノメートルから１５０ナノメートルの厚みによって達成され得る。１５０ナノメートル以上のキャップ層１３２もこの例の範囲内である。
マイクロ電子デバイス１００は、この時点で、プラチナ含有層１２０の頂部表面１２４にプラチナ酸化物を形成することなくストア又は処理され得る。これは、有利にも、後続のプロセス工程に対する待ち時間を変化させることを可能にすることによって、マイクロ電子デバイス１００を形成するためのプロセスシーケンスにおける柔軟性を可能にし、従って、マイクロ電子デバイス１００を形成する製造施設運営の総コストを低減する。
図１Ｅを参照すると、ウェットエッチャント１３４を用いるウェットエッチングプロセスがキャップ層１３２を除去する。この例の１つのバージョンにおいて、ウェットエッチャント１３４は、１部の硝酸及び３〜４部の塩酸の不希釈混合液とし得、それは所望の高速のエッチング速度を提供する。別のバージョンにおいて、ウェットエッチャント１３４は、水で希釈された硝酸及び塩酸の混合液とし得、それは、より低速のエッチング速度を提供し、より緻密なプロセス制御を可能にする。更に別のバージョンにおいて、ウェットエッチャント１３４は、硝酸、塩酸、及びリン酸の混合液とし得る。更なるバージョンにおいて、ウェットエッチャント１３４は、過酸化水素及び塩酸の混合液とし得る。ウェットエッチャント１３４その他の配合が、この例の範囲内にある。図１Ｅは、キャップ層１３２の除去の途中のウェットエッチングプロセスを示す。ウェットエッチングプロセスは、プラチナ含有層１２０が除去されるまで継続される。
図１Ｆを参照すると、図１Ｅの残りのキャップ層１３２が完全に除去され、ウェットエッチングプロセスがプラチナ含有層１２０を除去するように、ウェットエッチングプロセスが継続される。図１Ｆは、プラチナ含有層１２０の除去の途中のウェットエッチングプロセスを図示する。図１Ｃ及び図１Ｄに関連して開示されるように、キャップ層１３２の下のプラチナ含有層１２０の図１Ｅの頂部表面１２４がプラチナ酸化物を含んでいないため、ウェットエッチングプロセスは、キャップ層１３２を介して円滑且つ均一にプラチナ含有層１２０の中に進行し得る。ウェットエッチャント１３４は、キャップ層１３２より有意に遅い速度、例えば、１０倍から１００倍遅い速度で、プラチナ含有層１２０を除去し得る。プラチナシリサイド１２６の上の二酸化シリコンの薄層がウェットエッチャント１３４をブロックするため、ウェットエッチングプロセスは、プラチナシリサイド１２６を除去しない。
図１Ｇを参照すると、ウェットエッチングプロセスは、図１Ｆの残りのプラチナ含有層１２０が完全に除去されるように、継続される。ウェットエッチャント１３４は、プラチナシリサイド１２６の一部を除去し得る。ウェットエッチングプロセスは終了し、マイクロ電子デバイス１００がリンスされ、マイクロ電子デバイス１００の適正な機能性のために充分な量、例えば、１０ナノメートルから１００ナノメートルの、プラチナシリサイド１２６を適所に残す。プラチナ含有層１２０の均一な除去は、プラチナ含有層１２０の頂部表面上にプラチナ酸化物が存在するプロセスシーケンスに比較して、有利にも、マイクロ電子デバイス１００を含むウェハの全てのエリアからプラチナ含有層１２０を除去するために必要とされるオーバーエッチング時間を低減することを可能にする。プラチナシリサイド１２６の一部がオーバーエッチングの間に除去され得るので、低減されたオーバーエッチング時間は、マイクロ電子デバイス１００を含むウェハにわたり、プラチナシリサイド１２６の一層一貫した厚みを提供し得る。
図１Ｈを参照すると、図１Ｅのキャップ層１３２の下のプラチナ含有層１２０の図１Ｅの頂部表面１２４がプラチナ酸化物を含んでいないため、基板１０２の頂部表面１１２は、有利にも、プラチナ含有残留物をなくし得る。プラチナ酸化物の存在は、プラチナ含有残留物を生じさせ得る。
プリメタル誘電体（ＰＭＤ）層１３６が、マイクロ電子デバイス１００のその時点の頂部表面の上に形成され得る。ＰＭＤ層１３６は、例えば、窒化シリコンのＰＭＤライナー、高密度プラズマ、又はテトラエチルオルソシリケート（ＴＥＯＳ）及びオゾンを用いる化学気相堆積（ＣＶＤ）プロセスによって形成される、二酸化シリコンベースの材料の層、ホスホシリケートガラス（ＰＳＧ）又はボロホスホシリケートガラス（ＢＰＳＧ）等の二酸化シリコンベースの材料の層、及び、窒化シリコン、酸窒化シリコン、炭化シリコン、又は炭化物、又は炭化窒化シリコンのキャップ層等の、１つ又は複数の誘電材料のサブ層を含み得る。
プラチナシリサイド１２６への電気的接続を成すために、ＰＭＤ層１３６を介してコンタクト１３８が形成され得る。コンタクト１３８は、ＰＭＤ層１３６を介してコンタクトホールをエッチングし、スパッタリング又はイオン化プラズマ金属（ＩＭＰ）プロセスによって、ＰＭＤ層１３６上及びコンタクトホール内へ延在するにチタンライナー１４０を形成することによって形成され得る。窒化チタンライナー１４２が、反応スパッタリング又は原子層堆積（ＡＬＤ）によって、チタンライナー上に形成され得る。その後、タングステン１４４の層が、ＭＯＣＶＤプロセスによって窒化チタンライナー上に形成され得、コンタクトホールを充填する。タングステン１４４、窒化チタンライナー１４２、及びチタンライナー１４０は、タングステンＣＭＰプロセスによって、ＰＭＤ層１３６の頂部表面の上から除去され、コンタクトホール内にタングステン１４４、窒化チタンライナー１４２、及びチタンライナー１４０を残して、コンタクト１３８を提供する。
図２Ａから図２Ｈは、別の例示の形成方法の連続的段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。図２Ａを参照すると、マイクロ電子デバイス２００は基板２０２を有し、基板２０２は半導体材料２０４及びフィールド酸化物２０６を含む。この例のマイクロ電子デバイス２００は、基板２０２の頂部表面２１２まで延在するｐ−型ソース及びドレイン領域２１０と、多結晶シリコンを含むゲート２１４とを備える、ＰＭＯＳトランジスタ２０８として図２Ａに示される第１の構成要素２０８を含む。この例のマイクロ電子デバイス２００は、更に、基板２０２の頂部表面２１２まで延在するｎ−型ソース及びドレイン領域２４８と多結晶シリコンを含むゲート２５０とを備える、ＮＭＯＳトランジスタ２４６として図２Ａに示される第２の構成要素２４６を含む。基板２０２は、ＰＭＯＳトランジスタ２０８の下のｎ−型ウェル２１８、及びＮＭＯＳトランジスタ２４６の下のｐ−型ウェル２５２を含み得る。基板２０２の頂部表面２１２まで延在するか又はマイクロ電子デバイス２００のその時点の頂部表面まで延在する半導体材料のその他の領域、ウェルコンタクト領域、バイポーラ接合トランジスタのコレクタ、ベース、及びエミッタ領域、並びに、基板コンタクト領域も、この例の範囲内にある。
プラチナ含有層２２０が、マイクロ電子デバイス２００のその時点の頂部表面上に形成され、頂部表面２１２において、ＰＭＯＳトランジスタ２０８のソース及びドレイン領域２１０及びＮＭＯＳトランジスタ２４６のソース及びドレイン領域２４８を含む基板２０２の露出された半導体材料に接する。プラチナ含有層２２０はまた、図２Ａに示すように、ＰＭＯＳトランジスタ２０８のゲート２１４において、及びＮＭＯＳトランジスタ２４６のゲート２５０において多結晶シリコンに接し得る。プラチナ含有層２２０は、本質的にプラチナで構成され得、或いは、主としてプラチナを含み得、１０パーセント未満のその他の金属を含み得る。プラチナ含有層２２０は、例えば、２０ナノメートルから２００ナノメートルの厚みを有し得る。自然プラチナ酸化物２２２がプラチナ含有層２２０の頂部表面２２４上に存在する。
図２Ｂを参照すると、基板２０２及びプラチナ含有層２２０は加熱され、プラチナ含有層２２０内のプラチナを、基板２０２の頂部表面２１２において露出される半導体材料内のシリコンと反応させて、プラチナ含有層２２０と基板２０２の頂部表面２１２との間の境界にまたがるプラチナシリサイド２２６を形成する。この例において、プラチナシリサイド２２６は、ＰＭＯＳトランジスタ２０８のソース及びドレイン領域２１０上及びＮＭＯＳトランジスタ２４６のソース及びドレイン領域２４８上、及び任意選択的に、ＰＭＯＳトランジスタ２０８のゲート２１４上及びＮＭＯＳトランジスタ２４６のゲート２５０上に形成される。基板２０２及びプラチナ含有層２２０は、例えば、図２Ｃに示されるように、炉壁２５６による炉処理２５４によって、又は、急速熱処理ツールにおける輻射加熱プロセスによって、或いは、他の加熱プロセスによって加熱され得る。
図２Ｃを参照すると、図２Ｂの自然プラチナ酸化物２２２は、例えば、図１Ｃに関連して開示されるようにスパッタエッチングプロセスによって、除去される。或いは、自然プラチナ酸化物２２２は、プラチナ含有層２２０を真空において加熱する等の別のプロセスによって除去され得る。キャップ層２３２が、キャップ層２３２とプラチナ含有層２２０との間の界面にプラチナ酸化物がないように、プラチナ含有層２２０の頂部表面２２４上に形成される。この例において、これは、自然プラチナ酸化物２２２の除去の後、プラチナ含有層２２０の頂部表面２２４を酸化環境に晒すことなくキャップ層２３２を形成することによって達成され得る。キャップ層２３２は、その後、プラチナ含有層２２０の少なくとも一部を除去するために用いられるものと同じウェットエッチャント中でエッチング可能である。キャップ層２３２は、図１Ｄに関連して開示されるような組成及び厚みを有し得、図１Ｄに関連して開示されるようなプロセスのいずれかによって形成され得る。
図２Ｄを参照すると、エッチングマスク２５８が、キャップ層２３２の上に形成される。エッチングマスク２５８は、ＰＭＯＳトランジスタ２０８のソース及びドレイン領域２１０の一方とＮＭＯＳトランジスタ２４６のソース及びドレイン領域２４８の一方との間の局所相互接続のためのエリア２６０を露出させる。エッチングマスク２５８は更に、付加的な局所相互接続のために付加的なエリアを露出させ得る。エッチングマスク２５８は、フォトリソグラフプロセスによって形成されるフォトレジストを含み得、また、任意選択で底部反射防止コート（ＢＡＲＣ）等の反射防止層を含み得る。或いは、エッチングマスク２５８は、二酸化シリコン、窒化シリコン、非晶質炭素等のハードマスク材料を含み得る。
キャップ層２３２は、エッチングマスク２５８によって露出されるエリアにおいて除去され、プラチナ含有層２２０の頂部表面２２４を露出する。キャップ層２３２がアルミニウムを含むこの例の１つのバージョンにおいて、キャップ層２３２は、図２Ｄに示されるように、塩素イオン２６２を用いる反応性イオンエッチング（ＲＴＥ）プロセスによって除去され得る。キャップ層２３２がアルミニウムを含むこの例のバージョンにおいて、キャップ層２３２は、ウェットエッチングによって除去され得る。エッチングマスク２５８によって露出されたエリアにおいてキャップ層２３２を除去するためのその他のプロセスも、この例の範囲内にある。
エッチングマスク２５８は、その後、例えば、アッシャプロセス等、酸素ラジカルを用いるプラズマプロセスによって除去される。或いは、エッチングマスク２５８は、ウェットクリーンプロセスと酸素プラズマプロセスとの組み合わせによって除去され得る。エッチングマスク２５８の除去の結果、キャップ層２３２が除去されたエリアにおいて、プラチナ含有層２２０の頂部表面２２４上にプラチナ酸化物の層が形成され得る。
図２Ｅを参照すると、マスキングプラチナ酸化物２６４が、キャップ層２３２によって露出された箇所のプラチナ含有層２２０の頂部表面２２４上に形成される。本明細書の目的のため、用語「マスキングプラチナ酸化物」は、後にプラチナ含有層２２０をエッチングするために用いられるウェットエッチャントをブロックするために充分に連続的であり充分な厚みを持つように意図的に形成されるプラチナ酸化物を指す。マスキングプラチナ酸化物２６４の一部又は全てが、図２Ｄのエッチングマスク２５８を除去するために用いられるプロセスによって形成され得る。付加的なマスキングプラチナ酸化物２６４が所望される場合、マイクロ電子デバイス２００は、エッチングマスク２５８が除去された後、図２Ｅに概略で示されるような酸素プラズマ、高温の酸素、紫外線によって活性化されたオゾン、一酸化炭素（ＣＯ）等の酸化環境２６６に晒され得る。マスキングプラチナ酸化物２６４は、図２Ｅに示されるように、キャップ層２３２によって露出された箇所のプラチナシリサイド２２６上に延在し得る。
図２Ｆを参照すると、ウェットエッチャント２３４を用いるウェットエッチングプロセスが、図２Ｅのキャップ層２３２を除去し、また、図１Ｅから図１Ｇに関連して説明されるように、マスキングプラチナ酸化物２６４によって露出された箇所のプラチナ含有層２２０を除去する。ウェットエッチャント２３４は、図１Ｅに関連して開示される組成のいずれかを有し得る。図２Ｆは、ウェットエッチングプロセスの完了時のマイクロ電子デバイス２００を図示する。ウェットエッチャント２３４中のマスキングプラチナ酸化物２６４のエッチング速度は非常に遅いので、マスキングプラチナ酸化物２６４は、ウェットエッチャント２３４が、マスキングプラチナ酸化物２６４の下のプラチナ含有層２２０を除去するのを防止する。
図２Ｇは、図２Ｆのウェットエッチングプロセスが完了した後のマイクロ電子デバイス２００を図示する。残りのプラチナ含有層２２０は、ＰＭＯＳトランジスタ２０８のソース及びドレイン領域２１０の一方の上のプラチナシリサイド２２６と、ＭＯＳトランジスタ２４６のソース及びドレイン領域２４８の一方の上のプラチナシリサイド２２６とを電気的に接続する局所的相互接続２６８を提供する。プラチナシリサイド２２６を形成するために用いられたプラチナ含有層２２０から局所的相互接続２６８を形成することは、局所的相互接続２６８とプラチナシリサイド２２６との間の低いコンタクト抵抗を提供し得、従って、有利にも、ＰＭＯＳトランジスタ２０８のソース及びドレイン領域２１０の一方とＮＭＯＳトランジスタ２４６のソース及びドレイン領域２４８の一方との間の電気的接続に対し低抵抗を提供する。
図２Ｈを参照すると、ＰＭＤ層２３６が、マイクロ電子デバイス２００のその時点の頂部表面の上に形成され得る。プラチナシリサイド２２６への電気的接続を成すため、コンタクト２３８がＰＭＤ層２３６を介して形成され得る。ＰＭＤ層２３６及びコンタクト２３８は、図１Ｈに関連して開示されたものに類似した構造を有し得る。プラチナシリサイド２２６は、プラチナ含有残留物のないものとし得、それは、有利にも、コンタクト２３８とプラチナシリサイド２２６との間で一貫した抵抗を提供し得る。この例において、図２Ｈに図示されるように、コンタクト２３８の１つ又は複数が局所的相互接続２６８上に形成され得る。コンタクト２３８の形成の間、局所的相互接続２６８上のマスキングプラチナ酸化物２６４は、コンタクトホールを形成するプロセスによって、及びコンタクトホール内にコンタクト金属を堆積する前の後続のスパッタエッチングプロセスによって除去され、コンタクト２３８と局所的相互接続２６８との間の低抵抗を提供する。
図３Ａから図３Ｆは、更なる例示の形成方法の連続的段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。図３Ａを参照すると、マイクロ電子デバイス３００は基板３０２を有し、基板３０２は、基板３０２の頂部表面３１２まで延在する誘電材料３７２を含み得る。誘電材料３７２は、例えば、フィールド酸化物、ＰＭＤ層、同じメタライゼーションレベルにおける相互接続ライン間の金属間誘電体（ＩＭＤ）層、又はメタライゼーションレベル間のレベル間誘電体（ＩＬＤ）層を含み得る。基板３０２の頂部表面３１２まで延在するマイクロ電子デバイス３００のその他の誘電体層も、この例の範囲内にある。プラチナ含有層３２０が基板３０２の頂部表面３１２の上に形成される。プラチナ含有層３２０を形成する前に、基板３０２の頂部表面３１２の上に形成される、図３Ａに示されない導電性又は非導電性の任意選択の接着層も、この例の範囲内にある。
この例の１つのバージョンにおいて、プラチナ含有層３２０は、本質的にプラチナで構成され得る。別のバージョンにおいて、プラチナ含有層３２０は、少なくとも５０パーセントのプラチナを含み得、残りは、ニッケル、ロジウム、レニウム、パラジウム、イリジウム等を含む。プラチナ含有層３２０は、例えば、２０ナノメートルから２ミクロンの厚みを有し得る。プラチナ含有層３２０は、例えば、スパッタリングプロセス、蒸着プロセス、又はＭＯＣＶＤプロセスを用いて形成され得る。プラチナ含有層３２０を形成するためのその他のプロセスもこの例の範囲内にある。
ハードマスク層３７４がプラチナ含有層３２０の頂部表面３２４の上に形成される。この例の１つのバージョンにおいて、図３Ａに示されるように、ハードマスク層３７４を形成する前に、プラチナ含有層３２０の頂部表面３２４上に自然プラチナ酸化物３２２が存在し得る。自然プラチナ酸化物３２２は、例えば、ハードマスク層３７４を形成する前に、プラチナ含有層３２０の頂部表面３２４を大気に晒すことによって形成され得る。この例の別のバージョンにおいて、プラチナ含有層３２０の頂部表面３２４は、例えば、プラチナ含有層３２０の頂部表面３２４を酸化環境に晒すことなく、同じプロセスツールにおいてハードマスク層３７４及びプラチナ含有層３２０を形成することによって、プラチナ酸化物がない可能性があり得る。この例では、ハードマスク層３７４は、二酸化シリコン、酸窒化シリコン、窒化シリコン、酸化アルミニウム等の誘電材料の１つ又は複数の層を含み得る。プラチナ含有層３２０を除去するために用いられるウェットエッチャント中のハードマスク層３７４のエッチング速度は、同じウェットエッチャント中のプラチナ含有層３２０のエッチング速度より有意に遅い。この例では、ハードマスク層３７４の厚みは、幾つかのエリアにおける自然プラチナ酸化物３２２の除去、及び同エリアにおけるプラチナ含有層３２０の除去を含む後続のプロセス工程を介して無傷で残るために充分である。ハードマスク層３７４の厚みは、後に形成される誘電材料及び金属の層の平面性等の、マイクロ電子デバイス３００を形成するため及びハードマスク層３７４を介してビアをエッチングするための、後続の製造工程の実践的観点によって制限され得る。例えば、プラチナ含有層３２０がフィールド酸化物上に又は第１又は第２のメタライゼーションレベルにおける誘電体層上に形成されるこの例のバージョンにおいて、ハードマスク層３７４の厚みは、１０ナノメートルから２００ナノメートルとし得る。プラチナ含有層３２０が、頂部メタライゼーションレベルに近い誘電体層上に形成されるこの例の或るバージョンにおいて、ハードマスク層３７４の厚みは１０ナノメートルから１０００ナノメートルとし得る。
エッチングマスク３７６が、プラチナ含有構成要素のためのエリアを覆うようにハードマスク層３７４の上に形成され得る。エッチングマスク３７６は、フォトリソグラフプロセスによって形成されるフォトレジストを含む。エッチングマスク３７６は、ＢＡＲＣ等の反射防止層を含み得る。エッチングマスク３７６は、プラチナ含有構成要素のためのエリアの外のエリアにおいて、ハードマスク層３７４を露出させる。
図３Ｂを参照すると、図３Ａのハードマスク層３７４は、ハードマスク３７８を形成するためにエッチングマスク３７６によって露出される箇所で除去される。ハードマスク層３７４は、例えば、ＲＬＥプロセス又は他のプラズマエッチングプロセスによって、除去され得る。或いは、ハードマスク層３７４は、任意選択的にウェットエッチングプロセスによって除去され得る。自然プラチナ酸化物３２２は、ハードマスク層３７４によって露出された箇所で除去され得るが、自然プラチナ酸化物３２２は、大気等の酸化環境に露出されると再び急速に形成し得る。
エッチングマスク３７６はその後除去されて、プラチナ含有構成要素のためのエリアを覆う適所にハードマスク３７８を残す。エッチングマスク３７６は、例えば、アッシャプロセスによって除去され得、ウェットクリーンプロセスがその後続く。
この例の別のバージョンにおいて、ハードマスク３７８は、付加的なプロセスによって、即ち、プラチナ含有層３２０の上の必要とされる箇所のみにハードマスク材料を形成することによって、形成され得る。付加的なプロセスの例としては、インクジェットプロセス、スクリーン印刷、静電成膜、及びダイレクトレーザ転写が含まれ得る。
図３Ｃを参照すると、プラチナ含有層３２０は、真空、或いは、窒素、アルゴン、ヘリウム等の低圧環境等の、非酸化環境において加熱される。プラチナ含有層３２０は、例えば、図３Ｃに示されるような輻射加熱プロセス３８０によって、又は炉処理によって、加熱され得る。プラチナ含有層３２０は、ハードマスク３７８によって露出された箇所の自然プラチナ酸化物３２２を除去するために充分な温度まで充分な時間加熱される。例えば、プラチナ含有層３２０は、３０分から１２０分間３００℃から３５０℃まで加熱され得る。
図３Ｄを参照すると、キャップ層３３２が、キャップ層３３２とプラチナ含有層３２０との間の界面にプラチナ酸化物がないように、ハードマスク３７８の上、及びハードマスク３７８によって露出された箇所のプラチナ含有層３２０の頂部表面３２４上に形成される。例えば、キャップ層３３２は、プラチナ含有層３２０の頂部表面３２４を酸化環境に晒すことなく、図３Ｃに関連して開示されるようにプラチナ含有層３２０を加熱するために用いられるツールと同じツールで形成され得る。キャップ層３３２は、図１Ｄに関連して開示されるような組成及び厚みを有し得、図１Ｄに関連して開示されるプロセスのいずれかによって形成され得る。
図３Ｅを参照すると、ウェットエッチャント３３４を用いるウェットエッチングプロセスが、図３Ｄのキャップ層３３２、及び図１Ｅから図１Ｇに関連して説明されるように、ハードマスク３７８によって露出された箇所のプラチナ含有層３２０を除去する。ウェットエッチャント３３４は、図１Ｅに関連して開示される組成のいずれかを含み得る。図３Ｅは、ウェットエッチングプロセスの完了時のマイクロ電子デバイス３００を図示する。ハードマスク３７８及び存在する場合は自然プラチナ酸化物３２２は、ハードマスク３７８のウェットエッチャント３３４中のエッチング速度が充分遅いので、ウェットエッチャント３３４がハードマスク３７８の下のプラチナ含有層３２０を除去することを防止する。図３Ｄに関連して説明されるように、間にプラチナ酸化物を備えないプラチナ含有層３２０上にキャップ層３３２を形成することは、ウェットエッチングプロセスに、長いオーバーエッチングを必要とせずにハードマスク３７８によって露出された箇所のプラチナ含有層３２０を完全に除去させ得、従って、有利にも、ハードマスク３７８のエッジの下のプラチナ含有層３２０のアンダーカットを低減し、また、有利にも、残りのプラチナ含有層３２０の一貫した横方向寸法を提供する。
図３Ｆを参照すると、図３Ｅのウェットエッチングプロセスが完了した後、残りのプラチナ含有層３２０の露出された横方向表面上に、付加的な自然プラチナ酸化物３２２が生じ得る。残りのプラチナ含有層３２０はプラチナ含有構成要素３８２を提供し、プラチナ含有構成要素３８２は、例えば、抵抗器、相互接続、センサ要素、サーモカップル要素、又はヒータ要素を含み得る。
この例の１つのバージョンにおいて、ハードマスク３７８は、図３Ｆに示されるように、適所に残され得る。別のバージョンにおいて、ハードマスク３７８は、図３Ｅのウェットエッチングプロセスが完了した後、除去され得る。
ＰＭＤ層、ＩＭＤ層、又はＩＬＤ層とし得る誘電体層３３６が、マイクロ電子デバイス３００のその時点の頂部表面の上に形成され得る。プラチナ含有構成要素３８２への電気的接続を成すために、コンタクト又はビアであり得る垂直接続３３８が、誘電体層３３６を介して、及び存在する場合はハードマスク３７８を介して形成され得る。垂直接続３３８の形成の間、垂直接続３３８とプラチナ含有構成要素３８２との間の低抵抗を可能にするために、プラチナ含有層３２０の頂部表面３２４上の自然プラチナ酸化物３２２は、容易に除去される。
図４Ａから図４Ｈは、別の例示の形成方法の連続的段階において示される、プラチナ含有層を備えるマイクロ電子デバイスの断面図である。図４Ａを参照すると、マイクロ電子デバイス４００は基板４０２を有し、基板４０２は、この例において、基板４０２の頂部表面４１２まで延在する誘電材料４７２を含む。プラチナ含有層４２０が、基板４０２の頂部表面４１２の上に形成される。プラチナ含有層４２０は、図３Ａのプラチナ含有層３２０に類似する組成及び構成を有し得る。
ハードマスク層４７４が、プラチナ含有層４２０の頂部表面４２４上に形成される。この例において、ハードマスク層４７４は、導電性であり、ハードマスク層４７４とプラチナ含有層４２０との間にプラチナ酸化物が存在しないように、プラチナ含有層４２０の頂部表面４２４上に形成される。ハードマスク層４７４は、プラチナ含有層４２０に対する電気的接続を成し、例えば、そのコンタクト抵抗率は１０−８ｏｈｍ−ｃｍ２未満である。この例の１つのバージョンにおいて、これは、プラチナ含有層４２０の頂部表面４２４を酸化環境に晒すことなく、同じプロセスツールにおいてハードマスク層４７４及びプラチナ含有層４２０を形成することによって達成され得る。この例の別のバージョンにおいて、プラチナ含有層４２０の頂部表面４２４上のプラチナ酸化物が、ハードマスク層４７４を形成する前に除去され得る。ハードマスク層４７４は、プラチナ含有層４２０を除去するために用いられるウェットエッチャント中のエッチング速度が、同じウェットエッチャント中のプラチナ含有層４２０のエッチング速度より有意に遅い導電性材料の１つ又は複数の層を含み得る。ハードマスク層４７４は、例えば、チタン、窒化チタン、タングステン、チタンタングステン、タンタル、窒化タンタル、又はクロムを含み得る。この例において、ハードマスク層４７４の厚みは、幾つかのエリアにおけるプラチナ含有層４２０からのプラチナ酸化物の除去、及び同じエリアにおけるプラチナ含有層４２０の除去を含む、後続のプロセス工程を介して無傷で残るために充分であり、また、後に形成されるコンタクト又はビアのためのランディングパッドを提供するために充分である。ハードマスク層４７４の厚みは、後に形成される、誘電材料及び金属の層の平面性等、マイクロ電子デバイス４００を形成するための後続の製造工程の実践的観点によって制限され得る。例として、ハードマスク層４７４の厚みは３０ナノメートルから２００ナノメートルとし得る。
エッチングマスク４７６が、プラチナ含有構成要素のためのエリアを覆うようにハードマスク層４７４の上に形成される。エッチングマスク４７６は、図３Ａのエッチングマスク３７６に関連して開示されるものに類似するプロセスによって形成され得る。
図４Ｂを参照すると、図４Ａのハードマスク層４７４は、ハードマスク４７８を形成するためにエッチングマスク４７６によって露出される箇所で除去される。ハードマスク層４７４は、例えば、ハロゲンラジカルを用いるＲＩＥプロセス又はその他のプラズマエッチングプロセスによって除去され得る。或いは、ハードマスク層４７４は、任意選択的に、硝酸、リン酸、フッ化水素酸、過酸化水素、又はそれらの任意の組み合わせを含むエッチャントの混合液を用いるウェットエッチングプロセスによって除去され得る。自然プラチナ酸化物４２２が、ハードマスク４７８によって露出された箇所のプラチナ含有層４２０の頂部表面４２４上に生じ得る。エッチングマスク４７６は、その後、除去されて、ハードマスク４７８をプラチナ含有構成要素のためのエリアを覆う適所に残す。
図４Ｃを参照すると、図４Ｂの自然プラチナ酸化物４２２は、ハードマスク４７８によって露出された箇所のプラチナ含有層４２０の頂部表面４２４から除去される。自然プラチナ酸化物４２２は、図４Ｃに示されるように、ヘリウム又はアルゴン等の希ガスイオン４３０を用いるスパッタエッチングによって除去され得る。或いは、自然プラチナ酸化物４２２は、非酸化環境においてプラチナ含有層４２０を加熱することなどの別の方法によって、又は自然プラチナ酸化物４２２を物理的及び化学的メカニズムの組み合わせによって除去する活性ハロゲンイオンを用いるプラズマプロセスによって、除去され得る。自然プラチナ酸化物４２２を除去するためのその他のプロセスもこの例の範囲内にある。
図４Ｄを参照すると、キャップ層４３２が、キャップ層４３２とプラチナ含有層４２０との間の界面にプラチナ酸化物がないように、ハードマスク４７８の上に、及びハードマスク４７８によって露出された箇所のプラチナ含有層４２０の頂部表面４２４上に形成される。例えば、キャップ層４３２は、プラチナ含有層４２０の頂部表面４２４を酸化環境に露出することなく、図４Ｃに関連して開示されるようにプラチナ含有層４２０を除去するために用いられるものと同じツールにおいて形成され得る。キャップ層４３２は、図１Ｄに関連して開示されるような組成及び厚みを有し得、図１Ｄに関連して開示されるプロセスのいずれかによって形成され得る。
図４Ｅを参照すると、ウェットエッチャント４３４を用いるウェットエッチングプロセスが、図４Ｄのキャップ層４３２、及び図１Ｅから図１Ｇに関連して説明されるように、ハードマスク４７８によって露出された箇所のプラチナ含有層４２０を除去する。ウェットエッチャント４３４は、図１Ｅに関連して開示される組成のいずれかを有し得る。図４Ｅは、ウェットエッチングプロセスの完了時のマイクロ電子デバイス４００を図示する。ハードマスク４７８は、ハードマスク４７８のウェットエッチャント４３４中のエッチング速度が充分に遅いので、ウェットエッチャント４３４がハードマスク４７８の下のプラチナ含有層４２０を除去するのを防止する。図４Ｄに関連して説明されるように、間にプラチナ酸化物を備えずにプラチナ含有層４２０上にキャップ層４３２を形成することは、ウェットエッチングプロセスに、長いオーバーエッチングを必要とすることなく、ハードマスク４７８によって露出された箇所のプラチナ含有層４２０を完全に除去させることが可能になり、従って、有利にも、ハードマスク４７８のエッジの下のプラチナ含有層４２０のアンダーカットを低減し、また有利にも、残りのプラチナ含有層４２０の一貫した横方向寸法を提供する。
図４Ｆを参照すると、残りのプラチナ含有層４２０は、プラチナ含有構成要素４８２を提供し、プラチナ含有構成要素４８２は、例えば、抵抗器、相互接続、センサ要素、サーモカップル要素、又はヒータ要素を含み得る。ランディングパッドマスク４８４が、プラチナ含有構成要素４８２上のランディングパッドのためのエリアを覆うようにハードマスク４７８の上に形成される。ランディングパッドマスク４８４は、フォトレジストを含み得、また、任意選択的にＢＡＲＣ層を含み得る。図４Ｆに図示されるように、新規の自然プラチナ酸化物４２２が、プラチナ含有構成要素４８２の露出された表面上に生じ得る。
図４Ｇを参照すると、図４Ｆのハードマスク４７８は、ランディングパッドマスク４８４によって露出された箇所で除去されて、ハードマスク４７８の残りの一部のランディングパッド４８６を形成する。ハードマスク４７８は、例えば、図４Ｂに関連して説明される、図４Ａのハードマスク層４７４の除去に関連して開示されるプロセスのいずれかによって除去され得る。付加的な自然プラチナ酸化物４２２が、図４Ｇに図示されるように、ハードマスク４７８の除去によって露出されるプラチナ含有構成要素４８２の表面上に生じ得る。ランディングパッドマスク４８４は、その後、例えば、アッシャプロセスによって除去され、その後、ウェットクリーンプロセスが続く。
図４Ｈを参照すると、ＰＭＤ層、ＩＭＤ層、又はＩＬＤ層とし得る誘電体層４３６が、マイクロ電子デバイス４００のその時点の頂部表面の上に形成され得る。コンタクト又はビアであり得る垂直接続４３８が、ランディングパッド４８６に対する電気的接続を成すために、誘電体層４３６を介して形成される。ランディングパッド４８６とプラチナ含有構成要素４８２との間にプラチナ酸化物が存在しないことは、有利にも、ランディングパッド４８６とプラチナ含有構成要素４８２との間の低い電気的抵抗を提供し得る。
図５Ａから図５Ｆは、別の例示の形成方法の連続的段階において示される、ボンドパッドにおけるプラチナ含有層を備えるマイクロ電子デバイスの断面図である。図５Ａを参照すると、マイクロ電子デバイス５００は基板５０２を有し、基板５０２は、この例において、ＩＬＤ層５８０、ＩＬＤ層５８０の上のＩＭＤ層５８８、ＩＬＤ層５８０の上にありＩＭＤ層５８８によって横方向に囲まれている相互接続５９０、ＩＭＤ層５８８の上のＰＯ層５９２、及び相互接続５９０上のボンドパッド下部層５９４を含む。ＰＯ層５９２は、ボンドパッドのためのエリアにおいてボンドパッド下部層５９４の少なくとも一部を露出させる。ＰＯ層５９２は、二酸化シリコン、酸窒化シリコン、窒化シリコン等を含み得る。ボンドパッド下部層５９４は、ニッケル、パラジウム、又はボンドパッドの支持に適切なその他の金属の１つ又は複数の層を含み得る。ボンドパッド下部層５９４は、例えば、無電解メッキを用いて形成され得る。
プラチナ含有層５２０が、基板５０２の頂部表面５１２の上に形成され、ボンドパッド下部層５９４に接する。プラチナ含有層５２０を形成する前に基板５０２の頂部表面５１２の上に形成され得る、図５Ａには示されていない任意選択の接着金属層もこの例の範囲内にある。この例において、プラチナ含有層５２０は、ワイヤボンディングのためのボンドパッドを提供し、従って、主としてプラチナを含み得、或いは、本質的にプラチナで構成され得る。プラチナ含有層５２０は、例えば、１ミクロンから５ミクロンの厚みを有し得る。
キャップ層５３２が、キャップ層５３２とプラチナ含有層５２０との間の界面にプラチナ酸化物がないように、プラチナ含有層５２０の頂部表面５２４上に形成される。この例の１つのバージョンにおいて、キャップ層５３２は、プラチナ含有層５２０と共にそのままで（in situ）形成され得、即ち、プラチナ含有層５２０と同じプロセスツールにおいて形成され得る。別のバージョンにおいて、プラチナ酸化物は、キャップ層５３２を形成する前に、プラチナ含有層５２０の頂部表面５２４から除去され得る。
図５Ｂを参照すると、キャップ層５３２の上にエッチングマスク５５８が形成される。エッチングマスク５５８は、ボンドパッドためのエリアにおいてキャップ層５３２を露出させる。キャップ層５３２は、エッチングマスク５５８によって露出された箇所で除去される。キャップ層５３２は、プラズマエッチングによって、ウェットエッチングによって、又は別のプロセスによって除去され得る。エッチングマスク５５８は、その後、プラチナ酸化物形成工程に進む前に除去され得るか、或いは、適所に残され、プラチナ酸化物形成工程が完了した後に除去され得る。
図５Ｃを参照すると、キャップ層５３２によって露出された箇所のプラチナ含有層５２０の頂部表面５２４上にマスキングプラチナ酸化物５６４が形成される。この例において、マスキングプラチナ酸化物５６４は、図５Ｃに図示されるように、湿式酸化剤５９６によって形成され得る。湿式酸化剤５９６は、例えば、過酸化水素、硝酸、又は類似のものを含み得る。マスキングプラチナ酸化物５６４を形成するためのその他のプロセスも、この例の範囲内にある。
図５Ｄを参照すると、マイクロ電子デバイス５００は、図５Ｃの湿式酸化剤５９６との接触から外される。マスキングプラチナ酸化物５６４は、ボンドパッドのためのエリアの上に延在する。
図５Ｅを参照すると、ウェットエッチャント５３４を用いるウェットエッチングプロセスが、図５Ｄのキャップ層５３２、及び図１Ｅから図１Ｇに関連して説明されるように、マスキングプラチナ酸化物５６４によって露出された箇所のプラチナ含有層５２０を除去する。ウェットエッチャント５３４は、図１Ｅに関連して開示される組成のいずれかを有し得る。図５Ｅは、ウェットエッチングプロセスの完了時のマイクロ電子デバイス５００を図示する。マスキングプラチナ酸化物５６４は、ウェットエッチャント５３４が、マスキングプラチナ酸化物５６４の下のプラチナ含有層５２０を除去することを防止する。図５Ｄに関連して説明されるように、間にプラチナ酸化物５２０を備えないプラチナ含有層５２０上にキャップ層５３２を形成することは、本明細書の他の例を参照して説明したように、低オーバーエッチング、及び従って、低アンダーカット及び一貫した横方向寸法の利点を提供し得る。
図５Ｆを参照すると、残りのプラチナ含有層５２０はボンドパッド５８２を提供し、ボンドパッド５８２は、ボンドパッド下部層５９４を介して、相互接続５９０への電気的接続を成す。自然プラチナ酸化物５２２が、ボンドパッド５８２の露出された横方向表面上に生じ得る。
ワイヤボンド５９８として図５Ｆに示されるボンド接続５９８が、その後、ボンディングオペレーションによってボンドパッド５８２上に形成され得る。超音波ボンディングプロセスを用いて、マスキングプラチナ酸化物５６４を適所に備えるプラチナパッド上の、金及びプラチナワイヤを備えるワイヤボンドが実証されている。マスキングプラチナ酸化物５６４を介するワイヤボンディングのプロセスの結果、ワイヤボンド５９８がプラチナ含有層５２０に直接接触される。或いは、ボンド接続５９８は、ボンドパッド５８２の上にメッキされるインジウム又はその他の金属を有するバンプボンドを含み得る。バンプボンドを形成するプロセスは、バンプボンドが溶融されるリフローオペレーションを含み、その結果、バンプボンド金属がプラチナ含有層５２０に直接接触される。プラチナ含有金属のボンドパッド５８２を形成することは、アルミニウム又は反応性の高い別の金属に比べ、マイクロ電子デバイス５００に対して所望の信頼性を提供し得る。
図６Ａから図６Ｉは、更なる例示の形成方法の連続的段階において示される、パターニングされたプラチナ含有層を備えるマイクロ電子デバイスの断面図である。図６Ａを参照すると、マイクロ電子デバイス６００は基板６０２を有し、基板６０２は、この例において、基板６０２の頂部表面６１２まで延在する誘電材料６７２を含む。プラチナ含有層６２０が、基板６０２の頂部表面６１２の上に形成される。プラチナ含有層６２０は、図３Ａに関連して開示されるプラチナ含有層３２０に類似する組成及び構造を有し得る。この例の１つのバージョンにおいて、図６Ａに示されるように、プラチナ含有層６２０の頂部表面６２４上に自然プラチナ酸化物６２２ａが存在し得る。
図６Ｂを参照すると、図６Ａの自然プラチナ酸化物６２２ａは、プラチナ含有層６２０の頂部表面６２４から除去される。この例の１つのバージョンにおいて、自然プラチナ酸化物６２２は、図６Ｂに示されるように、スパッタエッチングプロセスのイオン６３０によって除去され得る。別のバージョンにおいて、自然プラチナ酸化物６２２ａは、プラチナ含有層６２０を加熱することによって除去され得る。自然プラチナ酸化物６２２ａを除去するその他の方法もこの例の範囲内にある。
図６Ｃを参照すると、キャップ層６３２が、キャップ層６３２とプラチナ含有層６２０との間の界面にプラチナ酸化物がないように、プラチナ含有層６２０の頂部表面６２４上に形成される。この例において、これは、図６Ａの自然プラチナ酸化物６２２ａを除去した後、プラチナ含有層６２０の頂部表面６２４を酸化環境に晒すことなく、キャップ層６３２を形成することによって達成され得る。この例の別のバージョンにおいて、キャップ層６３２は、自然プラチナ酸化物６２２ａを最初に生じさせることなく、プラチナ含有層６２０上に形成され得る。キャップ層６３２は、後にプラチナ含有層６２０の少なくとも一部を除去するために用いられるものと同じウェットエッチャント中でエッチング可能である。キャップ層６３２は、図１Ｄに関連して開示されるような組成及び厚みを有し得、図１Ｄに関連して開示されるプロセスのいずれかによって形成され得る。
図６Ｄを参照すると、エッチングマスク６５８がキャップ層６３２の上に形成される。エッチングマスク６５８は、プラチナ含有構造のためのエリア６６０を露出させる。この例の１つのバージョンにおいて、エッチングマスク６５８は、フォトリソグラフプロセス又は電子ビームリソグラフプロセス等のリソグラフプロセスによって形成されるレジストを含み得る。別のバージョンにおいて、エッチングマスク６５８は、付加的なプロセスによって形成される有機ポリマー材料を含み得る。更に別のバージョンにおいて、エッチングマスク６５８は、マスキング及びエッチングプロセスにより、又は付加的なプロセスにより形成される無機材料を含み得る。
図６Ｅを参照すると、キャップ層６３２は、エッチングマスク６５８によって露出された箇所で除去される。キャップ層６３２は、プラズマエッチングプロセスによって、ウェットエッチングプロセスによって、又は別の方法によって除去され得る。自然プラチナ酸化物６２２ｂの新規の層が、キャップ層６３２の除去によって露出された箇所のプラチナ含有層６２０の頂部表面６２４上に生じ得る。
図６Ｆを参照すると、マスキングプラチナ酸化物６６４が、キャップ層６３２によって露出された箇所のプラチナ含有層６２０の頂部表面６２４の上に形成される。マスキングプラチナ酸化物６６４は、図６Ｅの自然プラチナ酸化物６２２ｂに置き換わり得るか又はそれに追加され得る。マスキングプラチナ酸化物６６４は、酸化電解質７００を用いる電気化学プロセスによって形成され得、プラチナ含有層６２０は、図６Ｆに概略的に示されるように、酸化電解質７００に対して正の電位にバイアスされる。酸化電解質７００は、例えば、硫酸（Ｈ２ＳＯ４）の水溶液又は水酸化ナトリウム（ＮａＯＨ）の水溶液を含み得る。酸化電解質７００は他の配合も有し得る。或いは、マスキングプラチナ酸化物６６４は、例えば、本明細書に説明される例の任意のもの等のその他の方法によって形成され得る。エッチングマスク６５８は、任意選択的に、キャップ層６３２の頂部表面を保護するために、マスキングプラチナ酸化物６６４の形成の間、適所に残され得る。エッチングマスク６５８は、その後除去される。
図６Ｇは、図６Ｆのエッチングマスク６５８が除去された後のマイクロ電子デバイス６００を図示する。マスキングプラチナ酸化物６６４は、プラチナ含有構造のためのエリアにおいてプラチナ含有層６２０を覆う。マスキングプラチナ酸化物６６４は、後続のウェットエッチングプロセスの間、プラチナ含有構造のためのエリアにおけるプラチナ含有層６２０の除去を防止するために充分な厚みを持つ。
図６Ｈを参照すると、ウェットエッチャント６３４を用いるウェットエッチングプロセスが、図６Ｇのキャップ層６３２、及び、図１Ｅから図１Ｇに関連して説明されるように、マスキングプラチナ酸化物６６４によって露出された箇所のプラチナ含有層６２０を除去する。ウェットエッチャント６３４は、図１Ｅに関連して開示される組成のいずれかを有し得る。図６Ｈは、ウェットエッチングプロセスの完了時のマイクロ電子デバイス６００を図示する。マスキングプラチナ酸化物６６４は、ウェットエッチャント６３４が、マスキングプラチナ酸化物６６４の下のプラチナ含有層６２０を除去することを防止する。図６Ａから図６Ｃに関連して説明されるように、間にプラチナ酸化物を備えないプラチナ含有層６２０上にキャップ層６３２を形成することは、ウェットエッチングプロセスに、長いオーバーエッチングを必要とすることなく、マスキングプラチナ酸化物６６４によって露出された箇所のプラチナ含有層６２０を完全に除去することを可能にし、従って、有利にも、残りのプラチナ含有層６２０の一貫した横方向寸法を提供する。
図６Ｉは、図６Ｈのウェットエッチャント６３４に対する暴露から外された後の、マイクロ電子デバイス６００を図示する。付加的な自然プラチナ酸化物６２２ｃが、プラチナ含有層６２０のすべての露出された表面上に生じ得る。プラチナ含有層６２０はプラチナ含有構造６８２を提供し、プラチナ含有構造６８２は、抵抗器、センサ、インダクタ、キャパシタ、相互接続等の一部とし得る。
図６Ｈに関連して説明されるようにウェットエッチングプロセスによってプラチナ含有構造６８２を形成することは、プラチナ含有構造６８２におけるプラチナ含有層６２０のセグメントにおいて、特有の特徴を生成し得る。第１の特有の特徴は、１つのセグメントの頂部表面６２４から隣接するセグメントの頂部表面６２４を測定したときの、プラチナ含有層６２０の隣接するセグメント間の第１の離間７０２が、基板６０２の頂部表面６１２に沿って測定したときの、同じ２つの隣接するセグメント間の第２の離間７０４より大きくなり得ることである。第１の特有の特徴は、図６Ｈのウェットエッチャント６３４によるエッチングの等方性の結果である。
第２の特有の特徴は、基板６０２の頂部表面６１２に沿って測定したときのセグメントの幅７０６が、同じセグメントの厚み７０８の２倍より小さくなり得ることである。プラチナ含有層６２０において第２の特有の特徴を持つことは、有利にも、プラチナ含有構造６８２に対して、及び従ってマイクロ電子デバイス６００に対して、より低面積を提供し得る。第２の特有の特徴の達成は、プラチナ酸化物を備えずに、プラチナ含有層６２０上に図６Ｃのキャップ層６３２を形成することによって可能にされ、それは、最小のオーバーエッチングを用いた、第２の離間７０４におけるプラチナ含有層６２０の完全な除去を可能にする。
第３の特有の特徴は、プラチナ含有層６２０のセグメントに隣接する第２の離間７０４が、同じセグメントの厚み７０８の２倍より小さくなり得ることである。プラチナ含有層６２０において第３の特有の特徴を有することは更に、プラチナ含有構造６８２に対して、及び従ってマイクロ電子デバイス６００に対して、より低面積を提供し得る。第３の特有の特徴の達成は、同様に、プラチナ酸化物を備えずに、プラチナ含有層６２０上に図６Ｃのキャップ層６３２を形成することによって可能にされる。
第４の特有の特徴は、プラチナ含有層６２０上に再堆積されたスパッタリングが存在しないことである。再堆積されたスパッタリング残留物は、ポリマー材料及び場合によってはプラチナ含有材料を含み得るが、イオンミリングプロセスによって形成される構造の典型であり、本明細書における例に開示されるウェットエッチングプロセスによって形成されない。再堆積されたプラチナ含有残留物のないプラチナ含有層６２０を有することは、汚染及び関連する欠陥を低減し得、従って、有利にも、プラチナ含有構造６８２を含むマイクロ電子デバイス６００の回路に対して、より一貫性の高い性能及び信頼性を提供する。
第５の特有の特徴は、プラチナ含有層６２０のセグメントに隣接する基板６０２の頂部表面６１２上にプラチナ含有残留物が存在しないことである。基板６０２の頂部表面６１２上のプラチナ含有残留物は、ウェットエッチング工程の間にプラチナの頂部表面上にプラチナ酸化物を備えてウェットエッチングプロセスによって形成されるプラチナ含有構造の典型である。プラチナ含有残留物は、ウェットエッチング工程において用いられるウェットエッチャント中のプラチナ酸化物のエッチング速度が非常に遅い場合に生じる。第５の特有の特徴の達成は、間にプラチナ酸化物を備えずにプラチナ含有層６２０上に図６Ｃのキャップ層６３２を形成することによって可能にされる。プラチナ含有残留物のない、基板６０２の頂部表面６１２を有することは、有利にも、マイクロ電子デバイス６００の信頼性を改善し得る。本明細書の例において説明されるようにプラチナ含有構造を備えるマイクロ電子デバイスを形成することは、マイクロ電子デバイスの歩留まりを改善し得、それは、有利にも、生産されるマイクロ電子デバイスに対する製造コストを低減し得る。
特許請求の範囲内で、説明した実施形態における変更が可能であり、他の実施形態が可能である。

Claims (20)

  1. マイクロ電子デバイスであって、
    基板、及び
    前記基板の頂部表面上のプラチナ含有層、
    を含み、
    前記プラチナ含有層が、前記基板の前記頂部表面とは反対に位置する頂部表面を有し、前記プラチナ含有層が、第１のセグメント及び前記第１のセグメントに隣接する第２のセグメントを含み、
    前記第１のセグメントにおける前記プラチナ含有層の前記頂部表面から前記第２のセグメントにおける前記プラチナ含有層の前記頂部表面まで測定したときの、前記第１のセグメントと前記第２のセグメントとの間の第１の離間が、前記第１のセグメントにおける前記基板の前記頂部表面から前記第２のセグメントにおける前記基板の前記頂部表面まで測定したときの、前記第１のセグメントと前記第２のセグメントとの間の第２の離間より大きく、
    前記第１のセグメントにおける前記プラチナ含有層の前記頂部表面に沿って測定したときの前記第１のセグメントの幅が、前記第１のセグメントの厚みの二倍より小さく、
    前記第２の離間が前記第１のセグメントの前記厚みの２倍より小さい、
    マイクロ電子デバイス。
  2. 請求項１に記載のマイクロ電子デバイスであって、前記マイクロ電子デバイスが、前記第１のセグメントと前記第２のセグメントとの間の前記基板の前記頂部表面上にプラチナ含有残留物がない、マイクロ電子デバイス。
  3. 請求項１に記載のマイクロ電子デバイスであって、前記プラチナ含有層の少なくとも一部が抵抗器を提供する、マイクロ電子デバイス。
  4. マイクロ電子デバイスを形成する方法であって、
    頂部表面を有する基板を提供すること、
    前記基板の前記頂部表面上にプラチナ含有層を形成することであって、前記プラチナ含有層が、前記基板の前記頂部表面とは反対に位置する頂部表面を有すること、
    前記プラチナ含有層の前記頂部表面上にキャップ層を形成することであって、前記プラチナ含有層の前記頂部表面における前記キャップ層と前記プラチナ含有層との間の界面にプラチナ酸化物がないこと、及び
    ウェットエッチングプロセスによって前記キャップ層と前記プラチナ含有層の少なくとも一部とを除去し、前記基板の前記頂部表面を露出させること、
    を含む、方法。
  5. 請求項４に記載の方法であって、前記キャップ層が主としてアルミニウムを含む、方法。
  6. 請求項４に記載の方法であって、前記キャップ層が、前記マイクロ電子デバイスの相互接続ラインにおける層の組成に等しい組成を有する、方法。
  7. 請求項４に記載の方法であって、前記ウェットエッチングプロセスが王水を用いる、方法。
  8. 請求項４に記載の方法であって、前記キャップ層が、前記プラチナ含有層が酸化環境に晒される前に形成される、方法。
  9. 請求項４に記載の方法であって、前記キャップ層が、前記プラチナ含有層の前記頂部表面からプラチナ酸化物を除去した後、形成される、方法。
  10. 請求項９に記載の方法であって、前記プラチナ酸化物を除去することが、スパッタエッチングプロセスを用いて実施される、方法。
  11. 請求項９に記載の方法であって、前記プラチナ酸化物を除去することが、前記プラチナ含有層を加熱することによって実施される、方法。
  12. 請求項４に記載の方法であって、前記キャップ層を形成する前に、前記プラチナ含有層の一部の上にハードマスクを形成することを更に含み、前記キャップ層が前記ハードマスクの上に形成される、方法。
  13. 請求項１２に記載の方法であって、前記ハードマスクが誘電材料を含む、方法。
  14. 請求項１２に記載の方法であって、前記ハードマスクが導電性である、方法。
  15. 請求項１４に記載の方法であって、前記キャップ層と前記プラチナ含有層の前記少なくとも一部とを前記ウェットエッチングプロセスを用いて除去した後、前記プラチナ含有層の残っている部分上に、前記ハードマスクをパターニングすることを更に含む、方法。
  16. 請求項４に記載の方法であって、
    前記プラチナ含有層の一部の上の前記キャップ層を除去すること、及び
    前記キャップ層と前記プラチナ含有層の前記一部とを前記ウェットエッチングプロセスを用いて除去する前に、前記キャップ層によって露出された箇所の前記プラチナ含有層上にマスキングプラチナ酸化物を形成すること、
    を更に含み、
    前記マスキングプラチナ酸化物が、前記マスキングプラチナ酸化物の下の前記プラチナ含有層の除去をブロックする、
    方法。
  17. 請求項４に記載の方法であって、前記プラチナ含有層が、露出されたシリコン含有半導体材料に接し、
    前記方法が更に、前記キャップ層と前記プラチナ含有層の前記少なくとも一部とを除去する前に、プラチナシリサイドを形成するために前記プラチナ含有層を加熱することを含む、
    方法。
  18. 請求項４に記載の方法であって、前記プラチナ含有層の少なくとも一部が、局所的相互接続を提供する、方法。
  19. 請求項４に記載の方法であって、前記局所的相互接続がプラチナシリサイドへの電気的接続を提供する、方法。
  20. 請求項４に記載の方法であって、前記プラチナ含有層の少なくとも一部がボンドパッドを提供する、方法。
JP2019539226A 2017-01-19 2018-01-19 保護キャップ層を用いるプラチナ含有薄膜のエッチング Active JP7007745B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021212952A JP7244030B2 (ja) 2017-01-19 2021-12-27 保護キャップ層を用いるプラチナ含有薄膜のエッチング

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762448138P 2017-01-19 2017-01-19
US62/448,138 2017-01-19
US15/714,169 2017-09-25
US15/714,169 US10504733B2 (en) 2017-01-19 2017-09-25 Etching platinum-containing thin film using protective cap layer
PCT/US2018/014522 WO2018136795A2 (en) 2017-01-19 2018-01-19 Etching platinum-containing thin film using protective cap layer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021212952A Division JP7244030B2 (ja) 2017-01-19 2021-12-27 保護キャップ層を用いるプラチナ含有薄膜のエッチング

Publications (3)

Publication Number Publication Date
JP2020507207A true JP2020507207A (ja) 2020-03-05
JP2020507207A5 JP2020507207A5 (ja) 2021-03-04
JP7007745B2 JP7007745B2 (ja) 2022-01-25

Family

ID=62841748

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019539226A Active JP7007745B2 (ja) 2017-01-19 2018-01-19 保護キャップ層を用いるプラチナ含有薄膜のエッチング
JP2021212952A Active JP7244030B2 (ja) 2017-01-19 2021-12-27 保護キャップ層を用いるプラチナ含有薄膜のエッチング

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021212952A Active JP7244030B2 (ja) 2017-01-19 2021-12-27 保護キャップ層を用いるプラチナ含有薄膜のエッチング

Country Status (5)

Country Link
US (3) US10504733B2 (ja)
EP (1) EP3571709B1 (ja)
JP (2) JP7007745B2 (ja)
CN (2) CN110709966B (ja)
WO (1) WO2018136795A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504733B2 (en) 2017-01-19 2019-12-10 Texas Instruments Incorporated Etching platinum-containing thin film using protective cap layer
US11257745B2 (en) * 2017-09-29 2022-02-22 Intel Corporation Electroless metal-defined thin pad first level interconnects for lithographically defined vias
US11011381B2 (en) 2018-07-27 2021-05-18 Texas Instruments Incorporated Patterning platinum by alloying and etching platinum alloy
JP7036001B2 (ja) * 2018-12-28 2022-03-15 三菱電機株式会社 半導体装置の製造方法
US11990369B2 (en) 2021-08-20 2024-05-21 Applied Materials, Inc. Selective patterning with molecular layer deposition

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340711A (ja) * 1991-05-17 1992-11-27 Nec Corp 半導体装置の製造方法
JP2006506827A (ja) * 2002-11-16 2006-02-23 エルジー イノテック カンパニー リミテッド 光デバイス及びその製造方法
JP2008118088A (ja) * 2006-10-11 2008-05-22 Fujitsu Ltd 半導体装置の製造方法
JP2009176975A (ja) * 2008-01-25 2009-08-06 Renesas Technology Corp 半導体装置の製造方法
US20100035401A1 (en) * 2008-08-11 2010-02-11 Kuo-Chih Lai Method for fabricating mos transistors
JP2010087391A (ja) * 2008-10-02 2010-04-15 Nec Electronics Corp 半導体装置ならびに半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864378A (en) * 1987-10-21 1989-09-05 Massachusetts Institute Of Technology Schottky barrier infrared detector
US4804438A (en) 1988-02-08 1989-02-14 Eastman Kodak Company Method of providing a pattern of conductive platinum silicide
JP3122579B2 (ja) 1994-07-27 2001-01-09 シャープ株式会社 Ｐｔ膜のエッチング方法
JPH1187401A (ja) * 1997-09-05 1999-03-30 Haruki Yokono 半導体装置
US6665849B2 (en) * 1999-06-09 2003-12-16 Interuniversitair Microelektronica Centrum Vzw Method and apparatus for simulating physical fields
US6265779B1 (en) * 1998-08-11 2001-07-24 International Business Machines Corporation Method and material for integration of fuorine-containing low-k dielectrics
US6455403B1 (en) * 1999-01-04 2002-09-24 Taiwan Semiconductor Manufacturing Company Shallow trench contact structure to solve the problem of schottky diode leakage
TW463309B (en) * 2000-08-10 2001-11-11 Chartered Semiconductor Mfg A titanium-cap/nickel (platinum) salicide process
US6660631B1 (en) 2000-08-31 2003-12-09 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
JP3591529B2 (ja) * 2001-08-03 2004-11-24 ヤマハ株式会社 貴金属薄膜パターンの形成方法
JP2004179226A (ja) * 2002-11-25 2004-06-24 Renesas Technology Corp 半導体装置の製造方法
JP2005223049A (ja) * 2004-02-04 2005-08-18 Ricoh Co Ltd 半導体装置、半導体装置の製造方法、および表示装置
US7544610B2 (en) * 2004-09-07 2009-06-09 International Business Machines Corporation Method and process for forming a self-aligned silicide contact
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
KR101016158B1 (ko) * 2005-01-05 2011-02-17 신닛테츠 마테리알즈 가부시키가이샤 반도체 장치용 본딩 와이어
US7344978B2 (en) * 2005-06-15 2008-03-18 United Microelectronics Corp. Fabrication method of semiconductor device
JP5147330B2 (ja) * 2006-08-25 2013-02-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4340711B2 (ja) 2007-06-13 2009-10-07 シャープ株式会社 画像処理方法、画像処理装置、画像形成装置、コンピュータプログラム及び記録媒体
US20090127594A1 (en) 2007-11-19 2009-05-21 Advanced Micro Devices, Inc. MOS TRANSISTORS HAVING NiPtSi CONTACT LAYERS AND METHODS FOR FABRICATING THE SAME
US20090294871A1 (en) * 2008-05-30 2009-12-03 Advanced Micro Devices, Inc. Semiconductor devices having rare earth metal silicide contact layers and methods for fabricating the same
US7994038B2 (en) * 2009-02-05 2011-08-09 Globalfoundries Inc. Method to reduce MOL damage on NiSi
US8697573B2 (en) * 2011-11-09 2014-04-15 Intermolecular, Inc. Process to remove Ni and Pt residues for NiPtSi applications using aqua regia with microwave assisted heating
US10504733B2 (en) * 2017-01-19 2019-12-10 Texas Instruments Incorporated Etching platinum-containing thin film using protective cap layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340711A (ja) * 1991-05-17 1992-11-27 Nec Corp 半導体装置の製造方法
JP2006506827A (ja) * 2002-11-16 2006-02-23 エルジー イノテック カンパニー リミテッド 光デバイス及びその製造方法
JP2008118088A (ja) * 2006-10-11 2008-05-22 Fujitsu Ltd 半導体装置の製造方法
JP2009176975A (ja) * 2008-01-25 2009-08-06 Renesas Technology Corp 半導体装置の製造方法
US20100035401A1 (en) * 2008-08-11 2010-02-11 Kuo-Chih Lai Method for fabricating mos transistors
JP2010087391A (ja) * 2008-10-02 2010-04-15 Nec Electronics Corp 半導体装置ならびに半導体装置の製造方法

Also Published As

Publication number Publication date
EP3571709B1 (en) 2023-11-22
US20200083050A1 (en) 2020-03-12
JP7007745B2 (ja) 2022-01-25
US20210313179A1 (en) 2021-10-07
JP7244030B2 (ja) 2023-03-22
US10504733B2 (en) 2019-12-10
CN110709966B (zh) 2023-09-19
CN117153816A (zh) 2023-12-01
EP3571709A4 (en) 2020-02-12
CN110709966A (zh) 2020-01-17
WO2018136795A8 (en) 2019-12-12
US20180204734A1 (en) 2018-07-19
JP2022043249A (ja) 2022-03-15
US11069530B2 (en) 2021-07-20
EP3571709A2 (en) 2019-11-27
WO2018136795A3 (en) 2018-09-07
WO2018136795A2 (en) 2018-07-26
US11929423B2 (en) 2024-03-12

Similar Documents

Publication Publication Date Title
JP7244030B2 (ja) 保護キャップ層を用いるプラチナ含有薄膜のエッチング
JP3128811B2 (ja) 半導体装置の製造方法
US6429105B1 (en) Method of manufacturing semiconductor device
TW541659B (en) Method of fabricating contact plug
US20180033683A1 (en) Reducing contact resistance in vias for copper interconnects
JP2005340808A (ja) 半導体装置のバリア構造
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
JP2006054251A (ja) 半導体装置の製造方法
JP2000164569A (ja) 半導体装置の製造方法
US6559047B1 (en) Method of forming a metal interconnect that substantially reduces the formation of intermetallic residue regions
JP3660474B2 (ja) 半導体装置の製造方法
US7601633B2 (en) Semiconductor device and method for fabricating the same
JP2000260871A (ja) 半導体装置の製造方法
JP2006303179A (ja) 埋込導電体の形成方法
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
JPH11168072A (ja) 半導体装置の製造方法
JP2004179424A (ja) 半導体集積回路装置の製造方法
JPH0945680A (ja) 半導体装置の製造方法
JP5699803B2 (ja) 半導体装置の製造方法
KR100669663B1 (ko) 반도체 소자의 콘택홀 형성 방법
JP2002198372A (ja) 半導体デバイスの製造方法および半導体デバイス
JPH05218030A (ja) 半導体装置の製造方法
JPH1174353A (ja) 半導体装置およびその製造方法
JPH1117004A (ja) 半導体装置およびその製造方法
JP2004140263A (ja) 基板処理方法及び配線構造の形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210116

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211227

R150 Certificate of patent or registration of utility model

Ref document number: 7007745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150