JPH0629468A - 薄膜抵抗の製造方法 - Google Patents

薄膜抵抗の製造方法

Info

Publication number
JPH0629468A
JPH0629468A JP5053841A JP5384193A JPH0629468A JP H0629468 A JPH0629468 A JP H0629468A JP 5053841 A JP5053841 A JP 5053841A JP 5384193 A JP5384193 A JP 5384193A JP H0629468 A JPH0629468 A JP H0629468A
Authority
JP
Japan
Prior art keywords
film
resistance
metal layer
manufacturing
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5053841A
Other languages
English (en)
Other versions
JPH0658946B2 (ja
Inventor
Chang B Jeong
昌 範 鄭
Chang S Song
チャン−スプ ソン、
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0629468A publication Critical patent/JPH0629468A/ja
Publication of JPH0658946B2 publication Critical patent/JPH0658946B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/028—Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
    • H01C1/03—Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath with powdered insulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 エッチング工程及び熱処理工程による抵抗膜
の損傷及び素子特性の変化を防止することのできる薄膜
抵抗の製造方法を提供すること。 【構成】 半導体の素子領域５３が形成されている半導
体基板５１の上部に層間絶縁膜５５を形成する工程と、
前記素子領域上の層間絶縁膜を除去して触開孔５６を形
成する工程と、露出された前記素子領域上の自然酸化膜
を除去したあと金属層６１と中間膜６３を全表面に順次
に形成する工程と、前記中間膜上の自然酸化膜と中間膜
及び金属層の所定の領域を選択的に除去して開孔６９を
形成する工程と、前記開孔以外の領域に残っている自然
酸化膜をエッチングしたあと全表面に抵抗膜７１を形成
する工程と、前記開孔以外の領域の抵抗膜を除去して抵
抗を形成する工程と、この抵抗を形成した後の全表面に
保護層７５を形成する工程とを含む製造方法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は薄膜抵抗の製造方法に
関し、特に面積抵抗の調節が容易で、絶縁膜上に製作が
可能で、熱抵抗係数が小さな金属のケイ化物で形成され
る薄膜抵抗の製造方法に関する。
【０００２】
【従来の技術】一般に、集積回路を構成する一つの素子
である抵抗の電気的特性安定性は周囲温度の変化または
電流の流れによる熱変化について安定的な材料、すなわ
ち熱抵抗係数（Temtpertature Coefficient of Resista
nce ；以下ＴＣＲという）が小さな材料の選択に大きく
左右される。ＴＣＲが大きな材料で形成された抵抗は温
度の変化により抵抗値の変化を持つことになって集積回
路の特性を弱化させる。従って、綿密な抵抗を必要とす
る集積回路は抵抗としてＴＣＲが大きい材料を使用せ
ず、ＴＣＲが小さく零に近い材料を使う。
【０００３】前記集積回路の抵抗は、１）シリコン基板
自体の領域にホウ素，リンまたはヒ素のような不純物を
ドーピングして所望の抵抗値を持つ拡散抵抗と、２）シ
リコン基板上の絶縁層上に沈積された多結晶シリコンに
前記不純物をドーピングして所望の抵抗値を持つように
した多結晶シリコン抵抗と、３）シリコン基板上の絶縁
層上に形成される金属ケイ化物の組成比を調整して所望
の抵抗値を持つように形成した薄膜抵抗とに大きく分類
される。
【０００４】前記拡散抵抗は面積抵抗が小さいため、多
くの半導体基板の面積を必要とし、高集積回路の抵抗と
して不適当である。前記多結晶シリコン抵抗は、面積抵
抗の調節が可能で、基板上の絶縁膜上に多層で形成され
ることができるが、比較的ＴＣＲが大きい問題点があ
る。前記薄膜抵抗は、面積抵抗の調節が容易で、絶縁膜
上に形成することができ、比較的小さなＴＣＲを持つ。
しかしながら、前記薄膜抵抗は金属ケイ化物で形成され
る薄膜の高酸化性のために、酸化防止のための障壁金属
層が別途に必要である。
【０００５】図２（ａ）〜（ｅ）は従来の技術による薄
膜抵抗の製造工程図である。図２（ａ）に示すように、
通常の方法により半導体の素子領域２３が半導体基板１
上に形成されたあと、化学的蒸着法（Chemical Vapor D
esposition：以下ＣＶＤという）または熱酸化法により
前記半導体基板１上に酸化ケイ素または窒化ケイ素の層
間絶縁膜３を形成する。次に、スパッタリング法または
ＣＶＤ法により前記層間絶縁膜３の上部に抵抗膜１１及
び中間膜１３を順次に形成する。前記抵抗膜１１はクロ
ム（Ｃｒ）またはタンタル（Ｔａ）の金属ケイ化物で１
００〜１０００Åの厚さで形成される。また前記中間膜
１３は、前記抵抗膜１１の酸化により金属配線との接触
抵抗が増加することを防止するためにチタン（Ｔｉ），
タングステン（Ｗ），コバルト（Ｃｏ），モリブデン
（Ｍｏ），または白金（Ｐｔ）の耐火金属及びその合金
で形成される。次に、通常の光リソグラフィ法で前記中
間膜１３の上部に感光膜パターン９を形成する。この感
光膜パターン９をマスクとして前記中間膜１３及び抵抗
膜１１を湿式エッチングまたは乾式エッチング方法で順
次に除去する。
【０００６】次に、図２（ｂ）に示すように、前記感光
膜パターン９を除去し、エッチングされていない領域の
抵抗膜１１及び中間膜１３を含んだ全表面に感光膜１５
を塗布したあと、前記半導体素子領域２３との接触口を
形成するために、前記塗布された感光膜１５に窓、すな
わち開孔を形成し、この開孔により前記層間絶縁膜３を
エッチングする。
【０００７】次に図２（ｃ）に示すように、前記感光膜
１５を除去し、前記構造の全表面にアルミニウム（Ａ
ｌ）またはその合金をスパッタリング法で形成して金属
層１７を形成する。このとき金属層１７は、前記素子領
域２３と電気的に接触される。
【０００８】次に図２（ｄ）に示すように、通常の光リ
ソグラフィ法により前記金属層１７の上部に塗布された
感光膜１９の開口を前記中間膜１３上の金属層１７の領
域に形成したあと、前記開孔を通って露出された領域の
金属層１７と中間膜１３を乾式エッチングまたは湿式エ
ッチング方法で順次に除去する。
【０００９】次に図２（ｅ）に示すように、前記感光膜
１９を除去し、通常の熱処理工程により抵抗膜１１と中
間膜１３との間及び中間膜１３と金属層１７との間の接
触抵抗をそれぞれ減らす。以後、前記構造の全表面にＢ
ＰＳＧ（Borophospho Silicate Glass），ＰＳＧ（Phos
pho Silicate Glass）または窒化ケイ素の絶縁物質が沈
積された保護層２１を形成する。
【００１０】従って、従来の薄膜抵抗の製造方法におい
ては、空気にさらされて高酸化性を持つ抵抗膜の上部に
自然酸化膜が形成されて抵抗膜と金属膜との間の接触抵
抗が増加されてしまうとかあるいは絶縁が生じてしまう
こと、あるいは抵抗膜が金属層と合金を形成して抵抗値
を低めることを防止するために、中間膜を形成しなけれ
ばならないので、工程単価が上昇し、金属層及び中間膜
のエッチング工程が複雑になる問題点を持つ。
【００１１】また、前記中間膜の上部に形成される酸化
膜はフッ化水素では除去困難なため、アルゴン（Ａｒ）
高周波ＲＦスパッタリング法により除去するが、この時
に、前記素子領域２３が露出されて素子の特性が弱化さ
れる。また、前記半導体の素子領域２３は空気中に露出
されて自然酸化膜を形成することになるのでこの素子領
域２３と金属層１７は前記自然酸化膜により絶縁されて
しまう。また、このような絶縁を防止するために、金属
層１７を形成する前にフッ化水素を含むエッチング溶液
で前記半導体素子領域２３の自然酸化膜を除去する場合
には、露出されている抵抗膜１１の側面もエッチングさ
れて抵抗膜の抵抗値を変化させてしまう。
【００１２】図３（ａ）〜（ｄ）は、別の従来技術によ
る薄膜抵抗の製造工程図である。この出願人により出願
された薄膜抵抗の製造方法（大韓民国特許出願９１−１
４６１３号）を見ると次の通りである。
【００１３】図３（ａ）に示すように、ケイ素，あるい
はＢＰＳＧ，ＰＳＧまたはＵＳＧなどのガラス材質によ
り形成された基板３１上に、酸化ケイ素または窒化ケイ
素よりなる層間絶縁膜３３を形成する。次に、アルミニ
ウム（Ａｌ）またはその合金による金属層３５を前記層
間絶縁膜３３の上部に形成する。このとき、前記金属層
３５が空気層にさらされて酸化金属３６が前記金属層３
５の上部に形成される。次に、前記金属層３５の上部に
感光膜３７を形成したあと所定の領域を除去して開孔を
形成する。
【００１４】次に図３（ｂ）に示すように、前記開孔を
通って露出される領域の酸化金属層３６及び金属層３５
を順次に乾式または湿式エッチングして層間絶縁膜３３
を露出させる。
【００１５】次に図３（ｃ）に示すように、前記感光膜
３７を除去し、残っている金属層３５上の酸化金属層３
６をアルゴン高周波スパッタリング法により除去する。
続いて、空気中に露出されない状態で前記構造の全表面
にクロム（Ｃｒ）またはタンタル（Ｔａ）の金属ケイ化
物の抵抗膜３９を物理的蒸着法またはＣＶＤ方により２
０００Å以下の厚さに形成する。その次に、前記金属層
３５がエッチングされた領域の抵抗膜３９上に感光膜パ
ターン４１を形成する。このとき前記抵抗膜３９は空気
にさらされるが、金属層３５とオーミック接触を予め成
しているので、前記抵抗膜３９の上部が約５０Å以下の
厚さで酸化されても抵抗値安定に影響が及ばない。
【００１６】次に図３（ｄ）に示すように、前記感光膜
パターン４１をマスクとして抵抗膜３９をエッチングす
る。このとき形成される抵抗膜４０は薄膜抵抗になる。
続いて前記感光膜パターン４１を除去し、上記構造の基
板３１を４００〜４５０℃の温度にて熱処理して抵抗膜
４０金属膜３５との間の接触抵抗を減少させたあと、全
面にＢＰＳＧ，ＰＳＧまたはＵＳＧなどのガラス材質の
絶縁物質で保護層４３を形成する。
【００１７】この種の従来の技術による薄膜抵抗の製造
方法においては、前記抵抗膜を湿式エッチングすること
により前記抵抗膜の下部に形成された金属層を腐蝕させ
たり、また前記抵抗膜を乾式エッチングすることにより
金属層を深くエッチングして金属配線に不良を発生させ
るおそれがあった。
【００１８】
【発明が解決しようとする課題】この発明は、上記従来
技術の問題点を解決するためになされたもので、エッチ
ング工程及び熱処理工程による抵抗膜の損傷及び素子特
性の変化を防止することのできる薄膜抵抗の製造方法を
提供することを目的とする。
【００１９】
【課題を解決するための手段】上記目的を達成するため
にこの発明に係る薄膜抵抗の製造方法においては、半導
体の素子領域が形成されている半導体基板の上部に層間
絶縁膜を形成する工程と、前記素子領域上の層間絶縁膜
を除去して触開孔を形成する工程と、露出された前記素
子領域上の自然酸化膜を除去したあと金属層と中間膜を
全表面に順次に形成する工程と、前記中間膜上の自然酸
化膜と中間膜及び金属層の所定の領域を選択的に除去し
て開孔を形成する工程と、前記開孔以外の領域に残って
いる自然酸化膜をエッチングしたあと全表面に抵抗膜を
形成する工程と、前記開孔以外の領域の抵抗膜を除去し
て抵抗を形成する工程と、この抵抗を形成した後の全表
面に保護層を形成する工程とを含むことを特徴とする。
【００２０】前記層間絶縁膜は、酸化ケイ素または窒化
ケイ素により形成されることができ、また、前記金属層
は、アルミニウム（Ａｌ）及びその合金とから成る群か
ら任意に選択される一つの物質で形成されることがで
き、また、前記中間膜は、チタニウム（Ｔｉ），タング
ステン（Ｗ）、白金（Ｐｔ）及びその合金とから成る群
から任意に選択される一つの物質で形成されることがで
き、また、前記抵抗膜は、クロム（Ｃｒ），タンタル
（Ｔａ）及びその合金とから成る群から任意に選択され
る一つの物質で形成されることができ、また、前記保護
層は、窒化ケイ素，酸化ケイ素，ＢＰＳＧ，ＰＳＧ及び
ＵＳＧとから成る群から任意に選択される一つの絶縁物
質で形成されることができる。
【００２１】また、前記中間膜の自然酸化膜は、高周波
スパッタリング法により除去されることがきでる。
【００２２】また、前記素子領域は、前記中間膜上の前
記自然酸化膜をエッチングする高周波スパッタリング工
程のとき、前記中間膜及び金属層により保護され、素子
特性の変化が防止されることを特徴とする。
【００２３】また、前記金属層は、前記中間膜上の前記
自然酸化膜をエッチングするＲＦスパッタリング工程の
とき、前記中間膜により保護され、前記抵抗と前記中間
膜との間の接触不良が防止されることを特徴とする。
【００２４】また、前記金属層は、前記抵抗膜をエッチ
ングする工程のとき、前記中間膜により保護されて不良
が防止されることを特徴とする。
【００２５】また、前記金属層上に形成された前記中間
膜は、熱処理のとき形成される小丘陵の成長を抑制し、
前記金属層の配線不良が防止されることを特徴する。
【００２６】
【実施例】以下、添付図面を参照にしながらこの発明に
よる薄膜抵抗の製造方法を詳細に説明する。
【００２７】図１（ａ）〜（ｆ）はこの発明による薄膜
抵抗の製造工程図である。図１（ａ）に示すように、通
常の方法により半導体の素子領域５３を半導体基板５１
に形成したあと、ＣＶＤ法または熱酸化法により酸化ケ
イ素物または窒化ケイ素物の層間絶縁膜５５を前記半導
体基板５１上に形成する。
【００２８】次に図１（ｂ）に示すように、通常の光リ
ソグラフィにより前記層間絶縁膜５５上に塗布された感
光膜５７の開口を前記素子領域５３の上部に形成する。
前記感光膜５７をマスクとして層間絶縁膜５５の露出さ
れた領域を湿式または乾式エッチングで除去し、前記素
子領域５３を露出させる触開孔５６を形成する。
【００２９】次に図１（ｃ）に示すように、前記感光膜
５７を除去し、空気中に露出されて酸化された素子領域
５３上の自然酸化膜５４をフッ化水素が含有されたエッ
チング溶液で除去する。このような構造の全表面にアル
ミニウム（Ａｌ）またはその合金の金属層６１を物理的
蒸着法で形成し、チタニウム（Ｔｉ），タングステン
（Ｗ）または白金（Ｐｔ）などの耐火金属またはその合
金で形成された中間膜６３を物理的蒸着法で形成する。
このとき前記中間膜６３は高酸化性を有しているので、
自然酸化膜６５は前記中間膜６３の上部に５０Å程度の
厚さで形成される。
【００３０】次に図１（ｄ）に示すように、前記中間膜
６３の上部に感光膜６７を塗布し、所望の領域の前記感
光膜６７に開口を形成する。この開口を通って露出され
る自然酸化膜６５と中間膜６３及び金属層６１を湿式ま
たは乾式エッチング法で除去して抵抗膜が形成される開
孔６９を形成する。
【００３１】次に図１（ｅ）に示すように、前記感光膜
６７を除去し、残っている自然酸化膜６５をアルゴン高
周波スパッタリング法で除去する。このとき、素子領域
５３は露出されないのでエッチングされなくて素子特性
の変化が起こらない。以後、空気に露出されない状態
で、このような構造の全表面にクロム（Ｃｒ）またはタ
ンタル（Ｔａ）の金属ケイ化物よりなる抵抗膜７１を物
理的蒸着法またはＣＶＤ法で形成する。その次に、前記
開孔６９上部の抵抗膜７１上に感光膜パターン７３を形
成する。
【００３２】次に図１（ｆ）に示すように、前記感光膜
パターン７３をマスクとして露出させる領域の抵抗膜７
１を湿式または乾式エッチングで除去する。このとき、
前記金属装置６１は上部の中間膜６３によりエッチング
されないので金属層６１の不良は発生されない。前記開
孔６９領域内の抵抗膜７１は薄膜抵抗になる。続いて前
記感光膜パターン７３を除去し、上記工程により形成さ
れる構造を持つ基板５１を４００〜４５０℃の温度にて
熱処理して金属層６１と中間膜６２との間及び中間膜６
３と抵抗膜７１間の接触抵抗をそれぞれ減らす。続いて
このような構造の全表面に窒化ケイ素，酸化ケイ素，Ｂ
ＰＳＧ，ＰＳＧまたはＵＳＧなどの絶縁物質を用いてＣ
ＶＤ法で保護層７５を形成する。
【００３３】上述したように、この発明においては、素
子領域が形成された半導体基板上に層間絶縁膜を形成
し、素子領域部分の層間絶縁膜をエッチングして素子領
域を露出させたあと、このような構造の全表面に金属層
と中間膜を形成する。その次に抵抗が形成される部分及
び金属配線以外の部分の金属層と中間膜を選択的に除去
し、全表面に金属ケイ化物で抵抗膜を形成し、抵抗領域
を除外した抵抗膜をすべてエッチングして薄膜抵抗を形
成している。
【００３４】
【発明の効果】従ってこの発明においては、前記中間膜
上に自然的に形成される自然酸化膜の除去に適用される
高周波スパッタリング工程の際、素子領域の露出を防止
することができて素子特性の変化を防止できる利点があ
る。また、抵抗膜と中間膜との接触不良を防止できる利
点がある。また、前記抵抗膜をエッチングするとき中間
膜が前記金属層を保護するので金属配線の不良が防止で
きる利点がある。また、金属層上に形成された中間膜に
より、熱処理の際金属層に形成される小丘陵（Hillock
）の成長を抑制して金属配線の不良を防止できる利点
がある。
【図面の簡単な説明】
【図１】図１（ａ）〜（ｆ）は、この発明に係る薄膜抵
抗の製造工程面である。
【図２】図２（ａ）〜（ｅ）は、従来の技術による薄膜
抵抗の製造工程図である。
【図３】図３（ａ）〜（ｄ）は、図２に示した従来技術
と別の従来の技術による薄膜抵抗の製造工程図である。
【符号の説明】
５１ 半導体基板 ５３ 素子領域 ５５ 層間絶縁膜 ５６ 触開孔 ６１ 金属層 ６３ 中間膜 ６９ 開孔 ７１ 抵抗膜 ７５ 保護層

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体の素子領域が形成されている半導
    体基板の上部に層間絶縁膜を形成する工程と、前記素子
    領域上の層間絶縁膜を除去して触開孔を形成する工程
    と、露出された前記素子領域上の自然酸化膜を除去した
    あと金属層と中間膜を全表面に順次に形成する工程と、
    前記中間膜上の自然酸化膜と中間膜及び金属層の所定の
    領域を選択的に除去して開孔を形成する工程と、前記開
    孔以外の領域に残っている自然酸化膜をエッチングした
    あと全表面に抵抗膜を形成する工程と、前記開孔以外の
    領域の抵抗膜を除去して抵抗を形成する工程と、この抵
    抗を形成した後の全表面に保護層を形成する工程とを含
    むことを特徴とする薄膜抵抗の製造方法。
  2. 【請求項２】 前記層間絶縁膜は酸化ケイ素または窒化
    ケイ素により形成されることを特徴とする請求項１記載
    の薄膜抵抗の製造方法。
  3. 【請求項３】 前記金属層は、アルミニウム（Ａｌ）及
    びその合金とから成る群から任意に選択される一つの物
    質で形成されることを特徴とする請求項１記載の薄膜抵
    抗の製造方法。
  4. 【請求項４】 前記中間膜は、チタニウム（Ｔｉ），タ
    ングステン（Ｗ）、白金（Ｐｔ）及びその合金とから成
    る群から任意に選択される一つの物質で形成されること
    を特徴とする請求項１記載の薄膜抵抗の製造方法。
  5. 【請求項５】 前記抵抗膜は、クロム（Ｃｒ），タンタ
    ル（Ｔａ）及びその合金とから成る群から任意に選択さ
    れる一つの物質で形成されることを特徴とする請求項１
    記載の薄膜抵抗の製造方法。
  6. 【請求項６】 前記中間膜の自然酸化膜は、高周波スパ
    ッタリング法により除去されることを特徴とする請求項
    １記載の薄膜抵抗の製造方法。
  7. 【請求項７】 前記保護層は、窒化ケイ素，酸化ケイ
    素，ＢＰＳＧ，ＰＳＧ及びＵＳＧとから成る群から任意
    に選択される一つの絶縁物質で形成されることを特徴と
    する請求項１記載の薄膜抵抗の製造方法。
  8. 【請求項８】 前記素子領域は、前記中間膜上の前記自
    然酸化膜をエッチン３する高周波スパッタリング工程の
    とき、前記中間膜及び金属層により保護され、素子特性
    の変化が防止されることを特徴とする請求項１記載の薄
    膜抵抗の製造方法。
  9. 【請求項９】 前記金属層は、前記中間膜上の前記自然
    酸化膜をエッチングするＲＦスパッタリング工程のと
    き、前記中間膜により保護され、前記抵抗と前記中間膜
    との間の接触不良が防止されることを特徴とする請求項
    １記載の薄膜抵抗の製造方法。
  10. 【請求項１０】 前記金属層は、前記抵抗膜をエッチン
    グする工程のとき、前記中間膜により保護されて不良が
    防止されることを特徴とする請求項１記載の薄膜抵抗の
    製造方法。
  11. 【請求項１１】 前記金属層上に形成された前記中間膜
    は、熱処理のとき形成される小丘陵の成長を抑制し、前
    記金属層の配線不良が防止されることを特徴する請求項
    １記載の薄膜抵抗の製造方法。
JP5053841A 1992-04-08 1993-03-15 薄膜抵抗の製造方法 Expired - Lifetime JPH0658946B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019920005819A KR940008883B1 (ko) 1992-04-08 1992-04-08 박막저항의 제조방법
KR1992-5819 1992-04-08

Publications (2)

Publication Number Publication Date
JPH0629468A true JPH0629468A (ja) 1994-02-04
JPH0658946B2 JPH0658946B2 (ja) 1994-08-03

Family

ID=19331515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5053841A Expired - Lifetime JPH0658946B2 (ja) 1992-04-08 1993-03-15 薄膜抵抗の製造方法

Country Status (3)

Country Link
US (2) US5414404A (ja)
JP (1) JPH0658946B2 (ja)
KR (1) KR940008883B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867087A (en) * 1995-08-24 1999-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional polysilicon resistor for integrated circuits
US6034411A (en) * 1997-10-29 2000-03-07 Intersil Corporation Inverted thin film resistor
US6211769B1 (en) 1997-12-22 2001-04-03 Texas Instruments Incorporated System to minimize the temperature coefficient of resistance of passive resistors in an integrated circuit process flow
US6047463A (en) 1998-06-12 2000-04-11 Intermedics Inc. Embedded trimmable resistors
US6316325B1 (en) * 1998-11-13 2001-11-13 United Microelectronics Corp. Method for fabricating a thin film resistor
US6475873B1 (en) * 2000-08-04 2002-11-05 Maxim Integrated Products, Inc. Method of forming laser trimmable thin-film resistors in a fully planarized integrated circuit technology
WO2005024914A1 (en) * 2003-09-10 2005-03-17 Philips Intellectual Property & Standards Gmbh Semiconductor arrangement with thin-film resistor
JP4610205B2 (ja) * 2004-02-18 2011-01-12 株式会社リコー 半導体装置
DE502005005467D1 (de) * 2005-03-16 2008-11-06 Dyconex Ag Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement
US20070046421A1 (en) * 2005-09-01 2007-03-01 International Business Machines Corporation Structure and method for forming thin film resistor with topography controlled resistance density
US7670921B2 (en) * 2006-12-28 2010-03-02 International Business Machines Corporation Structure and method for self aligned vertical plate capacitor
US9704944B2 (en) * 2013-02-28 2017-07-11 Texas Instruments Deutschland Gmbh Three precision resistors of different sheet resistance at same level

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513426B2 (ja) * 1974-06-18 1980-04-09
US4575923A (en) * 1983-04-06 1986-03-18 North American Philips Corporation Method of manufacturing a high resistance layer having a low temperature coefficient of resistance and semiconductor device having such high resistance layer
JPS59232456A (ja) * 1983-06-16 1984-12-27 Hitachi Ltd 薄膜回路素子
US4600658A (en) * 1983-11-07 1986-07-15 Motorola, Inc. Metallization means and method for high temperature applications
US4656496A (en) * 1985-02-04 1987-04-07 National Semiconductor Corporation Power transistor emitter ballasting
JPS62174968A (ja) * 1986-01-29 1987-07-31 Hitachi Ltd 半導体装置
JPS62260340A (ja) * 1986-05-06 1987-11-12 Toshiba Corp 半導体装置の製造方法
US4756927A (en) * 1986-05-29 1988-07-12 Massachusetts Institute Of Technology Method and apparatus for refractory metal deposition
JPH01255264A (ja) * 1988-04-05 1989-10-12 Seiko Instr Inc 半導体装置の製造方法
US5128745A (en) * 1989-07-05 1992-07-07 Seiko Instruments, Inc. Semiconductor device with thin film resistor
JPH0634403B2 (ja) * 1989-07-27 1994-05-02 日本プレシジョン・サーキッツ株式会社 半導体装置の製造方法
US4975386A (en) * 1989-12-22 1990-12-04 Micro Power Systems, Inc. Process enhancement using molybdenum plugs in fabricating integrated circuits
US5284794A (en) * 1990-02-21 1994-02-08 Nippondenso Co., Ltd. Method of making semiconductor device using a trimmable thin-film resistor
US5151376A (en) * 1990-05-31 1992-09-29 Sgs-Thomson Microelectronics, Inc. Method of making polycrystalline silicon resistors for integrated circuits
US5177030A (en) * 1991-07-03 1993-01-05 Micron Technology, Inc. Method of making self-aligned vertical intrinsic resistance

Also Published As

Publication number Publication date
US5414404A (en) 1995-05-09
US5403768A (en) 1995-04-04
JPH0658946B2 (ja) 1994-08-03
KR940008883B1 (ko) 1994-09-28
KR930022398A (ko) 1993-11-24

Similar Documents

Publication Publication Date Title
JP3916334B2 (ja) 薄膜トランジスタ
JP3128811B2 (ja) 半導体装置の製造方法
US4801559A (en) Process for forming planar wiring using polysilicon to fill gaps
JPS616822A (ja) ドーパントの外拡散を禁止する方法及び半導体装置
KR100365173B1 (ko) 실리콘 카바이드 크롬 박막 저항기를 형성하기 위한 방법
KR100365174B1 (ko) 실리콘 카바이드 크롬 박막 저항기
JPH0629468A (ja) 薄膜抵抗の製造方法
US4870033A (en) Method of manufacturing a multilayer electrode containing silicide for a semiconductor device
JPS584975A (ja) 半導体装置の製造方法
JPS59175726A (ja) 半導体装置の製造方法
JPS6312152A (ja) 半導体装置およびその製造方法
JPH07202124A (ja) 半導体装置の製造方法
JPH05326511A (ja) 半導体素子の製造方法
KR940005727B1 (ko) 박막저항의 제조방법
JPH0574961A (ja) 半導体装置の製造方法
JP3189399B2 (ja) 半導体装置の製造方法
JPS6151941A (ja) 電極・配線膜の製造方法
JP2927251B2 (ja) 半導体装置の製造方法
JPH05226479A (ja) 半導体装置の製造方法
JPH04340255A (ja) 半導体装置およびその製造方法
JP3147930B2 (ja) 多結晶シリコン高抵抗素子の製造方法
JPH05136137A (ja) 半導体装置の製造方法
JPH0513364A (ja) 半導体素子の製造方法
JPH098236A (ja) 同じポリシリコン層にポリシリコン抵抗体とポリサイドを形成する方法
JPH05109730A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 17

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 18

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 19