JPS59232456A - 薄膜回路素子 - Google Patents
薄膜回路素子Info
- Publication number
- JPS59232456A JPS59232456A JP58106798A JP10679883A JPS59232456A JP S59232456 A JPS59232456 A JP S59232456A JP 58106798 A JP58106798 A JP 58106798A JP 10679883 A JP10679883 A JP 10679883A JP S59232456 A JPS59232456 A JP S59232456A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- amorphous hydrogenated
- resistor
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 150000003376 silicon Chemical class 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 abstract description 6
- 238000001259 photo etching Methods 0.000 abstract description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 abstract description 2
- 239000000203 mixture Substances 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000007740 vapor deposition Methods 0.000 abstract description 2
- 229910002651 NO3 Inorganic materials 0.000 abstract 1
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 238000000034 method Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 2
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- 241000981595 Zoysia japonica Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
この発明は非晶質水素化シリコン膜を使用した薄膜回路
素子、たとえばファクシミリ用マトリックス駆動方式ラ
インセンサに関するものである。
素子、たとえばファクシミリ用マトリックス駆動方式ラ
インセンサに関するものである。
第１図は上記ラインセンサの等価回路図である。
図において１はホトダイオード、２は分離ダイオード、
３は端子、４は静電気破壊防止用回路、５は回路４のダ
イオード、６は回路４の抵抗である。
３は端子、４は静電気破壊防止用回路、５は回路４のダ
イオード、６は回路４の抵抗である。
このラインセンサにおいては、回路４の抵抗値は１０
ｋΩ程度と比較的高い値が必要である。このため、配線
材料として比較的高抵抗な導体拐料たとえばＣＩなどを
用いたとしても、面抵抗が５Ω４で」であり、幅１０μ
ｍ、長さ２０ ｍｍという長い配線が必要となって、現
実的ではない。一方、高抵抗拐料たとえばザーメソトな
どを使用したときにしま、抵抗６を製作するための工程
が必要となり、製造コストの上昇を招（という欠点があ
る。
ｋΩ程度と比較的高い値が必要である。このため、配線
材料として比較的高抵抗な導体拐料たとえばＣＩなどを
用いたとしても、面抵抗が５Ω４で」であり、幅１０μ
ｍ、長さ２０ ｍｍという長い配線が必要となって、現
実的ではない。一方、高抵抗拐料たとえばザーメソトな
どを使用したときにしま、抵抗６を製作するための工程
が必要となり、製造コストの上昇を招（という欠点があ
る。
この発明は上述の問題点を解決するためになされたもの
で、工程数を増加させることなく、抵抗値が大きくかつ
面積の小さい抵抗を作ることがてきる薄膜回路素子を提
供することを目的とする。
で、工程数を増加させることなく、抵抗値が大きくかつ
面積の小さい抵抗を作ることがてきる薄膜回路素子を提
供することを目的とする。
この目的を達成するため、この発明においては非晶質水
素化／リコン膜」二に金属層を設け、ついでその金属層
を除去して形成した、上記非晶質水素化シリコン膜」二
の反応層を抵抗と１〜で用いる。
素化／リコン膜」二に金属層を設け、ついでその金属層
を除去して形成した、上記非晶質水素化シリコン膜」二
の反応層を抵抗と１〜で用いる。
すなわち、非晶質水素化シリコン膜上にＯｒ、Ｎｉ、。
Ｔ１． 、 Ｖ 、 Ｗ＋ Ｐｔ、 Ｍｏ ＋’ ｌ
１ｌａ等の金属層を設け、ついで金属層を除去すると、
非晶質水素化シリコン膜上に一見透明な反応層が形成さ
れるが、この反応層を抵抗として用いる。
１ｌａ等の金属層を設け、ついで金属層を除去すると、
非晶質水素化シリコン膜上に一見透明な反応層が形成さ
れるが、この反応層を抵抗として用いる。
実施例１
第２図はこの発明に係るファクシミリ用マトリックス駆
動方式ラインセンサの静電気破壊防止用回路の平面図、
第３図は第２図のＡ−Ａ断面図、第４図は第２図の１３
、− Ｂ断面図、第５図は第２図のＣ−Ｏ断面図である
。図において７はガラス基板、８はＯｒからなる下部電
極、９は非晶質水素化シリコン膜、１０はＳ １０２か
らなる絶縁膜、１１は絶縁膜１０に設けられたコンタク
トホール、１２は上層配線で、上層配線１２はＣｒ膜１
２ａとＡ７１膜１２１）とからなる。１４は非晶質水素
化シリコン膜９」二に形成された反応層で、反応Ｊ※１
４は非晶質水素化シリコン膜９上に上層配線１２のＯｒ
膜１．２ ａを設け、ついでＯｒ膜１２ａを除去して形
成したもので、抵抗６として用いられる。
動方式ラインセンサの静電気破壊防止用回路の平面図、
第３図は第２図のＡ−Ａ断面図、第４図は第２図の１３
、− Ｂ断面図、第５図は第２図のＣ−Ｏ断面図である
。図において７はガラス基板、８はＯｒからなる下部電
極、９は非晶質水素化シリコン膜、１０はＳ １０２か
らなる絶縁膜、１１は絶縁膜１０に設けられたコンタク
トホール、１２は上層配線で、上層配線１２はＣｒ膜１
２ａとＡ７１膜１２１）とからなる。１４は非晶質水素
化シリコン膜９」二に形成された反応層で、反応Ｊ※１
４は非晶質水素化シリコン膜９上に上層配線１２のＯｒ
膜１．２ ａを設け、ついでＯｒ膜１２ａを除去して形
成したもので、抵抗６として用いられる。
つぎに、この静電気破壊防止用回路を製造する方法につ
いて説明する。まず、ガラス基板７」二にＯｒを蒸着し
たのち、ホトエツチングして、下部電極８を形成する。
いて説明する。まず、ガラス基板７」二にＯｒを蒸着し
たのち、ホトエツチングして、下部電極８を形成する。
つぎに、ＯＶＤ法により非晶質水素化シリコンを堆積し
、ＣＦ４ガスを用℃・たプラズマエツチング法によりパ
ターン化して、非晶質水素化シリコン膜９を設ける。つ
いで、スパック法により絶縁膜１０を堆積したのち、ホ
トエツチング法によりコンタクトホール１１を形成する
。つぎに、ガラス基板７の温度を５０〜２００°Ｃにし
て、蒸着法によりＯｒ膜１２ａを堆積したのち、Ａｌ膜
１２Ｆ）を堆積する。ついで、ホトエツチング法により
パターン化して、上層配線１２を形成する。この場合、
Ａｔのエツチング液としてリン酸と酢酸の混合溶液を使
用し、肖のエツチング液として硝酸第２セリウムアンモ
ニウムの水溶’ｔ＋Ｍ （４５０９／′ｌ）を使用した
。
、ＣＦ４ガスを用℃・たプラズマエツチング法によりパ
ターン化して、非晶質水素化シリコン膜９を設ける。つ
いで、スパック法により絶縁膜１０を堆積したのち、ホ
トエツチング法によりコンタクトホール１１を形成する
。つぎに、ガラス基板７の温度を５０〜２００°Ｃにし
て、蒸着法によりＯｒ膜１２ａを堆積したのち、Ａｌ膜
１２Ｆ）を堆積する。ついで、ホトエツチング法により
パターン化して、上層配線１２を形成する。この場合、
Ａｔのエツチング液としてリン酸と酢酸の混合溶液を使
用し、肖のエツチング液として硝酸第２セリウムアンモ
ニウムの水溶’ｔ＋Ｍ （４５０９／′ｌ）を使用した
。
この結果、非晶質水素化シリコン膜９上に反応層１４が
形成され、反応層１４０面抵抗は約１０ ｋΩ泪である
。
形成され、反応層１４０面抵抗は約１０ ｋΩ泪である
。
なお、反応層１４はホトダイオード１の透明電極として
も使用できる。また、抵抗６はホトダイオード１と端子
３との間もしくは分離ダイオード２と端子３との間であ
ればどこに設けてもよい。
も使用できる。また、抵抗６はホトダイオード１と端子
３との間もしくは分離ダイオード２と端子３との間であ
ればどこに設けてもよい。
実施例２
第６図はこの発明に係る薄膜トランジスタを示す断面図
である。図において１５はガラス基板、１６はＯｒから
なる下部ゲート電極、】７は５ｊＢＮ４からなるゲート
絶縁膜、１８は非晶質水素化シリコンからなる能動層、
１９は下層がＯｒで、上層がＡｌの２層金属膜（ソース
、ドレインおよび配線）、２０は非晶質水素化シリコン
からなる能動層１８上に形成された反応層で、反応層側
は能動層１８上に２層金属膜１９の下層のＯｒを設にす
、ついでＯｒを除去して形成したもので、負荷抵抗とし
て用い６れる。２１はパッシベーション膜、２２は遮光
層である。
である。図において１５はガラス基板、１６はＯｒから
なる下部ゲート電極、】７は５ｊＢＮ４からなるゲート
絶縁膜、１８は非晶質水素化シリコンからなる能動層、
１９は下層がＯｒで、上層がＡｌの２層金属膜（ソース
、ドレインおよび配線）、２０は非晶質水素化シリコン
からなる能動層１８上に形成された反応層で、反応層側
は能動層１８上に２層金属膜１９の下層のＯｒを設にす
、ついでＯｒを除去して形成したもので、負荷抵抗とし
て用い６れる。２１はパッシベーション膜、２２は遮光
層である。
つぎに、この薄膜トランジスタを製造する方法について
説明する。まず、ガラス基板１５上にＣＩを蒸着したの
ち、ホトエツチングにより下部ゲート電極］（ｉを形成
する。つぎに、８１月、 、 Ｎｉ−１８，Ｎ、ｌガス
の混合気体を用いたプラズマＣＶＪ）法により、５ＩＢ
Ｎ４膜を堆積したのち、ガスを５ｊＪ（４ガスに切換え
て、不純物を意図的には添伺しない非晶質水素化シリコ
ン膜を堆積する。ついで、ＣＦ４ガスを用いたプラズマ
エツチング法によりパターン化して、ゲート絶縁膜１７
および能動層１８を形成する。つぎに、ガラス基板１５
の温度を５０〜２００°Ｃにして、Ｃｒを蒸着したのち
、Ａ４を蒸着し、ホトエツチングで加工することにより
２膚金属膜１りを形成する。このとき、非晶質水素化シ
リコンからなる能動層Ｊ８上に２層金属膜１９の下層の
Ｏｒとの反応層２０が形成される。゛なお、このままで
は部分おにも反応層が形成されているので、弗硝酸系水
溶液で部分乙の反応層をエツチング除去する。最後に、
パッシベーション膜２Ｊを形成したのち、遮光層２２を
形成すところで、第６図に示す薄膜トランジスタにおい
ては、不純物をドープしない非晶質水素化シリコンから
なる能動層１８と２層金属膜１９（下層のＯｒ）とを直
接接触させたが、第７図に示すように、能動層１８と２
層金属膜１９との間にｎ形の非晶質水素化シリコン層２
４を設ければ、２層金属膜１９の接触を良好とすること
ができる。また、部分円の余分な反応層を除去する代わ
りに、部分円にあらかじめ絶縁膜を形成しておいてもよ
い。さらに、本実施例では１個の薄膜トランジスタにつ
いて述べたが、複数個のトランジスタを集積化した複合
回路の中における抵抗として反応層を用いうろことはも
ちろんであり、その効果はとくに太きい。
説明する。まず、ガラス基板１５上にＣＩを蒸着したの
ち、ホトエツチングにより下部ゲート電極］（ｉを形成
する。つぎに、８１月、 、 Ｎｉ−１８，Ｎ、ｌガス
の混合気体を用いたプラズマＣＶＪ）法により、５ＩＢ
Ｎ４膜を堆積したのち、ガスを５ｊＪ（４ガスに切換え
て、不純物を意図的には添伺しない非晶質水素化シリコ
ン膜を堆積する。ついで、ＣＦ４ガスを用いたプラズマ
エツチング法によりパターン化して、ゲート絶縁膜１７
および能動層１８を形成する。つぎに、ガラス基板１５
の温度を５０〜２００°Ｃにして、Ｃｒを蒸着したのち
、Ａ４を蒸着し、ホトエツチングで加工することにより
２膚金属膜１りを形成する。このとき、非晶質水素化シ
リコンからなる能動層Ｊ８上に２層金属膜１９の下層の
Ｏｒとの反応層２０が形成される。゛なお、このままで
は部分おにも反応層が形成されているので、弗硝酸系水
溶液で部分乙の反応層をエツチング除去する。最後に、
パッシベーション膜２Ｊを形成したのち、遮光層２２を
形成すところで、第６図に示す薄膜トランジスタにおい
ては、不純物をドープしない非晶質水素化シリコンから
なる能動層１８と２層金属膜１９（下層のＯｒ）とを直
接接触させたが、第７図に示すように、能動層１８と２
層金属膜１９との間にｎ形の非晶質水素化シリコン層２
４を設ければ、２層金属膜１９の接触を良好とすること
ができる。また、部分円の余分な反応層を除去する代わ
りに、部分円にあらかじめ絶縁膜を形成しておいてもよ
い。さらに、本実施例では１個の薄膜トランジスタにつ
いて述べたが、複数個のトランジスタを集積化した複合
回路の中における抵抗として反応層を用いうろことはも
ちろんであり、その効果はとくに太きい。
なお、上述実施例においては、ラインセンサノ静電気破
壊防止用回路、薄膜トランジスタについて説明したが、
他の薄膜回路素子にこの発明を適用しうろことは当然で
ある。さらに、上述実施例にお０℃・ては、非晶質水素
化シリコン膜上にＯｒを設けたが、金属層としてはＯｒ
、 Ｎｊ 、 Ｔｊ 、 Ｖ、 Ｗ。
壊防止用回路、薄膜トランジスタについて説明したが、
他の薄膜回路素子にこの発明を適用しうろことは当然で
ある。さらに、上述実施例にお０℃・ては、非晶質水素
化シリコン膜上にＯｒを設けたが、金属層としてはＯｒ
、 Ｎｊ 、 Ｔｊ 、 Ｖ、 Ｗ。
Ｐｔ、 Ｍｏ、 Ｔａ等の単体ばかりではな（、それら
の相互の混合物５合金あるいはＣｒ−Ａｌ 、 ０ｒ−
Ｎｊ 。
の相互の混合物５合金あるいはＣｒ−Ａｌ 、 ０ｒ−
Ｎｊ 。
０ｒ−Ｎｊ−ｉ 等上記金属を含有する金属層を用い
ることができる。また、金属層の厚さは通常３００〜２
０００Ｘ、より好ましくは５００〜２０００ ｉとする
のが望ましく、金属層の厚さが小さすぎると均一性に劣
り、一方金属層の厚さが太きすぎても特に利点はない。
ることができる。また、金属層の厚さは通常３００〜２
０００Ｘ、より好ましくは５００〜２０００ ｉとする
のが望ましく、金属層の厚さが小さすぎると均一性に劣
り、一方金属層の厚さが太きすぎても特に利点はない。
さらに、上述実施例においては、Ｏｒを蒸着するとき、
ガラス基板７．Ｉ５の温度を５０〜２００°Ｃにしたが
、金属層を形成した後に加熱処理を行なってもよい。こ
の場合、加熱処理温度は１００〜２５０°Ｃとするのが
好ましく、とくに２５０°Ｃ以上になると非晶質水素化
シリコンの変質が始まるので好ましくない。また、加熱
処理時間は加熱処理温度にもよるが加分〜１時間程度で
よく、あまり長時間加熱処理しても特に利点はない。さ
らに、非晶質水素化シリコン膜上に金属層を設ける直前
に、非晶質水素化シリコン膜の表面を除去し、いわゆる
表面酸化膜と思われる層を取除けば、特に加熱処理を行
なわなくとも、金属蒸着源からの加熱によって試料が６
０〜７０°Ｃに加熱され、反応層が形成される。また、
非晶質水素化シリコン膜としてはその咎電形がＡＪ形、
Ｊ形、ｎ形のいずれでもよく、もちろんＰ、Ｂ、Ｎ、Ｏ
，ＯあるいはＧｅ等の不純物を含有していてもよい。さ
らに、金属層としてＣｒ 、 Ｎｉ 、Ｔｉ 、 ’ｌ
’ａ 、 Ｍｏを用いたときには、これらの金属はＳｊ
、０２等のガラスとの接着性が良好であるから、たとえ
ばＡＪ、Ａｕ等の比較的接着性が弱いが、低抵抗な電極
、配線材料の下層に金属層を配置することにより、これ
らの電極配線材料の信頼性を向上させることが可能であ
る。
ガラス基板７．Ｉ５の温度を５０〜２００°Ｃにしたが
、金属層を形成した後に加熱処理を行なってもよい。こ
の場合、加熱処理温度は１００〜２５０°Ｃとするのが
好ましく、とくに２５０°Ｃ以上になると非晶質水素化
シリコンの変質が始まるので好ましくない。また、加熱
処理時間は加熱処理温度にもよるが加分〜１時間程度で
よく、あまり長時間加熱処理しても特に利点はない。さ
らに、非晶質水素化シリコン膜上に金属層を設ける直前
に、非晶質水素化シリコン膜の表面を除去し、いわゆる
表面酸化膜と思われる層を取除けば、特に加熱処理を行
なわなくとも、金属蒸着源からの加熱によって試料が６
０〜７０°Ｃに加熱され、反応層が形成される。また、
非晶質水素化シリコン膜としてはその咎電形がＡＪ形、
Ｊ形、ｎ形のいずれでもよく、もちろんＰ、Ｂ、Ｎ、Ｏ
，ＯあるいはＧｅ等の不純物を含有していてもよい。さ
らに、金属層としてＣｒ 、 Ｎｉ 、Ｔｉ 、 ’ｌ
’ａ 、 Ｍｏを用いたときには、これらの金属はＳｊ
、０２等のガラスとの接着性が良好であるから、たとえ
ばＡＪ、Ａｕ等の比較的接着性が弱いが、低抵抗な電極
、配線材料の下層に金属層を配置することにより、これ
らの電極配線材料の信頼性を向上させることが可能であ
る。
以上説明したように、この発明に係る薄膜回路素子にお
いては、非晶質水素化シリコン膜上に電極、配線材料の
金属層を設け、その金属層のパターン化のためのエツチ
ングを行なうと同時に、非晶質水素化シリコン膜上の金
属層を除去すれば、反応層が形成され、その反応層を抵
抗として用いるから、工程数を増加させることなく抵抗
を作ることができ、また反応層の面抵抗は太きいがら、
抵抗値が大きくかつ面積の小さい抵抗を得ることが可能
である。
いては、非晶質水素化シリコン膜上に電極、配線材料の
金属層を設け、その金属層のパターン化のためのエツチ
ングを行なうと同時に、非晶質水素化シリコン膜上の金
属層を除去すれば、反応層が形成され、その反応層を抵
抗として用いるから、工程数を増加させることなく抵抗
を作ることができ、また反応層の面抵抗は太きいがら、
抵抗値が大きくかつ面積の小さい抵抗を得ることが可能
である。
４４、図面の簡単な説明
第１図はファクシミリ用マトリックス駆動方式ラインセ
ンサの等価回路図、第２図はこの発明に係るファクシミ
リ用マトリックス駆動方式ラインセンサの静電気破壊防
止用回路の平面図、第３図は第２図のＡ−Ａ断面図、第
４図は第２図のＢ−Ｂ断面図、第５図は第２図のＣ−Ｃ
断面図、第６図、第７図はそれぞれこの発明に係る薄膜
トランジスタを示す断面図である。
ンサの等価回路図、第２図はこの発明に係るファクシミ
リ用マトリックス駆動方式ラインセンサの静電気破壊防
止用回路の平面図、第３図は第２図のＡ−Ａ断面図、第
４図は第２図のＢ−Ｂ断面図、第５図は第２図のＣ−Ｃ
断面図、第６図、第７図はそれぞれこの発明に係る薄膜
トランジスタを示す断面図である。
４ ・静電気破壊防止用回路
５・・ダイオード ６・抵抗
７・・ガラス基板
９・・非晶質水素化シリコン膜
１２・・・上層配線 １２ ａ −Ｏｒ膜１２
ｂ・・Ａｌ膜 １４−反応層１８・・・能
動層 １９・・２層金属膜２０・・・反応層 代理人弁理士 中 村 純之助 才 １ に図。
ｂ・・Ａｌ膜 １４−反応層１８・・・能
動層 １９・・２層金属膜２０・・・反応層 代理人弁理士 中 村 純之助 才 １ に図。
Ｆｒ ２ １ｉ１ｉ
］Ａ
」Ｃ
デ）芝’ ３ ｒＱ
矛４ 図
□□□±
Ａｆ′５（２）
２４
十６閃
季７ Ｆ＝７１
Claims (2)
- （１） 非晶質水素化シリコン膜を使用した薄膜回路素
子において、上記非晶質水素化シリコン膜上に金属層を
設け、ついで金属層を除去して形成した、上記非晶質水
素化／リコン膜上の反応層を抵抗として用いたことを特
徴とする薄膜回路素子。 - （２） 上記薄膜回路素子が非晶質水素化シリコン膜
を使ったダイオードを有し、上記金属層が上記ダイオー
ド上に形成された金属層であり、上記抵抗が静電気破壊
防止用回路の抵抗であることを特徴とする特許請求の範
囲第１項記載の薄膜回路素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106798A JPS59232456A (ja) | 1983-06-16 | 1983-06-16 | 薄膜回路素子 |
| FR8409381A FR2548452B1 (fr) | 1983-06-16 | 1984-06-15 | Dispositif a couche mince, notamment transistor |
| US06/621,683 US4618873A (en) | 1983-06-16 | 1984-06-18 | Thin film device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106798A JPS59232456A (ja) | 1983-06-16 | 1983-06-16 | 薄膜回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59232456A true JPS59232456A (ja) | 1984-12-27 |
| JPH0454980B2 JPH0454980B2 (ja) | 1992-09-01 |
Family
ID=14442895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58106798A Granted JPS59232456A (ja) | 1983-06-16 | 1983-06-16 | 薄膜回路素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4618873A (ja) |
| JP (1) | JPS59232456A (ja) |
| FR (1) | FR2548452B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170254A (ja) * | 1984-02-15 | 1985-09-03 | Fuji Xerox Co Ltd | 原稿読取装置 |
| JP2016162927A (ja) * | 2015-03-03 | 2016-09-05 | セイコーエプソン株式会社 | 画像読取装置および半導体装置 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166086A (en) * | 1985-03-29 | 1992-11-24 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor array and method of manufacturing same |
| DE3680806D1 (de) * | 1985-03-29 | 1991-09-19 | Matsushita Electric Ind Co Ltd | Duennschicht-transistorenanordnung und methode zu deren herstellung. |
| US4855806A (en) * | 1985-08-02 | 1989-08-08 | General Electric Company | Thin film transistor with aluminum contacts and nonaluminum metallization |
| JPH0746729B2 (ja) * | 1985-12-26 | 1995-05-17 | キヤノン株式会社 | 薄膜トランジスタの製造方法 |
| JPH0656883B2 (ja) * | 1986-03-03 | 1994-07-27 | 鐘淵化学工業株式会社 | 半導体装置 |
| US4704783A (en) * | 1986-05-05 | 1987-11-10 | General Electric Company | Method for passivating the back channel of amorphous silicon field effect transistors |
| US4803536A (en) * | 1986-10-24 | 1989-02-07 | Xerox Corporation | Electrostatic discharge protection network for large area transducer arrays |
| US4774207A (en) * | 1987-04-20 | 1988-09-27 | General Electric Company | Method for producing high yield electrical contacts to N+ amorphous silicon |
| FR2614726A1 (fr) * | 1987-04-30 | 1988-11-04 | Seiko Instr Inc | Resistance a couche mince et procede de fabrication |
| US5210438A (en) * | 1989-05-18 | 1993-05-11 | Fujitsu Limited | Semiconductor resistance element and process for fabricating same |
| JPH02303154A (ja) * | 1989-05-18 | 1990-12-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5225364A (en) * | 1989-06-26 | 1993-07-06 | Oki Electric Industry Co., Ltd. | Method of fabricating a thin-film transistor matrix for an active matrix display panel |
| JP2558351B2 (ja) * | 1989-06-29 | 1996-11-27 | 沖電気工業株式会社 | アクティブマトリクス表示パネル |
| JPH07112053B2 (ja) * | 1990-04-13 | 1995-11-29 | 富士ゼロックス株式会社 | 薄膜スイッチング素子アレイ |
| KR940008883B1 (ko) * | 1992-04-08 | 1994-09-28 | 삼성전자 주식회사 | 박막저항의 제조방법 |
| JP2887032B2 (ja) * | 1992-10-30 | 1999-04-26 | シャープ株式会社 | 薄膜トランジスタ回路およびその製造方法 |
| US5539219A (en) * | 1995-05-19 | 1996-07-23 | Ois Optical Imaging Systems, Inc. | Thin film transistor with reduced channel length for liquid crystal displays |
| US5532180A (en) * | 1995-06-02 | 1996-07-02 | Ois Optical Imaging Systems, Inc. | Method of fabricating a TFT with reduced channel length |
| US5650358A (en) * | 1995-08-28 | 1997-07-22 | Ois Optical Imaging Systems, Inc. | Method of making a TFT having a reduced channel length |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5858753A (ja) * | 1981-10-02 | 1983-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4181913A (en) * | 1977-05-31 | 1980-01-01 | Xerox Corporation | Resistive electrode amorphous semiconductor negative resistance device |
| US4128670A (en) * | 1977-11-11 | 1978-12-05 | International Business Machines Corporation | Fabrication method for integrated circuits with polysilicon lines having low sheet resistance |
| US4297721A (en) * | 1978-11-03 | 1981-10-27 | Mostek Corporation | Extremely low current load device for integrated circuit |
| US4369372A (en) * | 1979-06-18 | 1983-01-18 | Canon Kabushiki Kaisha | Photo electro transducer device |
| JPS57141962A (en) * | 1981-02-27 | 1982-09-02 | Hitachi Ltd | Semiconductor integrated circuit device |
| FR2515427A1 (fr) * | 1981-10-27 | 1983-04-29 | Efcis | Procede de fabrication de resistances de forte valeur pour circuits integres |
-
1983
- 1983-06-16 JP JP58106798A patent/JPS59232456A/ja active Granted
-
1984
- 1984-06-15 FR FR8409381A patent/FR2548452B1/fr not_active Expired
- 1984-06-18 US US06/621,683 patent/US4618873A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5858753A (ja) * | 1981-10-02 | 1983-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170254A (ja) * | 1984-02-15 | 1985-09-03 | Fuji Xerox Co Ltd | 原稿読取装置 |
| JP2016162927A (ja) * | 2015-03-03 | 2016-09-05 | セイコーエプソン株式会社 | 画像読取装置および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0454980B2 (ja) | 1992-09-01 |
| FR2548452A1 (fr) | 1985-01-04 |
| US4618873A (en) | 1986-10-21 |
| FR2548452B1 (fr) | 1986-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59232456A (ja) | 薄膜回路素子 | |
| JPS6319876A (ja) | 薄膜トランジスタ装置 | |
| JPH04171767A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06101478B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPH0691105B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JPS62172761A (ja) | 非晶質シリコン薄膜トランジスタおよびその製造方法 | |
| JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0766422A (ja) | 液晶表示装置用アレイ基板 | |
| JPS62154759A (ja) | 半導体装置及びその製造方法 | |
| JPS63185066A (ja) | 薄膜トランジスタ− | |
| JPS6019661B2 (ja) | 電極形成法 | |
| JPH03183138A (ja) | 半導体装置製造方法 | |
| JPS5950221B2 (ja) | 半導体装置の製造方法 | |
| JPS5912010B2 (ja) | 半導体装置の製造方法 | |
| JPS5889861A (ja) | 半導体装置およびその製造方法 | |
| JPS60226160A (ja) | 薄膜抵抗装置の製造方法 | |
| JPS58157178A (ja) | 光電変換装置の製造方法 | |
| JPS6232639A (ja) | 半導体装置の入力保護回路及びその製造方法 | |
| JPS61139069A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS61104670A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61278173A (ja) | 半導体装置の製造方法 | |
| JPH01212466A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0697445A (ja) | 半導体装置およびその製造方法 | |
| JPS61224363A (ja) | 薄膜トランジスタおよびその製造方法 |