FR2548452A1 - Dispositif a couche mince, notamment transistor - Google Patents
Dispositif a couche mince, notamment transistor Download PDFInfo
- Publication number
- FR2548452A1 FR2548452A1 FR8409381A FR8409381A FR2548452A1 FR 2548452 A1 FR2548452 A1 FR 2548452A1 FR 8409381 A FR8409381 A FR 8409381A FR 8409381 A FR8409381 A FR 8409381A FR 2548452 A1 FR2548452 A1 FR 2548452A1
- Authority
- FR
- France
- Prior art keywords
- layer
- amorphous silicon
- thin film
- reaction
- film device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 238000006243 chemical reaction Methods 0.000 claims abstract description 24
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000005669 field effect Effects 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 33
- 239000010408 film Substances 0.000 claims description 29
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000010406 interfacial reaction Methods 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910052720 vanadium Inorganic materials 0.000 claims description 3
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 abstract 3
- 239000010703 silicon Substances 0.000 abstract 3
- 239000004065 semiconductor Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 69
- 238000000034 method Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 10
- 239000011521 glass Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910002651 NO3 Inorganic materials 0.000 description 1
- 229910003310 Ni-Al Inorganic materials 0.000 description 1
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000011195 cermet Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008246 gaseous mixture Substances 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000009718 spray deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
L'INVENTION CONCERNE UN DISPOSITIF A COUCHE MINCE, NOTAMMENT UN TRANSISTOR. CE DISPOSITIF COMPORTE UNE COUCHE DE SILICIUM AMORPHE 9 SITUEE SUR UN SUBSTRAT SEMI-CONDUCTEUR 7 ET UNE COUCHE DE REACTION 14 OBTENUE PAR REACTION ENTRE UNE COUCHE METALLIQUE 12, 12A, 12B FORMEE SUR LADITE COUCHE DE SILICIUM AMORPHE ET CETTE COUCHE DE SILICIUM AMORPHE, ET SERVANT DE RESISTANCE 6. APPLICATION NOTAMMENT AUX TRANSISTORS A EFFET DE CHAMP A COUCHE MINCE.
Description
La présente invention concerne un dispositif à couche mince, qui utilise
une couche ou pellicule mince de silicium amorphe hydrogéné (a-Si:H), et plus particulièrement un dispositif à couche mince possédant une région ayant une résistance élévée. La figure 1, annexée à la présente demande, représente le schéma d'un circuit d'un réseau de détecteurs linéaires du type à contacts de commande de matrice
de l'art antérieur (voir le brevet US n 4 369 372 ou la 10 demande de modèle d'utilité japonais publiée sous le n 53.
760/82) Sur la figure 1 la référence 1 désigne une diode d'arrêt ou de blocage utilisée pour la commutation d'une commande de la matrice, la référence 102 désigne une photodiode ou un dispositif de conversion photoélectrique et les 15 références 103 et 104 désignent des bornes de commande La diode de blocage 101 et la photodiode 102 sont des diodes à jonction PIN formées au cours d'un processus commun moyennant l'utilisation de silicium amorphe, et possèdent une caractéristique de variation du courant en fonction de la tension, 20 teieque représentée sur la figure 2 annexée à la présente demande Un courant direct monte jusqu'à approximativement 0,6 V et, dans le sens inverse, un claquage apparaît pour environ 50 V Lorsqu'une l'électricité statique sous la forme d'une tension supérieure à la tension de claquage VB 25 est appliquée à la diode dans le sens inverse, la couche I est rompue et la diode à jonction PIN est court-circuitée, comme cela a été démontré expérimentalement Lors de la manipulation du détecteur de la figure 1, si l'on touche la borne 106 avec une main chargée, alors que la borne 105 est raccor30 dée, un courant circule le long d'un trajet représenté par une
flèche et la diode 108 et la photodiode 110, qui sont polarisées en inverse font l'objet d'un claquage, tandis que la photodiode 109 polarisée dans le sens direct et la diode de blocage 111 ne sont soumises à aucune influence.
Le potentiel d'un corps humain chargé par un produit chimique atteint jusqu'à 10000 V Si un ouvrier contacte la borne 106 avec sa main chargée à un tel potentiel, un certain nombre d'éléments d'image (incluant une combinaison de diodes de blocage et de photodiodes) font l'objet d'un 5 claquage selon le trajet représenté, et il se produit une réduction importante du rendement obtenu lors de l'essai du
dispositif ou de son montage sur un appareil.
La figure 3, annexée à la présente demande, représente un schéma équivalent d'un réseau perfec10 tionné de détecteurs linéraires du type décrit dans la demande de brevet japonais n 159 614/82 déposée le 16 Septembre 1982 (inventeur: T Bajietal) La référence 1 désigne une photodiode, la référence 2 une diode de blocage, la référence 3 une borne de commande, la référence 4 un circuit servant à 15 empêcher le claquage ou l'effet d'une électricité statique, la référence 5 une diode d'un circuit de verrouillage et la référence 6 une résistance du circuit 4 A la place de la diode du circuit de verrouillage, il est possible d'utiliser
un transistor à effet de champ possédant une grille et un 20 drain (ou une source) court-circuités.
Dans ce réseau de détecteurs linéaires, la résistance 6 du circuit 4 peut être relativement élevée, en étant par exemple égale à 10 Ke Même si l'on utilise comme matériau de câblage un matériau conducteur possédant une ré25 sistance relativement élevée, une résistance de couche d'un tel matériau est égale à 53 %/o et il est nécessaired'utiliser un long câblage d'une largeur de 10 microns et d'une longueur de 20 mm D'autre part, lorsque l'on utilise un matériau à
résistance élevée tel qu'un cermet, il est nécessaire de met30 tre en oeuvre une phase de fabrication pour réaliser la résistance 6 et-le coût lié à la fabrication augmente.
Un but de la présente invention est de fournir un dispositif à couche mince, qui permet la formation d'une région résistive possédant une résistance élevée et une 35 faible surface, sans accroître le nombre des phases opératoires.
Afin d'atteindre l'objectif indiqué cidessus, conformément à la présente invention, on forme une couche métallique constituée par une couche de aSi:H, puis on l'élimine, et une couche formant produit de réaction et située sur le a-Si:H est utilisée en tant que résistance et
plus particulièrement on forme une couche métallique de Cr, Ni, Ti, V, W, Pt, Mo ou Ta sur la pellicule de a-Si:H, puis on l'élimine, et une couche de réaction interfaciale,transparente à première vue, est formée La couche formée par le 10 produit de réaction est utilisée en tant que résistance.
D'autres caractéristiques et avantages de la présente invention ressortiront de la description donnée ci-après prise en référence aux dessins annexes, sur lesquels:
la figure 1, dont il a déjà été fait mention, représente un schéma de circuit d'un réseau de détecteurslinéaires du type à contactsde commande de matrice, conforme à l'art antérieur; la figure 2, dont il a déjà été fait 20 mention, représente une courbe caractéristique courant/tension d'une diode PIN utilisée dans le dispositif de la figure 1; la figure 3, dont il a également été fait mention, représente le schéma d'un circuit équivalent 25 d'un réseau de détecteurs linéaires de commande de matrice pour un appareil de fac-similé, comportant un circuit servant à empêcher le claquage dû à une électricité statique; la figure 4 est une vue en plan du circuit servant à empêcher le claquage sous l'effet de l'élec30 tricité statique dans le réseau de détecteurs linéaires de commande de matrice pour l'appareil de fac-similé conformément à la présente invention; la figure 5 est une vue en coupe prise suivant la ligne V-V sur la figure 4; la figure 6 est une vue en coupe prise suivant la ligne VI-VI sur la figure 4; la figure 7 est une vue en coupe prise suivant la ligne VII-VII sur la figure 4; et
les figures 8 et 9 sont des vues en 5 coupe d'un transistor à couche mince conforme à la présente invention.
On va décrire ci-après les formes de réalisation préférées de l'invention.
Forme de réalisation 1 La figure 4 représente une vue en plan d'un circuit servant à empêcher le claquage sous l'effet d'une électricité statique pour un réseau de détecteurs linéaires à commandede matrice pour un appareil de fac-similé, conformément à la présente invention, la figure 5 est une vue 15 en coupe prise suivant la ligne V-V de la figure 4, la figure 6 est une vue en coupe prise suivant la ligne VI-VI de la figure 4 et la figure 7 est une vue en cbupe prise suivant la ligne VII- VII sur la figure 4 La référence 7 désigne un substrat en verre, la référence 8 une électrode inférieure en Cr, 20 la référence 9 une pellicule ou couche de silicium amorphe hydrogéné (a-Si:H), la référence 10 une pellicule isolante en Si O 2, la référence 11 un trou de contact ménage dans la pellicule isolante 10 et la référence 12 une électrode ou couche d'interconnexion supérieure, qui comporte une pellicule de 25 Cr 12 a et une pellicule de A 1 12 b La référence 14 désigne une couche de réaction formée sur la pellicule ou couche 9 de a-Si:H Cette couche est formée grâce à la formation de
la pellicule de Cr 12 a de l'électrode supérieure 12 sur la couche de aSi:H, puisl'éliminationde la pellicule de Cr 12. 30 Elle est utilisée en tant que résistance 6.
On va expliciter ci-après un procédé de fabrication du circuit servant à empêcher le claquage Tout d'abord on dépose par évaporation du Cr sur le substrat en verre 7 et on le soumet à une &ttaque chimique photosensible 35 de manière à former l'électrode inférieure 8 Ensuite on dépose la couche de a-Si:H en utilisant le procédé dit CVD (c'est-à-dire de dépôt chimique par phase vapeur), et on lui donne une structure ou configuration désirée en mettant en oeuvre un procédé de corrosion plasmatique en utilisant du 5 gaz CF 4 de manière à former la couche 9 de a-Si:H Ensuite on dépose la pellicule isolante 10 en utilisant un procédé de dépôt par pulvérisation et l'on forme le trou de contact 11
en utilisant un procédé d'attaque chimique photosensible.
Puis on chauffe le substrat en verre 7 à une température comprise entre 50 et 200 C, et on dépose la pellicule de Cr 12 a en utilisant un procédé d'évaporation, puis on-dépose la pellicule de Al 12 b On met en forme ensuite cette pellicule en lui donnant une structure ou configuration désirée en utilisant le procédé d'attaque chimique photosensible de ma-. 15 nière à former l'électrode supérieure 12 On utilise un mélange d'acide phosphorique et d'acide acétique en tant que
solution corrosive pour le A 1 et une solution aqueuse de iitrate d'anoniumn cêrique ( 450 g/l) en tant que solution corrosive pour le Cr Il en résulte que la couche de réaction 14 20 est formée sur la couche 9 de a-Sie H et possède une résistance de couche égale à environ 10 k L/o.
La couche de réaction 14 peut être égautilisée en tant qu'électrode transparente de la photodiode 1 La résistance 6 peut être insérée en tout point entre la 25 photodiode 1 et la borne 3 ou entre la diode de blocage 2 et
la borne 3.
Forme de réalisation 2 La figure 8 est une vue en coupe d'un transistor à effet de champ à couche mince conforme à la pré30 sente invention La référence 15 désigne un substrat en verre, la référence 16 une couche de Cr située au-dessous de l'électrode de grille, la référence 17 une pellicule isolante de grille en Si 3 N 4, la référence 18 une couche active de a-Si:H, la référence 19 une pellicule métallique formée de deux cou35 ches et comprenant une couche infêrieureen Cretune couche supérieure en Al(qui sont utilisées en tant que source, drain et interconnexion), et la référence 20 une couche de réaction formée sur la couche active 18 de a-Si:H La couche de réaction 20 est formée lors de la création d'une couche de Cr par exemple au moyen d'un dépôt par évaporation sur la couche active 18, puis est éliminée selon une structure ou configuration prédéterminée On l'utilise en tant
que résistance de charge La référence 21 désigne une pellicule de passivation et la référence 22 désigne une couche de 10 revêtement.
On va expliciter ci-après un procédé de fabrication du transistor à couche mince Tout d'abord on dépose par évaporation du Cr sur le substrat en verre 15 et on le soumet à une attaque chimique photosensible de manière 15 à former l'électrode de grille sous-jacente 16 Ensuite on dépose une pellicule de Si 3 N 4 au moyen d'un procédé de dépôt chimique plasmatique en phase vapeur en utilisant un mélange gazeux formé de Si H 4 de NH 3 et de N 2, et le gaz est transformé en du gaz Si H 4 de manière à former la pellicule a-Si:H qui, de façon intentionnelle, n'est pas dopée avec des impuretés Ensuite, on lui donne-une forme ou structure désirée en utilisant un procédé de corrosion plasmatique moyennant l'utilisation de gaz CF 4 de manière à former la pellicule isolante de grille 17 et la couche active 18 Ensuite, on 25 chauffe le substrat en verre 15 à une température comprise entre 50 et 200 C On dépose ensuite du Cr par évaporation sur ce substrat, puis on dépose par évaporation du A 1 sur l'ensemble et on effectue ensuite une attaque chimique photosensible de manière à former la pellicule métallique 19 for30 mée de deux couches La couche de réaction 20 obtenue par réaction avec la couche inférieure de Cr de la pellicule métallique 19 à deux couches est formée sur une couche réactive de a-Si:H Etant donné que la couche de réaction est également formée sur une surface 23, la couche de réaction située sur cette surface 23 est éliminée par attaque chimique à l'aide d'une solution de HF:HNO 3:H 20 (l:l:30) En dernier lieu on forme la couche de passivation 21 et la couche de
revêtement 22.
Dans le transistor à couche mince repré5 senté sur la figure 8, la couche active 18 de a-Si:H ne comportant aucune impureté de dopage, est contactée directement par la pellicule métallique 19 à deux couches (couche inférieure de Cr) En formant une couche 24 de a-Si:H de type n entre la couche 18 et la pellicule métallique 19 à deux cou10 ches comme représenté sur la figure 9, on améliore le contact avec la pellicule métallique 19 à deux couches Au lieu d'éliminer la couche de réaction supplémentaire sur la surface 23, on peut former préalablement une pellicule isolante sur cette surface 23 Bien que seul un transistor à couche mince soit représenté dans la présente forme de réalisation, il est possible d'utiliser la couche de réaction en tant que résistance
dans un circuit intégré formé par une pluralité de transistors.
Bien que l'on ait décrit le circuit 20 servant à empêcher le claquage sous l'effet de l'électricité statique dans le réseau de détecteurs linéaires et la valeur de charge de la résistance à couche mince, il faut comprendre que la présente invention est applicable à d'autres parties du circuit Alors que la couche de Cr est formée sur la cou25 che de a-Si:H dans la forme de réalisation ci-dessus, on peut utiliser la couche métallique constituée par du Cr, du Ni, du Ti, du V, du W, du Pt, du Mo ou du Ta ou un mélange d'un alliage de ces éléments ou bien un alliage du métal ci-dessus et un autre métal, comme par exemple du Cr-Al, du Cr-Ni ou du 30 Cr-Ni-Al La couche métallique peut posséder une épaisseur comprise entre 30 et 200 nanomêtres et est comprise de préférence entre 50 et 200 nanomêtres Si la couche de métal est trop mince, ceci altêre l'uniformité Si la couche de métal est trop épaisse, aucun avantage spécifique n'est offert Dans 35 les formes de réalisation ci-dessus, lessubstratsen verre 7 et 15 sont chauffés à une température comprise entre 50 et C Sinon le traitement thermique peut être effectué après la formation de la couche métallique Dans ce cas, la température de traitement thermique est située de préférence entre 100 et 250 C Une température supérieure à 250 C n'est pas souhaitable étant donné que le a-Si:H commence à dégénérer. La durée de traitement thermique peut être comprise entre minutes et une heure, bien que ceci dépende de la température du traitement thermique Une durée de traitment ther10 mique trop longue n'entrane aucun avantage spécifique Lorsque l'on élimine la surface de la couche de a-Si:H de manière à éliminer la couche d'oxyde superficielle aussitôt avant que la pellicule soit formée sur la couche de a-Si:H, l'échantillon est chauffé à une température comprise entre 60 et 70 C 15 par la chaleur produite par la source d'évaporation métallique, sans aucun traitement thermique particulier, et la couche de réaction est formée Le type de conductivité de la pellicule de a-Si:H peut être p, i ou N et la couche de a-Si:H peut comporter une impureté telle que du P, B, N, X ou O. Lorsque l'on utilise comme couche métallique du Cr, Ni, Ti,
Ta ou Mo, on obtient une bonne adhérence à un verre tel que du Si O 2 Ainsi, en utilisant cette couche en tant que souscouche de l'électrode ou de l'interconnexion A 1 ou Au, présentant une adhérence relativement faible et une résistance 25 faible, il est possible d'améliorer la fiabilité de l'électrode ou de l'interconnexion.
Comme cela a été décrit-ci-dessus, dans le dispositif à couche mince conforme à la présente invention, une couche métallique servant à constituer l 'électrode 30 ou l'interconnexion est formée sur une couche de a-Si:H et est soumise à une attaque chimique pour prendre une structure ou configuration désirée et Ia couche métallique située sur la couche de a-Si:H est éliminée La couche de réaction est ainsi formée et est utilisée en tant que résistance De
cette manière la résistance est formée sans aucun accrois-
sement du nombre des phases opératoires Etant donné que la résistance de couche de la couche de réaction est élevée, il est possible de former une résistance possédant une valeur résistive élevée et une faible surface.
Claims (8)
1 Dispositif à couche mince, caractérisé en ce qu'il comporte une couche de silicium amorphe ( 9,18) servant de substrat et une couche de réaction ( 14, 20) formée 5 par réaction entre une couche métallique ( 12, 19), formée sur ladite couche de silicium amorphe,etcette ouche de silicium
amorphe et servant de résistance.
2 Dispositif à couche mince selon la revendication 1, caractérisé en ce que ladite couche métalli10 que ( 12, 19) contient au moins un métal choisi parmi un groupe incluant le Cr, Ni, Ti, V, W, Pt, Mo et Ta,et que ladite couche de réaction ( 14, 20) est formée par réaction interfaciale entre ladite couche métallique ( 12, 19) et ladite couche de silicium amorphe ( 9, 18).
3 Dispositif à couche mince selon la revendication 3, caractérisé en ce que ladite couche métallique ( 12, 19) est constituée par une pluralité de couches et que ladite couche de réaction ( 14, 20) est formée entre la
couche métallique la plus inférieure et ladite couche de sili20 cium amorphe.
4 Dispositif à couche mince selon la revendication 1, caractérisé en ce que ladite couche métallique ( 12, 19) est éliminée dans une zone de lacouche résistive et que les couches métalliques subsistantes sont pré25 sentes en tant que couchesconductrice sur les extrémités
opposées de ladite couche résistive.
Dispositif selon la revendication 1, caractérisé en ce que ladite couche de silicium amorphe
( 9, 18) est une couche de silicium amorphe hydrogéné.
6 Dispositif à couche mince selon la revendication 1, caractérisé en ce qu'un transistor à effet de champ est formé dans l'autre partie de ladite couche de silicium amorphe, ledit transistor à effet de champ comportant des électrodes de source et de drain ( 19) constituées 35 par des couches métalliques formées, en étant distante sur ladite couche de silicium amorphe ( 18), et une électrode de grille ( 16) formée sur ladite couche de silicium amorphe, moyennant l'interposition d'une couche isolante ( 17) entre
ces éléments.
7 Dispositif à couche mince selon la revendication 6, caractérisé en ce que l'une desdites électrodes de source et de drain est raccordée à une extrémité
de ladite résistance.
8 Dispositif à couche mince selon la 10 revendication 1, caractérisé en ce que ladite pellicule de silicium amorphe est réalisée sous la forme d'une région en îlot sur ledit substrat,qu'une seconde région en îlot
constitué par une couche de silicium amorphe est formée dans l'autre partie dudit susbrat et qu'une diode est formée dans 15 ladite seconde région en forme d'îlot.
9 Dispositif à couche mince selon la revendication 8, caractérisé en ce que ladite diode comporte
une couche de type p, une couche de type i et une couche de type n, formées dans la couche de silicium amorphe dans les20 dites secondes régions en forme d'îlots.
Dispositif à couche mince selon la revendication 9, caractérisé en ce qu'une couche conductrice de l'une des électrodes de ladite diode s'étend jusqu'à ladite
couche de réaction sur la couche de silicium amorphe située 25 dans ledite première région en forme d'îlot 11 Dispositif à couche mince selon la revendication 10, caractérisé en ce que ladite couche conductrice est une couche métallique et que ladite couche de réaction est formée par une réaction interfaciale entre ladite 30 couche métallique et ladite couche de silicium amorphe.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106798A JPS59232456A (ja) | 1983-06-16 | 1983-06-16 | 薄膜回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2548452A1 true FR2548452A1 (fr) | 1985-01-04 |
| FR2548452B1 FR2548452B1 (fr) | 1986-05-30 |
Family
ID=14442895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8409381A Expired FR2548452B1 (fr) | 1983-06-16 | 1984-06-15 | Dispositif a couche mince, notamment transistor |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4618873A (fr) |
| JP (1) | JPS59232456A (fr) |
| FR (1) | FR2548452B1 (fr) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2598257A1 (fr) * | 1986-05-05 | 1987-11-06 | Gen Electric | Procede de passivation du canal inverse de transistors a effet de champ en silicium amorphe. |
| FR2614133A1 (fr) * | 1987-04-20 | 1988-10-21 | Gen Electric | Procede de production de contacts electriques a haut rendement avec du silicium amorphe n+ |
| FR2614726A1 (fr) * | 1987-04-30 | 1988-11-04 | Seiko Instr Inc | Resistance a couche mince et procede de fabrication |
| EP0398333A2 (fr) * | 1989-05-18 | 1990-11-22 | Fujitsu Limited | Elément résistif semi-conducteur et sa méthode de fabrication |
| US5070379A (en) * | 1989-06-29 | 1991-12-03 | Oki Electric Industry Co., Ltd. | Thin-film transistor matrix for active matrix display panel with alloy electrodes |
| US5210438A (en) * | 1989-05-18 | 1993-05-11 | Fujitsu Limited | Semiconductor resistance element and process for fabricating same |
| US5225364A (en) * | 1989-06-26 | 1993-07-06 | Oki Electric Industry Co., Ltd. | Method of fabricating a thin-film transistor matrix for an active matrix display panel |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170254A (ja) * | 1984-02-15 | 1985-09-03 | Fuji Xerox Co Ltd | 原稿読取装置 |
| US5166086A (en) * | 1985-03-29 | 1992-11-24 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor array and method of manufacturing same |
| EP0196915B1 (fr) * | 1985-03-29 | 1991-08-14 | Matsushita Electric Industrial Co., Ltd. | Réseau de transistors à couches minces et son procédé de fabrication |
| US4855806A (en) * | 1985-08-02 | 1989-08-08 | General Electric Company | Thin film transistor with aluminum contacts and nonaluminum metallization |
| JPH0746729B2 (ja) * | 1985-12-26 | 1995-05-17 | キヤノン株式会社 | 薄膜トランジスタの製造方法 |
| JPH0656883B2 (ja) * | 1986-03-03 | 1994-07-27 | 鐘淵化学工業株式会社 | 半導体装置 |
| US4803536A (en) * | 1986-10-24 | 1989-02-07 | Xerox Corporation | Electrostatic discharge protection network for large area transducer arrays |
| JPH07112053B2 (ja) * | 1990-04-13 | 1995-11-29 | 富士ゼロックス株式会社 | 薄膜スイッチング素子アレイ |
| KR940008883B1 (ko) * | 1992-04-08 | 1994-09-28 | 삼성전자 주식회사 | 박막저항의 제조방법 |
| JP2887032B2 (ja) * | 1992-10-30 | 1999-04-26 | シャープ株式会社 | 薄膜トランジスタ回路およびその製造方法 |
| US5539219A (en) * | 1995-05-19 | 1996-07-23 | Ois Optical Imaging Systems, Inc. | Thin film transistor with reduced channel length for liquid crystal displays |
| US5532180A (en) * | 1995-06-02 | 1996-07-02 | Ois Optical Imaging Systems, Inc. | Method of fabricating a TFT with reduced channel length |
| US5650358A (en) * | 1995-08-28 | 1997-07-22 | Ois Optical Imaging Systems, Inc. | Method of making a TFT having a reduced channel length |
| JP6578676B2 (ja) * | 2015-03-03 | 2019-09-25 | セイコーエプソン株式会社 | 画像読取装置および半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0002165A1 (fr) * | 1977-11-11 | 1979-05-30 | International Business Machines Corporation | Procédé de fabrication d'une structure de conducteurs et application aux transistors à effet de champ |
| EP0060635A2 (fr) * | 1981-02-27 | 1982-09-22 | Hitachi, Ltd. | Circuit intégré semiconducteur contenant un élément de protection |
| US4369372A (en) * | 1979-06-18 | 1983-01-18 | Canon Kabushiki Kaisha | Photo electro transducer device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4181913A (en) * | 1977-05-31 | 1980-01-01 | Xerox Corporation | Resistive electrode amorphous semiconductor negative resistance device |
| US4297721A (en) * | 1978-11-03 | 1981-10-27 | Mostek Corporation | Extremely low current load device for integrated circuit |
| JPS5858753A (ja) * | 1981-10-02 | 1983-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| FR2515427A1 (fr) * | 1981-10-27 | 1983-04-29 | Efcis | Procede de fabrication de resistances de forte valeur pour circuits integres |
-
1983
- 1983-06-16 JP JP58106798A patent/JPS59232456A/ja active Granted
-
1984
- 1984-06-15 FR FR8409381A patent/FR2548452B1/fr not_active Expired
- 1984-06-18 US US06/621,683 patent/US4618873A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0002165A1 (fr) * | 1977-11-11 | 1979-05-30 | International Business Machines Corporation | Procédé de fabrication d'une structure de conducteurs et application aux transistors à effet de champ |
| US4369372A (en) * | 1979-06-18 | 1983-01-18 | Canon Kabushiki Kaisha | Photo electro transducer device |
| EP0060635A2 (fr) * | 1981-02-27 | 1982-09-22 | Hitachi, Ltd. | Circuit intégré semiconducteur contenant un élément de protection |
Non-Patent Citations (1)
| Title |
|---|
| APPLIED PHYSICS LETTERS, vol. 42, no. 7, avril 1983, New York, USA; S. HERD et al. "Formation of an amorphous Rh-Si alloy by interfacial reaction between amorphous Si and crystalline Rh thin films", pages 597-599 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2598257A1 (fr) * | 1986-05-05 | 1987-11-06 | Gen Electric | Procede de passivation du canal inverse de transistors a effet de champ en silicium amorphe. |
| FR2614133A1 (fr) * | 1987-04-20 | 1988-10-21 | Gen Electric | Procede de production de contacts electriques a haut rendement avec du silicium amorphe n+ |
| FR2614726A1 (fr) * | 1987-04-30 | 1988-11-04 | Seiko Instr Inc | Resistance a couche mince et procede de fabrication |
| EP0398333A2 (fr) * | 1989-05-18 | 1990-11-22 | Fujitsu Limited | Elément résistif semi-conducteur et sa méthode de fabrication |
| EP0398333A3 (fr) * | 1989-05-18 | 1991-03-27 | Fujitsu Limited | Elément résistif semi-conducteur et sa méthode de fabrication |
| US5210438A (en) * | 1989-05-18 | 1993-05-11 | Fujitsu Limited | Semiconductor resistance element and process for fabricating same |
| US5225364A (en) * | 1989-06-26 | 1993-07-06 | Oki Electric Industry Co., Ltd. | Method of fabricating a thin-film transistor matrix for an active matrix display panel |
| US5070379A (en) * | 1989-06-29 | 1991-12-03 | Oki Electric Industry Co., Ltd. | Thin-film transistor matrix for active matrix display panel with alloy electrodes |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2548452B1 (fr) | 1986-05-30 |
| JPS59232456A (ja) | 1984-12-27 |
| JPH0454980B2 (fr) | 1992-09-01 |
| US4618873A (en) | 1986-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2548452A1 (fr) | Dispositif a couche mince, notamment transistor | |
| FR2477771A1 (fr) | Procede pour la realisation d'un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise | |
| FR2463978A1 (fr) | Cellule solaire integree avec une diode de derivation et son procede de fabrication | |
| US20060202203A1 (en) | Structure of TFT electrode for preventing metal layer diffusion and manufacturing method therefor | |
| EP0022388B1 (fr) | Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical | |
| US4316209A (en) | Metal/silicon contact and methods of fabrication thereof | |
| EP1483793B1 (fr) | Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode | |
| US7692204B2 (en) | Radiation emitting semi-conductor element | |
| US4395727A (en) | Barrier-free, low-resistant electrical contact on III-V semiconductor material | |
| FR2488049A1 (fr) | Source lumineuse a jonction semiconductrice, notamment source-laser, utilisant des diodes schottky, et procede de fabrication | |
| FR2502399A1 (fr) | Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance | |
| FR2566583A1 (fr) | Procede de fabrication d'au moins un transistor a effet de champ en couche mince, et transistor obtenu par ce procede | |
| FR2545986A1 (fr) | Procede pour former des contacts ohmiques d'argent pur sur des materiaux d'arseniure de gallium de type n et de type p | |
| FR2665980A1 (fr) | Procede de fabrication d'un transistor ayant une structure de semiconducteur a grille isolee. | |
| EP0316230A1 (fr) | Dispositif à semiconducteur organique à base de phtalocyanine | |
| US4622736A (en) | Schottky barrier diodes | |
| JPS6249753B2 (fr) | ||
| WO1984003588A1 (fr) | Structure integree de thyristor a auto-allumage pour commutation par tout ou rien de courants forts, et son circuit de commande | |
| RU2790272C1 (ru) | Способ формирования омических контактов к кремнию на основе двухслойной системы металлизации Ti/Au | |
| WO1987003687A1 (fr) | Transistor a effet de champ selectif aux ions et procede de fabrication | |
| FR3067857A1 (fr) | Structure de metallisation sous bosse et procede de fabrication correspondant | |
| JPS60117781A (ja) | 薄膜素子 | |
| JPH06326051A (ja) | オーミック電極及びその形成方法 | |
| FR2613132A1 (fr) | Dispositif a semiconducteur du type a jonction schottky | |
| Tsukada et al. | Semitransparent Silicide Electrode Formed on the Surface of a-Si: H |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse | ||
| ST | Notification of lapse |