JPS60117781A - 薄膜素子 - Google Patents
薄膜素子Info
- Publication number
- JPS60117781A JPS60117781A JP22590283A JP22590283A JPS60117781A JP S60117781 A JPS60117781 A JP S60117781A JP 22590283 A JP22590283 A JP 22590283A JP 22590283 A JP22590283 A JP 22590283A JP S60117781 A JPS60117781 A JP S60117781A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- type
- light
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 8
- 230000003287 optical effect Effects 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 abstract description 13
- 239000000463 material Substances 0.000 abstract description 10
- 238000000151 deposition Methods 0.000 abstract description 8
- 230000005669 field effect Effects 0.000 abstract description 8
- 229910017817 a-Ge Inorganic materials 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 5
- 239000012212 insulator Substances 0.000 abstract description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 238000000354 decomposition reaction Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- JVJQPDTXIALXOG-UHFFFAOYSA-N nitryl fluoride Chemical compound [O-][N+](F)=O JVJQPDTXIALXOG-UHFFFAOYSA-N 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
- H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、非晶質シリコン(以下a−8t:Hを略す)
を用いた薄膜素子に関する。
を用いた薄膜素子に関する。
従来例の構成とその問題点
従来、a−8i:Hを用いた薄膜素子例えば電界効果型
トランジスタの構成は、ガラス等の絶縁基板上にゲート
電極となる金属、絶縁体、電界によって空乏層が発生す
るa−8t:I(薄膜を堆積させ、電極との接触部分に
オーミック接触を行なう、ため例えばn+層をはさんで
いた。所定の電圧印加で所定の電導率を得るためにa−
81:H膜を選択的にエツチングしていた。しかし、暗
所で上記薄膜素子を使用しなければならないという欠点
があった。kぜならば、光が照射されるとa−3i:H
には光導電性がアシ、照射光量によってほぼ直線的−に
抵抗が減少する。使用環境によって活性領域であるa−
3i:Hの抵抗値が変化するため電圧を印加しなくても
電導率が減少していた。
トランジスタの構成は、ガラス等の絶縁基板上にゲート
電極となる金属、絶縁体、電界によって空乏層が発生す
るa−8t:I(薄膜を堆積させ、電極との接触部分に
オーミック接触を行なう、ため例えばn+層をはさんで
いた。所定の電圧印加で所定の電導率を得るためにa−
81:H膜を選択的にエツチングしていた。しかし、暗
所で上記薄膜素子を使用しなければならないという欠点
があった。kぜならば、光が照射されるとa−3i:H
には光導電性がアシ、照射光量によってほぼ直線的−に
抵抗が減少する。使用環境によって活性領域であるa−
3i:Hの抵抗値が変化するため電圧を印加しなくても
電導率が減少していた。
発明の目的
本発明は、上記問題点を軽減することを目的とし、光が
照射されても、その電気的な特性が変化しない薄膜素子
を提供するものである。
照射されても、その電気的な特性が変化しない薄膜素子
を提供するものである。
発明の構成
本発明は!縁基板上に薄膜素子の活性領域となるa−8
t:H膜、光導電性が上記a−8t:H膜の1/100
以下で、しかも光学的禁止帯幅が上記a−8t:H膜よ
りも小さな薄膜、例えば水素を含ま彦い非晶質シリ’:
y 7 a−8iGe :H,a−8i Sn:H等を
順次配し、薄膜素子外部から入射する光によって活性領
域であるa−8i:Hの抵抗の減少を抑制する。
t:H膜、光導電性が上記a−8t:H膜の1/100
以下で、しかも光学的禁止帯幅が上記a−8t:H膜よ
りも小さな薄膜、例えば水素を含ま彦い非晶質シリ’:
y 7 a−8iGe :H,a−8i Sn:H等を
順次配し、薄膜素子外部から入射する光によって活性領
域であるa−8i:Hの抵抗の減少を抑制する。
実施例の説明
以下、本発明の構成およびその製造法について図に基づ
いて説明する。
いて説明する。
第1図(−)〜(d)には、電界効果トランジスタ作成
の実施例を工程順に示した。1は絶縁体基板例えばガラ
ス基板であり、基板1が可視光を透過させる物質であれ
ば遮光する物質2例えば、A1等の金属、イミド系の高
分子を配し、上記遮光物質2と反対側の面にゲート電極
3例えば、NiCr、Pt。
の実施例を工程順に示した。1は絶縁体基板例えばガラ
ス基板であり、基板1が可視光を透過させる物質であれ
ば遮光する物質2例えば、A1等の金属、イミド系の高
分子を配し、上記遮光物質2と反対側の面にゲート電極
3例えば、NiCr、Pt。
Mo、Ta、Ti等を蒸着し、ゲート部分のみに選択エ
ツチングする(第1図a)。次にグロー放電堆積装置(
図示せず)内に入れ、基板1を200〜300℃に加熱
した後、絶縁体例えばSiN層4を形成する。S I
H4とNH3の混合ガスを導入させ、グロー放電により
分解しSiN を堆積させる。
ツチングする(第1図a)。次にグロー放電堆積装置(
図示せず)内に入れ、基板1を200〜300℃に加熱
した後、絶縁体例えばSiN層4を形成する。S I
H4とNH3の混合ガスを導入させ、グロー放電により
分解しSiN を堆積させる。
さらにトランジスタの活性領域であるa−8t:H層6
を 第1図b に示すように重ねて堆積する。
を 第1図b に示すように重ねて堆積する。
a−3t:H層6の堆積は、上記SiN 層4とほぼ同
じ条件である。原料ガスはS i H4を用い、NH3
は混入させない。その上に非晶質薄膜層6を形成させる
。本実施例ではa−Ge:Hを用いた。堆積条件は、S
iN層4およびa−3t:H層6とほぼSi:H層6は
1.7eV、それに対しa−Ge:H層6は、1.1e
V程度であった。原理的には、この上に、ソースとドレ
イン電極を付ければ良いが、a−Ge:H層6と電極と
のオーミック接触を確立させるためにn+型a−3t:
H層を堆積させなければならない。しかもn+型a−8
i:H層は、ゲート電極3上は除去しなければならない
。一般にa−8i:Hに比べa−Go:Hは、化学的に
不安定なため、選択エツチングを行なう際、a−8i:
H層5をオーバーエツチングすると下のa−Go:H層
6をも除去されてしまう。通常のエツチング材料として
は、液相の場合はフッ硝酸系を用い、気相の場合はフッ
化炭素系ガスを用いている。いずれの場合もGoの方が
Si よりエツチング速度が早い。
じ条件である。原料ガスはS i H4を用い、NH3
は混入させない。その上に非晶質薄膜層6を形成させる
。本実施例ではa−Ge:Hを用いた。堆積条件は、S
iN層4およびa−3t:H層6とほぼSi:H層6は
1.7eV、それに対しa−Ge:H層6は、1.1e
V程度であった。原理的には、この上に、ソースとドレ
イン電極を付ければ良いが、a−Ge:H層6と電極と
のオーミック接触を確立させるためにn+型a−3t:
H層を堆積させなければならない。しかもn+型a−8
i:H層は、ゲート電極3上は除去しなければならない
。一般にa−8i:Hに比べa−Go:Hは、化学的に
不安定なため、選択エツチングを行なう際、a−8i:
H層5をオーバーエツチングすると下のa−Go:H層
6をも除去されてしまう。通常のエツチング材料として
は、液相の場合はフッ硝酸系を用い、気相の場合はフッ
化炭素系ガスを用いている。いずれの場合もGoの方が
Si よりエツチング速度が早い。
これを解決するためa−Go:H層6を、n+型a−3
i:H層6の間にa−8t:Hより x 、チング速度
の遅い物質で、しかも電気伝導を示す物質7をはさんで
やれば良い。7には例えばn型のa−3iC:Hが用い
られる□ a F3xC:H層7の原料ガスとしてS
I H4とCH4およびPH3の混合ガスを用いた。
第1図Cに示すようにn型a −3iC:H層7および
n+型a−8i:H層8をa−Ge:H層6上に同様に
堆−積させる。膜厚はSiN層4が約3000八、a−
8i:H層6が約4000人。
i:H層6の間にa−8t:Hより x 、チング速度
の遅い物質で、しかも電気伝導を示す物質7をはさんで
やれば良い。7には例えばn型のa−3iC:Hが用い
られる□ a F3xC:H層7の原料ガスとしてS
I H4とCH4およびPH3の混合ガスを用いた。
第1図Cに示すようにn型a −3iC:H層7および
n+型a−8i:H層8をa−Ge:H層6上に同様に
堆−積させる。膜厚はSiN層4が約3000八、a−
8i:H層6が約4000人。
a−Ge:H層6が約1000八、n型a−8iC:H
層7が約600人、およびn+型a−8i:H層を約1
000八とした。最後にn+型a−8i:H層8を選択
エッチし、ソース、ドレイン電極9,1oを蒸着し、電
界効果トランジスタが完成される。
層7が約600人、およびn+型a−8i:H層を約1
000八とした。最後にn+型a−8i:H層8を選択
エッチし、ソース、ドレイン電極9,1oを蒸着し、電
界効果トランジスタが完成される。
なお、第1図(−)において、a−3i:Hを堆積前に
、遮光物質2を基板1に配したが、電界効果トランジス
タ完成後、または、その途中で配しても良い。さらに、
第1図で示した実施例では、電界効果型トランジスタに
ついてのみ示したが、第2図で示すように、ダイオード
(第2図a)の場合でも抵抗素子(第2図b)の場合で
も、同様の主旨で、本発明は実施される。
、遮光物質2を基板1に配したが、電界効果トランジス
タ完成後、または、その途中で配しても良い。さらに、
第1図で示した実施例では、電界効果型トランジスタに
ついてのみ示したが、第2図で示すように、ダイオード
(第2図a)の場合でも抵抗素子(第2図b)の場合で
も、同様の主旨で、本発明は実施される。
第2図(−)において21は表面を酸化させS z 0
222とした単結晶シリコン、23は電極、24はp型
、26はi型、26はn型のa−8t:H層、27は例
えばa−8iSn:Hからなる薄膜であり、28は電極
である。この図では電極23を共通としたa−8i :
Hp i n ダイオードアレイを示している。
222とした単結晶シリコン、23は電極、24はp型
、26はi型、26はn型のa−8t:H層、27は例
えばa−8iSn:Hからなる薄膜であり、28は電極
である。この図では電極23を共通としたa−8i :
Hp i n ダイオードアレイを示している。
第2図(b)において31は曲げの自由な絶縁基板例え
ば、ステンレス薄膜に絶縁体を配したものまたは耐熱性
高分子膜、32は所定の比抵抗を持つa−8i:H,3
3は本発明による薄膜で例えば水素を含まない非晶質シ
リコン、34はn型a−8i:H層、35は電極である
。n型a−8t:H層34の選択エツチングが難しけれ
ば、第1図で説明したようにa−8iC:H等をaLs
iGe:H層33を、n型a−8t:H層34の間には
さんでも良い。第2図(a)でも同様である。
ば、ステンレス薄膜に絶縁体を配したものまたは耐熱性
高分子膜、32は所定の比抵抗を持つa−8i:H,3
3は本発明による薄膜で例えば水素を含まない非晶質シ
リコン、34はn型a−8i:H層、35は電極である
。n型a−8t:H層34の選択エツチングが難しけれ
ば、第1図で説明したようにa−8iC:H等をaLs
iGe:H層33を、n型a−8t:H層34の間には
さんでも良い。第2図(a)でも同様である。
ソース、ドレイン間隔100μm1ゲート幅1cmの電
界効果トランジスタ (F E T)のゲート電圧に対
するドレイン電流の値を図示しだのが第3図中の(実線
)である。ソースはアース電位で、ドレイン電圧6vで
ある。この素子にAMlの光を照射するとi型a−8i
:H(D比抵抗はlX10’ΩCIn程度になる。FE
Tのi型a−8i:Hの膜厚は5ooo八程度へあるの
で、ソース、ドレイン間に6vの電圧をかけると光導電
性で流れる電流は、これを第3図中に示しだのが42
(一点鎖線)である。この場合、ゲート電圧が2v以下
では、光導電性による電流がFETのON電流に比べて
大きくなる。
界効果トランジスタ (F E T)のゲート電圧に対
するドレイン電流の値を図示しだのが第3図中の(実線
)である。ソースはアース電位で、ドレイン電圧6vで
ある。この素子にAMlの光を照射するとi型a−8i
:H(D比抵抗はlX10’ΩCIn程度になる。FE
Tのi型a−8i:Hの膜厚は5ooo八程度へあるの
で、ソース、ドレイン間に6vの電圧をかけると光導電
性で流れる電流は、これを第3図中に示しだのが42
(一点鎖線)である。この場合、ゲート電圧が2v以下
では、光導電性による電流がFETのON電流に比べて
大きくなる。
本発明による薄膜を用いた場合について次に述べる。例
えば光学的禁止帯幅(Ect) 1.5eV、暗時導電
率6X105.Qll’l11、光AM1に対する光導
電率が同程度の1×106Ωmのa−3iGe:Hを用
いる。
えば光学的禁止帯幅(Ect) 1.5eV、暗時導電
率6X105.Qll’l11、光AM1に対する光導
電率が同程度の1×106Ωmのa−3iGe:Hを用
いる。
このa−3iGe は、基板温度2oo℃、81 Ha
”。
”。
GeH4= 1:o、 1tsの原料ガス混合比で得ら
れる。
れる。
このa−3iGe:Hを1000人a−3i層上に堆積
させ、上述したFET構造をとってその光AM1におけ
るリーク電流値をめる。まずa−8i:Hの光導電率を
見積る。EC1=1.5eVで、膜厚が1000人のa
−8iGe:Hを介して光AM1をa−8t:Hに照射
すると光導電率は1150以下になる。すなわち6X1
0”−8A以下の電流値となる。ゲート電圧3vで2桁
のON10 F F 比が得られる。次にa−3iGe
:Hの電気伝導率がa−5t:Hに比べ/J%さいため
、ソース、ドレイン間の絶縁抵抗が減少する。この抵抗
減少によるリーク電流を見積る。
させ、上述したFET構造をとってその光AM1におけ
るリーク電流値をめる。まずa−8i:Hの光導電率を
見積る。EC1=1.5eVで、膜厚が1000人のa
−8iGe:Hを介して光AM1をa−8t:Hに照射
すると光導電率は1150以下になる。すなわち6X1
0”−8A以下の電流値となる。ゲート電圧3vで2桁
のON10 F F 比が得られる。次にa−3iGe
:Hの電気伝導率がa−5t:Hに比べ/J%さいため
、ソース、ドレイン間の絶縁抵抗が減少する。この抵抗
減少によるリーク電流を見積る。
、−8i:Hの光導電性による電流をa−3iGe:H
の抵抗化による電流の合計は高々lX10 A である
。第3図に破線43として示した。ゲート電圧4■でF
ETのoN10FF比が2桁程度と大きく改善される。
の抵抗化による電流の合計は高々lX10 A である
。第3図に破線43として示した。ゲート電圧4■でF
ETのoN10FF比が2桁程度と大きく改善される。
なお、本発明はFET素子に限らず第2図の実施例で示
したダイオードや抵抗でも上述した設計思想に基づいて
本発明を実施することができる。
したダイオードや抵抗でも上述した設計思想に基づいて
本発明を実施することができる。
発明の効果
このように本発明によれば、少なくとも光の照射される
部分に光学的禁止帯幅が小さく光導電特性が17100
以下である非晶質薄膜をa−8i:H薄膜素子に重ねて
堆積することにより、外部から入射する光に関係のない
薄膜素子を得ることができる。しかもa−8i:H堆積
装置内で堆積条件の大幅な変更なく、連続して作成でき
るため工業的にも非常に有意義である。
部分に光学的禁止帯幅が小さく光導電特性が17100
以下である非晶質薄膜をa−8i:H薄膜素子に重ねて
堆積することにより、外部から入射する光に関係のない
薄膜素子を得ることができる。しかもa−8i:H堆積
装置内で堆積条件の大幅な変更なく、連続して作成でき
るため工業的にも非常に有意義である。
第1図(a)〜(d)は、本発明の一実施例であるa
−3i:H電界効果トランジスタの作成工程を示した図
、第2図(a) 、 (b)は各々本発明の一実施例の
pinダイオードおよび抵抗素子を示す図、第3図は本
発明が実施された素子の効果を説明した図である。 1・・・・・絶縁体基板、2・・・・・・遮光物質、3
・・・・・・ゲート電極、4・・・・絶縁薄膜、5.2
4,25,26゜32=−a−3t:H,6、27、3
3・・・・一本発明による光学的禁止帯幅がa−3i:
Hより小さく光導電性がa−3t:Hの1/100以下
である薄膜、7・・・・・・n型a−8iC:H,8、
34=−n+型a−8i:H,9,10・・・・・・ソ
ース、ドレイン電極、些1・・・・・・St単結晶、2
2・・・・・S i02.23 。 28.36・・・・・・電極、31・・・・・・フレキ
シブル絶縁基板。
−3i:H電界効果トランジスタの作成工程を示した図
、第2図(a) 、 (b)は各々本発明の一実施例の
pinダイオードおよび抵抗素子を示す図、第3図は本
発明が実施された素子の効果を説明した図である。 1・・・・・絶縁体基板、2・・・・・・遮光物質、3
・・・・・・ゲート電極、4・・・・絶縁薄膜、5.2
4,25,26゜32=−a−3t:H,6、27、3
3・・・・一本発明による光学的禁止帯幅がa−3i:
Hより小さく光導電性がa−3t:Hの1/100以下
である薄膜、7・・・・・・n型a−8iC:H,8、
34=−n+型a−8i:H,9,10・・・・・・ソ
ース、ドレイン電極、些1・・・・・・St単結晶、2
2・・・・・S i02.23 。 28.36・・・・・・電極、31・・・・・・フレキ
シブル絶縁基板。
Claims (1)
- 少なくとも光が入射する面上に非晶質シリコンよりなる
活性領域より光学的禁止帯幅が小さく、かつ光導電性が
前記活性領域の1/100以下である 非晶質膜を配す
ることを特徴とする薄膜素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22590283A JPS60117781A (ja) | 1983-11-30 | 1983-11-30 | 薄膜素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22590283A JPS60117781A (ja) | 1983-11-30 | 1983-11-30 | 薄膜素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60117781A true JPS60117781A (ja) | 1985-06-25 |
Family
ID=16836671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22590283A Pending JPS60117781A (ja) | 1983-11-30 | 1983-11-30 | 薄膜素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60117781A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63107067A (ja) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | 薄膜トランジスタ |
US4979006A (en) * | 1988-05-30 | 1990-12-18 | Seikosha Co., Ltd. | Reverse staggered type silicon thin film transistor |
US5221631A (en) * | 1989-02-17 | 1993-06-22 | International Business Machines Corporation | Method of fabricating a thin film transistor having a silicon carbide buffer layer |
US7351043B2 (en) | 2002-12-10 | 2008-04-01 | Tecumseh Products Company | Horizontal compressor end cap |
-
1983
- 1983-11-30 JP JP22590283A patent/JPS60117781A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63107067A (ja) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | 薄膜トランジスタ |
US4979006A (en) * | 1988-05-30 | 1990-12-18 | Seikosha Co., Ltd. | Reverse staggered type silicon thin film transistor |
US5221631A (en) * | 1989-02-17 | 1993-06-22 | International Business Machines Corporation | Method of fabricating a thin film transistor having a silicon carbide buffer layer |
US7351043B2 (en) | 2002-12-10 | 2008-04-01 | Tecumseh Products Company | Horizontal compressor end cap |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5808315A (en) | Thin film transistor having transparent conductive film | |
US4942441A (en) | Thin film semiconductor device and method of manufacturing the same | |
US4618873A (en) | Thin film device | |
US6558986B1 (en) | Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method | |
Kampmann et al. | Photoelectrochemical study of thin film semiconductor heterostructures: junction formation processes in CdS | |
JPS60117781A (ja) | 薄膜素子 | |
JP2577345B2 (ja) | 半導体装置 | |
JPS59181064A (ja) | 半導体装置 | |
JPS60111472A (ja) | 半導体装置 | |
JPS6085578A (ja) | 薄膜光電変換素子の製造方法 | |
JPH0564862B2 (ja) | ||
KR970010689B1 (ko) | 액정표시소자용 박막트랜지스터 | |
JPH02210882A (ja) | ホトトランジスタとその作製方法 | |
JPH055186B2 (ja) | ||
JPS62115868A (ja) | 半導体装置の製造方法 | |
KR100865257B1 (ko) | 액정표시장치용 박막트랜지스터의 제조방법 | |
JP2635950B2 (ja) | 半導体装置の製造方法 | |
JPS63172469A (ja) | 薄膜トランジスタ | |
JPH11214616A (ja) | 半導体抵抗素子 | |
JPH01149480A (ja) | 薄膜半導体素子 | |
JPH05129331A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2821593B2 (ja) | 半導体装置の製造方法 | |
JPH0294576A (ja) | ホトトランジスタ | |
Lahri et al. | Modeling of hydrogenated amorphous silicon Schottky structures using capacitance‐voltage and conductance‐voltage measurements | |
Bare Jr | Fabrication and modeling of ambipolar hydrogenated amorphous silicon thin film transistors |