JPS60111472A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60111472A
JPS60111472A JP21981783A JP21981783A JPS60111472A JP S60111472 A JPS60111472 A JP S60111472A JP 21981783 A JP21981783 A JP 21981783A JP 21981783 A JP21981783 A JP 21981783A JP S60111472 A JPS60111472 A JP S60111472A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
asi
film
tpt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21981783A
Other languages
English (en)
Other versions
JPH065681B2 (ja
Inventor
Seiichi Nagata
清一 永田
Sadakichi Hotta
定吉 堀田
Ikunori Kobayashi
郁典 小林
Shigenobu Shirai
白井 繁信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58219817A priority Critical patent/JPH065681B2/ja
Publication of JPS60111472A publication Critical patent/JPS60111472A/ja
Publication of JPH065681B2 publication Critical patent/JPH065681B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は新規な薄膜電界効果トランジスタ(TPT)に
関する。本発明のTPTにはバンド間準位密度が少なく
暗抵抗が高く、且つ光導電性が小さい半導体を用いてい
るかつ高いオン電流カドれるとともに、オフ電流が小さ
く、且つ外部入射光に起因する光電溝が小さい特徴をも
つ。従って画像表示装置やイメージセンサ等のスイッチ
ング素子等外光が必然的に入射する環境下に於ても容易
に使用し得る。
s”−:’ 従来例の構成とその問題点 第1図に水素化非晶質シリコン(a−3i:H)半導体
層を用いた典型的な薄膜電界効果l・ランリスタ(TP
T)の構造断面図を示す。
本TPTの製造工程を下記に示す。先ずガラス等の基板
1上にCr等の金属を蒸着しゲート電極2となるべき部
分を残してエツチングする。次にプラズマCVD法によ
り窒化シリコン膜3(以下5iN)を0.1〜0.5 
μm 、as i : H膜4を0.1〜0.5 pm
 、 n+にドープしたaSi:H膜5を500人程度
連続堆積する。次にTPTとして残すべき部分をレジス
トで被覆し、残余の部分のn”as i : H。
aSi:Hをエツチング除去する。
次に12等の金属を蒸着し、ソース6、ドレイン7電極
をパタニングする。更にAfl電極6,7をマスクとし
て、両電極間に存在するn+aSi:Hの部分領域8を
エツチングすることにより第1図aの構造が完成する。
しかしながら上述の従来例では以下の問題がある。先ず
製造上では前述のn”a−8t:8層5の部分領域8の
完全な選択除去が困難である。asi:Hは弗酸・硝酸
系液でエツチングが可能であるが、H9−ドープ領域8
と非ドープ領域とのエツチングの選択性にとほしい。更
に金属・半導体の接合部付近ではエツチング液を介して
の電池作用等の為か、異常な高速エツチングが起る。従
って部分拡大図(第2図b)に示すようにTPTのチャ
ンネルとして保存されねばならぬasi:H層4の部分
領域9が消失しがちである0又エツチングをひかえ目に
すると完全除去されねばならぬn″一層の部分8が一部
残存しOFF 抵抗が十分大きくならない。部分領域8
のみの完全除去制御は上述のように極めて困難である。
エツチングがやや過少であればTPTのオフ抵抗が十分
大きくならず、過大であればTPT動作そのものを消失
する。
次にasi:Hが良好な光導電性半導体であることに起
因する問題がある。第1図aの構造で暗時に良好な○N
10FF電流比(通常5桁以上)を示しても、外部から
半導体部に光が入射すると光励起電荷が発生し、OFF
 抵抗を減少させる。この5 ページ 為半導体部への入射光を阻止する為、第2図のように、
更に絶縁膜10を介して金属遮光膜11を付設しなけれ
ばならなくなる。これは製造工程を複雑にし、かつ歩留
り低下の主原因ともなっている。
発明の目的 本発明は新規な構造を有する改良された半導体装置、特
に薄膜トランジスタ(TPT)に関する。
本発明の第1の目的は製造が容易なTPTを提供するも
のであり、第2の目的は外部光入射条件のもとでも正常
に動作する簡単な構造を有するTPTを提供するもので
ある。更に他の目的は上記TPTを用いた画像表示装置
1画像読取装置等を提供することにある。
発明の構成 本発明の第1の特徴はTPTの主要部である半導体材料
として非晶質炭化硅素511−xCx(x:組成)を用
いた点にあり、第2の特徴は組成(x)が膜厚の方向に
依存して変化することであり、更に第3の特徴は組成(
x)の異方るヘテロ接合を有する6′°−″ 点にある。
上記の材料・構造上の特徴をTPTに与えることにより
、前記した従来例の問題点が解消された製造が容易で、
簡単な構造を有し、かつ特性の優れたTPTを得るもの
である。
実施例の説明 以下実施例を用いて図面とともに本発明の詳細な説明す
る。
〔実施例1〕 第3図に第1の実施例を示す。本実施例の装置は以下の
ようにして製作された。先ずガラス等の基板1の1主面
上にCrを1QoOAスパッタ蒸着し、ゲート2として
残すべき所望の部分を除いてエツチング除去する。次に
本基板をプラズマCVD装置中に設置し、これを所望の
温度に加熱後S I H4とNH3を含むガスを導入し
てグロ放電分解を行ない窒化シリコン膜3を0.2μm
堆積し、−担プラズマCVD装置中のガスを置換後、改
めてS I H4とCH4を所望の混合比で導入しこの
ガス中でのグロー放電分解により、a 811□CX:
H膜217ベー:′ を0.2μm堆積する。次いでガス置換後改めてSiH
4を導入しasi:H膜22を500人堆積後、SiH
とPH3を導入して燐が0.5 %ドープされたn+a
si:H層23を500人堆積した。次に上記工程で堆
積した半導体層の所望の領域を残し、他の部分をプラズ
マエッチにより除去する。(この段階では層22.23
の部分領域22’、23’は残っている)。
次にA℃を蒸着し、これをパターン出しして、ソース電
極6.ドレイン電極7を形成する。その後形成されたA
n電極パターンを用いて、n+asi:H及びasi:
Hの部分領域23’、22’を弗硝酸混合液により除去
すれば第3図の構造が完成する。
上記工程に於て特長的なことは、aSil−xCx膜2
1が弗硝酸液に対し強い耐性をもつ故に、asi膜23
’、22’とのエツチングの選択性が大きい点にある。
従って第1図すで例示しだように半導体層が除去されて
し甘うような不都合はなくなり、極めて選択性良くオー
ミック接触を確保する為の層22’、23’を除去でき
る。
上記本実施例で導入したn”asi:H層23は、ソー
ス6、ドレイン了電極と半導体層21〜23とのオーミ
ック接触を確保するだめのものであり、真性層22は、
n”aSi:Hの部分層23′を除去した後、層21の
表面にn彫工細物としてのPが残存しない様十分に除去
する為に導入されている。
本実施例により製作したTPTのドレイン電流より対ゲ
ート電圧VD特性を第4図曲線a、bに示す。曲線aは
外部光が入射しない暗時の特性であり、曲線すは3oO
oLxの外光を照射した場合の特性であ、る。
又同図の曲線c、dは前述の従来例の方法により製作し
たTFTの暗時及び3o○○Lx照射時の特性であり比
較の示したものである。
本実施性により製作されたTPTは、従来例のものに比
べ外部光が入射しない場合(曲線a、c)に於ても、O
FF 時(VG−0)の電流が小さく、0N10FF電
流比がより犬きくとれる。更に外光3oooLx照射時
に於て従来例ではOFF 電流が100nA程度に増加
するのに比べ、本実施例では9ページ pAのオーダーである。外光入射時のOFF 電流を小
さく保持する為に、従来例では第1図aの構造に加え遮
光手段を施す必要があるが、本実施例のTPTでは第3
図の構造のままで外光入射時に於ても使用可能である。
〔実施例2〕 第3図に示す前実施例と同様の方法により、前実施例の
層22を省略したTPTを製作した。光照射時のOFF
 電流の増加を含め、電流、電圧特性の概略は前実施例
と実質上同程度であった。但し暗時のOFF 電流のバ
ラツキは前実施例に比べやや大きく、ON電流は前実施
例よりやや小さかった。
〔実施例3〕 実施例1と同様の製法により、第3図の非晶質炭化硅素
層21の組成Xを変化させたTPTを製作した。
従来例(組成x−0)に比べ組成Xが1%で部分層23
’、22’の選択エツチングに明らかな優位性が認めら
れると共に、OFF 時の光電流の低下1oページ も認められた。
一方Xが70%を越えると、TPTをオンするに要する
ゲート電圧が高くなり実用性が低下する。
〔実施例4〕 第5図に第4の実施例の装置の断面図を示す。
第1の実施例と異る点は、窒化シリコン膜3を0.4μ
m堆積後、S I H4のプラズマ分解によりa−8t
:H層24を0.311m堆積し、次いでS I H4
とCH4の分解により炭化硅素層26を500人堆積し
た。その後の工程は実施例1と同様である。
本実施例に於ても炭化硅素層25の存在のため、部分層
23’、22’の完全選択除去が非常に容易であり、第
1図すに例示するソース・ドレイン間の半導体層が消失
するような問題はなくなった。更に炭化硅素層25は光
吸収性であるが、光電導性が小さいため、光照射時のO
FF 電流は従来例に比べ減少した。
以上の実施例で説明したTPTの非晶質半導体aSi1
..−xCx中の炭素組成Xの分布を、絶縁体半導体界
面からの距離dの関数として第6図に示す。
11 ”−)’ 同図aは実施例1の組成分布を示したものであり、0≦
d≦d1間は一定組成Xの炭化硅素層。
dlくdく62間はx−oのaSi:H7d2くdく6
3間はn+ドープしたasi:H層である。実施例2の
TPTではdlくdく62間のaSi:H層が省かれて
いる。
第6図すは実施例4のTPTの組成分布を示す。
oくdく81間はasi:H層、dlくdく62間はa
 S 11−xCx層、d2くdく63間はaSi:H
層。
d3くdく64間はn+ドープしたasi:H層である
特に実施例として説明はしなかったが、第6図と同様の
座標系を用いて第7図に例示する濃度分布及びその他の
分布も本発明の思想の1実施形態として考えられる。
なお、以上説明した半導体層のうち、炭素を含有しない
非晶質シリコン層として、結晶化シリコンを用いても良
く、更に半導体中に含有される水素に代えハロゲン族が
用いられても良い。
発明の効果 以上実施例を用いて説明したように、非晶質炭化硅素層
をTPTの半導体層に導入することにより下記の効果を
得た。第1にソース・ドレイン電極と半導体層とのオー
ミ、ツク接触を確保する為のnドープ層のうち、ソース
・ドレイン両電極間の部分層の選択的完全除去が極めて
容易となシ、結果と17でTPTを多数(〉1Q)集積
して使用する画像表示装置用TPTアレーの歩留りが飛
躍的に向上した。第2にTPTとして残存すべきチャン
ネル部を光導電性の小さい非晶質炭化硅素層とすること
により、外部入射光の光伝導によるOFF電流の増加が
小さいTPTを得た。更に第3に上記の結果として外部
入射光の条件下でも特別に遮光の手段を構することなく
、画像表示装置や画像読取装置用スイッチング素子とし
て十分な0N10FF 電流比を有するTPTを得るこ
とが可能となり、工程が極めて簡単で歩留りの向上した
TPTアレーを得ることができる。
【図面の簡単な説明】
第1図aは従来例のTPT断面を示す図、第1図すは同
TPTのチャンネル部の部分拡大図で半13ページ 導体の消失の模様を模式的に示す図、第2図は外部光入
射を防ぐだめの遮光を施した従来例のTPT断面図、第
3図は本発明の第1の実施例のTPT断面図、第4図は
本発明の一実施例および遮光を施さない従来のTFTの
暗時及び3oooLx照射時の静特性を示す図、第6図
は本発明の他の実施例のTPTを示す断面図、第6図a
、b、第7図a、bはゲート絶縁膜・半導体界面(d=
o)より非晶質asi1.−xCxの組成の分布の例を
示す図である。 1・・・基板、2・・・・ゲート電極、3・・・・・ゲ
ート絶縁膜、6.7・・・・・ソース・ドレイン電極、
21・・・・・非晶質炭化硅素膜、22・・・・・・ノ
ンドープasi:H層、23−− n、”ドープasi
:H層、22′。 23′・・・・asi:Hの選択除去領域、24・・・
・−asi:H層、25・・・非晶質炭化硅素層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
1!I l 7 第6図 tθノ 第 7 図 ra)

Claims (1)

  1. 【特許請求の範囲】 (1)第1の電極と誘電体層を界して半導体層が存在し
    、該半導体層に実質上オーミック接触をなす第2.第3
    の電極を有し、前記半導体層が水素又はハロゲン族元素
    を含有する炭化硅素の層を有することを特徴とする半導
    体装置。 (2)炭化硅素層中の炭素含有量が硅素に対して1原子
    チ以上70原子チ以下である事を特徴とする特許請求の
    範囲第1項記載の半導体装置。 (3)炭化硅素層中の炭素濃度が誘電体と半導体界面か
    らの距離によシ変化することを特徴とする特許請求の範
    囲第1項記載の半導体装置。 (4)誘電体と半導体界面から予め定められた一定膜厚
    の間、半導体層中の炭素濃度は実質上一定の組成を有し
    、更に前記界面からへだたるにつれて炭素組成が減少す
    ることを特徴とする特許請求の範囲第3項記載の半導体
    装置。 2ぺ、ジ (6)第2.第3の電極と半導体層の界面近傍に低炭素
    濃度のn+トド一層、ノンドープ真性層を有することを
    特徴とする特許請求の範囲第3または第4項記載の半導
    体装置。 (6)第2.第3の電極が半導体層と接していない半導
    体層内の低炭素濃度のn+トド一層、ノンドープ真性層
    が除去されている事を特徴とする特許請求の範囲第3.
    第4または第6項記載の半導体装置0
JP58219817A 1983-11-22 1983-11-22 半導体装置の製造方法 Expired - Lifetime JPH065681B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58219817A JPH065681B2 (ja) 1983-11-22 1983-11-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58219817A JPH065681B2 (ja) 1983-11-22 1983-11-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60111472A true JPS60111472A (ja) 1985-06-17
JPH065681B2 JPH065681B2 (ja) 1994-01-19

Family

ID=16741496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58219817A Expired - Lifetime JPH065681B2 (ja) 1983-11-22 1983-11-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH065681B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS615578A (ja) * 1984-06-19 1986-01-11 Nec Corp 薄膜トランジスタ
JPS61281555A (ja) * 1985-06-07 1986-12-11 Alps Electric Co Ltd 薄膜トランジスタおよびその製造方法
FR2593327A1 (fr) * 1986-01-23 1987-07-24 Commissariat Energie Atomique Procede de fabrication d'un transistor en couches minces utilisant deux ou trois niveaux de masquage
EP0276002A2 (en) * 1987-01-23 1988-07-27 Hosiden Corporation Thin film transistor
US4963955A (en) * 1985-04-11 1990-10-16 Canon Kabushiki Kaisha Photoelectric conversion apparatus
JPH0363930U (ja) * 1989-10-25 1991-06-21
US5057889A (en) * 1987-07-06 1991-10-15 Katsuhiko Yamada Electronic device including thin film transistor
JP2011216871A (ja) * 2010-03-15 2011-10-27 Semiconductor Energy Lab Co Ltd 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818966A (ja) * 1981-07-27 1983-02-03 Toshiba Corp 薄膜電界効果トランジスタの製造方法
JPS5833872A (ja) * 1981-08-24 1983-02-28 Toshiba Corp 薄膜電界効果トランジスタの製造方法
JPS58112365A (ja) * 1981-12-26 1983-07-04 Fujitsu Ltd 薄膜トランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818966A (ja) * 1981-07-27 1983-02-03 Toshiba Corp 薄膜電界効果トランジスタの製造方法
JPS5833872A (ja) * 1981-08-24 1983-02-28 Toshiba Corp 薄膜電界効果トランジスタの製造方法
JPS58112365A (ja) * 1981-12-26 1983-07-04 Fujitsu Ltd 薄膜トランジスタの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS615578A (ja) * 1984-06-19 1986-01-11 Nec Corp 薄膜トランジスタ
US4963955A (en) * 1985-04-11 1990-10-16 Canon Kabushiki Kaisha Photoelectric conversion apparatus
JPS61281555A (ja) * 1985-06-07 1986-12-11 Alps Electric Co Ltd 薄膜トランジスタおよびその製造方法
FR2593327A1 (fr) * 1986-01-23 1987-07-24 Commissariat Energie Atomique Procede de fabrication d'un transistor en couches minces utilisant deux ou trois niveaux de masquage
EP0276002A2 (en) * 1987-01-23 1988-07-27 Hosiden Corporation Thin film transistor
US5057889A (en) * 1987-07-06 1991-10-15 Katsuhiko Yamada Electronic device including thin film transistor
JPH0363930U (ja) * 1989-10-25 1991-06-21
JP2011216871A (ja) * 2010-03-15 2011-10-27 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
JPH065681B2 (ja) 1994-01-19

Similar Documents

Publication Publication Date Title
KR940007451B1 (ko) 박막트랜지스터 제조방법
EP0270323B1 (en) Method of manufacture of a thin-film transistor
US4746628A (en) Method for making a thin film transistor
US5811325A (en) Method of making a polysilicon carbon source/drain heterojunction thin-film transistor
US6504175B1 (en) Hybrid polycrystalline and amorphous silicon structures on a shared substrate
US6140668A (en) Silicon structures having an absorption layer
US5658808A (en) Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors
US20020017665A1 (en) Thin film transistor and method of manufacturing the same
KR950008261B1 (ko) 반도체장치의 제조방법
JPH0990405A (ja) 薄膜トランジスタ
JP3296975B2 (ja) 薄膜トランジスタ及びその製造方法
US6124153A (en) Method for manufacturing a polysilicon TFT with a variable thickness gate oxide
JPS60111472A (ja) 半導体装置
JPH0666471B2 (ja) 薄膜トランジスタ
JPH05304171A (ja) 薄膜トランジスタ
JPS6159873A (ja) 薄膜電界効果トランジスタおよびその製造方法
JP2572379B2 (ja) 薄膜トランジスタの製造方法
WO1997005648A1 (en) Method of forming self-aligned thin film transistor
JP2621619B2 (ja) 薄膜トランジスタの製造方法
KR970010689B1 (ko) 액정표시소자용 박막트랜지스터
JPH10189977A (ja) 薄膜トランジスタ素子
GadelRab et al. Thick-layered etched-contact amorphous silicon transistors
JPH01115162A (ja) 薄膜トランジスタ及びその製造方法
JP3492710B2 (ja) 薄膜トランジスタおよびその製造方法
JPH0277159A (ja) 薄膜半導体素子