JPH055186B2 - - Google Patents
Info
- Publication number
- JPH055186B2 JPH055186B2 JP60055582A JP5558285A JPH055186B2 JP H055186 B2 JPH055186 B2 JP H055186B2 JP 60055582 A JP60055582 A JP 60055582A JP 5558285 A JP5558285 A JP 5558285A JP H055186 B2 JPH055186 B2 JP H055186B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous semiconductor
- semiconductor film
- impurities
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010408 film Substances 0.000 claims description 51
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 18
- 239000010409 thin film Substances 0.000 claims description 15
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、アクテイブマトリクス液晶表示装
置などに用いられる薄膜トランジスタの構造にか
んする。
置などに用いられる薄膜トランジスタの構造にか
んする。
この発明は、アクテイブマトリクス表示装置等
に用いられる薄膜トランジスタにおいて、ソー
ス、ドレイン電極に不純物を含まない微結晶化シ
リコンを用いることにより、オフリーク電極の少
ない良好な特性の薄膜トランジスタを実現するよ
うにしたものである。
に用いられる薄膜トランジスタにおいて、ソー
ス、ドレイン電極に不純物を含まない微結晶化シ
リコンを用いることにより、オフリーク電極の少
ない良好な特性の薄膜トランジスタを実現するよ
うにしたものである。
従来、第２図にしめすような薄膜トランジスタ
は、絶縁基板１の上に、ゲート電極２、ゲート絶
縁膜３、非晶質半導体膜４、ソースまたはドレイ
ン電極のｎ型の半導体膜７と金属電極６の二層
膜、から構成されていた。第２図の薄膜トランジ
スタの従来の製作方法は、 １ ガラス基板１の全面に金属膜とｎ＋型の非晶
質半導体膜を形成する工程と ２ 金属膜とｎ＋型の非晶質半導体膜をソース、
ドレイン電極のの形状に形成する工程と ３ ソース、ドレイン電極を覆つて全面に非晶質
半導体膜、ゲート絶縁膜、金属膜を連続的に形
成する工程と ４ 金属膜、ゲート絶縁膜、非晶質半導体膜から
金属膜をゲート電極の形に形成し、これをマス
クにして、ゲート絶縁膜、非晶質半導体膜を第
２図のごとく形成する工程 とからなる方法などが一例として知られている。
は、絶縁基板１の上に、ゲート電極２、ゲート絶
縁膜３、非晶質半導体膜４、ソースまたはドレイ
ン電極のｎ型の半導体膜７と金属電極６の二層
膜、から構成されていた。第２図の薄膜トランジ
スタの従来の製作方法は、 １ ガラス基板１の全面に金属膜とｎ＋型の非晶
質半導体膜を形成する工程と ２ 金属膜とｎ＋型の非晶質半導体膜をソース、
ドレイン電極のの形状に形成する工程と ３ ソース、ドレイン電極を覆つて全面に非晶質
半導体膜、ゲート絶縁膜、金属膜を連続的に形
成する工程と ４ 金属膜、ゲート絶縁膜、非晶質半導体膜から
金属膜をゲート電極の形に形成し、これをマス
クにして、ゲート絶縁膜、非晶質半導体膜を第
２図のごとく形成する工程 とからなる方法などが一例として知られている。
しかし、第２図の薄膜トランジスタを従来の構
造で形成すると、ｎ＋型の非晶質半導体膜からな
るソース、ドレイン電極の上に、不純物を含まな
い非晶質半導体膜を形成する際に、ｎ＋型の非晶
質半導体膜は １〜0.1％の不純物を含むので、オートドーピ
ングによつて不純物を含まない非晶質半導体膜も
汚染されることが知られている。このようなオー
トドーピングが起こるとトランジスタとしては、
リーク電流の大きなものとなつてしまい実用的に
は使用出来ない。などの欠点があつた。
造で形成すると、ｎ＋型の非晶質半導体膜からな
るソース、ドレイン電極の上に、不純物を含まな
い非晶質半導体膜を形成する際に、ｎ＋型の非晶
質半導体膜は １〜0.1％の不純物を含むので、オートドーピ
ングによつて不純物を含まない非晶質半導体膜も
汚染されることが知られている。このようなオー
トドーピングが起こるとトランジスタとしては、
リーク電流の大きなものとなつてしまい実用的に
は使用出来ない。などの欠点があつた。
そこで、この発明は、従来のこのような欠点を
解決するため、ソース、ドレインからのオートド
ーピングの影響がなく、リーク電流の小さい薄膜
トランジスタを得ることを目的としている。
解決するため、ソース、ドレインからのオートド
ーピングの影響がなく、リーク電流の小さい薄膜
トランジスタを得ることを目的としている。
上記問題点を解決するために、この発明は、ソ
ース、ドレイン電極を形成しているｎ＋型の非晶
質半導体膜を、不純物をドープしていない、比抵
抗が小さいことでしられている微結晶化シリコン
で置き換えることにより、オートドーピングを抑
えている。微結晶化シリコンは、不純物がドープ
されていない状態でも比抵抗は、10E−３（オー
ム・cm）程度のｎ型の膜になることが知られてい
るので、この置き換えは可能である。
ース、ドレイン電極を形成しているｎ＋型の非晶
質半導体膜を、不純物をドープしていない、比抵
抗が小さいことでしられている微結晶化シリコン
で置き換えることにより、オートドーピングを抑
えている。微結晶化シリコンは、不純物がドープ
されていない状態でも比抵抗は、10E−３（オー
ム・cm）程度のｎ型の膜になることが知られてい
るので、この置き換えは可能である。
上記のように構成された薄膜トランジスタは、
ソース、ドレイン電極上に不純物を殆どドープし
ていない非晶質半導体膜を形成しても、オートド
ーピングが起こらないので、ソース、ドレインの
上に形成しても高抵抗でリーク電流の少ない良好
な膜質の不純物を含まない非晶質半導体膜が得ら
れる。
ソース、ドレイン電極上に不純物を殆どドープし
ていない非晶質半導体膜を形成しても、オートド
ーピングが起こらないので、ソース、ドレインの
上に形成しても高抵抗でリーク電流の少ない良好
な膜質の不純物を含まない非晶質半導体膜が得ら
れる。
以下にこの発明の実施例を図面にもとずいて説
明する。第１図ｂは本発明の薄膜トランジスタの
チヤンネル部の断面図で、ガラスなどの絶縁基板
１の上に、ゲート電極２、ゲート絶縁膜３、非晶
質半導体膜４、ソースまたはドレイン電極の燐な
どの電気的に活性な不純物を殆ど含まない微結晶
化シリコン膜５と金属電極６の二層膜からなる。
明する。第１図ｂは本発明の薄膜トランジスタの
チヤンネル部の断面図で、ガラスなどの絶縁基板
１の上に、ゲート電極２、ゲート絶縁膜３、非晶
質半導体膜４、ソースまたはドレイン電極の燐な
どの電気的に活性な不純物を殆ど含まない微結晶
化シリコン膜５と金属電極６の二層膜からなる。
第１図ａは、第１図ｂの薄膜トランジスタの製
造工程の中間段階を示したもので、 １ ガラス基板１の全面に金属膜をデポジツトし
た後、ゲート電極２の形にフオトリソグラフイ
ーで形成する工程と ２ ゲート電極２を覆つて全面にゲート絶縁膜
３、非晶質半導体膜４、燐などの電気的に活性
な不純物を殆ど含まない微結晶化シリコン膜
５、金属膜６を連続的に形成する工程と ３ 金属膜６、微結晶化シリコン膜５、非晶質半
導体膜４、ゲート絶縁膜、トランジスタ部を残
してエツチングする工程と ４ 金属膜をソース、ドレイン電極の形状に形成
する工程と ５ 微結晶化シリコン膜５をソース、ドレイン電
極のの形状に形成する工程 とからなる工程の４）の段階を示している。
造工程の中間段階を示したもので、 １ ガラス基板１の全面に金属膜をデポジツトし
た後、ゲート電極２の形にフオトリソグラフイ
ーで形成する工程と ２ ゲート電極２を覆つて全面にゲート絶縁膜
３、非晶質半導体膜４、燐などの電気的に活性
な不純物を殆ど含まない微結晶化シリコン膜
５、金属膜６を連続的に形成する工程と ３ 金属膜６、微結晶化シリコン膜５、非晶質半
導体膜４、ゲート絶縁膜、トランジスタ部を残
してエツチングする工程と ４ 金属膜をソース、ドレイン電極の形状に形成
する工程と ５ 微結晶化シリコン膜５をソース、ドレイン電
極のの形状に形成する工程 とからなる工程の４）の段階を示している。
微結晶化シリコン膜５は、燐などの電気的に活
性な不純物を殆ど含まないので、ソース、ドレイ
ン形成時に200℃〜300℃の温度に達しても、非晶
質半導体膜４のなかに、不純物が拡散することは
無く、トランジスタのオフリーク電流が増加する
ことも無い。
性な不純物を殆ど含まないので、ソース、ドレイ
ン形成時に200℃〜300℃の温度に達しても、非晶
質半導体膜４のなかに、不純物が拡散することは
無く、トランジスタのオフリーク電流が増加する
ことも無い。
本発明の他の実施例は、第２図の従来の薄膜ト
ランジスタで、ｎ型の半導体膜７を、燐などの電
気的に活性な不純物を殆ど含まない微結晶化シリ
コン膜で置き換えたものである。この実施例では
燐などの電気的に活性な不純物を含まない微結晶
化シリコン膜からなるソース、ドレインの上に非
晶質半導体膜を形成する際、非晶質半導体膜のな
かに不純物がオートドーピングされることは無
く、第１図の場合と同様にオフリーク電流の無い
トランジスタを形成できる。
ランジスタで、ｎ型の半導体膜７を、燐などの電
気的に活性な不純物を殆ど含まない微結晶化シリ
コン膜で置き換えたものである。この実施例では
燐などの電気的に活性な不純物を含まない微結晶
化シリコン膜からなるソース、ドレインの上に非
晶質半導体膜を形成する際、非晶質半導体膜のな
かに不純物がオートドーピングされることは無
く、第１図の場合と同様にオフリーク電流の無い
トランジスタを形成できる。
この発明は以上説明したように、ソース、ドレ
イン電極に不純物を殆ど（0.01％以下）含まない
半導体膜を用いることにより、ソース、ドレイン
から不純物拡散の無い、従つてオフリーク電流の
無い薄膜トランジスタを容易に実現できる効果が
ある。
イン電極に不純物を殆ど（0.01％以下）含まない
半導体膜を用いることにより、ソース、ドレイン
から不純物拡散の無い、従つてオフリーク電流の
無い薄膜トランジスタを容易に実現できる効果が
ある。
第１図ａ，ｂは、この発明にかかる薄膜トラン
ジスタのチヤンネル部の断面図、第２図は従来の
薄膜トランジスタのチヤンネル部の断面図であ
る。 ２……ゲート電極、３……ゲート絶縁膜、４…
…非晶質半導体膜、５……微結晶化シリコン膜。
ジスタのチヤンネル部の断面図、第２図は従来の
薄膜トランジスタのチヤンネル部の断面図であ
る。 ２……ゲート電極、３……ゲート絶縁膜、４…
…非晶質半導体膜、５……微結晶化シリコン膜。
Claims (1)
- 【特許請求の範囲】 １ 絶縁物基板上に形成された、ゲート電極と、
ゲート絶縁膜と、シリコンを主成分とする非晶質
半導体膜と、ソース電極と、ドレイン電極とから
なり、 前記ソース電極とドレイン電極は、前記非晶質
半導体膜と接する部分は、ｐ型まはたｎ型の不純
物を原子数の濃度で0.01パーセント以上含まない
微結晶化シリコンからなることを特徴とする薄膜
トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60055582A JPS61214476A (ja) | 1985-03-19 | 1985-03-19 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60055582A JPS61214476A (ja) | 1985-03-19 | 1985-03-19 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61214476A JPS61214476A (ja) | 1986-09-24 |
| JPH055186B2 true JPH055186B2 (ja) | 1993-01-21 |
Family
ID=13002730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60055582A Granted JPS61214476A (ja) | 1985-03-19 | 1985-03-19 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61214476A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06101563B2 (ja) * | 1988-07-19 | 1994-12-12 | 工業技術院長 | 薄膜電界効果トランジスタとその製造方法 |
| JPH02118955U (ja) * | 1989-03-10 | 1990-09-25 | ||
| JPH04299578A (ja) * | 1991-03-27 | 1992-10-22 | Canon Inc | 光電変換素子及び薄膜半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5380160A (en) * | 1976-12-24 | 1978-07-15 | Mitsubishi Electric Corp | Manufacture of substrate for semiconductor device |
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
| JPS59141271A (ja) * | 1983-01-31 | 1984-08-13 | Sharp Corp | 薄膜トランジスタ |
| JPS6159873A (ja) * | 1984-08-31 | 1986-03-27 | Matsushita Electric Ind Co Ltd | 薄膜電界効果トランジスタおよびその製造方法 |
-
1985
- 1985-03-19 JP JP60055582A patent/JPS61214476A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5380160A (en) * | 1976-12-24 | 1978-07-15 | Mitsubishi Electric Corp | Manufacture of substrate for semiconductor device |
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
| JPS59141271A (ja) * | 1983-01-31 | 1984-08-13 | Sharp Corp | 薄膜トランジスタ |
| JPS6159873A (ja) * | 1984-08-31 | 1986-03-27 | Matsushita Electric Ind Co Ltd | 薄膜電界効果トランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61214476A (ja) | 1986-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01302769A (ja) | 逆スタガー型シリコン薄膜トランジスタの製造方法 | |
| JPH0680685B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP2779492B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JPH0746728B2 (ja) | 半導体装置の製造方法 | |
| JPS58190061A (ja) | アモルファスシリコン半導体装置 | |
| JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH055186B2 (ja) | ||
| JPH0332231B2 (ja) | ||
| JPH0564862B2 (ja) | ||
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH0612780B2 (ja) | 薄膜トランジスタアレイの製造法 | |
| JP3210196B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPH043469A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0691103B2 (ja) | 絶縁ゲ−ト型トランジスタの製造方法 | |
| JPH05175230A (ja) | 薄膜トランジスタの製造方法 | |
| JP2522364B2 (ja) | 薄膜電界効果型トランジスタの製造方法 | |
| JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0534837B2 (ja) | ||
| JP2699401B2 (ja) | 相補型半導体装置及びその製造方法 | |
| JP2501451B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0462174B2 (ja) | ||
| JPH07221312A (ja) | 半導体装置とその製造方法および液晶表示装置 | |
| JP3388076B2 (ja) | スタガ型薄膜トランジスタの製造方法 | |
| KR100249222B1 (ko) | 액정표시장치및그제조방법 | |
| KR970010689B1 (ko) | 액정표시소자용 박막트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |