JPS59141271A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS59141271A JPS59141271A JP58015748A JP1574883A JPS59141271A JP S59141271 A JPS59141271 A JP S59141271A JP 58015748 A JP58015748 A JP 58015748A JP 1574883 A JP1574883 A JP 1574883A JP S59141271 A JPS59141271 A JP S59141271A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- si3n4
- semiconductor layer
- tpt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 8
- 239000010408 film Substances 0.000 claims abstract description 67
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 239000010407 anodic oxide Substances 0.000 claims description 10
- 239000013081 microcrystal Substances 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 4
- 239000007789 gas Substances 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 3
- 239000001257 hydrogen Substances 0.000 abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 2
- 150000001875 compounds Chemical class 0.000 abstract description 2
- 238000000354 decomposition reaction Methods 0.000 abstract 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 230000005685 electric field effect Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- NGPGDYLVALNKEG-UHFFFAOYSA-N azanium;azane;2,3,4-trihydroxy-4-oxobutanoate Chemical compound [NH4+].[NH4+].[O-]C(=O)C(O)C(O)C([O-])=O NGPGDYLVALNKEG-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
［１１
本発明は絶縁ゲート形薄膜トランジスタ（以下ＴＰＴと
称す）に関するものであり、特に半導体層に少なくとも
一部が微結晶化したシリコン（以下単に微結晶シリコン
と称す）を用いた場合に於いて、特性が良好で高い信頼
性を得ることができるＴＰＴ構造に関するものである。
称す）に関するものであり、特に半導体層に少なくとも
一部が微結晶化したシリコン（以下単に微結晶シリコン
と称す）を用いた場合に於いて、特性が良好で高い信頼
性を得ることができるＴＰＴ構造に関するものである。
〈従来技術〉
従来の一般的なＴＰＴの構造及びその形成法について第
１図とともに説明する。絶縁基板１上にゲート電極２．
ゲート絶縁膜３．半導体層４を順次堆積し、半導体層４
にソース電極５及びドレイン電極６を形成することによ
りＴＰＴが作製される。絶縁基板１としては一般的にガ
ラス板、セラミック板１石英板等が用いられる。また、
ゲート電極２はＣｒ 、Ａｊ！、Ｎｉ 、Ａｕ等の金属
材料、ゲート絶縁膜３はＳｉＯ，５ｉ０２．Ａノ２ｏ３
． Ｔ ａ２０６゜Ｙ２Ｏ３、Ｓ ｉ３Ｎ４ 、 Ｍｇ
Ｆ２等の酸化物、窒化物又は弗化物、半導体層４はＣｄ
Ｓ、ＣｄＳｅ、Ｔｅ。
１図とともに説明する。絶縁基板１上にゲート電極２．
ゲート絶縁膜３．半導体層４を順次堆積し、半導体層４
にソース電極５及びドレイン電極６を形成することによ
りＴＰＴが作製される。絶縁基板１としては一般的にガ
ラス板、セラミック板１石英板等が用いられる。また、
ゲート電極２はＣｒ 、Ａｊ！、Ｎｉ 、Ａｕ等の金属
材料、ゲート絶縁膜３はＳｉＯ，５ｉ０２．Ａノ２ｏ３
． Ｔ ａ２０６゜Ｙ２Ｏ３、Ｓ ｉ３Ｎ４ 、 Ｍｇ
Ｆ２等の酸化物、窒化物又は弗化物、半導体層４はＣｄ
Ｓ、ＣｄＳｅ、Ｔｅ。
ｐｂｓ 、アモルファスシリコン又は微結晶シリコン等
τ形成される。ソース電極５及びドレイン電極６１゛ノ
、２）としではＡｉ、
Ａｕ、Ｎｉ、Ｃｒ、Ｉｎ等の半導体層４とオーミックコ
ンタクトが可能な金属が用いられる。
τ形成される。ソース電極５及びドレイン電極６１゛ノ
、２）としではＡｉ、
Ａｕ、Ｎｉ、Ｃｒ、Ｉｎ等の半導体層４とオーミックコ
ンタクトが可能な金属が用いられる。
」−記構造を有するＴＰＴを例えば液晶表示装置のマル
チプレックス駆動に使用する場合、ＴＦＴのオフ抵抗（
Ｒｏｐｐ ）が充分に高く遮断性が良好であること、オ
ン抵抗（ＲｏＮ）が充分に低くオン／オフ比（ＲｏＦＰ
／ＲｏＮ）が高いこと及びスイッチング速度が大きいこ
とを必要とし、更に長時間の動作に対して安定であるこ
とが要求される。
チプレックス駆動に使用する場合、ＴＦＴのオフ抵抗（
Ｒｏｐｐ ）が充分に高く遮断性が良好であること、オ
ン抵抗（ＲｏＮ）が充分に低くオン／オフ比（ＲｏＦＰ
／ＲｏＮ）が高いこと及びスイッチング速度が大きいこ
とを必要とし、更に長時間の動作に対して安定であるこ
とが要求される。
このような特性を満足するＴＰＴを実現するためにはＴ
ＰＴのゲート絶縁膜３が、［１１絶縁性が良好（ピンホ
ールが無い）でかつ信頼性及び耐圧が高いこと、（２）
可能イオン密度が低いこと、（３１半導体との界面準位
密度が小さいこと、（４）半導体に対する電界効果が大
きいこと、等の条件を満たしていることが必要であるが
、上記ｉｌ＋と（４）は相反する要求でありこれを同時
に満足させることは困難である。例えば、スパッタリン
グ法、ＣＶＤ法等で２０００〜３０００Ａ０以下の厚さ
ではピンホールの無い薄膜を形成することは極めて困難
となる。
ＰＴのゲート絶縁膜３が、［１１絶縁性が良好（ピンホ
ールが無い）でかつ信頼性及び耐圧が高いこと、（２）
可能イオン密度が低いこと、（３１半導体との界面準位
密度が小さいこと、（４）半導体に対する電界効果が大
きいこと、等の条件を満たしていることが必要であるが
、上記ｉｌ＋と（４）は相反する要求でありこれを同時
に満足させることは困難である。例えば、スパッタリン
グ法、ＣＶＤ法等で２０００〜３０００Ａ０以下の厚さ
ではピンホールの無い薄膜を形成することは極めて困難
となる。
しかしながら、陽極酸化法によれは、数百へ〇の厚さで
ピンホールの無い′絶縁膜を得ることができ、耐圧も高
い。半導体表面に対する電界効果はゲートに印加する電
圧を一定とすれば絶縁膜の誘電率に比例し厚さに反比例
するので陽極酸化膜を用いることにより絶縁性を良好に
保持しながら厚さを薄くすることができ、極めて大きな
電界効果が期待される。
ピンホールの無い′絶縁膜を得ることができ、耐圧も高
い。半導体表面に対する電界効果はゲートに印加する電
圧を一定とすれば絶縁膜の誘電率に比例し厚さに反比例
するので陽極酸化膜を用いることにより絶縁性を良好に
保持しながら厚さを薄くすることができ、極めて大きな
電界効果が期待される。
一方、半導体層４としては、アモルファスシリコンを単
体として使用すると、従来用いられてきたＣｄＳｅ等の
化合物半導体に於いて問題となる化学量論的組成からの
ずれに起因する特性のばらつきが少なく、またエネルギ
ーギャップも大きく真性キャリアの数が少ないこと等の
ＴＦＴ用半導体層として優れた利点が得られる。しかし
ながらアモルファスシリコンに於いては、そのキャリア
移動度が極めて小さく応答速度の点で問題があったＳｉ
Ｈ４ガスを分解して形成したシリコン膜は微結晶を含み
、移動度が大であり、上記アモルファスシリコンのＴＰ
Ｔとしての利点編損なうことなく応答速度が改善される
。従って、陽極酸化膜をゲート絶縁膜３として組み合せ
ることにより、極めて特性の良いＴＰＴが作製されると
考えられる。
体として使用すると、従来用いられてきたＣｄＳｅ等の
化合物半導体に於いて問題となる化学量論的組成からの
ずれに起因する特性のばらつきが少なく、またエネルギ
ーギャップも大きく真性キャリアの数が少ないこと等の
ＴＦＴ用半導体層として優れた利点が得られる。しかし
ながらアモルファスシリコンに於いては、そのキャリア
移動度が極めて小さく応答速度の点で問題があったＳｉ
Ｈ４ガスを分解して形成したシリコン膜は微結晶を含み
、移動度が大であり、上記アモルファスシリコンのＴＰ
Ｔとしての利点編損なうことなく応答速度が改善される
。従って、陽極酸化膜をゲート絶縁膜３として組み合せ
ることにより、極めて特性の良いＴＰＴが作製されると
考えられる。
しかしながら、陽極酸化膜にグロー放電による微結晶シ
リコン層を堆積すると陽極酸化膜が損傷を受けて劣化し
、絶縁性が著しく低下するためＴＰＴのゲート絶縁膜３
としての機能を果すことができなくなる。陽極酸化膜を
ゲート絶縁膜３として用いる場合には必然的に半導体層
４の形成工程はゲート絶縁膜３の形成工程の後でなけれ
ばならず、このため上記絶縁性の低下を回避することが
良好なＴＰＴを作製する上で非常に重要な要件となる。
リコン層を堆積すると陽極酸化膜が損傷を受けて劣化し
、絶縁性が著しく低下するためＴＰＴのゲート絶縁膜３
としての機能を果すことができなくなる。陽極酸化膜を
ゲート絶縁膜３として用いる場合には必然的に半導体層
４の形成工程はゲート絶縁膜３の形成工程の後でなけれ
ばならず、このため上記絶縁性の低下を回避することが
良好なＴＰＴを作製する上で非常に重要な要件となる。
〈発明の目的〉
本発明は上記問題点に鑑み、技術的手段を駆使となく微
結晶シリコン層を半導体層として形成した新規有用なＴ
ＰＴを提供することを目的とするものである。
結晶シリコン層を半導体層として形成した新規有用なＴ
ＰＴを提供することを目的とするものである。
〈実施例〉
第２図は本発明の一実施例を示すＴＰＴの構成断面図で
ある。 ゛ ガラス基板１０上にＴａ膜を堆積した後、これを酒石酸
アンモニウム水溶液に浸漬し、化成処理する。６５Ｖの
定電圧化成で１．００ ＯＡ”のＴ ａ ２０６膜が作
製され、この結果Ｔａから成るゲート電極２０とＴａ表
面の薄い酸化膜から成る第１の絶縁膜３０が形成される
。゛第１の絶縁膜３０上にはＣＶＤ法又はスパッタリン
グ法等で厚さ１０００Ａ０のＳ ｉ３Ｎ４膜が第２の絶
縁膜３１として積層される。第２の絶縁膜３１はＳｉ３
Ｎ４以外にＳｉｎ。
ある。 ゛ ガラス基板１０上にＴａ膜を堆積した後、これを酒石酸
アンモニウム水溶液に浸漬し、化成処理する。６５Ｖの
定電圧化成で１．００ ＯＡ”のＴ ａ ２０６膜が作
製され、この結果Ｔａから成るゲート電極２０とＴａ表
面の薄い酸化膜から成る第１の絶縁膜３０が形成される
。゛第１の絶縁膜３０上にはＣＶＤ法又はスパッタリン
グ法等で厚さ１０００Ａ０のＳ ｉ３Ｎ４膜が第２の絶
縁膜３１として積層される。第２の絶縁膜３１はＳｉ３
Ｎ４以外にＳｉｎ。
５ｉ０２．Ｙ２Ｏ３，Ａノ２ｏ３．Ｍ９Ｆ２等が実施に
供され、陽極酸化されたＴ ａ ２０５膜即ち第１の絶
縁膜を保護する機能を有する。この第１の絶縁膜３０と
第２の絶縁膜３１でゲート絶縁層が構成される。
供され、陽極酸化されたＴ ａ ２０５膜即ち第１の絶
縁膜を保護する機能を有する。この第１の絶縁膜３０と
第２の絶縁膜３１でゲート絶縁層が構成される。
次に半導体層４０としてグロー放電により多量の（６）
水素で希釈したＳｉＨ４ガス、例えば
Ｓ ｉ Ｈ４／ （Ｓ ｉ Ｈ４＋Ｈ２） −０，０３
を分解し、微結晶シリコン層を３０００ Ａ００膜し、
次にソース電極５０及びドレイン電極６０として３００
０ Ａ’のＴ１を蒸着すると本実施例のＴＰＴが作製さ
れる。半導体層４０は微結晶シリコンの集合体あるいは
一部が微結晶化したアモルファス（非晶質）シリコン層
で構成される。また微結晶シリコンの粒径は５０Ａ°程
度から致百へ〇程度に設定される。
を分解し、微結晶シリコン層を３０００ Ａ００膜し、
次にソース電極５０及びドレイン電極６０として３００
０ Ａ’のＴ１を蒸着すると本実施例のＴＰＴが作製さ
れる。半導体層４０は微結晶シリコンの集合体あるいは
一部が微結晶化したアモルファス（非晶質）シリコン層
で構成される。また微結晶シリコンの粒径は５０Ａ°程
度から致百へ〇程度に設定される。
多量の水素で希釈したＳｉＨ４ガスを用いてグロー放電
すると得られる層はアモルファスシリコン層中に微結晶
シリコンが島状に点在した状態となり、その粒径は一般
的に５０〜Ｉ ＯＯＡ’程度である。
すると得られる層はアモルファスシリコン層中に微結晶
シリコンが島状に点在した状態となり、その粒径は一般
的に５０〜Ｉ ＯＯＡ’程度である。
これを必要に応じて成長されると微結晶シリコンが順次
増加し、全体が多結晶体に移行する。このＴＰＴは保護
膜７０としてＣＶＤ法によりＳｉ３Ｎ４が３００ＯＡ’
積層され、半導体層４０がコートされる。この保護膜７
０は微結晶シリコン層の保護のみならず半導体層４０の
裏の表面を空乏化し、オフ、状態のリーク電流を減少さ
せ、ＴＰＴの特性（７） を大きく向」―させる。
増加し、全体が多結晶体に移行する。このＴＰＴは保護
膜７０としてＣＶＤ法によりＳｉ３Ｎ４が３００ＯＡ’
積層され、半導体層４０がコートされる。この保護膜７
０は微結晶シリコン層の保護のみならず半導体層４０の
裏の表面を空乏化し、オフ、状態のリーク電流を減少さ
せ、ＴＰＴの特性（７） を大きく向」―させる。
上記実施例に於いて、Ｓｉ３Ｎ４の比誘電率を６．４、
Ｔ ａ ２０５の比誘電率を２６０とすれば、ゲート絶
縁膜をＳｉ３Ｎ４のみで形成して本実施例と同等の電界
効果を得るには１２５０ Ａ００膜の厚さに層設するこ
とが必要であるが、これではピンホールのために絶縁特
性が劣化する。しかるに」−記実施例の如くゲート絶縁
膜をＴ ａ ２０５膜とＳｉ３Ｎ４膜の複合膜で構成し
゛た場合、Ｔａ２０５膜にはピンホール等の発生がなく
高い絶縁特性が得られる。
Ｔ ａ ２０５の比誘電率を２６０とすれば、ゲート絶
縁膜をＳｉ３Ｎ４のみで形成して本実施例と同等の電界
効果を得るには１２５０ Ａ００膜の厚さに層設するこ
とが必要であるが、これではピンホールのために絶縁特
性が劣化する。しかるに」−記実施例の如くゲート絶縁
膜をＴ ａ ２０５膜とＳｉ３Ｎ４膜の複合膜で構成し
゛た場合、Ｔａ２０５膜にはピンホール等の発生がなく
高い絶縁特性が得られる。
またＴａ２０５膜上にＳｉ３Ｎ４膜を堆積することによ
り、微結晶シリコン層をグロー放電で形成する際にＳｉ
３Ｎ４膜がＴａ２０５膜を保護することとなりＴａ２０
５膜を損傷することがなく、従って半導体層４形成後も
絶縁性の良好なＴ ａ２０５膜を維持することができる
。
り、微結晶シリコン層をグロー放電で形成する際にＳｉ
３Ｎ４膜がＴａ２０５膜を保護することとなりＴａ２０
５膜を損傷することがなく、従って半導体層４形成後も
絶縁性の良好なＴ ａ２０５膜を維持することができる
。
ゲート電極２０はＴａで構成されているが、ｎチャンネ
ル動作のＴＰＴに於いては、Ａｉ等の場合と比較してＴ
ａの仕事関数が大きいのでピンチ得られ、ゲート電圧が
ＯＶでの抵抗（オフ抵抗）が高くなり、液晶マトリック
ス駆動用ＴＰＴとして適する特性が得られる。また保護
膜７０は、ＴＰＴが直接大気と接触することを防止し、
微結晶シリコン層のゲートと逆の面（裏面）に於けるバ
ンドの曲がりを少なくし、特性の安定化を向上せしめる
と同時にオフ抵抗を高く保持する作用を有する。更に液
晶表示素子を駆動するための一方のセル基板に適用した
場合にも液晶層とＴＰＴが直接接触するのを防止し、Ｔ
ＰＴの寿命特性の向上に寄与する。その他上記保護膜７
０は、光の遮蔽のため金属層をＴＰＴの活性領域上に形
成する場合にも重要で、保護膜７０上に金属層を設け、
ＴＰＴの活性領域を蔽った場合にもリークによりオフ抵
抗が低下するといった問題がない。
ル動作のＴＰＴに於いては、Ａｉ等の場合と比較してＴ
ａの仕事関数が大きいのでピンチ得られ、ゲート電圧が
ＯＶでの抵抗（オフ抵抗）が高くなり、液晶マトリック
ス駆動用ＴＰＴとして適する特性が得られる。また保護
膜７０は、ＴＰＴが直接大気と接触することを防止し、
微結晶シリコン層のゲートと逆の面（裏面）に於けるバ
ンドの曲がりを少なくし、特性の安定化を向上せしめる
と同時にオフ抵抗を高く保持する作用を有する。更に液
晶表示素子を駆動するための一方のセル基板に適用した
場合にも液晶層とＴＰＴが直接接触するのを防止し、Ｔ
ＰＴの寿命特性の向上に寄与する。その他上記保護膜７
０は、光の遮蔽のため金属層をＴＰＴの活性領域上に形
成する場合にも重要で、保護膜７０上に金属層を設け、
ＴＰＴの活性領域を蔽った場合にもリークによりオフ抵
抗が低下するといった問題がない。
第３図は上述のＴＰＴに於けるドレイン電流−ゲート電
圧特性（ｖＤ８−＋１０ｖ）を示すものである。測定し
たＴＰＴはソース電極５０とドレイン電極６０間の間隔
に対応するチャネル長しが４％Ｉ：、＊ｆヤネル幅Ｗが
２０００μ・のもので；五“′（９） ある。またソースドレイン間の電圧ｖＤｓは１０Ｖであ
る。ゲート電圧がＯＶ〜＋５ｖの範囲において３桁以上
、Ｏｖ〜＋１０Ｖの範囲において５桁のオン・オフ比（
ドレイン電流比）が得られていることがわかる。
圧特性（ｖＤ８−＋１０ｖ）を示すものである。測定し
たＴＰＴはソース電極５０とドレイン電極６０間の間隔
に対応するチャネル長しが４％Ｉ：、＊ｆヤネル幅Ｗが
２０００μ・のもので；五“′（９） ある。またソースドレイン間の電圧ｖＤｓは１０Ｖであ
る。ゲート電圧がＯＶ〜＋５ｖの範囲において３桁以上
、Ｏｖ〜＋１０Ｖの範囲において５桁のオン・オフ比（
ドレイン電流比）が得られていることがわかる。
以上詳説した如く、・本発明はゲート絶縁膜を陽極酸化
膜とこの陽極酸化膜を微結晶シリコンのグロー放電形成
時に保護する保護膜との複合絶縁膜で形成することによ
り信頼性の高いかつ特性の良好“微結晶′す：１７（７
）ＴＦＴを構成０たも′あり、その技術的意義は多大で
ある。
膜とこの陽極酸化膜を微結晶シリコンのグロー放電形成
時に保護する保護膜との複合絶縁膜で形成することによ
り信頼性の高いかつ特性の良好“微結晶′す：１７（７
）ＴＦＴを構成０たも′あり、その技術的意義は多大で
ある。
第１図は従来のＴＰＴの基本的構成を示す断面図である
。 第２図は本発明の一実施例を示すＴＰＴの基本的構成図
である。 第３図は第２図に示すＴＰＴのドレイン電流対ゲート電
圧特性を示す説明図である。 ４０・・・半導体層、 ５０・・・ソース電極、６
０・・・ドレイン電極。７０・・・保護膜。
。 第２図は本発明の一実施例を示すＴＰＴの基本的構成図
である。 第３図は第２図に示すＴＰＴのドレイン電流対ゲート電
圧特性を示す説明図である。 ４０・・・半導体層、 ５０・・・ソース電極、６
０・・・ドレイン電極。７０・・・保護膜。
Claims (1)
- 【特許請求の範囲】 １、陽極酸化膜と該陽極酸化膜に積層された保護絶縁層
とを有するゲート絶縁膜と、前記保護絶縁膜上に形成さ
れた微結晶又はその一部が微結晶化した非晶質の半導体
層と、を具備して成る薄膜トランジスタ。 ２、前記半導体層がグロー放電により形成された粒径５
０Ａ０以上の微結晶を有するシリコン層で構成された特
許請求の範囲第１項記載の薄膜トランジスタ。 ３、陽極酸化膜がＴ ａ ２０５から成る特許請求の範
囲第１項記載の薄膜トランジスタ。 ４、保護絶縁膜がＳ ｉ３ Ｎ４ 、 Ｓ ｉ０２又
は金属酸化物の薄膜より成る特許請求の範囲第１項記載
の薄膜トランジスタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015748A JPS59141271A (ja) | 1983-01-31 | 1983-01-31 | 薄膜トランジスタ |
| GB08305371A GB2118774B (en) | 1982-02-25 | 1983-02-25 | Insulated gate thin film transistor |
| AU31862/84A AU549564B2 (en) | 1983-01-31 | 1984-08-13 | Photo electric transducer |
| AU33519/84A AU568148B2 (en) | 1983-01-31 | 1984-09-26 | Woven slide fastener |
| US07/968,453 US5340999A (en) | 1982-02-25 | 1992-10-29 | Insulated gate thin film transistor with amorphous or microcrystalline semiconductor film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015748A JPS59141271A (ja) | 1983-01-31 | 1983-01-31 | 薄膜トランジスタ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21056092A Division JPH0691256B2 (ja) | 1992-08-07 | 1992-08-07 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59141271A true JPS59141271A (ja) | 1984-08-13 |
| JPH0582069B2 JPH0582069B2 (ja) | 1993-11-17 |
Family
ID=11897382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58015748A Granted JPS59141271A (ja) | 1982-02-25 | 1983-01-31 | 薄膜トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS59141271A (ja) |
| AU (2) | AU549564B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214476A (ja) * | 1985-03-19 | 1986-09-24 | Agency Of Ind Science & Technol | 薄膜トランジスタ |
| JPS62156375A (ja) * | 1985-12-27 | 1987-07-11 | 小牧 貢 | 防染模様を有する生地 |
| JPS62230054A (ja) * | 1986-03-31 | 1987-10-08 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS63265286A (ja) * | 1987-04-23 | 1988-11-01 | セイコーエプソン株式会社 | アクテイブマトリクス液晶パネル |
| JPS6435421A (en) * | 1987-07-30 | 1989-02-06 | Sharp Kk | Thin film transistor array |
| JPH01128572A (ja) * | 1987-11-13 | 1989-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタの製造方法 |
| JPH01231025A (ja) * | 1988-03-11 | 1989-09-14 | Seikosha Co Ltd | 薄膜トランジスタアレイ |
| JPH04183866A (ja) * | 1990-11-16 | 1992-06-30 | Matsushita Electric Ind Co Ltd | 金属酸化物薄膜及びその製造方法並びにその金属酸化物薄膜を用いた電子装置 |
| JPH0595002A (ja) * | 1991-10-02 | 1993-04-16 | Sharp Corp | 薄膜トランジスタ |
| JPH05129608A (ja) * | 1991-10-31 | 1993-05-25 | Sharp Corp | 半導体装置 |
| US5796116A (en) * | 1994-07-27 | 1998-08-18 | Sharp Kabushiki Kaisha | Thin-film semiconductor device including a semiconductor film with high field-effect mobility |
| US6448577B1 (en) | 1990-10-15 | 2002-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with grain boundaries |
| US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AUPN679295A0 (en) * | 1995-11-23 | 1995-12-14 | Unisearch Limited | Conformal films for light-trapping in thin silicon solar cells |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669864A (en) * | 1979-11-09 | 1981-06-11 | Japan Electronic Ind Dev Assoc<Jeida> | Thin-film transistor |
| JPS57153427A (en) * | 1981-03-17 | 1982-09-22 | Fujitsu Ltd | Manufacture of thin film device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7002049A (ja) * | 1969-03-21 | 1970-09-23 |
-
1983
- 1983-01-31 JP JP58015748A patent/JPS59141271A/ja active Granted
-
1984
- 1984-08-13 AU AU31862/84A patent/AU549564B2/en not_active Ceased
- 1984-09-26 AU AU33519/84A patent/AU568148B2/en not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669864A (en) * | 1979-11-09 | 1981-06-11 | Japan Electronic Ind Dev Assoc<Jeida> | Thin-film transistor |
| JPS57153427A (en) * | 1981-03-17 | 1982-09-22 | Fujitsu Ltd | Manufacture of thin film device |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214476A (ja) * | 1985-03-19 | 1986-09-24 | Agency Of Ind Science & Technol | 薄膜トランジスタ |
| JPH055186B2 (ja) * | 1985-03-19 | 1993-01-21 | Kogyo Gijutsu Incho | |
| JPS62156375A (ja) * | 1985-12-27 | 1987-07-11 | 小牧 貢 | 防染模様を有する生地 |
| JPH0122394B2 (ja) * | 1985-12-27 | 1989-04-26 | Mitsugi Komaki | |
| JPS62230054A (ja) * | 1986-03-31 | 1987-10-08 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS63265286A (ja) * | 1987-04-23 | 1988-11-01 | セイコーエプソン株式会社 | アクテイブマトリクス液晶パネル |
| JPH061314B2 (ja) * | 1987-07-30 | 1994-01-05 | シャープ株式会社 | 薄膜トランジスタアレイ |
| JPS6435421A (en) * | 1987-07-30 | 1989-02-06 | Sharp Kk | Thin film transistor array |
| JPH01128572A (ja) * | 1987-11-13 | 1989-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタの製造方法 |
| JPH01231025A (ja) * | 1988-03-11 | 1989-09-14 | Seikosha Co Ltd | 薄膜トランジスタアレイ |
| US6448577B1 (en) | 1990-10-15 | 2002-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with grain boundaries |
| JPH04183866A (ja) * | 1990-11-16 | 1992-06-30 | Matsushita Electric Ind Co Ltd | 金属酸化物薄膜及びその製造方法並びにその金属酸化物薄膜を用いた電子装置 |
| US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US7423290B2 (en) | 1990-11-26 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US8026886B2 (en) | 1990-11-26 | 2011-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JPH0595002A (ja) * | 1991-10-02 | 1993-04-16 | Sharp Corp | 薄膜トランジスタ |
| JPH05129608A (ja) * | 1991-10-31 | 1993-05-25 | Sharp Corp | 半導体装置 |
| US5796116A (en) * | 1994-07-27 | 1998-08-18 | Sharp Kabushiki Kaisha | Thin-film semiconductor device including a semiconductor film with high field-effect mobility |
| US6271062B1 (en) | 1994-07-27 | 2001-08-07 | Sharp Kabushiki Kaisha | Thin film semiconductor device including a semiconductor film with high field-effect mobility |
Also Published As
| Publication number | Publication date |
|---|---|
| AU549564B2 (en) | 1986-01-30 |
| AU3351984A (en) | 1985-04-18 |
| AU568148B2 (en) | 1987-12-17 |
| AU3186284A (en) | 1985-03-21 |
| JPH0582069B2 (ja) | 1993-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5340999A (en) | Insulated gate thin film transistor with amorphous or microcrystalline semiconductor film | |
| JPS59141271A (ja) | 薄膜トランジスタ | |
| JPS58147069A (ja) | 薄膜トランジスタ | |
| US20080210934A1 (en) | Semiconductor Device Using Titanium Dioxide as Active Layer and Method for Producing Semiconductor Device | |
| KR20020020578A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH0566747B2 (ja) | ||
| JPH023308B2 (ja) | ||
| KR100575092B1 (ko) | 게이트 절연막의 형성 방법 | |
| JPH0697444A (ja) | 薄膜トランジスタ | |
| JPS62141776A (ja) | 薄膜トランジスタ | |
| JPS58148458A (ja) | 薄膜トランジスタ | |
| JP2000036603A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11274505A (ja) | 薄膜トランジスタ構造およびその製造方法 | |
| JPH0691255B2 (ja) | 薄膜トランジスタ | |
| JPS62122171A (ja) | 薄膜トランジスタ | |
| JPH0832083A (ja) | 薄膜トランジスタ | |
| JPS63140580A (ja) | 薄膜トランジスタ | |
| JP2851741B2 (ja) | 半導体装置 | |
| JPH0348670B2 (ja) | ||
| JPH01114080A (ja) | 薄膜トランジスタ | |
| JPS6215857A (ja) | 電界効果トランジスタの製造方法 | |
| JP3531077B2 (ja) | 液晶表示装置の製造方法 | |
| JPH05235354A (ja) | 半導体装置 | |
| JPH02244676A (ja) | 薄膜トランジスタ | |
| JPH02150067A (ja) | 薄膜半導体装置 |