JPH01302769A - 逆スタガー型シリコン薄膜トランジスタの製造方法 - Google Patents

逆スタガー型シリコン薄膜トランジスタの製造方法

Info

Publication number
JPH01302769A
JPH01302769A JP63132090A JP13209088A JPH01302769A JP H01302769 A JPH01302769 A JP H01302769A JP 63132090 A JP63132090 A JP 63132090A JP 13209088 A JP13209088 A JP 13209088A JP H01302769 A JPH01302769 A JP H01302769A
Authority
JP
Japan
Prior art keywords
type
silicon layer
layer
intrinsic
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63132090A
Other languages
English (en)
Other versions
JPH0583197B2 (ja
Inventor
Sakae Tanaka
栄 田中
Yoshiaki Watanabe
渡辺　善昭
Katsuo Shirai
白井　勝夫
Yoshihisa Ogiwara
荻原　芳久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Precision Circuits Inc
Seikosha KK
Original Assignee
Nippon Precision Circuits Inc
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Precision Circuits Inc, Seikosha KK filed Critical Nippon Precision Circuits Inc
Priority to JP63132090A priority Critical patent/JPH01302769A/ja
Priority to US07/358,039 priority patent/US5114869A/en
Publication of JPH01302769A publication Critical patent/JPH01302769A/ja
Publication of JPH0583197B2 publication Critical patent/JPH0583197B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/919—Compensation doping

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、アクティブマトリクス型液晶表示器や、フォ
トセンサーに用いられる逆スタガー型シリコン薄膜トラ
ンジスタの製造方法に関するものである。
［従来の技術］ 逆スタガー型シリコン薄膜トランジスタは、アクティブ
マトリクス型液晶表示器やフォトセンサーへの利用を０
指して各所で研究開発が行われている。
上記逆スタガー型シリコン薄膜トランジスタには第３図
に示すようなものが用いられていた。
以下、その製造方法について述べる。
ゲート電極２が形成された基板１上にゲート絶縁層３が
形成され、このゲート絶縁層３上のトランジスタ形成部
に不純物を殆ど含まない真性シリコン層４が形成され、
この真性シコン層４上にｎ型の不純物を含んだｎ型２９
３２層５が形成された未完成トランジスタに対し、ソー
ス電極６及びドレイン電極７をマスクとして、上記ｎ型
シリコン層をエツチングし、ｎ型シリコン層によりソー
ス電極６とドレイン電極７が導通しないように、してい
た。
なお、ｎ型２９３２層５をエツチングするときに、基板
内でエツチングのバラツキが生じるため、同図に示され
るように真性シリコン層４も同時にエツチングし、確実
にｎ型シリコン層が除去されるようにしていた。
Ｃ解決しようとする課題］ 真性シリコン層４上にｎ型２９３２層５を形成するとき
、ｎ型シリコ２層５中のｎ型不純物が真性シリコン層４
中を拡散するため、真性シリコン層４の上部はｎ型化す
る。特に真性シリコン層４に非晶質シリコンを用い、ｎ
型不純物にボロンを用いた場合、上記拡散距離は非常に
大きいものとなる。
また、ｎ型２９３２層５と真性シリコン層４のエツチン
グの選択性は殆どなく　（通常用いられるドライエツチ
ング法では高々２〜３程度）、基板上のすべてのトラン
ジスタでシリコン層４上部のｎ型化した層を除去するた
めには、シリコン層４をかなり深くまでエツチングする
必要がある。
ところがエツチングが過剰であると、シリコン層４への
ダメージ等の影響によりオン電流が低下する、或いはソ
ース電極６及びドレイン電極７の端部でシリコン層４に
対し、ソース電極６及びドレイン電極７がオーバーハン
グになりクラックが生じ易いといった問題が、生じる。
一方エッチングが十分でないと、シリコン層４上部のｎ
型化した層を完全に除去することができずにオフ電流が
増加する。
従来の製造方法では、上記エツチングのコントロールが
非常に難しく、再現性よくトランジスタを形成すること
ができなかった。
本発明は、上記従来の課題に対してなされたものであり
、逆スタガー型シリコン薄膜トランジスタを再現性よく
製造できる製造方法を提供することを目的としている。
［課題を解決するための手段］ 本発明は、ゲート電極が形成された基板上に形成された
ゲート絶縁層と、このゲート絶縁層上のトランジスタ形
成部に形成された真性シリコン層と、この真性シリコン
層上に形成されたｎ型シリコン層とを少なくとも有する
未完成トランジスタ基板に対し、 ソース電極及びドレイン電極、またはソース電極及びド
レイン電極の形状を有するレジスト膜をマスクとして、
上記ｎ型シリコン層にＰ型不純物をドーピングし、上記
ドーピングされたｎ型シリコン層を真性化またはＰ型化
する工程、を有することを特徴とする逆スタガー型シリ
コン薄膜トランジスタの製造方法により、上記目的を達
成するものである。
また、上記未完成トランジスタ基板に対し、ソース電極
及びドレイン電極、またはソース電極及びドレイン電極
の形状を有するレジスト膜をマスクとして、上記ｎ型シ
リコン層を所定の厚さだけ残して除去する工程と、 上記ソース電極及びドレイン電極、またはソース電極及
びドレイン電極の形状を有するレジスト膜をマスクとし
て、上記所定の厚さだけ残されたｎ型シリコン層にＰ型
不純物をドーピングし、上記ドーピングされたｎ型シリ
コン層を真性化またはＰ型化する工程、 とを有することを特徴とする逆スタガー型シリコン薄膜
トランジスタの製造方法を用いても、上記目的を達成す
ることができる。
［実施例］ 以下、本発明における一実施例を図面に基いて説明する
。
第１図において、１は基板、２はゲート電極、３はゲー
ト絶縁層、４は非晶質シリコンにより形成された真性シ
リコン層、５はｎ型の不純物を含んだｎ型シリコン層、
６及び７はＩＴＯ（インジウム・ナイン・オキサイド）
により形成されたソース電極とドレイン電極、８はレジ
スト膜、９はボロンを用いたＰ型不純物である。
なお、上記ｎ型シリコン層５は、膜形成された部分と、
真性シリコン層中にｎ型不純物が拡散した部分を合せた
ものである。
以下、同図の（ａ）、（ｂ）、（ｃ）に従い製造方法の
説明を行う。
（ａ）ゲート電極２が形成された基板１上にゲート絶縁
層３が形成され、このゲート絶縁層３上のトランジスタ
形成部に真性シリコン層４が形成され、この真性シリコ
ン層４上にｎ型２９３２層５が形成され、更にソース電
極６、ドレイン電極７およびソース電極とドレイン電極
の形状を有したレジスト膜８とを有する未完成トランジ
スタに対し、 レジスト膜８をマスクとしてｎ型２９３２層５をＣＦ４
系ガスを用いたプラズマドライエツチング法によりエツ
チングする。このとき上記ｎ型シリコン層５をすべてエ
ツチングする必要はない。
従って真性シリコン層をエツチングする必要がないので
、従来みられたソース電極及びドレイン電極端部でのオ
ーバーハングがなくなり、クラック等が生じなくなる。
更に、真性シリコン層の膜厚を薄くできるため、トラン
ジスタのオフ電流を減少させることができる。
（ｂ）上記レジスト膜８をマスクとして、ｎ型２９３２
層５にＰ型不純物９をドーピングし、ｎ型２９３２層５
のドーピングされた部分を真性化或いはＰ型化する。な
お、真性シリコン層４のＬ部に上記Ｐ型不純物９がドー
ピングされても全く差し支えない。
ドーピング方法としては、例えばＢ２Ｈ６（ジボラン）
ガス等のプラズマ放電法を用いることが好ましいが、イ
オンシャワー法、イオンインプラ法等を用いてもよい。
このように、Ｐ型不純物をドーピングすることにより、
上記（ａ）の工程でエツチングの深さにバラツキが生じ
ても、ドーピングを十分に行えばｎ型シリコン層を確実
に真性化あるいはＰ型化することができるため、基板内
のトランジスタの特性が均一になり、しかも再現性のよ
いトランジスタ特性を得ることができる。
（Ｃ）レジスト膜８を剥離する。
本例では、レジスト膜８をマスクとして、ｎ型２９３２
層５のエツチング或いはＰ型不純物９のドーピングを行
なったが、これらのマスクには、ソース電極６及びドレ
イン電極７を用いてもよい。
しかしながら、上記ソース電極６及びドレイン電極７に
はＩＴＯを用いることが多く、上記プラズマ放電法によ
りＰ型不純物をドーピングする時に放電ガス中の還元物
質（例えば水素）によりＩＴＯが還元されるという問題
がある。従って、この場合には、本例のようにレジスト
膜をマスクとすることが好ましい。
第２図は本発明における他の実施例を示したものである
。
以下、同図（ａ）、（ｂ）に従い製造方法の説明を行う
。
（ａ）ゲート電極２が形成された基板１上にゲート絶縁
層３が形成され、このゲート絶縁層３上のトランジスタ
形成部に真性シリコン層４が形成され、この真性シリコ
ン層４上にｎ型２９３２層５が形成され、更にソース電
極６、ドレイン電極７およびソース電極とドレイン電極
の形状を有したレジスト膜８とを有する未完成トランジ
スタに対し、 上記レジスト膜８をマスクとして、ｎ型２９３２層５に
Ｐ型不純物９をドーピングし、ｎ型シリコン層５のドー
ピングされた部分を真性化、あるいはＰ型化する。この
とき真性トランジスタ４の上部に上記Ｐ型不純物９がド
ーピングされても、全く差し支えない。
本例では、上記第１の実施例のようにｎ型９９３２層５
をエツチングする工程はない。従ってｎ型シリコン層の
膜形成部分の厚さはｌＱｎｍ程度にすることが好ましい
。
ドーピング方法は、上記第１の実施例と同様の方法を用
いることができる。
なお、レジスト膜８の代りにソース電極６及びドレイン
電極７をマスクとしてＰ型不純物９のドーピングを行な
ってもよいが、上記ソース電極６およびドレイン電極７
がＩＴＯであり、還元性雰囲気でドーピングを行う場合
には、ＩＴＯが還元される問題をさけるためにレジスト
膜をマスクとして用いることが好ましい。
（ｂ）レジスト膜８を剥離する。
本例では、ｎ型９９３２層５をエツチングしないため、
製造工程を短縮できるとともに、エツチングによるバラ
ツキが無いため、基板内のトランジスタの特性が均一に
なり、しかも再現性のよいトランジスタ特性を得ること
ができる。また、従来みられたソース電極およびドレイ
ン電極端部でのオーバーハングがなくなり、クラック等
が生じなくなる。さらに真性シリコン層の膜厚を上記実
施例に対し更に薄くすることが可能となり、トランジス
タのオフ電流を一層減少させることができる。　なお、
上記２実施例では、シリコン層４には非晶質シリコンの
他にポリシリコン等を用いることかできる。
［発明の効果］ 本発明では、ｎ型シリコン層を残す、即ち真性シリコン
層は基本的にエツチングされないため、ｎ型シリコン層
と真性シリコン層のエツチング後の膜厚のバラツキは従
来に比べ少なくなり、しかもＰ型不純物をドーピングす
ることにより残されたｎ型シリコン層を完全に真性化あ
るいはＰ型化することができるため、基板内のトランジ
スタの特性が均一になり、しかも再現性のよいトランジ
スタ特性を得ることができる。
また、従来みられたソース電極およびドレイン電極端部
でのオーバーハングが縮小もしくは皆無となり、クラッ
ク等が生じなくなる。
さらに真性シリコン層の膜厚を薄くできるため、トラン
ジスタのオフ電流を減少させることができる。
特にｎ型シリコン層をエツチングしない工程により作成
されたものでは、上記効果を更にエンハンスすることに
なり、また工程域により製造歩留りも向上する。
【図面の簡単な説明】
第１図は本発明における逆スタガー型シリコン薄膜トラ
ンジスタの製造方法を示した断面図、第２図は本発明に
おける他の実施例を示した断面図、第３図は従来の逆ス
タガー型シリコン薄膜トランジスタの製造方法を示した
断面図である。 １・・・基板 ２・・・ゲート電極 ３・・・ゲート絶縁層 ４・・・真性シリコン層 ５・・・ｎ型シリコン層 ６・・・ソース電極 ７・・・ドレイン電極 ８・・・レジスト膜 ９・・・Ｐ型不純物 以　　上 出願人　　株式会社　精　工　舎 日本プレシジョン・ サーキッツ株式会社

Claims (2)

    【特許請求の範囲】
  1. （１）ゲート電極が形成された基板上に形成されたゲー
    ト絶縁層と、このゲート絶縁層上のトランジスタ形成部
    に形成された真性シリコン層と、この真性シリコン層上
    にｎ型シリコン層を形成し、このｎ型シリコン層上にソ
    ース電極およびドレイン電極を形成した後、 ソース電極およびドレイン電極、またはソース電極及び
    ドレイン電極の形状を有するレジスト膜をマスクとして
    、上記ｎ型シリコン層にＰ型不純物をドーピングし、上
    記ドーピングされたｎ型シリコン層を真性化またはＰ型
    化する工程 を有することを特徴とする逆スタガー型シリコン薄膜ト
    ランジスタの製造方法。
  2. （２）ゲート電極が形成された基板上に形成されたゲー
    ト絶縁層と、このゲート絶縁層上のトランジスタ形成部
    に形成された真性シリコン層と、この真性シリコン層上
    にｎ型シリコン層を形成し、このｎ型シリコン層上にソ
    ース電極およびドレイン電極を形成した後、 ソース電極およびドレイン電極またはソース電極および
    ドレイン電極の形状を有するレジスト膜をマスクとして
    、上記ｎ型シリコン層を所定の厚さだけ残して除去する
    工程と、 上記ソース電極およびドレイン電極またはソース電極お
    よびドレイン電極の形状を有するレジスト膜をマスクと
    して、上記所定の厚さだけ残されたｎ型シリコン層にＰ
    型不純物をドーピングし、上記ドーピングされたｎ型シ
    リコン層を真性化またはＰ型化する工程 とを有することを特徴とする逆スタガー型シリコン薄膜
    トランジスタの製造方法。
JP63132090A 1988-05-30 1988-05-30 逆スタガー型シリコン薄膜トランジスタの製造方法 Granted JPH01302769A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63132090A JPH01302769A (ja) 1988-05-30 1988-05-30 逆スタガー型シリコン薄膜トランジスタの製造方法
US07/358,039 US5114869A (en) 1988-05-30 1989-05-26 Method for producing reverse staggered type silicon thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63132090A JPH01302769A (ja) 1988-05-30 1988-05-30 逆スタガー型シリコン薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH01302769A true JPH01302769A (ja) 1989-12-06
JPH0583197B2 JPH0583197B2 (ja) 1993-11-25

Family

ID=15073258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63132090A Granted JPH01302769A (ja) 1988-05-30 1988-05-30 逆スタガー型シリコン薄膜トランジスタの製造方法

Country Status (2)

Country Link
US (1) US5114869A (ja)
JP (1) JPH01302769A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02116173A (ja) * 1988-10-25 1990-04-27 Nec Corp 薄膜電界効果型トランジスタの製造方法
JPH02168630A (ja) * 1988-09-30 1990-06-28 Philips Gloeilampenfab:Nv 薄膜トランジスタの製造方法
US5065202A (en) * 1988-02-26 1991-11-12 Seikosha Co., Ltd. Amorphous silicon thin film transistor array substrate and method for producing the same
US5559344A (en) * 1992-01-31 1996-09-24 Hitachi, Ltd. Thin-film semiconductor element, thin-film semiconductor device and methods of fabricating the same
US6285041B1 (en) 1996-08-29 2001-09-04 Nec Corporation Thin-film transistor having a high resistance back channel region am) fabrication method thereof
US6429456B1 (en) 1997-04-23 2002-08-06 Nec Corporation Thin-film transistor elements and methods of making same
JP2017076805A (ja) * 2009-04-02 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69117785T2 (de) * 1990-03-27 1997-02-06 Canon Kk Dünnschicht-Halbleiterbauelement
DE69125260T2 (de) * 1990-12-28 1997-10-02 Sharp Kk Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
JP3172841B2 (ja) * 1992-02-19 2001-06-04 株式会社日立製作所 薄膜トランジスタとその製造方法及び液晶表示装置
US5281546A (en) * 1992-09-02 1994-01-25 General Electric Company Method of fabricating a thin film transistor using hydrogen plasma treatment of the intrinsic silicon/doped layer interface
KR950005484B1 (ko) * 1992-09-29 1995-05-24 현대전자산업주식회사 플라즈마 산화 처리를 이용한 폴리실리콘 박막트랜지스터 제조방법
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JP2912506B2 (ja) * 1992-10-21 1999-06-28 シャープ株式会社 透明導電膜の形成方法
US5348897A (en) * 1992-12-01 1994-09-20 Paradigm Technology, Inc. Transistor fabrication methods using overlapping masks
EP0661731B1 (en) * 1993-12-28 2000-05-31 Applied Materials, Inc. A single chamber CVD process for thin film transistors
US5561074A (en) * 1994-04-22 1996-10-01 Nec Corporation Method for fabricating reverse-staggered thin-film transistor
JP3412277B2 (ja) * 1994-08-23 2003-06-03 カシオ計算機株式会社 薄膜トランジスタおよびその製造方法
JP3607016B2 (ja) * 1996-10-02 2005-01-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459739A (en) * 1981-05-26 1984-07-17 Northern Telecom Limited Thin film transistors
JPS6045219A (ja) * 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
JPS615579A (ja) * 1984-06-19 1986-01-11 Nec Corp 薄膜トランジスタ
US4704623A (en) * 1985-08-02 1987-11-03 General Electric Company Doping for low capacitance amorphous silicon field effect transistor
EP0270323B1 (en) * 1986-11-29 1999-11-03 Sharp Kabushiki Kaisha Method of manufacture of a thin-film transistor
JPS63178559A (ja) * 1987-01-19 1988-07-22 Sanyo Electric Co Ltd 薄膜トランジスタ
JPS63193568A (ja) * 1987-02-05 1988-08-10 Mitsubishi Electric Corp 薄膜トランジスタ
JP2527754B2 (ja) * 1987-07-14 1996-08-28 三井製糖株式会社 飲食物
JPH07114184B2 (ja) * 1987-07-27 1995-12-06 日本電信電話株式会社 薄膜形シリコン半導体装置およびその製造方法
JPS6449477A (en) * 1987-08-20 1989-02-23 Mitsubishi Electric Corp Polarity detection circuit for synchronizing signal
JPH01241175A (ja) * 1988-03-23 1989-09-26 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065202A (en) * 1988-02-26 1991-11-12 Seikosha Co., Ltd. Amorphous silicon thin film transistor array substrate and method for producing the same
JPH02168630A (ja) * 1988-09-30 1990-06-28 Philips Gloeilampenfab:Nv 薄膜トランジスタの製造方法
JPH02116173A (ja) * 1988-10-25 1990-04-27 Nec Corp 薄膜電界効果型トランジスタの製造方法
US5559344A (en) * 1992-01-31 1996-09-24 Hitachi, Ltd. Thin-film semiconductor element, thin-film semiconductor device and methods of fabricating the same
US6285041B1 (en) 1996-08-29 2001-09-04 Nec Corporation Thin-film transistor having a high resistance back channel region am) fabrication method thereof
US6461901B1 (en) 1996-08-29 2002-10-08 Nec Corporation Method of forming a thin-film transistor having a high resistance back channel region
US6429456B1 (en) 1997-04-23 2002-08-06 Nec Corporation Thin-film transistor elements and methods of making same
US6566174B1 (en) 1997-04-23 2003-05-20 Nec Corporation Thin-film transistor elements and methods of making same
JP2017076805A (ja) * 2009-04-02 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JPH0583197B2 (ja) 1993-11-25
US5114869A (en) 1992-05-19

Similar Documents

Publication Publication Date Title
JPH01302769A (ja) 逆スタガー型シリコン薄膜トランジスタの製造方法
KR100298438B1 (ko) 박막트랜지스터및이의제조방법
KR100272272B1 (ko) 박막 트랜지스터 및 그의 제조방법
JP3528422B2 (ja) 薄膜トランジスタの製造方法
JP2503656B2 (ja) 薄膜電界効果型トランジスタ―およびその製造方法
JP3210196B2 (ja) 薄膜トランジスタとその製造方法
JP2621619B2 (ja) 薄膜トランジスタの製造方法
JPH0613397A (ja) 薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体 装置
JPH03222370A (ja) 薄膜トランジスタ
KR970004079A (ko) 반도체소자 및 그 제조방법
JPH0590589A (ja) 薄膜トランジスタ及びその製造方法
JP2522364B2 (ja) 薄膜電界効果型トランジスタの製造方法
US5943579A (en) Method for forming a diffusion region in a semiconductor device
JP2630195B2 (ja) 薄膜電界効果トランジスタとその製造方法
JP2716035B2 (ja) 薄膜電界効果トランジスタ
JP3388076B2 (ja) スタガ型薄膜トランジスタの製造方法
KR100304910B1 (ko) 박막트랜지스터제조방법
JP2754184B2 (ja) 薄膜トランジスタ及びその製造方法
KR100304911B1 (ko) 박막트랜지스터제조방법
JP2699401B2 (ja) 相補型半導体装置及びその製造方法
KR0172832B1 (ko) 반도체소자 제조방법
KR100232218B1 (ko) 반도체 소자의 제조방법
KR0161924B1 (ko) 박막트랜지스터 제조방법
KR940005452B1 (ko) 박막 반도체 소자 및 제조방법
KR950005487B1 (ko) 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees