KR100304911B1 - 박막트랜지스터제조방법 - Google Patents
박막트랜지스터제조방법 Download PDFInfo
- Publication number
- KR100304911B1 KR100304911B1 KR1019930031538A KR930031538A KR100304911B1 KR 100304911 B1 KR100304911 B1 KR 100304911B1 KR 1019930031538 A KR1019930031538 A KR 1019930031538A KR 930031538 A KR930031538 A KR 930031538A KR 100304911 B1 KR100304911 B1 KR 100304911B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- thin film
- gate electrode
- film transistor
- semiconductor layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000010409 thin film Substances 0.000 title abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 239000011521 glass Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract 3
- 239000002184 metal Substances 0.000 claims description 8
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터 제조방법에 관한 것으로, 유리기판상에 게이트 전극을 형성하는 공정과, 상기 게이트전극이 형성된 유리기판 전면에 게이트절연막, 반도체층, 식각저지층을 차례로 형성하는 공정, 상기 식각저지층상에 포토레지스트를 도포하는 공정, 상기 게이트전극을 마스크로 이용한 배면노광에 의해 상기 포토레지스트를 패터닝하는 공정, 상기 포토레지스트패턴을 마스크로 이용하여 상기 식각저지층을 식각하는 공정, 상기 결과물 전면에 미세결정 실리콘n+층을 형성하는 공정, 상기 미세결정 실리콘 n+층과 반도체층을 패터닝하는 공정, 상기 포토레지스트패턴을 리프트오프에 의해 제거하는 공정, 결과물 전면에 금속을 증착한 후 패터닝하여 소오스 및 드레인전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법을 제공함으로써 단순한 공정에 의해 성능이 우수한 박막트랜지스터가 실현될 수 있도록 한다.
Description
제1도는 종래의 완전자기정렬형 박막트랜지스터 단면구조도.
제2도는 본 발명의 박막트랜지스터 제조방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 유리기판 2 : 게이트전극
3 : 게이트절연막 4 : 반도체층
5 : 식각저지층 8 : 소오스 및 드레인전극
9 : 미세결정 실리콘n+층 PR : 포토레지스트
본 발명은 박막트랜지스터 제조방법에 관한 것으로, 특히 완전 자기정렬형(completely self-align) 박막트랜지스터 제조방법에 관한 것이다.
일반적으로 박막트랜지스터 액정표시장치에서 대면적, 고정세, 풀칼라 디스플레이(Full color display)를 구현하기 위해서는 박막트랜지스터의 온(on)전류 또는 전계효과 이동도를 향상시키고 기생용량(parasitic capacitance)을 극소화시켜야 한다.
자기 정렬형 박막트랜지스터는 게이트전극에 의한 셀프얼라인에 의해 채널길이를 작게할 수 있어 온전류를 증진시킬 수 있고, 게이트전극과 소오스 및 드레인전극간 중첩부분이 없고 소자의 크기가 작아 기생용량도 작아지므로 대면적, 고정세, 풀칼라 박막트랜지스터 액정표시장치에 매우 적합하다.
종래의 완전 자기정렬형 박막트랜지스터는 제1도에 도시된 바와 같이 유리기판(1)상에 금속층을 증착한 후 사진식각공정을 통해 패터닝하여 게이트전극(2)을 형성하고, 상기 게이트전극(2)이 형성된 유리기판(1) 전면에 게이트절연막(3), 비정질 반도체층(4), 식각저지층(5)을 차례로 형성한 다음, 게이트전극(2)을 마스크로 이용한 배면노광에 의해 상기 식각저지층(5)을 패터닝한 후, 이에 따라 노출되는 상기 비정질 반도체층(4)에 이온 도핑을 실시하여 n+반도체층(6)을 형성하고, 후속공정에서 형성될 소오스 및 드레인전극과 상기 n+ 반도체층(6)의 접촉저항을 줄여주기 위해 상기 결과물 전면에 실리사이드층을 형성하기 위한 금속을 증착한 후, 이를 패터닝하고 계속해서 상기 n+ 반도체층(6)을 패터닝한 다음, 어닐링공정을 실시하여 실리사이드층(7)을 형성하고 나서 나머지 금속은 식각한 다음, 금속을 증착한 후 패터닝하여 소오스 및 드레인전극(8)을 형성하여 제조한다.
상기 종래기술에 있어서는 비정질 반도체층(4)에 이온도핑법에 의해 n+ 반도체층(6)을 형성하는데 이때, 가속전압이 너무 크거나 작으면 수소이온 주입으로 인해 소자성능이 영향을 받게 되는등 최적공정 조건 여유도 (Tolerance)가 작다.
또한, 형성된 n+ 반도체층의 비정항이 비교적 크기 때문에(약 103Ω㎝) 소오스 및 드레인전극과 오믹접촉을 위해서 중간에 실리사이드층을 형성해 주어야 한다.
따라서 실리사이드층 형성을 위한 금속증착공정, 열처리공정, 금속식각공정등이 추가되어 공정이 복잡해진다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 단순한 공정에 의해 완전 자기정렬형 박막트랜지스터를 제조하는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 박막트랜지스터 제조방법을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명은 종래의 이온도핑에 의해 형성된 반도체층보다 비저항이 훨씬 작은 미세결정 실리콘 n+층(microcrystalline silicon : n+μ㎝-Si)을 이용하는 것이 특징으로서, 별도의 실리사이드층 형성이 불필요하다.
또한 상기 미세결정 실리콘 n+층을 셀프얼라인 패터닝하게 위해 리프트오프(lift off)기술을 이용하는 것을 특징으로 한다.
제2도에 본 발명에 의한 박막트랜지스터 제조방법을 도시하였다.
먼저, 제2(a)도에 도시한 바와 같이 유리기판(1)상에 금속층을 증착한 후 사진식각공정을 통해 패터닝하여 게이트전극(2)을 형성하고 상기 게이트전극(2)이 형성된 유리기판(1) 전면에 게이트절연막(3)을 형성한다.
이어서 상기 게이트절연막(3)상부에 반도체층(4)과 식각저지층(5)을 차례로 형성한 다음, 상기 식각저지층(5)상에 포토레지스트(PR)를 도포한 후, 상기 게이트전극(2)을 마스크로 이용한 배면노광에 의해 상기 포토레지스트(PR)를 게이트전극(2)에 셀프얼라인되도록 패터닝한 다음 이 포토레지스트패턴(PR)을 마스크로 이용하여 상기 식각저지층(5)을 패터닝한다.
다음에 제2(b)도에 도시된 바와 같이 상기 패터닝된 식각저지층(5)상의 포토레지스트패턴(PR)을 제거하지 않은 상태에서 APCVD(Atomospheric Pressure Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced Chemical Vapor Deposition)방법을 이용하여 미세 결정 실리콘 n+층(9)을 상기 결과물 전면에 증착한 후, 상기 미세결정 실리콘 n+층(9)과 반도체층(4)을 동시에 패터닝한다.
이어서 제2(c)도에 도시한 바와 같이 리프트오프 공정에 의해 상기 포토레지스트패턴(PR)을 제거하여 후속공정에서 형성될 소오스전극 및 드레인 전극과의 오믹접촉을 위한 미세결정 실리콘 n+층(9) 영역을 셀프얼라인 형성한 다음, 결과물 전면에 금속을 증착한 후 패터닝하여 소오스 및 드레인전극(8)을 형성함으로써 박막트랜지스터 제조공정을 완료한다.
이상과 같이 본 발명에서는 소오스전극 및 드레인전극의 오믹접촉을 위해 비저항이 매우 낮은(10-2~1Ω㎝) 미세결정 실리콘 n+층을 사용함으로써 종래와 같이 별도의 실리사이드층 없이도 소오스 및 드레인전극을 셀프얼라인으로 용이하게 제조할 수 있다.
이상 상술한 바와 같이 본 발명에 의하면, 소오스 및 드레인전극의 오믹접촉을 위한 별도의 실리사이층이 불필요하게 되므로 공정이 간단해지며, 소오스 및 드레인전극이 인버티트 스태거(inverted stagger)구조가 되므로 누설전류가 극소화된다.
또한, 완전 자기정렬형 박막트랜지스터이므로 채널길이를 작게 할 수 있고, 기생용량이 최소화되므로 대면적, 고정세, 풀칼라 액정표시장치의 개구율을 높여 화질을 향상시킬 수 있게 된다.
Claims (1)
- 유리기판상에 게이트전극을 형성하는 공정과, 상기 게이트전극이 형성된 유리기판 전면에 게이트절연막, 반도체층, 식각저지층을 차례로 형성하는 공정, 상기 식각저지층상에 포토레지스트를 도포하는 공정, 상기 게이트전극을 마스크로 이용한 배면노광에 의해 상기 포토레지스트를 패터닝하는 공정, 상기 포토레지스트패턴을 마스크로 이용하여 상기 식각저지층을 식각하는 공정, 상기 결과물 전면에 미세결정 실리콘n+층을 형성하는 공정, 상기 미세결정 실리콘 n+층과 반도체층을 패터닝하는 공정, 상기 포토레지스트패턴을 리프트오프법으로 제거하는 공정, 결과물 전면에 금속을 증착한 후 패터닝하여 소오스 및 드레인전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031538A KR100304911B1 (ko) | 1993-12-30 | 1993-12-30 | 박막트랜지스터제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031538A KR100304911B1 (ko) | 1993-12-30 | 1993-12-30 | 박막트랜지스터제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021761A KR950021761A (ko) | 1995-07-26 |
| KR100304911B1 true KR100304911B1 (ko) | 2001-12-15 |
Family
ID=37529985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930031538A KR100304911B1 (ko) | 1993-12-30 | 1993-12-30 | 박막트랜지스터제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100304911B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10679847B2 (en) | 2018-03-01 | 2020-06-09 | International Business Machines Corporation | Self-aligned spacerless thin film transistor |
-
1993
- 1993-12-30 KR KR1019930031538A patent/KR100304911B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10679847B2 (en) | 2018-03-01 | 2020-06-09 | International Business Machines Corporation | Self-aligned spacerless thin film transistor |
| US10692716B2 (en) | 2018-03-01 | 2020-06-23 | International Business Machines Corporation | Self-aligned spacerless thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021761A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940007451B1 (ko) | 박막트랜지스터 제조방법 | |
| US5989944A (en) | Method of fabricating self-aligned thin film transistor using laser irradiation | |
| US20020017665A1 (en) | Thin film transistor and method of manufacturing the same | |
| JP3296975B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100272272B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| US6316295B1 (en) | Thin film transistor and its fabrication | |
| KR100328126B1 (ko) | 트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법 | |
| KR100304911B1 (ko) | 박막트랜지스터제조방법 | |
| JP2621619B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3210196B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPH034566A (ja) | 薄膜電界効果型トランジスタ―およびその製造方法 | |
| KR100351869B1 (ko) | 회로내장티에프티-엘씨디제조방법 | |
| JP3175390B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR0156215B1 (ko) | 완전 자기정렬형 박막트랜지스터 및 그 제조방법 | |
| KR20030060527A (ko) | 엘디디영역을 갖는 박막 트랜지스터의 제조방법 및 이에따른 박막 트랜지스터 | |
| JP3923600B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100370451B1 (ko) | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 | |
| KR970003742B1 (ko) | 자기정열구조의 박막트랜지스터 제조방법 | |
| KR100254924B1 (ko) | 화상표시장치의 제조방법 | |
| KR100290919B1 (ko) | 박막트랜지스터제조방법 | |
| KR970010740B1 (ko) | 액정표시소자의 박막트랜지스터 제조방법 | |
| KR100837883B1 (ko) | 박막 트랜지스터 형성 방법 | |
| KR100304910B1 (ko) | 박막트랜지스터제조방법 | |
| KR100214069B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR0172880B1 (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070702 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |