KR100304910B1 - 박막트랜지스터제조방법 - Google Patents
박막트랜지스터제조방법 Download PDFInfo
- Publication number
- KR100304910B1 KR100304910B1 KR1019930021434A KR930021434A KR100304910B1 KR 100304910 B1 KR100304910 B1 KR 100304910B1 KR 1019930021434 A KR1019930021434 A KR 1019930021434A KR 930021434 A KR930021434 A KR 930021434A KR 100304910 B1 KR100304910 B1 KR 100304910B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive layer
- forming
- active layer
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000010409 thin film Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 239000010408 film Substances 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 30
- 239000011229 interlayer Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 LDD구조의 폴리실리콘 박막트랜지스터 제조방법에 관한 것으로, 온전류의 감소를 최소화하여 박막트랜지스터의 특성을 개선하기 위해 투명절연기판(1)상에 버퍼층(2)을 형성하는 공정과, 상기 버퍼층(2)상에 폴리실리콘 활성층(3)을 형성하는 공정과, 상기 폴리실리콘 활성층(3) 상부에 게이트절연막(4)을 형성하는 공정과, 상기 게이트절연막(4)상에 게이트전극 형성을 위한 도전층(5)을 증착하는 공정과, 상기 도전층(5)상에 포토레지스트를 도포하고 이를 게이트전극패턴으로 패터닝하는 공정과, 상기 포토레지스트패턴(10)을 마스크로하여 상기 도전층을 등방성식각에 의한 테이프에치하는 공정과, n형 불순물을 고농도로 이온주입하여 상기 폴리실리콘 활성층(3) 소정영역에 n+영역(6)을 형성하는 공정과, 상기 포토레지스트패턴(10)을 마스크로하여 상기 도전층을 이방성식각하여 게이트전극(5)을 형성하는 공정과, n형 불순물을 저농도로 이온주입하여 상기 폴리실리콘 활성층(3) 소정영역에 n-영역(7)을 형성하는 공정을 포함하여 이루어지는 박막트랜지스터 제조방법을 제공한다.
Description
제1도는 종래의 LDD구조의 폴리실리콘 박막트랜지스터 제조방법을 도시한 공정 순서도.
제2도는 본 발명에 의한 LDD구조의 폴리실리콘 박막트랜지스터 제조방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 투명절연기판 2 : 버퍼층
3 : 폴리실리콘 활성층 4 : 게이트절연막
5 : 게이트전극 6 : n+영역
7 : n-영역
본 발명은 박막트랜지스터 제조 방법에 관한 것으로, 특히 LDD(Lightly Doped Drain) 구조의 폴리실리콘 박막트랜지스터 제조방법에 관한 것이다.
제1도에 종래기술에 의한 LDD구조의 폴리실리콘 박막트랜지스터 제조 방법을 도시한 바, 이를 참조하여 종래의 LDD구조의 폴리실리콘 박막트랜지스터 제조공정을 설명하면 다음과 같다.
먼저, 제1(a)도에서와 같이, 투명절연기판(1)상에 버퍼층(2)을 형성하고, 이 위에 폴리실리콘층(3)을 증착한 후 소정패턴으로 패터닝하여 활성층(3)을 형성한 다음 그 상부에 게이트절연막(4)을 형성한다. 이어서, 게이트절연막(4)상에 도전물질을 증착한 후 소정패턴으로 패터닝하여 게이트전극(5)을 형성한 다음 게이트전극(5)을 마스크로 하여 n형 불순물을 저농도로 이온주입하여 상기 폴리실리콘 활성층(3)에 n-영역(7)을 형성한다.
다음에 제1(b)도에 도시한 바와 같이 상기 게이트전극(5)을 덮는 포토레지스트 패턴을 형성한 후, n형 불순물을 고농도로 이온주입하여 상기 폴리실리콘 활성층(3)에 n+영역(6)을 형성함으로써 LDD구조의 소오스 및 드레인 영역을 완성한다.
이어서 제1(c)도에 도시한 바와 같이 상기 포토레지스트패턴을 제거한 다음 결과물 전면에 층간절연막(8)을 형성한 후, 층간절연막(8)을 형성한 후, 층간절연막(8) 소정부분에 콘택홀을 형성하여 소오스 및 드레인 영역을 노출시킨 다음 금속을 증착하고 소정 패턴으로 패터닝하여 상기 콘택홀을 통해 소오스 및 드레인 영역과 접속되는 소오스 및 드레인 전극(9)을 형성함으로써 LDD 구조의 폴리실리콘 박막트랜지스터 제조를 완료한다.
그러나 상기 종래의 박막트랜지스터 제조 방법은 다음과 같은 문제점을 가지고 있다.
우선, LDD영역이 1.0~2.0㎛이상이 되면 오프 전류(Ioff)는 LDD영역의 면저항(Sheet resistance)의 영향을 받아서 별차이가 없으나, 온전류(Ion)는 LDD영역의 저항 증가로 급격히 감소하여 온,오프 전류비(Ion/Ioff)가 크게 떨어지는 문제가 있기 때문에 LDD영역을 1.0~2.0㎛이하로 형성해야 하나, 상기한 종래 기술로는 포토리소그래피 공정의 해상력 한계문제로 인해 LDD영역을 1.0~2.0㎛이하로 형성하기가 어렵다. 그리고 포토리소그래피 공정에서의 미스얼라인(misalign)에 의한 영향이 그대로 LDD영역에 나타나 비대칭으로 LDD영역이 형성됨으로써 소오스 및 드레인이 바뀌게 되면 온전류의 차가 크게 되는 문제가 발생한다.
또한, LDD영역을 형성하기 위해 포토리소그래피 공정을 이용함에 따라 오염(contamination)의 우려가 있다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 온전류의 감소를 최소화하여 박막트랜지스터의 특성을 개선시킬 수 있는 LDD구조의 박막트랜지스터의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명의 박막트랜지스터 제조 방법은 투명절연기판(1)상에 버퍼층(2)을 형성하는 공정과, 상기 버퍼층(2)상에 폴리실리콘 활성층(3)을 형성하는 공정과, 상기 폴리실리콘 활성층(3) 상부에 게이트절연막(4)을 형성하는 공정과, 상기 게이트절연막(4)상에 게이트전극 형성을 위한 도전층(5)을 증착하는 공정과, 상기 도전층(5)상에 포토레지스트를 도포하고 이를 게이트전극패턴으로 패터닝하는 공정과, 상기 포토레지스트패턴(10)을 마스크로하여 상기 도전층을 등방성식각에 의한 테이퍼에치하는 공정과, n형 불순물을 고농도로 이온주입하여 상기 폴리실리콘 활성층(3) 소정영역에 n+영역(6)을 형성하는 공정과, 상기 포토레지스트패턴(10)을 마스크로하여 상기 도전층을 이방성식각하여 게이트전극(5)을 형성하는 공정 n형불순물을 저농도로 이온주입하여 상기 폴리실리콘 활성층(3) 소정영역에 n-영역(7)을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도는 본 발명에 의한 LDD구조의 폴리실리콘 박막트랜지스터 제조방법을 공정순서에 따라 도시한 것이다.
이를 참조하여 본 발명을 설명하면 다음과 같다.
먼저, 제2(a)도에 도시한 바와 같이 투명절연기판(1)상에 버퍼층(2)을 형성하고, 이위에 폴리실리콘층(3)을 증착한 후 소정패턴으로 패터닝하여 활성층(3)을 형성한다.
이어서 상기 활성층(3)상부에 게이트절연막(4)을 형성하고 이위에 게이트전극 형성을 위한 도전층(5)을 0.1~1.0㎛의 두께로 형성하고 이 도전층(5)상에 포토레지스트(10)를 도포한 후 이를 게이트 전극 패턴으로 패터닝한다.
이어서 상기 포토레지스트패턴(10)을 마스크로하여 상기 도전층(5)을 등방성 식각에 의해 테이퍼에치(Taper etch)하여 완만한 경사, 즉 45° 이하의 경사를 갖게 하여 테이퍼에치 영역이 1.0~2.0㎛가 된 상태에서 n형 불순물을 1014~1016/㎝의 고농도로 이온주입한다. 이와 같이 이온주입을 행하게 되면 상기 등방성 식각된 도전층(5)의 엣지(Edge)부분의 일부만 저농도로 불순물이 도핑되고 그 이외의 도전층 하부영역은 불순물이 도핑되지 않고, 도전층이 형성되지 않은 부분의 상기 활성층(3)은 n형 불순물이 고농도로 도핑되어 n+영역(6)이 형성되게 된다.
다음에 제2(b)도에 도시한 바와 같이 상기 포토레지스트 패턴(10)을 마스크로 하여 상기 도전층을 다시 이방성 식각하여 게이트전극(5)을 형성한 후, n형 불순물을 1011~1013/㎝의 저농도로 이온주입하여 상기 활성층(3)에 n-영역(7)을 형성함으로써 LDD구조의 소오스 및 드레인영역을 완성한다.
이어서 제2(c)도에 도시한 바와 같이 상기 포토레지스트패턴을 제거하고 결과물 전면에 층간절연막(8)을 형성한 후, 층간절연막(8) 소정부분에 콘택홀을 형성하여 소오스 및 드레인 영역을 노출시킨 다음 금속을 증착하고 소정 패턴으로 패터닝하여 상기 콘택홀을 통해 소오스 및 드레인 영역과 접속되는 소오스 및 드레인 전극(9)을 형성함으로써 LDD구조의 폴리실리콘 박막트랜지스터 제조공정을 완료한다.
이상 상술한 바와 같이 본 발명에 의하면, LDD영역을 1.0㎛이하로 형성할 수 있게되어 LDD영역의 면저항에 따른 오프전류는 2.0㎛이상인 LDD영역에서와 거의 같으나 온전류는 LDD영역의 저항감소가 미세하여 스탠다드 싱글게이트(standard single gate) 구조와 큰 차이가 없게된다. 따라서 오프전류 문턱전압(Vth),온,오프전류비(Ion/Ioff),μFE등 전기적특성이 크게 개선된 LDD 구조의 폴리실리콘 박막트랜지스터가 실현된다.
또한, 종래 포토레지스트 패턴에 의한 LDD형성방법은 포토리소그래피 공정의 미스얼라인 문제가 LDD영역에 영향을 미치나 본 발명은 이러한 포토리소그래피 공정의 미스얼라인효과가 없어 소오스 및 드레인 영역이 바뀌어도 박막트랜지스터 특성에는 변화가 없게되므로 액정표시장치의 픽셀스위칭소자에 적합하게 사용할 수 있다.
Claims (2)
- 투명절연기판(1)상에 버퍼층(2)을 형성하는 공정과, 상기 버퍼층(2)상에 폴리실리콘 활성층(3)을 형성하는 공정, 상기 폴리실리콘 활성층(3) 상부에 게이트 절연막(4)을 형성하는 공정, 상기 게이트절연막(4)상에 게이트전극 형성을 위한 도전층(5)을 증착하는 공정, 상기 도전층(5)상에 포토레지스트를 도포하고 이를 게이트전극패턴으로 패터닝하는 공정, 상기 포토레지스트패턴(10)을 마스크로하여 상기 도전층을 등방성식각에 의한 테이퍼에치하는 공정, n형 불순물을 고농도로 이온주입하여 상기 폴리실리콘 활성층(3) 소정영역에 n+영역(6)을 형성하는 공정, 상기 포토레지스트패턴(10)을 마스크로하여 상기 도전층을 이방성식각하여 게이트전극(5)을 형성하는 공정, n형불순물을 저농도로 이온주입하여 상기 폴리실리콘 활성층(3) 소정영역에 n-영역(7)을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기 도전층의 테이퍼에치된 부분의 에치된 각도가 45° 이하가 되도록 도전층을 등방성식각하는 것을 특징으로 하는 박막트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930021434A KR100304910B1 (ko) | 1993-10-15 | 1993-10-15 | 박막트랜지스터제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930021434A KR100304910B1 (ko) | 1993-10-15 | 1993-10-15 | 박막트랜지스터제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950012755A KR950012755A (ko) | 1995-05-16 |
| KR100304910B1 true KR100304910B1 (ko) | 2001-12-15 |
Family
ID=37529984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930021434A KR100304910B1 (ko) | 1993-10-15 | 1993-10-15 | 박막트랜지스터제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100304910B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100357173B1 (ko) * | 1996-07-31 | 2003-01-24 | 주식회사 하이닉스반도체 | 박막 트랜지스터의 제조 방법 |
-
1993
- 1993-10-15 KR KR1019930021434A patent/KR100304910B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950012755A (ko) | 1995-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5612234A (en) | Method for manufacturing a thin film transistor | |
| KR100451381B1 (ko) | 박막트랜지스터및그제조방법 | |
| US5789283A (en) | LDD polysilicon thin film transistor and manufacturing method thereof | |
| KR0177785B1 (ko) | 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 | |
| KR100268007B1 (ko) | 액정표시소자 제조방법 | |
| KR100298438B1 (ko) | 박막트랜지스터및이의제조방법 | |
| KR100268895B1 (ko) | 박막트랜지스터 및 이의 제조방법 | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100304910B1 (ko) | 박막트랜지스터제조방법 | |
| KR100292044B1 (ko) | 액정표시장치제조방법 | |
| JP3210196B2 (ja) | 薄膜トランジスタとその製造方法 | |
| KR0141197B1 (ko) | 반도체소자 콘택 형성방법 | |
| KR100375600B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100275931B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100289369B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100362191B1 (ko) | 반도체소자의박막트랜지스터및그제조방법 | |
| US6023087A (en) | Thin film transistor having an insulating membrane layer on a portion of its active layer | |
| KR0142784B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| US20040082118A1 (en) | Semiconductor device with lightly doped drain and method of manufacturing the same | |
| KR100282428B1 (ko) | 박막 트랜지스터 및 그의 제조 방법 | |
| KR20040098958A (ko) | 박막 트랜지스터 및 그의 제조 방법 | |
| KR100252754B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR0136477B1 (ko) | 박막트랜지스터 제조방법 | |
| KR960013945B1 (ko) | 에스오아이(soi)트랜지스터 구조 및 제조방법 | |
| KR19990086657A (ko) | 액정 표시 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 13 |
|
| EXPY | Expiration of term |