FR2665980A1 - Procede de fabrication d'un transistor ayant une structure de semiconducteur a grille isolee. - Google Patents
Procede de fabrication d'un transistor ayant une structure de semiconducteur a grille isolee. Download PDFInfo
- Publication number
- FR2665980A1 FR2665980A1 FR9103299A FR9103299A FR2665980A1 FR 2665980 A1 FR2665980 A1 FR 2665980A1 FR 9103299 A FR9103299 A FR 9103299A FR 9103299 A FR9103299 A FR 9103299A FR 2665980 A1 FR2665980 A1 FR 2665980A1
- Authority
- FR
- France
- Prior art keywords
- transistor
- layer
- manufacturing
- type
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 26
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 64
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000002844 melting Methods 0.000 claims description 16
- 230000008018 melting Effects 0.000 claims description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 2
- 230000004927 fusion Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 18
- 239000004020 conductor Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 108091006146 Channels Proteins 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000012535 impurity Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000010354 integration Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000007921 spray Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
- H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
Abstract
Il est divulgué un procédé pour la fabrication d'un transistor ayant une structure de semiconducteur à grille isolée. Le premier processus est exécuté pour la formation d'une couche d'isolation de grille (34) sur la surface d'un substrat semiconducteur (30) d'un premier type de conductivité, dans lequel une zone de canal (32) ayant le premier type de conductivité ou un second type de conductivité est formé. Et ensuite, un second processus est exécuté pour former séquentiellement une première couche conductrice faite de nitrure de titane sur la surface de la couche d'isolation de grille, et former une seconde couche conductrice qui possède une conductivité plus élevée que celle de la première couche conductrice. Un troisième processus est exécuté pour former à la suite une électrode de grille (39) dans une zone donnée, par gravure de manière sélective de la première et de la seconde couches conductrices et de la couche d'isolation de grille (34), et formation de zones de source et de drain (40, 41) du second type de conductivité par voie d'implantation ionique ou de diffusion.
Description
PROCEDE DE FABRICATION D'UN TRANSISTOR AYANT UNE STRUCTURE
DE SEMICONDUCTEUR A GRILLE ISOLEE
La présente invention se rapporte à un procédé de fabrication d'un dispositif semiconducteur, et plus particulièrement à un procédé de fabrication d'un transistor ayant une structure de semiconducteur à grille isolée (mentionné dans la suite comme un transistor
semiconducteur à grille isolée).
Le transistor ayant la structure de semiconducteur à grille isolée est d'une manière générale appelé un MOS (Métal Oxyde Semiconducteur), qui est très utilisé dans les circuits intégrés à semiconducteur; aussi des recherches actives ont été menées visant à la fabrication de tels transistors ayant la structure de semiconducteur à grille isolée en direction d'une intégration plus élevée et d'une
performance plus élevée.
Dans la fabrication de transistors semiconducteurs à grille isolée, il a été d'une manière générale utilisé du silicium polycrystalin de type n+ fortement dopé avec une impureté ayant le type de conductivité n+ qui est un
matériau représentatif de la constitution d'une grille.
Cependant, les grilles en silicium polycrystalin de type n+ forment un canal du type enfoui dans le transistor semiconducteur à grille isolée avec un canal du type p
comportant un substrat de type n.
La figure 1 est une vue en coupe d'un transistor semiconducteur à grille isolée à canal de type p avec le canal classique du type enfoui, qui montre une zone 3 à implantation d'ions du type p dans laquelle une impureté du type p est implantée sous forme d'ions dans un substrat semiconducteur 1 de type n, des zones de source et de drain 4, 5 formées sur les deux côtés de la zone 3 à implantation d'ions de type p, une zone de canal 7 formée entre la zone à implantation d'ions 3 et la zone du substrat 1, une grille 11 de silicium polycrystalin n+ disposée par dessus la zone de canal 7, une couche d'oxyde 9 étant formée entre la zone de canal 7 et la grille il de silicium polycrystalin n+ et une couche d'isolation 13 recouvrant
tout le substrat 1.
Lorsque la grille de silicium polycrystalin n+ est formée par dessus le substrat de type n, une valeur absolue de tension de seuil devient une valeur beaucoup plus grande (-l V à -2 V) qu'une valeur de tension souhaitée (c'est-à-dire au dessous de -1 V), parce que les deux couches semiconductrices ayant la couche d'isolation entre elles sont toutes les deux de type N de sorte qu'il n'y a
pas de différence dans leur travail potentiel de sortie.
Par conséquent, il est nécessaire d'abaisser la valeur absolue de la tension de seuil en déplaçant la tension de seuil vers les valeurs positives, afin de faire fonctionner le transistor semiconducteur à grille isolée à la tension de seuil désirée c'est-à-dire en dessous de - 1 V. Pour remplir la condition ci-dessus, un procédé par implantation d'ions de bore dans le substrat du semiconducteur a été utilisé Comme conséquence, un élément de jonction p-n est produit par l'implantation d'ions de bore et du phosphore dans le substrat semiconducteur à un emplacement qui est disposé de manière distante à une
distance donnée de la surface du substrat semiconducteur.
Ainsi, lorsqu'une tension dont la valeur absolue est plus grande que la tension de seuil est appliquée à la grille, des trous sont collectés autour de l'élément de jonction p-n pour former la zone de canal 7 en raison de la tension
de la grille.
Le transistor semiconducteur à grille isolée ayant le canal du type enfoui tel que cela est décrit ci-dessus est très sensible aux modifications dans le traitement, de sorte que des problèmes sont apparus qui sont qu'il est difficile de commander la tension de seuil et qu'un
phénomène de perforation apparait tout à fait facilement.
Ce dont il résulte, que la réduction de l'élément dans le
sens d'une intégration élevée a été limitée.
Comme moyen pour résoudre le problème, il était proposé que la grille de silicium polycrystalin n+ soit remplacée par une grille de silicium polycrystalin p+ qui était lourdement dopée avec une impureté du type de conductivité p. La figure 2 est une vue en coupe d'un transistor semiconducteur à grille isolée utilisant la grille de silicium polycrystalin p+ classique Le transistor comprend des zones de source et de drain 22, 23 disposées de manière distante à une distance donnée l'une de l'autre dans le substrat semiconducteur de type N 21, une zone de canal 25 entre les zones de source et de drain 22, 23, une grille 28 de silicium polycrystalin p+ disposée par dessus la zone de canal 25, et une couche de grille d'oxyde 27 qui est formée entre la grille 28 de silicium polycrystalin p+ et la zone de canal 25, et une couche d'isolation 29
recouvrant la totalité du substrat 21.
Dans le cas o la grille du transistor semiconducteur à grille isolée est faite de silicium polycrystalin p+ et le substrat de celui-ci a une conductivité du type N comme cela est représenté à la figure 2, la différence de travail de sortie entre la grille et le substrat est plus grande d'un électron volt (e V) que dans le cas d'une grille de silicium polycrystalin n+, ainsi la tension de seuil est
commandée aisément dans un mode d'enrichissement.
Cependant, si la couche d'isolation de grille entre la grille et le substrat est mince, c'est-à-dire, si son épaisseur est en dessous de 20 nm, le bore dans la grille passe à travers la couche mince d'isolation de grille et il est diffusé dans la zone de canal lors du traitement à chaud qui suit, ainsi un problème est provoqué qui est que la tension de seuil devient instable D'autre part, comme un autre moyen pour résoudre le problème associé avec le canal du type enfoui, est de proposer que le matériau de grille classique soit remplacé par un matériau de grille qui possède une valeur située entre approximativement 4,1 électron volt (e V) comme travail de sortie du silicium polycrystalin n+ et approximativement 5,2 électron volt
comme travail de sortie du silicium polycrystalin p+.
Comme matériau ayant une sortie de travail remplissant la condition mentionnée ci-dessus, des métaux spécifiques comme le tungstène (W), le cobalt (Co), le titane (Ti), ont été utilisés Cependant, il demeure un problème que de tels métaux réagissent sur, et détruisent, la couche d'isolation de grille dans le cas d'une couche d'isolation mince Ce problème par conséquent, conduit fréquemment à la mise hors service en fonctionnement normal de la totalité du
transistor, ceci dégradant la fiabilité du transistor.
C'est par conséquent un objet de la présente invention de créer un transistor semiconducteur à grille isolée qui convienne facilement pour une intégration élevée et une
réduction de taille.
C'est un autre objet de la présente invention de créer un procédé pour la fabrication d'un transistor semiconducteur à grille isolée qui convienne facilement
pour commander une tension de seuil.
C'est un objet supplémentaire de la présente invention de créer un procédé pour la fabrication d'un transistor semiconducteur à grille isolée comportant une électrode de grille qui ne réagit pas sur une couche d'isolation de
grille et qui fournit une meilleur conductivité.
Selon un mode de réalisation préféré de la présente invention, un transistor semiconducteur à grille isolée du
type à canal de surface est créé.
Une électrode de grille à couche unique de nitrure de titane (Ti N) est formée en utilisant comme matériau de grille, un métal d'arrêt tel qu'un nitrure de titane, ou bien une électrode de grille bi-couche est formée en déposant un métal à haut point de fusion ou un siliciure d'un métal à haut point de fusion, sur la surface
supérieure du nitrure de titane.
Les caractéristiques et avantages de l'invention
ressortiront d'ailleurs de la description qui va suivre à
titre d'exemple en référence aux dessins annexés, sur lesquels: la figure 1 est une vue en coupe transversale d'un transistor semiconducteur à grille isolée classique à canal de type p ayant un canal de type enfoui; la figure 2 est une vue en coupe transversale d'un autre transistor semiconducteur à grille isolée classique dont la grille est faite de silicium polycrystalin p+; la figure 3 est une vue en coupe transversale d'un transistor semiconducteur à grille isolée selon la présente invention; et les figures 4 A et 4 B sont un diagramme d'un processus de fabrication du transistor semiconducteur à grille isolée
selon la présente invention.
En se référant à la figure 3, des zones de source et de drain 40, 41 d'un second type de conductivité sont formées sur chacun des deux côtés d'une zone dopée en impureté 32 et qui sont dopées avec une impureté pour commander la tension de seuil, dans un substrat 30 d'un premier type de conductivité Une électrode de grille 39 est faite d'une couche de nitrure de titane 38 et d'un métal à haut point de fusion ou d'une couche de siliciure d'un métal à haut point de fusion 36, sur une couche d'isolation de grille 34 correspondant à la surface supérieure de la zone dopée en impureté 32 La couche d'isolation de grille 34 est formée par dessus le substrat 30 Et une couche d'isolation 42 recouvre la totalité du
substrat 30.
En se référant à la figure 4 A, est représenté un processus pour former la zone de dopage et la couche d'isolation de grille Une impureté est implantée avec une densité donnée pour commander une tension de seuil dans un substrat semiconducteur 30 du premier type de conductivité afin de former la zone de dopage 32, et puis la couche d'isolation de grille 34 est formée par dessus le substrat Ici, le substrat est un substrat de silicium de type p ou bien un puits de type p formé dans un substrat de silicium de type N ou de type p si la conductivité du transistor semiconducteur à grille isolée est de type n, et le substrat est un substrat en silicium du type N ou bien un puits de type p formé dans un substrat de silicium de type N ou de type p si la conductivité du transistor semiconducteur à grille isolée est de type p En plus, la zone de dopage 32 est la zone qui est dopée avec une impureté pour commander la tension de seuil afin de faire fonctionner le transistor de manière appropriée La couche d'isolation de grille 34 est faite d'une couche d'oxyde de silicium (Si O 2) ou d'une couche de nitrure de silicium (Si 3 N 4) ou d'une combinaison de la couche d'oxyde de silicium et de la couche de nitrure de silicium et elle est
d'une épaisseur de 3,5 nm à 50 nm.
En se référant à la figure 4 B, il y est présenté un schéma pour illustrer le processus de formation de l'électrode de grille L'électrode de grille comporte une première couche conductrice faite d'une couche de nitrure de titane 35 qui est formée sur la surface d'isolation de grille 34, et d'une seconde couche conductrice faite d'un métal à haut point de fusion ou d'une couche de siliciure d'un métal à haut point de fusion 37 qui a une valeur de
conductivité plus élevée que celle du nitrure de titane.
Dans le processus représenté, une couche de nitrure de titane 35 avec une épaisseur de 10 nm à 300 nm est formée sur la surface de la couche d'isolation de grille 34 en utilisant un procédé de pulvérisation avec réaction qui utilise un gaz réactif tel que de l'azote gazeux, ou un procédé de pulvérisation normal qui pulvérise directement sur une cible du nitrure de titane sans l'utilisation du gaz réactif, ou un procédé d'évaporation sous vide thermique ou un procédé d'évaporation en phase vapeur par procédé chimique Une sortie de travail de la couche de nitrure de titane 35 a une valeur donnée entre 4,45 e V et 4,73 e V, qui sont des valeurs de travail de sortie intermédiaires entre celle du silicium polycrystalin n+ et
celle du silicium polycrysalin p+.
Ensuite, la couche de métal à haut point de fusion ou la couche de siliciure d'un métal à haut point de fusion 37 d'une épaisseur de 50 nm à 300 nm est formée sur la couche de nitrure de titane 35, en utilisant un procédé de pulvérisation normal qui pulvérise directement sur la cible du métal à haut point de fusion ou du siliciure d'un métal à haut point de fusion, ou par un procédé d'évaporation sous vide thermique ou par un procédé d'évaporation en phase vapeur par procédé chimique Dans ce cas, du tungstène (W), du titane (Ti), du cobalt (Co), du nickel (Ni), du palladium (Pd), du chrome (Cr), du zirconium (Zr), du tantale (Ta), du vanadium (V), et de l'hafnium (Hf) peuvent être utilisés en tant que métaux à haut point de fusion. Et ensuite, les électrodes de grille 39 sont formées par gravure d'une zone donnée dans les première et seconde couches conductrices 35, 37 formées sur le substrat 30, en employant un procédé de gravure ionique réactif Ensuite, les zones de source et de drain 40, 41 sont formées par l'implantation ou la diffusion d'impureté ionisée ayant le second type de conductivité Dans ce cas, les zones de source et drain 40 et 41 peuvent être formées comme la structure unique classique comme cela est montré à la figure 1, ou formées comme une structure LDD (à drain légèrement dopé) ou une structure DDD (à drain doublement
dopé ou à drain doublement diffusé).
Dans le mode de réalisation précédent de la présente invention, l'électrode de grille bi-couche est réalisée d'une première et d'une seconde couches conductrices, cependant, dans un autre mode de réalisation de la présente invention, une électrode de grille monocouche peut être
faite de seulement la première couche conductrice.
L'électrode de grille monocouche ci-dessus est formée par gravure après formation de la couche de nitrure de titane
d'une épaisseur donnée sur la couche d'isolation de grille.
Comme cela a été décrit dans ce qui précède, dans le procédé de fabrication de transistor semiconducteur à grille isolée, la présente invention peut réaliser le canal du type de surface, quel que soit le type de conductivité du canal formé dans le transistor semiconducteur à grille isolée, en utilisant comme matériau de grille, le matériau qui a une valeur intermédiaire entre les sorties de travail du silicium polycrystalin n+ et du silicium polycrystalin p+ Par conséquent, la présente invention procure un avantage qui est que la limitation vers l'intégration élevée et la réduction de taille du canal classique du type enfoui peut être surmonté, ainsi l'intégration élevée et la réduction de taille de l'élément semiconducteur peuvent
être aisément réalisées.
La présente invention procure un autre avantage, qui est que dans le transistor semiconducteur à grille isolée, la tension de seuil peut être empêchée de devenir instable, en raison du blocage de la diffusion des impuretés dans l'électrode de grille à l'intérieur de la zone de canal, dans lequel transistor du nitrure de titane est utilisé
comme matériau de grille et sert aussi de métal d'arrêt.
La présente invention procure encore un autre avantage en ce qu'elle peut améliorer la fiabilité et la performance de l'élément en empêchant l'effet de destruction de la couche d'isolation de grille, due à la réaction du métal formant l'électrode de grille sur la couche d'isolation de grille, même si la couche d'isolation de grille est considérablement mince, parce que la réaction du métal formant l'électrode de grille sur la couche d'isolation de grille est supprimée en raison de la couche de nitrure de titane. La présente invention procure un avantage supplémentaire en ce que des conducteurs de branchement de faible résistance peuvent être réalisés en utilisant le nitrure de titane comme électrode de grille, le nitrure de titane étant un composé de métal dont la conductivité est meilleure que celle du silicium polycrystalin n+ ou p La présente invention procure encore un avantage supplémentaire en ce que les conducteurs de branchement de faible résistance peuvent être réalisés plus commodément en formant la couche de métal à haut point de fusion ou la couche de siliciure d'un métal à haut point de fusion sur la surface de la couche de nitrure de titane, puisque le nitrure de titane est capable de réaliser un bon contact avec un autre matériau et également qu'il est un composé très stable. Bien que l'invention ait été particulièrement montrée et décrite en se référant à un mode de réalisation préféré, il sera compris par les personnes expérimentées dans la technique que des modifications de détail peuvent être faites sans sortir de l'esprit et du domaine de l'invention.
Claims (7)
1 Procédé de fabrication d'un transistor ayant une structure de semiconducteur à grille isolée, caractérisé en ce qu'il comprend les étapes de: formation d'une couche d'isolation de grille ( 34) sur la surface d'un substrat semiconducteur ( 30) d'un premier type de conductivité dans lequel une zone de canal ( 32) ayant ledit premier type de conductivité ou un second type de conductivité est formée; formation ensuite d'une première couche conductrice ( 35) faite de nitrure de titane (Ti) sur la surface de ladite couche d'isolation de grille; et formation d'une seconde couche conductrice ( 37) ayant une conductivité plus élevée que celle de ladite première couche conductrice; et formation ensuite d'une électrode de grille ( 39) dans une zone donnée par gravure d'une manière sélective des dites première et seconde couches conductrices ( 35, 37) et de la couche d'isolation de grille ( 34), et formation de zones de source et de drain ( 40, 41) du second type de conductivité par voie d'implantation ionique ou de diffusion. 2 Procédé de fabrication d'un transistor ayant une structure de semiconducteur à grille isolée tel que revendiqué dans la revendication 1, caractérisé en ce que ladite couche d'isolation de grille ( 34) est faite d'une couche d'oxyde de silicium ou de nitrure de silicium ou d'une combinaison de ladite couche d'oxyde de silicium et
de ladite couche de nitrure de silicium.
3 Procédé de fabrication d'un transistor ayant une structure de semiconducteur à grille isolée tel que revendiqué dans la revendication 2, caractérisé en ce que ladite couche d'isolation de grille ( 34) est d'une
épaisseur de 3,5 nm à 50 nm.
4 Procédé de fabrication d'un transistor ayant une structure de semiconducteur à grille isolée tel que revendiqué dans la revendication 1, caractérisé en ce que ladite première couche conductrice ( 35) est d'une épaisseur
de 10 ni à 300 nm.
Procédé de fabrication d'un transistor ayant une structure de semiconducteur à grille isolée tel que revendiqué dans la revendication 1, caractérisé en ce que ladite seconde couche conductrice ( 37) est faite d'un métal à haut point de fusion ou d'un siliciure d'un métal d'un
haut point de fusion.
6 Procédé de fabrication d'un transistor ayant une structure de semiconducteur à grille isolée tel que revendiqué dans la revendication 5, caractérisé en ce que ledit métal à haut point de fusion est pris parmi les métaux suivants: le tungstène (W), le titane (Ti), le cobalt (Co), le nickel (Ni), le palladium (Pd), le chrome (Cr), le zirconium (Zr), le tantale (Ta), le vanadium (V) et l'hafnium (Hf) etc, dans le cas o ladite seconde couche conductrice ( 37) est formée d'un dit métal à haut
point de fusion.
7 Procédé de fabrication d'un transistor ayant une structure de semiconducteur à grille isolée tel que revendiqué dans la revendication 6, caractérisé en ce que ladite seconde couche conductrice ( 37) a une épaisseur de
na à 300 nm.
8 Procédé de fabrication d'un transistor ayant une structure de semiconducteur à grille isolée tel que revendiqué dans la revendication 1, caractérisé en ce que la structure des dites zones de source et de drain ( 40, 41) est celle d'une structure simple, d'une structure LDD (à drain légèrement dopé), d'une structure DDD (à drain doublement dopé ou à drain doublement diffusé), ou d'une combinaison de ladite structure simple, de la structure LDD (à drain légèrement dopé) et de la structure DDD (à drain
doublement dopé ou à drain doublement diffusé).
9 Procédé de fabrication d'un transistor ayant une structure de semiconducteur à grille isolée tel que revendiqué dans la revendication 1, caractérisé en ce que ladite électrode de grille ( 39) peut être réalisée par une
électrode de grille à couche unique de nitrure de titane.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900012815A KR920005242A (ko) | 1990-08-20 | 1990-08-20 | 게이트-절연체-반도체의 구조를 가지는 트랜지스터의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2665980A1 true FR2665980A1 (fr) | 1992-02-21 |
Family
ID=19302524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9103299A Pending FR2665980A1 (fr) | 1990-08-20 | 1991-03-19 | Procede de fabrication d'un transistor ayant une structure de semiconducteur a grille isolee. |
Country Status (5)
| Country | Link |
|---|---|
| KR (1) | KR920005242A (fr) |
| DE (1) | DE4114166A1 (fr) |
| FR (1) | FR2665980A1 (fr) |
| GB (1) | GB2247349A (fr) |
| IT (1) | IT1250463B (fr) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0614226A1 (fr) * | 1992-10-05 | 1994-09-07 | Texas Instruments Incorporated | Electrode de grille utilisant des couches empilées de TiN et polysilicium |
| US6084279A (en) * | 1997-03-31 | 2000-07-04 | Motorola Inc. | Semiconductor device having a metal containing layer overlying a gate dielectric |
| KR100345364B1 (ko) * | 1998-12-28 | 2002-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트전극 형성방법 |
| JP3287403B2 (ja) * | 1999-02-19 | 2002-06-04 | 日本電気株式会社 | Ｍｉｓ型電界効果トランジスタ及びその製造方法 |
| WO2001024268A1 (fr) * | 1999-09-24 | 2001-04-05 | Intel Corporation | Dispositif a memoire remanente avec grille flottante hautement fonctionnelle et son procede de fabrication |
| US6518618B1 (en) | 1999-12-03 | 2003-02-11 | Intel Corporation | Integrated memory cell and method of fabrication |
| US6388327B1 (en) | 2001-01-09 | 2002-05-14 | International Business Machines Corporation | Capping layer for improved silicide formation in narrow semiconductor structures |
| CN1296971C (zh) * | 2004-09-29 | 2007-01-24 | 中国科学院微电子研究所 | 一种适用于纳米器件制造的硅化物工艺 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155775A (en) * | 1981-03-23 | 1982-09-25 | Hitachi Ltd | Semiconductor device |
| US4570328A (en) * | 1983-03-07 | 1986-02-18 | Motorola, Inc. | Method of producing titanium nitride MOS device gate electrode |
| JPS6254960A (ja) * | 1985-09-04 | 1987-03-10 | Nec Corp | Ｍｉｓ形電界効果トランジスタ |
| EP0239019A2 (fr) * | 1986-03-22 | 1987-09-30 | Kabushiki Kaisha Toshiba | Dispositifs à transistors à effet de champ |
| JPS63174371A (ja) * | 1987-01-13 | 1988-07-18 | Nec Corp | 電界効果トランジスタ |
| JPS6425571A (en) * | 1987-07-22 | 1989-01-27 | Matsushita Electronics Corp | Manufacture of semiconductor device |
| JPH0228377A (ja) * | 1988-06-09 | 1990-01-30 | Fujitsu Ltd | 半導体装置、電界効果トランジスタ、および、キャパシタの製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3879746A (en) * | 1972-05-30 | 1975-04-22 | Bell Telephone Labor Inc | Gate metallization structure |
| JPS5925273A (ja) * | 1982-08-03 | 1984-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| US4605947A (en) * | 1983-03-07 | 1986-08-12 | Motorola Inc. | Titanium nitride MOS device gate electrode and method of producing |
| JPH065733B2 (ja) * | 1984-08-27 | 1994-01-19 | アメリカン テレフオン アンド テレグラフ カムパニ− | 集積回路デバイスおよびその製造方法 |
| GB2164491B (en) * | 1984-09-14 | 1988-04-07 | Stc Plc | Semiconductor devices |
| JPS61208869A (ja) * | 1985-03-14 | 1986-09-17 | Nec Corp | 半導体装置及びその製造方法 |
| DE3650170T2 (de) * | 1985-05-13 | 1995-05-18 | Toshiba Kawasaki Kk | Halbleiteranordnung mit Verbindungselektroden. |
| US4707721A (en) * | 1986-02-20 | 1987-11-17 | Texas Instruments Incorporated | Passivated dual dielectric gate system and method for fabricating same |
| US4990997A (en) * | 1988-04-20 | 1991-02-05 | Fujitsu Limited | Crystal grain diffusion barrier structure for a semiconductor device |
| JPH0687501B2 (ja) * | 1988-09-29 | 1994-11-02 | シャープ株式会社 | 半導体装置のゲート電極の製造方法 |
-
1990
- 1990-08-20 KR KR1019900012815A patent/KR920005242A/ko not_active IP Right Cessation
-
1991
- 1991-03-19 FR FR9103299A patent/FR2665980A1/fr active Pending
- 1991-04-30 DE DE4114166A patent/DE4114166A1/de active Pending
- 1991-08-08 GB GB9117195A patent/GB2247349A/en not_active Withdrawn
- 1991-08-19 IT ITRM910621A patent/IT1250463B/it active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155775A (en) * | 1981-03-23 | 1982-09-25 | Hitachi Ltd | Semiconductor device |
| US4570328A (en) * | 1983-03-07 | 1986-02-18 | Motorola, Inc. | Method of producing titanium nitride MOS device gate electrode |
| JPS6254960A (ja) * | 1985-09-04 | 1987-03-10 | Nec Corp | Ｍｉｓ形電界効果トランジスタ |
| EP0239019A2 (fr) * | 1986-03-22 | 1987-09-30 | Kabushiki Kaisha Toshiba | Dispositifs à transistors à effet de champ |
| JPS63174371A (ja) * | 1987-01-13 | 1988-07-18 | Nec Corp | 電界効果トランジスタ |
| JPS6425571A (en) * | 1987-07-22 | 1989-01-27 | Matsushita Electronics Corp | Manufacture of semiconductor device |
| JPH0228377A (ja) * | 1988-06-09 | 1990-01-30 | Fujitsu Ltd | 半導体装置、電界効果トランジスタ、および、キャパシタの製造方法 |
Non-Patent Citations (5)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 006, no. 259 (E-149)17 Décembre 1982 & JP-A-57 155 775 ( HITACHI SEISAKUSHO KK ) 25 Septembre 1982 * |
| PATENT ABSTRACTS OF JAPAN vol. 011, no. 244 (E-530)8 Août 1987 & JP-A-62 054 960 ( NEC CORP ) 10 Mars 1987 * |
| PATENT ABSTRACTS OF JAPAN vol. 012, no. 447 (E-685)24 Novembre 1988 & JP-A-63 174 371 ( NEC CORP ) 18 Juillet 1988 * |
| PATENT ABSTRACTS OF JAPAN vol. 013, no. 213 (E-759)18 Mai 1989 & JP-A-01 025 571 ( MATSUSHITA ELECTRONICS CORP ) 27 Janvier 1989 * |
| PATENT ABSTRACTS OF JAPAN vol. 014, no. 175 (E-0914)6 Avril 1990 & JP-A-02 028 377 ( FUJITSU LTD ) 30 Janvier 1990 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9117195D0 (en) | 1991-09-25 |
| KR920005242A (ko) | 1992-03-28 |
| ITRM910621A1 (it) | 1993-02-19 |
| DE4114166A1 (de) | 1992-02-27 |
| GB2247349A (en) | 1992-02-26 |
| IT1250463B (it) | 1995-04-07 |
| ITRM910621A0 (it) | 1991-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1266409B1 (fr) | Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor | |
| US6008124A (en) | Semiconductor device having improved lamination-structure reliability for buried layers, silicide films and metal films, and a method for forming the same | |
| EP0017697B1 (fr) | Dispositif d'interconnexions de circuits intégrés semi-conducteurs et son procédé de fabrication | |
| US6190985B1 (en) | Practical way to remove heat from SOI devices | |
| EP0002165B1 (fr) | Procédé de fabrication d'une structure de conducteurs et application aux transistors à effet de champ | |
| FR2458902A1 (fr) | Procede pour fabriquer des circuits mos integres avec et sans transistors de memoire mnos selon la technologie des grilles en silicium | |
| TW497252B (en) | Process of manufacturing semiconductor device | |
| EP0296997B1 (fr) | Structure de transistors MOS de puissance | |
| FR2799304A1 (fr) | Structure de tranchee sensiblement remplie de matiere a haute conductivite | |
| EP0022388B1 (fr) | Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical | |
| JP2738333B2 (ja) | 半導体装置の製造方法 | |
| EP1153435A1 (fr) | Transistor mos a tension de seuil dynamique equipe d'un limiteur de courant, et procede de realisation d'un tel transistor | |
| FR2665980A1 (fr) | Procede de fabrication d'un transistor ayant une structure de semiconducteur a grille isolee. | |
| FR2724049A1 (fr) | Procede de formation d'une electrode de grille dans un composant a semiconducteur | |
| EP1483793B1 (fr) | Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode | |
| US5945719A (en) | Semiconductor device having metal silicide layer | |
| FR2728389A1 (fr) | Procede de fabrication d'un transistor bipolaire a hetero-jonctions | |
| FR2494483A1 (fr) | Procede de realisation d'une memoire semiconductrice dont chaque element comporte un condensateur et un transistor a effet de champ, et memoire ainsi realisee | |
| FR2566583A1 (fr) | Procede de fabrication d'au moins un transistor a effet de champ en couche mince, et transistor obtenu par ce procede | |
| EP1542289A1 (fr) | Structure MOS résistante aux radiations | |
| EP1258042A1 (fr) | Transistor mos pour circuits a haute densite d'integration | |
| TWI692804B (zh) | 半導體裝置及其製造方法 | |
| FR2481005A1 (fr) | Procede de fabrication de transistors a effet de champ a canal court | |
| JP2000183349A (ja) | シリコン製ｆｅｔの製造方法 | |
| FR2848726A1 (fr) | Transistor mis a grille auto-alignee et son procede de fabrication |