FR2728389A1 - Procede de fabrication d'un transistor bipolaire a hetero-jonctions - Google Patents
Procede de fabrication d'un transistor bipolaire a hetero-jonctions Download PDFInfo
- Publication number
- FR2728389A1 FR2728389A1 FR9415541A FR9415541A FR2728389A1 FR 2728389 A1 FR2728389 A1 FR 2728389A1 FR 9415541 A FR9415541 A FR 9415541A FR 9415541 A FR9415541 A FR 9415541A FR 2728389 A1 FR2728389 A1 FR 2728389A1
- Authority
- FR
- France
- Prior art keywords
- layer
- base
- oxide layer
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 32
- 239000010408 film Substances 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 27
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 142
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 22
- 229910008479 TiSi2 Inorganic materials 0.000 claims description 6
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 230000008569 process Effects 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 241000238876 Acari Species 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
Procédé de fabrication d'un transistor bipolaire à hétéro-jonctions comprenant les étapes consistant à injecter une impureté dans un substrat en silicium pour former une région de collecteur enfoui (21) conductrice; faire croître une couche épitaxiale de collecteur (22) sur la région de collecteur enfoui et former une couche d'oxyde de champ; injecter sélectivement une impureté dans la couche épitaxiale de collecteur pour former un puits de collecteur (24); former l'une après l'autre une couche de base (25) et une première couche d'oxyde par-dessus; former un motif sur la première couche d'oxyde pour définir une région de base extrinsèque; implanter ioniquement une impureté dans la région de base extrinsèque en utilisant une couche d'oxyde à motifs comme masque et éliminer la couche d'oxyde à motifs; déposer un film de siliciure métallique (26) par-dessus pour former un film mince d'électrode de base; former une couche d'oxyde de recouvrement d'environ 500 A| deg. d'épaisseur seulement sur le film mince d'électrode de base; former une couche d'oxyde isolant (27) par-dessus et éliminer séquentiellement et sélectivement la couche d'oxyde isolant, la couche d'oxyde de recouvrement, le film mince d'électrode de base et la couche de base en utilisant un masque photorésistant à motifs pour former un motif, la couche d'oxyde isolant étant prévue pour isoler électriquement la base et l'émetteur; former une couche d'oxyde de paroi latérale (28) sur les deux bords latéraux du motif; éliminer une partie de la couche d'oxyde isolant pour définir une région d'émetteur; for mer une couche de passivation (30) par-dessus et éliminer sélectivement la couche de passivation pour former des orifices de contact; et déposer dans les orifices de contact une couche de polysilicium dopée avec des ions d'impureté pour former des électrodes (31).
Description
PROCEDE DE FABRICATION DUN TRANSISTOR BIPOLAIRE
A HETERO-JONCTIONS
La présente invention concerne un procédé de fabrication d'un dispositif à semi-conduc-
teurs, et plus particulièrement un procédé de fabrication d'un transistor bipolaire à hétéro-jonc-
tions dans lequel une capacité parasite de base est totalement réduite en utilisant un siliciure mé-
tallique comme base.
Lorsqu'on augmente l'intégration d'un dispositif à semi-conducteurs ou qu'on réduit la
taille d'un dispositif à semi-conducteurs, la vitesse de fonctionnement d'un tel dispositif à semi-
conducteurs peut être augmentée, mais sa caractéristique de fonctionnement est limitée. Cela est dû au fait que des dopants injectés dans l'émetteur et la base du dispositif sont augmentés. Pour améliorer les caractéristiques de fonctionnement d'un dispositif à semi- conducteurs, plusieurs
types de transistors bipolaires à hétéro-jonctions ont été développés. L'un d'eux typique possè-
de une base en SiGe qui se substitue à une base en silicium, et présente la caractéristique de ré-
trécir la bande d'énergie interdite et le calibre en fonction de la teneur en Ge dans la base en SiGe. Un transistor bipolaire à hétéro- jonctions qui permet à une base en siliciure métallique tel
que TilSi2 de se substituer à une base en polysilicium, a récemment fait l'objet de recherches ac-
tives visant à réduire une capacité parasite de la région de base ou entre les régions d'émetteur et
de base, et donc d'améliorer ses performances.
Le procédé de fabrication du transistor bipolaire à hétéro-jonctions de l'art antérieur va être
décrit ci-dessous en se référant à la Figure 1.
Après avoir formé une région de collecteur 2 et un puits 4 de collecteur isolés électrique-
ment par une couche d'oxyde 3 sur un substrat 1 en silicium, une couche 5 de base en SiGe est d'abord formée sur la région de collecteur 2 par croissance épitaxiale sélective. Puis, après avoir déposé une couche isolante 7 au-dessus, on forme un motif sur la couche isolante pour définir une région d'émetteur Un émetteur 9 est alors formé sur la couche de base et une paroi
latérale 8 est formée des deux côtés de l'émetteur 9.
Ensuite, après avoir formé un film métallique mince uniquement sur une région inactive de la couche 5 de base, on procède à un recuit pour former un film mince 6 d'électrode de base
composé d'un siliciure métallique.
Enfin, après avoir mis à nu une portion du film mince 6 d'électrode de base, une électrode
11 de connexion est formée sur la portion mise à nu. En conséquence, la fabrication du transis-
tor bipolaire selon l'art antérieur est terminée.
Dans le transistor bipolaire de l'art antérieur, comme la couche 5 de base est composée d'un film de SiGe intrinsèque, le rendement d'injection de l'émetteur est amélioré. Comme le film mince 6 d'électrode de base est composé d'un film de siliciure métallique, une résistance parasite du film mince 6, c'est-à-dire une résistance parasite du siliciure métallique lui-même ou
une résistance de contact entre le siliciure métallique et l'électrode de connexion, peut être rédui-
te. Cependant, comme un siliciure métallique constituant le film mince 6 d'électrode de base
est formé par recuit de la couche 5 de base et d'un métal déposé audessus, il se pose le problè-
me qu'une perte de l'épaisseur de film de la couche 5 de base se produit. Ainsi, le siliciure mé-
tallique 6, qui est utilisé pour réduire une résistance parasite de la base, devient plus mince. nl est bien connu dans l'art que plus la couche de base devient mince, plus la résistance parasite de
la couche de base devient importante.
De plus, comme une région réagissant avec un métal pour former le siliciure métallique est la couche 5 de base ultra-mince d'environ 500 À d'épaisseur, l'épaisseur du siliciure métallique 6 est encore limitée. Du fait cette limitation, la résistance de surface du siliciure métallique 6 est 1 o augmentée, et la réduction de la résistance parasite dans la base est donc sévèrement limitée en
épaississant le film de siliciure métallique 6.
Un objectif de la présente invention est de fournir un procédé de fabrication d'un transistor
bipolaire à hétéro-jonctions dans lequel un film de siliciure métallique comme film mince d'élec-
trode de base est formé sans perte d'épaisseur du film mince d'électrode de base, de manière à
réduire une résistance parasite d'une base.
Un autre objectif de la présente invention est de fournir un procédé de fabrication d'un
transistor bipolaire à hétéro-jonctions dans lequel un changement d'épaisseur d'un film de sili-
ciure métallique est déterminé en fonction des propriétés du transistor bipolaire à hétéro-jonc-
dions lui-même, permettant ainsi d'en améliorer les caractéristiques de fonctionnement et d'en
simplifier la séquence de fabrication.
Selon l'aspect de la présente invention, le procédé de fabrication d'un transistor bipolaire à
hétéro-jonctions comprend les étapes consistant à injecter une impureté dans un substrat en sil-
cium pour former une région de collecteur enfoui conductrice; faire croître une couche épitaxia-
le de collecteur sur la région de collecteur enfoui et former une couche d'oxyde de champ; in-
jecter sélectivement une impureté dans la couche épitaxiale de collecteur pour former un puits de
collecteur; former l'une après l'autre une couche de base et une première couche d'oxyde au-
dessus; former un motif sur la première couche d'oxyde pour définir une région de base extrin-
sèque; implanter ioniquement une impureté dans la région de base extrinsèque en utilisant une couche d'oxyde à motifs comme masque et éliminer la couche d'oxyde à motifs; déposer un film de siliciure métallique au-dessus pour former un film mince d'électrode de base; former une couche d'oxyde de recouvrement d'environ 500 A d'épaisseur uniquement sur le film
mince d'électrode de base; former une couche d'oxyde isolant par-dessus et éliminer séquen-
tiellement et sélectivement la couche d'oxyde isolant, la couche d'oxyde de recouvrement, le
film mince d'électrode de base et la couche de base en utilisant un masque photorésistant à mo-
tifs pour former un motif, la couche d'oxyde isolant étant prévue pour isoler électriquement la base et l'émetteur; former une couche d'oxyde de paroi latérale sur les deux bords latéraux du
motif; éliminer une partie de la couche d'oxyde isolant pour définir une région d'émetteur; for-
mer une couche de passivation par-dessus et éliminer sélectivement la couche de passivation
pour former des orifices de contact; et déposer dans les orifices de contact une couche de poly-
silicium dopée avec des ions d'impureté pour former des électrodes.
Dans ce procédé, la couche de base est composée d'un film de SiGe monocristallin mono-
couche à haute concentration de 1018 cm'3 ou plus.
Dans ce procédé, la couche de base est composée de l'un parmi un film à double couche
SiGe/Si et un film à trois couches Si/SiGe/Si.
Dans ce procédé, la teneur en Ge dans la couche de base varie de façon linéaire entre le bas
et le haut de la couche de base.
Dans ce procédé, la teneur en Ge dans la couche de base est constante dans le domaine de
3 % ou moins.
Dans ce procédé, la teneur en Ge dans la couche de base varie de façon linéaire entre le bas
et le haut de la couche de base dans le domaine de 30 % à 0 %.
Dans ce procédé, la teneur en Ge dans la couche de base est constante entre le bas et une hauteur prédéterminée de la couche de base dans le domaine de 30 % ou moins, et varie de façon linéaire entre la hauteur prédéterminée et le haut de la couche de base dans le domaine de
% à0%.
Dans ce procédé, la teneur en Ge dans la couche de base varie de façon linéaire entre le bas et une hauteur prédéterminée de la couche de base dans le domaine de O % à 30 %, et varie entre
la hauteur prédéterminée et le haut de la couche de base dans le domaine de 30 % à O %.
Dans ce procédé, l'étape consistant à former la région de collecteur enfoui conductrice est
effectuée avec une énergie de 30 keV, et des doses de 6x1015 cm'2 ou plus.
Dans ce procédé, l'étape consistant à déposer le film de siliciure métallique est réalisée en
utilisant une cible composite de TiSi2.x à haute pression.
Dans ce procédé, le film de siliciure métallique est composé de TiSi2.x et a une épaisseur
comprise entre 500 À et 4000 À, x étant un entier de O à 9.
Dans ce procédé, la région d'émetteur est composée d'une couche de polysilicium conduc-
teur ayant environ 2000 A d'épaisseur.
Dans ce procédé, la région d'émetteur possède une couche inférieure formée par croissance
épitaxiale sélective et composée de silicium monocristallin dopé avec une concentration en im-
pureté de 1018 cm'3 ou moins, et une couche supérieure composée d'un polysilicium dopé avec
une concentration en impureté de 1020 cm'3 ou plus.
La présente invention pourra être mieux comprise et son objectif apparaîtra aux spécialistes en la matière en se référant aux dessins joints comme suit:
La Figure 1 est une vue en coupe montrant une construction typique d'un transistor bipo-
laire à hétéro-jonctions de l'art antérieur;
La Figure 2 est une vue en coupe montrant la construction du transistor bipolaire à hétéro-
jonctions qui est fabriqué selon le procédé de fabrication de la présente invention; et
Les Figures 3A à 3H sont des vues en coupe montrant les étapes de fabrication du transis-
tor bipolaire à hétéro-jonctions selon la présente invention.
Se référant à la Figure 2, le transistor bipolaire à hétéro-jonctions fabriqué selon le procédé de la présente invention possède une couche 21 de collecteur enfoui sur un substrat, une couche
épitaxiale 22 de collecteur formée sur la couche 21 de collecteur enfoui, un puits 24 de collec-
teur formé sur la couche 21 de collecteur enfoui et isolé électriquement de la couche épitaxiale 22 de collecteur par une couche 23 d'oxyde d'isolation du dispositif, une couche de base 25 formée au-dessus de la couche épitaxiale 22 de collecteur, une couche 26 de siliciure métallique
formée sur la couche de base 25, une couche 27 d'oxyde formée autour de la couche 26 de sili-
ciure métallique, pour injecter de manière sélective une impureté dans la couche de base 25, et une couche 29 d'émetteur formée sur la couche de base à travers une ouverture dans la couche
27 d'oxyde.
Dans le transistor bipolaire à hétéro-jonctions, comme le film de siliciure métallique 26 peut être formé sans recourir à un procédé de recuit, il est possible de simplifier sa séquence de o fabrication. Le film 26 de siliciure métallique peut également être formé de façon variable dans le domaine de 500 à 4000 A d'épaisseur, permettant ainsi de réduire une résistance parasite de
la base.
Dans ce qui suit, le procédé de fabrication d'un transistor bipolaire selon la présente inven-
tion va être décrit en détail en se référant aux Figures 3A à 3H. Des éléments de composant
ayant des fonctions similaires aux éléments de composant du transistor bipolaire à hétéro-jonc-
tions de la Figure 2 sont repérés par les mêmes numéros de référence.
Comme le montre la Figure 3A, une impureté à forte concentration est injectée dans un
substrat en silicium (non représenté) par implantation ionique pour former une région de collec-
teur enfoui conductrice 21. Puis, sur la région 21 de collecteur enfoui, une couche épitaxiale 22 de collecteur dopée avec une impureté par méthode in situ est formée par croissance, puis, après avoir défini des régions active et inactive, une couche 2 d'oxyde de champ est formée. De plus, une impureté ayant une forte concentration est implantée sélectivement pour former un puits 24
de collecteur. Une couche 25 de base en SiGe et une couche 13 d'oxyde sont formées séquen-
tiellement au-dessus, comme le montre la Figure 3A. Dans ce procédé de fabrication, la couche
25 de base en SiGe est formée par épitaxie, telle que par MBEE (épitaxie par faisceau moléculai-
re), UHD/CVD (dépôt chimique en phase vapeur sous vide ultra-poussé) ou similaire, et la couche 13 d'oxyde d'une épaisseur de 500 à 1000 A est formée par LPCVD (dépôt chimique en phase vapeur sous pression faible) ou par PECVD (dépôt chimique en phase vapeur amélioré
sous plasma).
Dans ce mode de réalisation, un film monocouche de SiGe est utilisé comme couche de base, un film double couche SiGe/Si ou un film à triple couche Si/SiGe/Si pouvant être utilisé
comme couche 25 de base conductrice en plus du film monocouche de SiGe.
Dans le cas o un film monocouche de SiGe est utilisé comme couche 25 de base, une im-
pureté ayant une concentration élevée de lx1018 cm'3 ou plus y est injectée.
De plus, dans le cas o un film double couche Si/SiGe est utilisé comme couche 25 de
base, une impureté ayant une concentration élevée de lx1018 cm'3 ou plus est injectée unique-
ment dans une portion supérieure en contact avec un émetteur La couche de base 25 peut égale-
ment être formée de telle manière que la teneur en Ge dans la couche 25 de base en SiGe soit
contrôlée de façon linéaire en fonction de la hauteur de la couche de base 25.
Par exemple, la base 25 en SiGe peut être formée de telle manière que la teneur en Ge soit constante dans le domaine de 30 % ou moins, ou la teneur en Ge peut varier de façon linéaire de % jusqu'à 0 % entre le bas et le haut de la base en SiGe. De plus, la base en SiGe peut être formée de telle manière que sa teneur en Ge soit constante entre le bas de la base et une hauteur
prédéterminée dans le domaine de 30 % ou moins et varie de façon linéaire entre la hauteur pré-
déterminée et le haut de la base dans le domaine de 30 % à 0 %, ou que sa teneur en Ge soit ac- crue de façon linéaire entre le bas de celle-ci et une hauteur prédéterminée dans le domaine de O % à 30 % et soit diminuée entre la hauteur prédéterminée et le haut de celle-ci dans le domaine de 30 % à 0 %. Ici, le terme "de façon linéaire" signifie que la teneur en Ge dans la base varie
de manière croissante ou décroissante.
Comme le montre la Figure 3B, un motif est formé sur la couche d'oxyde 13 pour définir une région de base extrinsèque, puis une implantation ionique est effectuée en utilisant la couche 13 d'oxyde à motifs comme masque, sous 30 keV et avec des doses de 6x1015 cm72
pour former la région de base extrinsèque. De plus, la couche 13 d'oxyde à motifs est éliminée.
Pendant l'implantation ionique, des ions d'impureté en concentration élevée sont injectés
uniquement dans la région de base extrinsèque de la couche de base 25.
Sur la Figure 3C, un film 26 de siliciure métallique est déposé par pulvérisation cathodique pour former un film mince d'électrode de base. La formation du film mince d'électrode de base
est réalisée en utilisant une source de composé d'alliage.
Par exemple, en utilisant une cible composite à haute pression de TiSi2. x (o x est un entier de 0 à 9), du TiSi2.x amorphe (o x est un entier de 0 à 9) 26 est déposé au-dessus. Comme le film mince 26 d'électrode de base est composé d'un film de siliciure métallique ayant une
conductivité élevée et ayant de 500 à 4000 A d'épaisseur, il permet de réduire une résistance pa-
rasite de la couche de base 25. De plus, sur le film mince 26 d'électrode de base, une couche 14
d'oxyde de recouvrement d'environ 500 A d'épaisseur est formée par LPCVD.
Comme le montre la Figure 3D, une couche 27 d'oxyde isolant de 2000 à 4000 À d'épais-
seur est déposée au-dessus, puis plusieurs couches, à savoir la couche 27 d'oxyde isolant, la couche 14 d'oxyde de recouvrement, le filmn mince 26 d'électrode de base et la couche de base
, sont éliminées séquentiellement en utilisant un masque photorésistant à motifs (non repré-
senté) pour former un motif. Puis, sur les deux bords latéraux du motif, une couche d'oxyde de paroi latérale 28 est formée. La couche 27 d'oxyde isolant est prévue pour isoler électriquement
l'émetteur et la base.
De plus, comme le montre la Figure 3E, une portion de la couche d'oxyde isolant 27 est
éliminée pour définir une région d'émetteur. Sur la couche de base 25, une couche de polysili-
cium dopé avec des ions As est déposée par LPCVD à une température d'environ 650 C, puis un motif y est apposé pour former une couche d'émetteur 29, comme le montre la Figure 3F. La
couche d'émetteur 29 a environ 2000 À d'épaisseur.
La couche d'émetteur 29, comme le montre la Figure 3F- 1, possède une couche inférieure 29a formée par croissance épitaxiale sélective et composée de silicium monocristallin dopé avec une concentration en impuretés de 1018 cm-3 ou moins et une couche supérieure 29b composée
d'un polysilicium dopée avec une concentration en impuretés de 1020 cmn3 ou plus.
Se référant aux Figures 3G et 3H, après avoir formé une couche 30 de passivation au-des-
sus, des orifices de contact sont formés par élimination sélective de la couche 30 de passivation.
Puis des électrodes 31 sont formées à travers les orifices de contact, et ainsi la fabrication du
transistor bipolaire à hétéro-jonctions est terminée.
Comme décrit précédemment, dans la fabrication d'un transistor bipolaire à hétéro-jonc- tions selon la présente invention, du fait qu'un film de siliciure métallique servant de film mince
d'électrode de base peut être formé sans recourir à un procédé de recuit, il est possible de sim-
plifier sa séquence de fabrication et, donc, d'augmenter le rendement de fabrication.
De plus, comme l'épaisseur du film de siliciure métallique peut être variée dans le domaine
de 500 à 4000 À, il est possible de réduire une résistance parasite d'une base.
De plus, dans le cas o un transistor bipolaire à hétéro-jonctions fabriqué selon la présente
invention est incorporé à un dispositif haute fréquence, il est possible d'améliorer les caractéris-
tiques de fonctionnement de celui-ci.
Il va de soi que diverses autres modifications apparaîtront et pourront facilement être ap-
portées par les hommes de l'art sans s'écarter du cadre ni de l'esprit de la présente invention.
En conséquence, le cadre des revendications ci-après ne doit pas être considéré comme se limi-
tant à la description exposée ci-dessus, mais les revendications doivent plutôt être considérées
comme englobant toutes les caractéristiques de nouveauté brevetable qui résident dans la pré-
sente invention, y compris toutes les caractéristiques qui seraient traitées comme équivalentes
par les hommes de l'art, à qui s'adresse cette invention.
Claims (13)
1. Procédé de fabrication d'un transistor bipolaire à hétéro-jonctions, comprenant les étapes consistant à:
injecter une impureté dans un substrat en silicium pour former une région de collecteur en-
foui conductrice; faire croître une couche épitaxiale de collecteur sur la région de collecteur enfoui et former une couche d'oxyde de champ; injecter sélectivement une impureté dans la couche épitaxiale de collecteur pour former un puits de collecteur; former l'une après l'autre une couche de base et une première couche d'oxyde au- dessus;
former un motif sur la première couche d'oxyde pour définir une région de base extrin-
sèque; implanter ioniquement une impureté dans la région de base extrinsèque en utilisant une couche d'oxyde à motifs comme masque et éliminer la couche d'oxyde à motifs; déposer un film de siliciure métallique au-dessus pour former un film mince d'électrode de base; former une couche d'oxyde de recouvrement d'environ 500 À d'épaisseur uniquement sur le film mince d'électrode de base; former une couche d'oxyde isolant au-dessus et éliminer séquentiellement et selectivement la couche d'oxyde isolant, la couche d'oxyde de recouvrement, le film mince d'électrode de base et la couche de base en utilisant un masque photorésistant à motifs pour former un motif, la couche d'oxyde isolant étant prévue pour isoler électriquement la base et l'émetteur; former une couche d'oxyde de paroi latérale sur les deux bords latéraux du motif; éliminer une partie de la couche d'oxyde isolant pour définir une région d'émetteur;
2 5 former une couche de passivation au-dessus et éliminer sélectivement la couche de passiva-
tion pour former des orifices de contact; et
déposer dans les orifices de contact une couche de polysilicium dopée avec des ions d'im-
pureté pour former des électrodes.
2. Procédé selon la Revendication 1, dans lequel la couche de base est composte d'un film
de SiGe monocristallin monocouche à haute concentration de 1018 cm-3 ou plus.
3. Procédé selon la Revendication 1, dans lequel la couche de base est composée de l'un
parmi un film à double couche SiGe/Si et un film à trois couches Si/SiGe/Si.
4. Procédé selon la Revendication 1, dans lequel la teneur en Ge dans la couche de base
varie de façon linéaire entre le bas et le haut de la couche de base.
5. Procédé selon la Revendication 4, dans lequel la teneur en Ge dans la couche de base
est constante dans le domaine de 3 % ou moins.
6. Procédé selon la Revendication 4, dans lequel la teneur en Ge dans la couche de base varie de façon linéaire entre le bas et le haut de la couche de base dans le domaine de 30 % à 0%.
7. Procédé selon la Revendication 4; dans lequel la teneur en Ge dans la couche de base est constante entre le bas et une hauteur prédéterminée de la couche de base dans le domaine de % ou moins, et varie de façon linéaire entre la hauteur prédéterminée et le haut de la couche
de base dans le domaine de 30 % à 0 %.
8. Procédé selon la Revendication 4, dans lequel la teneur en Ge dans la couche de base varie de façon linéaire entre le bas et une hauteur prédéterminée de la couche de base dans le do- maine de 0 % à 30 %, et varie entre la hauteur prédéterminée et le haut de la couche de base
dans le domaine de 30 % à 0 %.
9. Procédé selon la Revendication 1, dans lequel l'étape consistant à former la région de collecteur enfoui conductrice est effectuée avec une énergie de 30 keV, et avec des doses de
6x1015 cm-2 ou plus.
10. Procédé selon la Revendication 1, dans lequel l'étape consistant à déposer le film de
siliciure métallique est réalisée en utilisant une cible composite de TiSi2.x à haute pression.
11. Procédé selon la Revendication 10, dans lequel le film de siliciure métallique est com-
posé de TiSi2.x et a une épaisseur comprise entre 500 et 4000 À, x étant un entier de 0 à 9.
12. Procédé selon la Revendication 1, dans lequel la région d'émetteur est composée
d'une couche de polysilicium conducteur ayant environ 2000 d'épaisseur.
13. Procédé selon la Revendication 1, dans lequel la région d'émetteur a une couche infé-
rieure formée par croissance épitaxiale sélective et composée de silicium monocristallin dopé avec une concentration en impureté de 1018 cm-3 ou moins, et une couche supérieure composée
d'un polysilicium dopé avec une concentration en impureté de 1020 cm'3 ou plus.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/358,533 US5459084A (en) | 1994-12-19 | 1994-12-19 | Method for fabricating hetero-junction bipolar transistor having reduced base parasitic resistance |
| FR9415541A FR2728389A1 (fr) | 1994-12-19 | 1994-12-19 | Procede de fabrication d'un transistor bipolaire a hetero-jonctions |
| DE4445346A DE4445346C2 (de) | 1994-12-19 | 1994-12-19 | Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors |
| GB9425590A GB2296375B (en) | 1994-12-19 | 1994-12-19 | Fabricating hetero-junction bipolar transistors |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/358,533 US5459084A (en) | 1994-12-19 | 1994-12-19 | Method for fabricating hetero-junction bipolar transistor having reduced base parasitic resistance |
| FR9415541A FR2728389A1 (fr) | 1994-12-19 | 1994-12-19 | Procede de fabrication d'un transistor bipolaire a hetero-jonctions |
| DE4445346A DE4445346C2 (de) | 1994-12-19 | 1994-12-19 | Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors |
| GB9425590A GB2296375B (en) | 1994-12-19 | 1994-12-19 | Fabricating hetero-junction bipolar transistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2728389A1 true FR2728389A1 (fr) | 1996-06-21 |
| FR2728389B1 FR2728389B1 (fr) | 1997-02-07 |
Family
ID=27436116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9415541A Granted FR2728389A1 (fr) | 1994-12-19 | 1994-12-19 | Procede de fabrication d'un transistor bipolaire a hetero-jonctions |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5459084A (fr) |
| DE (1) | DE4445346C2 (fr) |
| FR (1) | FR2728389A1 (fr) |
| GB (1) | GB2296375B (fr) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100275544B1 (ko) * | 1995-12-20 | 2001-01-15 | 이계철 | 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법 |
| US6559020B1 (en) * | 1999-10-20 | 2003-05-06 | Applied Micro Circuits Corporation | Bipolar device with silicon germanium (SiGe) base region |
| JP2002359247A (ja) * | 2000-07-10 | 2002-12-13 | Canon Inc | 半導体部材、半導体装置およびそれらの製造方法 |
| DE10104776A1 (de) * | 2001-02-02 | 2002-08-22 | Infineon Technologies Ag | Bipolartransistor und Verfahren zu dessen Herstellung |
| US6927476B2 (en) | 2001-09-25 | 2005-08-09 | Internal Business Machines Corporation | Bipolar device having shallow junction raised extrinsic base and method for making the same |
| US6911716B2 (en) * | 2002-09-09 | 2005-06-28 | Lucent Technologies, Inc. | Bipolar transistors with vertical structures |
| KR100486265B1 (ko) * | 2002-09-19 | 2005-05-03 | 삼성전자주식회사 | 바이폴라 트랜지스터 및 그 제조 방법 |
| US7541624B2 (en) * | 2003-07-21 | 2009-06-02 | Alcatel-Lucent Usa Inc. | Flat profile structures for bipolar transistors |
| DE102004053393B4 (de) * | 2004-11-05 | 2007-01-11 | Atmel Germany Gmbh | Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur |
| DE102004053394B4 (de) * | 2004-11-05 | 2010-08-19 | Atmel Automotive Gmbh | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung |
| US10580714B2 (en) | 2017-11-01 | 2020-03-03 | Electronics And Telecommunications Research Institute | Nano flake defect passivation method and electronic device manufactured using the same |
| US20230395692A1 (en) * | 2022-06-07 | 2023-12-07 | Nxp Usa, Inc. | Base silicide on monocrystalline base structures |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0532355A2 (fr) * | 1991-09-12 | 1993-03-17 | Nec Corporation | Procédé de fabrication d'un transistor bipolaire à capacité collecteur/base réduite |
| US5266504A (en) * | 1992-03-26 | 1993-11-30 | International Business Machines Corporation | Low temperature emitter process for high performance bipolar devices |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0231425A (ja) * | 1988-07-21 | 1990-02-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5198689A (en) * | 1988-11-30 | 1993-03-30 | Fujitsu Limited | Heterojunction bipolar transistor |
| JPH02150033A (ja) * | 1988-11-30 | 1990-06-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US5061646A (en) * | 1990-06-29 | 1991-10-29 | Motorola, Inc. | Method for forming a self-aligned bipolar transistor |
| JP3130545B2 (ja) * | 1991-03-06 | 2001-01-31 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| US5279976A (en) * | 1991-05-03 | 1994-01-18 | Motorola, Inc. | Method for fabricating a semiconductor device having a shallow doped region |
| US5234846A (en) * | 1992-04-30 | 1993-08-10 | International Business Machines Corporation | Method of making bipolar transistor with reduced topography |
| JP2740087B2 (ja) * | 1992-08-15 | 1998-04-15 | 株式会社東芝 | 半導体集積回路装置の製造方法 |
| GB2273201B (en) * | 1992-09-18 | 1996-07-10 | Texas Instruments Ltd | High reliablity contact scheme |
-
1994
- 1994-12-19 US US08/358,533 patent/US5459084A/en not_active Expired - Lifetime
- 1994-12-19 GB GB9425590A patent/GB2296375B/en not_active Expired - Fee Related
- 1994-12-19 DE DE4445346A patent/DE4445346C2/de not_active Expired - Fee Related
- 1994-12-19 FR FR9415541A patent/FR2728389A1/fr active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0532355A2 (fr) * | 1991-09-12 | 1993-03-17 | Nec Corporation | Procédé de fabrication d'un transistor bipolaire à capacité collecteur/base réduite |
| US5266504A (en) * | 1992-03-26 | 1993-11-30 | International Business Machines Corporation | Low temperature emitter process for high performance bipolar devices |
Non-Patent Citations (1)
| Title |
|---|
| BURGHARTZ J N ET AL: "APCVD-grown self-aligned SiGe-base HBTs", PROCEEDINGS OF THE 1993 BIPOLAR/BICOMS CIRCUITS AND TECHNOLOGY MEETING (CAT. NO.93CH3315-9), PROCEEDINGS OF IEEE BIPOLAR/BICMOS CIRCUITS AND TECHNOLOGY MEETING, MINNEAPOLIS, MN, USA, 4-5 OCT. 1993, ISBN 0-7803-1316-X, 1993, NEW YORK, NY, USA, IEEE, USA, pages 55 - 62, XP000482242 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9425590D0 (en) | 1995-02-15 |
| FR2728389B1 (fr) | 1997-02-07 |
| GB2296375B (en) | 1998-06-24 |
| US5459084A (en) | 1995-10-17 |
| GB2296375A (en) | 1996-06-26 |
| DE4445346C2 (de) | 2001-08-23 |
| DE4445346A1 (de) | 1996-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0017697B1 (fr) | Dispositif d'interconnexions de circuits intégrés semi-conducteurs et son procédé de fabrication | |
| EP0005721B1 (fr) | Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal | |
| KR101054057B1 (ko) | 니켈 게르마노실리사이드 게이트를 구비한 ｍｏｓｆｅｔ과 그 형성 방법 | |
| JP2738333B2 (ja) | 半導体装置の製造方法 | |
| FR2530867A1 (fr) | Dispositifs mos a barriere de schottky et leur procede de fabrication | |
| FR2728388A1 (fr) | Procede de fabrication d'un transistor bipolaire | |
| US20040206980A1 (en) | Schottky barrier transistor and method of manufacturing the same | |
| FR2682534A1 (fr) | Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif. | |
| KR20020039319A (ko) | 반도체장치 및 그 제조방법 | |
| FR3047838A1 (fr) | Transistor bipolaire et son procede de fabrication | |
| FR2728389A1 (fr) | Procede de fabrication d'un transistor bipolaire a hetero-jonctions | |
| FR2728387A1 (fr) | Procede de fabrication d'un transistor bipolaire | |
| US5897359A (en) | Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor | |
| EP0322960B1 (fr) | Procédé de réalisation d'un dispositif semi-conducteur incluant au moins un transistor bipolaire à hétérojonction | |
| FR2819342A1 (fr) | Transistor bipolaire a heterojonction, a auto-alignement, et son procede de realisation | |
| FR2696873A1 (fr) | Transistor à effet de champ et procédé pour sa fabrication. | |
| US6706583B1 (en) | High speed low noise transistor | |
| JPH09502053A (ja) | バイポーラトランジスタ・プロセス | |
| FR2728391A1 (fr) | Procede de fabrication d'un substrat soi et d'un transistor bipolaire l'utilisant | |
| US6855612B2 (en) | Method for fabricating a bipolar transistor | |
| FR2665980A1 (fr) | Procede de fabrication d'un transistor ayant une structure de semiconducteur a grille isolee. | |
| WO1999012188A3 (fr) | Procede de fabrication d'un dispositif a semi-conducteur avec jonction de schottky | |
| EP0522938A1 (fr) | Procédé de fabrication d'un transistor à effet de champ vertical, et transistor obtenu par ce procédé | |
| FR2481005A1 (fr) | Procede de fabrication de transistors a effet de champ a canal court | |
| US7132700B1 (en) | SiGe layer having small poly grains |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20130830 |