DE4445346A1 - Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors - Google Patents
Verfahren zur Herstellung eines Heteroübergang-BipolartransistorsInfo
- Publication number
- DE4445346A1 DE4445346A1 DE4445346A DE4445346A DE4445346A1 DE 4445346 A1 DE4445346 A1 DE 4445346A1 DE 4445346 A DE4445346 A DE 4445346A DE 4445346 A DE4445346 A DE 4445346A DE 4445346 A1 DE4445346 A1 DE 4445346A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- base
- base layer
- oxide layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000010410 layer Substances 0.000 claims description 138
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 31
- 239000010408 film Substances 0.000 claims description 30
- 229910021332 silicide Inorganic materials 0.000 claims description 28
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910008484 TiSi Inorganic materials 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 244000045947 parasite Species 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
Description
Die Erfindung betrifft die Herstellung einer Halbleitervorrichtung, insbesondere ein
Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors, bei dem eine
Basisparasitärkapazität durch Verwendung eines Metallsilizids als Basis völlig
verhindert wird.
Da die Integration von Halbleitervorrichtungen immer stärker voranschreitet und
eine Halbleitervorrichtung größenmäßig weiter verkleinert wird, kann die Betriebs
geschwindigkeit einer derartigen Halbleitervorrichtung verbessert werden, jedoch
ist deren Betriebscharakteristik eingeschränkt. Der Grund liegt darin, daß die in
den Emitter und die Basis der Vorrichtung injizierten Dotierstoffe erhöht werden.
Um die Betriebscharakteristika einer Halbleitervorrichtung zu verbessern, wurden
verschiedene Arten von Heteroübergang-Bipolartransistoren entwickelt. Einer
davon weist statt einer Siliziumbasis typischerweise eine SiGe-Basis auf und hat
die Eigenschaft einer kleiner werdenden Energiebandlücke und einer vom Ge-
Gehalt der SiGe-Basis abhängigen Abstufung.
In jüngster Zeit wird ein Heteroübergang-Bipolartransistor, bei dem statt einer
Polysiliziumbasis eine Metallsilizidbasis aus beispielsweise TiSi₂ eingesetzt
werden kann, stark untersucht, um eine Parasitärkapazität eines Basisbereichs
oder zwischen Emitter- und Basisbereichen zu verkleinern und somit dessen Lei
stungsfähigkeit zu verbessern.
Zum besseren Verständnis des Ausgangspunkts der Erfindung wird bereits an
dieser Stelle auf die Zeichnungen Bezug genommen. Das Herstellungsverfahren
des Heteroübergang-Bipolartransistors nach dem Stand der Technik wird nach
stehend unter Bezug auf Fig. 1 beschrieben.
Zuerst wird nach der Bildung eines Kollektorbereichs 2 und eines durch eine
Oxidschicht 3 elektrisch isolierten Kollektorsenkers 4 auf einem Siliziumsubstrat 1
eine SiGe-Basisschicht 5 auf dem Kollektorbereich 2 durch ein selektives
epitaktisches Aufwachsen gebildet. Danach wird nach der Abscheidung einer Iso
lierungsschicht 7 darauf die Isolierungsschicht 7 gemustert, um einen Emitterbe
reich abzugrenzen. Dann wird ein Emitter 9 auf der Basisschicht gebildet, und eine
Seitenwand 8 wird auf beiden Rändern des Emitters 9 gebildet.
Nach dem Beschichten mit einem Metalldünnfilm nur auf einen inaktiven Bereich
der Basisschicht 5 wird daraufhin geglüht, um einen Basiselektroden-Dünnfilm 6 zu
bilden, der aus einem Metallsilizid zusammengesetzt ist.
Schließlich wird nach dem Freilegen eines Abschnitts des Basiselektroden-Dünn
films 6 eine Verbindungselektrode 11 auf dem freigelegten Abschnitt gebildet. Im
Ergebnis ist dann die Herstellung des Heteroübergang-Bipolartransistors nach
dem Stand der Technik abgeschlossen.
Da bei einem Bipolartransistor nach dem Stand der Technik die Basisschicht 5 aus
einem Eigenleitungs-SiGe-Film zusammengesetzt ist, ist die Emitter-Injektions
effizienz verbessert. Da der Basiselektroden-Dünnfilm 6 aus einem Metallsilizid
film zusammengesetzt ist, kann ein Parasitärwiderstand des Dünnfilms 6, d. h. ein
Parasitärwiderstand des Metallsilizids selbst oder ein Kontaktwiderstand zwischen
dem Metallsilizid und der Verbindungselektrode, verkleinert werden.
Da jedoch ein Metallsilizid, das den Basiselektroden-Dünnfilm 6 bildet, durch
Glühen der Basisschicht 5 und eines darauf abgeschiedenen Metalls gebildet wird,
tritt das Problem auf, daß ein Verlust an Filmdicke der Basisschicht 5 zu verzeich
nen ist. Somit wird das Metallsilizid 6, das verwendet wird, um einen Parasitärwi
derstand der Basis zu verkleinern, dünner. Im Stand der Technik ist wohl bekannt,
daß der Parasitärwiderstand der Basisschicht umso größer wird, je dünner die Ba
sisschicht wird.
Da außerdem ein Bereich, der mit einem Metall reagiert, um das Metallsilizid zu
bilden, die ultradünne Basisschicht 5 mit circa 50 nm bzw. 500 Å Dicke ist, ist die
Dicke des Metallsilizids 6 weiter begrenzt. Aufgrund dieser Begrenzung ist der
Oberflächenwiderstand des Metallsilizids 6 vergrößert, und deshalb ist die Ver
kleinerung des Parasitärwiderstands in der Basis durch die Dicke des Metall
silizidfilms 6 stark eingeschränkt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines
Heteroübergang-Bipolartransistors zu schaffen, bei dem ein Metallsilizidfilm als
Basiselektroden-Dünnfilm ohne Dickenverlust des Basiselektrodendünnfilms ge
bildet wird, um einen Parasitärwiderstand einer Basis zu verkleinern.
Es ist eine weitere Aufgabe der Erfindung, ein Verfahren zur Herstellung eines
Heteroübergang-Bipolartransistors zu schaffen, bei dem die Dickenänderung eines
Metallsilizidfilms in Abhängigkeit von den Eigenschaften eines Bipolartransistors
selbst bestimmt wird, wodurch seine Betriebscharakteristika verbessert und sein
Herstellungsablauf vereinfacht werden können.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren zur Herstellung eines
Heteroübergang-Bipolartransistors gelöst, das folgende Schritte umfaßt: Injizieren
von Fremdatomen in ein Siziliziumsubstrat, um einen leitenden vergrabenen
Kollektorbereich zu bilden; Aufwachsen einer epitaktischen Kollektorschicht auf
den vergrabenen Kollektorbereich und Bilden einer Feldoxidschicht; elektives
Injizieren von Fremdatomen in die epitaktische Kollektorschicht, um einen
Kollektorsenker zu bilden; aufeinanderfolgendes Bilden einer Basisschicht und
einer ersten Oxidschicht darauf; Mustern der ersten Oxidschicht, um einen
Störleitungsbasisbereich abzugrenzen; Ionen-Implantieren von Fremdatomen in
den Störleitungsbasisbereich unter Verwendung einer gemusterten Oxidschicht als
Maske und Entfernen der gemusterten Oxidschicht; Abscheiden eines
Metallsilizidfilms, um einen Basiselektroden-Dünnfilm zu bilden; Bilden einer
Oxidabdeckschicht mit ca. 50 nm Dicke nur auf dem Basiselektroden-Dünnfilm;
Bilden einer isolierenden Oxidschicht darauf und aufeinanderfolgendes und
selektives Entfernen der isolierenden Oxidschicht, der Oxidabdeckschicht, des
Basiselektroden-Dünnfilms und der Basisschicht unter Verwendung einer
gemusterten Fotomaske, um ein Muster zu bilden, wobei die isolierende
Oxidschicht vorgesehen ist, um Basis und Emitter elektrisch zu isolieren; Bilden
einer Seitenwandoxidschicht auf beiden Rändern des Musters; Entfernen eines
Abschnitts der isolierenden Oxidschicht, um einen Emitterbereich abzugrenzen;
Bilden einer Passivierungsschicht darauf und selektives Entfernen der
Passivierungsschicht, um Kontaktlöcher zu bilden; und Abscheiden einer mit
Fremdionen dotierten Polysiliziumschicht in den Kontaktlöchern, um Elektroden zu
bilden.
Eine Ausführungsform ist dadurch gekennzeichnet, daß die Basisschicht aus
einem Einschicht-Einkristall-SiGe-Film zusammengesetzt ist, der mit einer hohen
Konzentration von 10¹⁸ cm-3 oder mehr dotiert ist.
Eine weitere Ausführungsform ist dadurch gekennzeichnet, daß die Basisschicht
aus einem Doppelschicht-SiGe/Si-Film oder einem Dreischicht-Si/SiGe/Si-Film
zusammengesetzt ist.
Eine weitere Ausführungsform ist dadurch gekennzeichnet, daß der Ge-Gehalt der
Basisschicht zwischen der Unterseite und der Oberseite der Basisschicht linear
geändert wird.
Eine weitere Ausführungsform ist dadurch gekennzeichnet, daß der Ge-Gehalt der
Basisschicht im Bereich von 3% oder weniger konstant gehalten wird.
Eine weitere Ausführungsform ist dadurch gekennzeichnet, daß der Ge-Gehalt der
Basisschicht zwischen der Unterseite und der Oberseite der Basisschicht im
Bereich von 30% bis 0% linear geändert wird.
Eine weitere Ausführungsform ist dadurch gekennzeichnet, daß der Ge-Gehalt der
Basisschicht zwischen der Unterseite und einer vorbestimmten Höhe der
Basisschicht in dem Bereich von 30% oder weniger konstant ist und zwischen der
vorbestimmten Höhe und der Oberseite der Basis in dem Bereich von 30% bis 0%
linear geändert wird.
Eine weitere Ausführungsform ist dadurch gekennzeichnet, daß der Ge-Gehalt der
Basisschicht zwischen der Unterseite und einer vorbestimmten Höhe der
Basisschicht im Bereich von 0% bis 30% linear geändert wird und zwischen der
festgelegten Höhe und der Oberseite der Basisschicht im Bereich von 30% bis 0%
geändert wird.
Eine weitere Ausführungsform ist dadurch gekennzeichnet, daß der Schritt des
Bildens des leitenden, vergrabenen Kollektorbereichs bei einer Energie von 30
keV und einer Rate von 6× 10¹⁵ cm-2 oder mehr durchgeführt wird.
Eine weitere Ausführungsform ist dadurch gekennzeichnet, daß der Schritt des
Abscheidens des Metallsilizidfilms unter Verwendung eines warmgepreßten
Verbundtargets aus TiSi2,x durchgeführt wird.
Eine weitere Ausführungsform ist dadurch gekennzeichnet, daß der
Metallsilizidfilm aus TiSi2,x zusammengesetzt ist und eine Dicke von 50 bis 400 nm
aufweist, wobei x eine ganze Zahl von 0 bis 9 ist.
Eine weitere Ausführungsform ist dadurch gekennzeichnet, daß der Emitterbereich
aus einer leitenden Polysiliziumschicht mit ca. 200 nm Dicke zusammengesetzt ist.
Eine weitere Ausführungsform ist dadurch gekennzeichnet, daß der Emitterbereich
eine untere Schicht, die durch selektives epitaktisches Aufwachsen gebildet ist und
aus einem mit einer Fremdatomkonzentration von 10¹⁸ cm-3 oder weniger dotierten
Siliziumeinkristall zusammengesetzt ist, und eine obere Schicht (29b) aufweist, die
Fremdatomkonzentration von 10²⁰ cm-3 oder mehr dotierten
aus einem mit einer
Polysilizium zusammengesetzt ist.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden
Beschreibung der bevorzugten Ausführungsformen und aus der Zeichnung, auf die
Bezug genommen wird. Es zeigen:
Fig. 1 eine Querschnittsansicht, die einen typischen Aufbau eines Heteroüber
gang-Bipolartransistors nach dem Stand der Technik zeigt;
Fig. 2 eine Querschnittsansicht, die den Aufbau des Heteroübergang-Bipolar
transistors zeigt, der durch das erfindungsgemäße Herstellungsverfahren
hergestellt ist; und
Fig. 3A bis 3H Querschnittsansichten, die die Schritte eines erfindungsgemäßen
Herstellungsverfahrens des Heteroübergang-Bipolartransistors zeigen.
Der durch das erfindungsgemäße Verfahren hergestellte Heteroübergang-Bipolar
transistor weist gemäß Fig. 2 eine vergrabene Kollektorschicht 21 auf einem
Substrat, eine auf der vergrabenen Kollektorschicht 21 gebildete epitaktische
Kollektorschicht 22, einen auf der vergrabenen Kollektorschicht 21 gebildeten und
von der epitaktischen Kollektorschicht 22 durch eine vorrichtungsisolierende Oxid
schicht 23 elektrisch isolierten Kollektorsenker 24, eine über der epitaktischen
Kollektorschicht 22 gebildete Basisschicht 25, eine auf der Basisschicht 25 gebil
dete Metallsilizidschicht 26, eine um die Metallsilizidschicht 26 herum gebildete
Oxidschicht 27 zu selektiven Injizieren von Fremdatomen in die Basisschicht 25
und eine Emitterschicht 29 auf, die auf der Basisschicht durch eine Öffnung in der
Oxidschicht 27 gebildet ist.
Da der Metallsilizidfilm 26 ohne Durchführen eines Glühverfahren gebildet werden
kann, ist es möglich, den Herstellungsablauf des Heteroübergang-Bipolartransi
stors zu vereinfachen. Der Metallsilizidfilm 26 kann auch im Bereich von 50 bis 400
nm bzw. 500 bis 4000 Å Dicke variabel gebildet werden, wodurch es möglich ist,
einen Parasitärwiderstand einer Basis zu verkleinern.
Nachstehend ist das erfindungsgemäße Herstellungsverfahren eines Bipolartransi
stors ausführlich unter Bezug auf die Fig. 3A bis 3H beschrieben. Komponen
tenelemente mit ähnlichen Funktionen wie diejenigen der Komponentenelemente
des in Fig. 2 gezeigten Heteroübergang-Bipolartransistors sind mit den gleichen
Bezugszeichen versehen.
Wie in Fig. 3A gezeigt ist, werden Fremdatome mit hoher Konzentration in ein
Siliziumsubstrat (nicht gezeigt) durch Ionenimplantation injiziert, um einen
leitenden vergrabenen Kollektorbereich 21 zu bilden. Danach wird auf dem ver
grabenen Kollektorbereich 21 eine epitaktische Kollektorschicht 22 aufgewachsen
die mit Fremdatomen in situ dotiert ist, worauf nach dem Abgrenzen aktiver und
inaktiver Bereiche eine Feldoxidschicht 23 gebildet wird. Außerdem werden
Fremdatome mit hoher Konzentration selektiv implantiert, um einen Kollek
torsenker 24 zu bilden. Eine SiGe-Basisschicht 25 und eine Oxidschicht 13 werden
aufeinanderfolgend darauf gebildet, wie in Fig. 3A gezeigt ist. Bei diesem
Bildungsverfahren wird die SiGe-Basisschicht 25 durch ein Epitaxieverfahren
gebildet, wie beispielsweise MBE (Molekularstrahlepitaxie), UHV/CVD (Ultrahoch
vakuum/chemical vapor deposition) oder dergleichen, und die Oxidschicht 13 mit
einer Dicke von 50 bis 100 nm bzw. 500 bis 1000 A wird durch LPCVD (Nieder
druck/chemical vapor deposition) oder PECVD (plasmaverbesserte chemical vapor
deposition) gebildet.
In dieser Ausführungsform wird ein Einschicht-SiGe-Film als Basisschicht ver
wendet, und ein Doppelschicht-SiGe/Si-Film oder ein Dreischicht-Si/SiGe/Si-Film
kann außer dem Einschicht-SiGe-Film als leitende Basisschicht 25 verwendet
werden.
In dem Fall, daß ein Einschicht-SiGe-Film als Basisschicht 25 verwendet wird,
werden Fremdionen mit hoher Konzentration von 1 × 10¹⁸ cm-3 oder mehr dort
hinein injiziert.
Auch in dem Fall, daß ein Doppelschicht-Si/SiGe-Film als Basisschicht 25 ver
wendet wird, werden Fremdatome mit hoher Konzentration von 1 × 10¹⁸ cm-3 oder
mehr nur in einen oberen Abschnitt injiziert, der in Kontakt mit einem Emitter steht.
Die Basisschicht 25 kann auch in derartiger Weise gebildet werden, daß der Ge-
Gehalt der SiGe-Basisschicht 25 in Abhängigkeit von der Höhe der Basisschicht
25 linear gesteuert wird.
Die SiGe-Basis 25 kann beispielsweise derart gebildet werden, daß der Ge-Gehalt
im Bereich von 30% oder weniger konstant ist, oder daß der Ge-Gehalt zwischen
der Unterseite und der Oberseite der SiGe-Basis linear von 30% bis zu 0% ge
ändert werden kann. Die SiGe-Basis kann auch derart gebildet werden, daß deren
Ge-Gehalt zwischen der Unterseite der Basis und einervorbestimmten Höhe in
dem Bereich von 30% oder weniger konstant ist und zwischen der vorbestimmten
Höhe und der Oberseite der Basis in dem Bereich von 30% bis 0% linear geändert
wird, oder deren Ge-Gehalt wird zwischen deren Unterseite und einer vorbestimm
ten Höhe in dem Bereich von 0% bis 30% linear zunehmend geändert und zwi
schen der vorbestimmten Höhe und deren Oberseite in dem Bereich von 30% bis
0% abnehmend geändert. Der Ausdruck "linear" bedeutet hier, daß der Ge-Gehalt
der Basis zunehmend oder abnehmend geändert wird.
Wie in Fig. 3B gezeigt ist, wird die Oxidschicht 13 gemustert, um einen störlei
tenden Basisbereich abzugrenzen, worauf eine Ionenimplantation unter Verwen
dung der gemusterten Oxidschicht 13 als Maske bei 30 keV und einer Rate von 6 ×
1015 cm-2 durchgeführt wird, um den störleitenden Basisbereich zu bilden. Auch die
gemusterte Oxidschicht 13 wird entfernt. Während der Ionenimplantation werden
Fremdionen mit hoher Konzentration nur in den störleitenden Basisbereich der
Basisschicht 25 injiziert.
Ein Metallsilizidfilm 26 wird gemäß Fig. 3G durch Sputtern abgeschieden, um einen
Basiselektroden-Dünnfilm zu bilden. Die Bildung des Basiselektroden-Dünnfilms
wird durch Verwendung einer Quelle einer Legierungszusammensetzung ausge
führt.
Beispielsweise wird bei Verwendung eines warmgepreßten Verbundtargets aus
TiSi2,x (wobei x eine ganze Zahl von 0 bis 9 ist) amorphes TiSi2,x (wobei x eine
ganze Zahl von 0 bis 9 ist) 26 darauf abgeschieden. Da der Basiselektroden-Dünn
film 26 aus einem Metallsilizidfilm mit hoher Leitfähigkeit und einer Dicke zwischen
50 und 400 nm bzw. 500 bis 4000 Å zusammengesetzt ist, ist es möglich, einen
Parasitärwiderstand der Basisschicht 25 zu verkleinern. Auf dem Basiselektroden-
Dünnfilm 26 wird durch das LPCVD auch eine Oxidabdeckschicht 14 mit ca. 50 nm
bzw. 500 Å Dicke gebildet.
Wie in Fig. 3D gezeigt ist, wird darauf eine isolierende Oxidschicht 27 mit 200 bis
400 nm bzw. 2000 bis 4000 Å Dicke abgeschieden, worauf verschiedene Schich
ten, d. h. die isolierende Oxidschicht 27, die Oxidabdeckschicht 14, der Basis
elektroden-Dünnfilm 26 und die Basisschicht 25 aufeinanderfolgend unter Ver
wendung einer gemusterten Fotomaske (nicht gezeigt) entfernt werden, um ein
Muster zu bilden. Danach wird an beiden Rändern des Musters eine Seitenwand
oxidschicht 28 gebildet. Die isolierende Oxidschicht 27 ist vorgesehen, um den
Emitter und die Basis elektrisch zu isolieren.
Wie in Fig. 3E gezeigt ist, wird außerdem ein Abschnitt der isolierenden Oxid
schicht 27 entfernt, um einen Emitterbereich abzugrenzen. Eine mit As-Ionen
dotierte Polysiliziumschicht wird durch LPCVD bei einer Temperatur von ca.
650°C auf der Basisschicht 25 abgeschieden und dann gemustert, um eine
Emitter-schicht 29 zu bilden, wie in Fig. 3F gezeigt ist. Die Emitterschicht 29
besitzt eine Dicke von circa 200 nm bzw. 2000 Å.
Wie in Fig. 3F-1 gezeigt ist, umfaßt die Emitterschicht 29 eine untere Schicht 29a,
die durch selektives epitaktisches Aufwachsen gebildet ist und aus einem mit einer
Fremdatomkonzentration von 10¹⁸ cm-3 oder weniger dotierten Siliziumeinkristall
zusammengesetzt ist, und eine untere Schicht 29b, die aus mit einer Fremdatom
konzentration von 10₂₀ cm-3 oder mehr dotiertem Polysilizium zusammengesetzt
ist.
Nach der Bildung einer Passivierungsschicht 30 hierauf werden gemäß Fig. 3G
und 3H Kontaktlöcher durch selektives Entfernen der Passivierungsschicht 30 ge
bildet. Dann werden Elektroden 31 durch die Kontaktlöcher hindurch gebildet, wo
rauf die Herstellung des Heteroübergang-Bipolartransistors abgeschlossen ist.
Da der Metallsilizidfilm als Basiselektroden-Dünnfilm ohne Durchführen eines
Glühverfahrens gebildet werden kann, ist es möglich, den Herstellungsablauf bei
der erfindungsgemäßen Herstellung eines Heteroübergang-Bipolartransistors zu
vereinfachen und somit die Produktionsausbeute zu verbessern.
Da außerdem die Dicke des Metallsilizidfilms im Bereich von 50 bis 400 nm bzw.
500 bis 4000 Å variabel ausgebildet werden kann, ist es möglich, einen Parasitär
widerstand einer Basis zu verkleinern.
Wenn der durch das erfindungsgemäße Verfahren hergestellte Heteroübergang-
Bipolartransistor in einer Hochfrequenzvorrichtung eingesetzt wird, ist es außer
dem möglich, deren Betriebscharakteristika zu verbessern.
Für den Fachmann ergeben sich natürlich verschiedenene andere Modifizierun
gen, die im Rahmen und im Geiste der Erfindung leicht realisiert werden können.
Claims (13)
1. Verfahren zur Herstellung eines Heteroübergang-Bipolarstransistors, das
folgende Schritte umfaßt:
Injizieren von Fremdatomen in ein Siziliziumsubstrat, um einen leitenden vergrabenen Kollektorbereich zu bilden;
Aufwachsen einer epitaktischen Kollektorschicht auf den vergrabenen Kollektorbereich und Bilden einer Feldoxidschicht;
selektives Injizieren von Fremdatomen in die epitaktische Kollektorschicht, um einen Kollektorsenker zu bilden;
aufeinanderfolgendes Bilden einer Basisschicht und einer ersten Oxidschicht darauf;
Mustern der ersten Oxidschicht, um einen Störleitungsbasisbereich abzugrenzen;
Ionen-Implantieren von Fremdatomen in den Störleitungsbasisbereich unter Verwendung einer gemusterten Oxidschicht als Maske und Entfernen der gemusterten Oxidschicht;
Abscheiden eines Metallsilizidfilms, um einen Basiselektroden-Dünnfilm zu bilden;
Bilden einer Oxidabdeckschicht mit ca. 50 nm Dicke nur auf dem Basiselektroden-Dünnfilm;
Bilden einer isolierenden Oxidschicht darauf und aufeinanderfolgendes und selektives Entfernen der isolierenden Oxidschicht, der Oxidabdeckschicht, des Basiselektroden-Dünnfilms und der Basisschicht unter Verwendung einer gemusterten Fotomaske, um ein Muster zu bilden, wobei die isolierende Oxidschicht vorgesehen ist, um Basis und Emitter elektrisch zu isolieren; Bilden einer Seitenwandoxidschicht auf beiden Rändern des Musters; Entfernen eines Abschnitts der isolierenden Oxidschicht, um einen Emitterbereich abzugrenzen;
Bilden einer Passivierungsschicht darauf und selektives Entfernen der Passivierungsschicht, um Kontaktlöcher zu bilden; und
Abscheiden einer mit Fremdionen dotierten Polysiliziumschicht in den Kontaktlöchern, um Elektroden zu bilden.
Injizieren von Fremdatomen in ein Siziliziumsubstrat, um einen leitenden vergrabenen Kollektorbereich zu bilden;
Aufwachsen einer epitaktischen Kollektorschicht auf den vergrabenen Kollektorbereich und Bilden einer Feldoxidschicht;
selektives Injizieren von Fremdatomen in die epitaktische Kollektorschicht, um einen Kollektorsenker zu bilden;
aufeinanderfolgendes Bilden einer Basisschicht und einer ersten Oxidschicht darauf;
Mustern der ersten Oxidschicht, um einen Störleitungsbasisbereich abzugrenzen;
Ionen-Implantieren von Fremdatomen in den Störleitungsbasisbereich unter Verwendung einer gemusterten Oxidschicht als Maske und Entfernen der gemusterten Oxidschicht;
Abscheiden eines Metallsilizidfilms, um einen Basiselektroden-Dünnfilm zu bilden;
Bilden einer Oxidabdeckschicht mit ca. 50 nm Dicke nur auf dem Basiselektroden-Dünnfilm;
Bilden einer isolierenden Oxidschicht darauf und aufeinanderfolgendes und selektives Entfernen der isolierenden Oxidschicht, der Oxidabdeckschicht, des Basiselektroden-Dünnfilms und der Basisschicht unter Verwendung einer gemusterten Fotomaske, um ein Muster zu bilden, wobei die isolierende Oxidschicht vorgesehen ist, um Basis und Emitter elektrisch zu isolieren; Bilden einer Seitenwandoxidschicht auf beiden Rändern des Musters; Entfernen eines Abschnitts der isolierenden Oxidschicht, um einen Emitterbereich abzugrenzen;
Bilden einer Passivierungsschicht darauf und selektives Entfernen der Passivierungsschicht, um Kontaktlöcher zu bilden; und
Abscheiden einer mit Fremdionen dotierten Polysiliziumschicht in den Kontaktlöchern, um Elektroden zu bilden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Basisschicht
aus einem Einschicht-Einkristall-SiGe-Film zusammengesetzt ist, der mit einer
hohen Konzentration von 10¹⁸ cm-3 oder mehr dotiert ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Basisschicht
aus einem Doppelschicht-SiGe/Si-Film oder einem Dreischicht-Si/SiGe/Si-Film
zusammengesetzt ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß
der Ge-Gehalt der Basisschicht zwischen der Unterseite und der Oberseite der
Basisschicht linear geändert wird.
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß
der Ge-Gehalt der Basisschicht im Bereich von 3% oder weniger konstant gehalten
wird.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Ge-Gehalt der
Basisschicht zwischen der Unterseite und der Oberseite der Basisschicht im
Bereich von 30% bis 0% linear geändert wird.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Ge-Gehalt der
Basisschicht zwischen der Unterseite und einer vorbestimmten Höhe der
Basisschicht in dem Bereich von 30% oder weniger konstant ist und zwischen der
vorbestimmten Höhe und der Oberseite der Basis in dem Bereich von 30% bis 0%
linear geändert wird.
8. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Ge-Gehalt der
Basisschicht zwischen der Unterseite und einer vorbestimmten Höhe der
Basisschicht im Bereich von 0% bis 30% linear geändert wird und zwischen der
festgelegten Höhe und der Oberseite der Basisschicht im Bereich von 30% bis 0%
geändert wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß der Schritt des Bildens des leitenden, vergrabenen
Kollektorbereichs bei einer Energie von 30 keV und einer Rate von 6×10¹⁵ cm-2
oder mehr durchgeführt wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß der Schritt des Abscheidens des Metallsilizidfilms unter
Verwendung eines warmgepreßten Verbundtargets aus TiSi2,x durchgeführt wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der
Metallsilizidfilm aus TiSi2,x zusammengesetzt ist und eine Dicke von 50 bis 400 nm
aufweist, wobei x eine ganze Zahl von 0 bis 9 ist.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß der Emitterbereich aus einer leitenden Polysiliziumschicht mit
ca. 200 nm Dicke zusammengesetzt ist.
13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß der Emitterbereich eine untere Schicht, die durch selektives
epitaktisches Aufwachsen gebildet ist und aus einem mit einer Fremdatomkonzen
tration von 10¹⁸ cm-3 oder weniger dotierten Siliziumeinkristall zusammengesetzt
ist, und eine obere Schicht (29b) aufweist, die aus einem mit einer Fremdatomkon
zentration von 10²⁰ cm-3 oder mehr dotierten Polysilizium zusammengesetzt ist.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9415541A FR2728389A1 (fr) | 1994-12-19 | 1994-12-19 | Procede de fabrication d'un transistor bipolaire a hetero-jonctions |
GB9425590A GB2296375B (en) | 1994-12-19 | 1994-12-19 | Fabricating hetero-junction bipolar transistors |
DE4445346A DE4445346C2 (de) | 1994-12-19 | 1994-12-19 | Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors |
US08/358,533 US5459084A (en) | 1994-12-19 | 1994-12-19 | Method for fabricating hetero-junction bipolar transistor having reduced base parasitic resistance |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9415541A FR2728389A1 (fr) | 1994-12-19 | 1994-12-19 | Procede de fabrication d'un transistor bipolaire a hetero-jonctions |
GB9425590A GB2296375B (en) | 1994-12-19 | 1994-12-19 | Fabricating hetero-junction bipolar transistors |
DE4445346A DE4445346C2 (de) | 1994-12-19 | 1994-12-19 | Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors |
US08/358,533 US5459084A (en) | 1994-12-19 | 1994-12-19 | Method for fabricating hetero-junction bipolar transistor having reduced base parasitic resistance |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4445346A1 true DE4445346A1 (de) | 1996-06-27 |
DE4445346C2 DE4445346C2 (de) | 2001-08-23 |
Family
ID=27436116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4445346A Expired - Fee Related DE4445346C2 (de) | 1994-12-19 | 1994-12-19 | Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors |
Country Status (4)
Country | Link |
---|---|
US (1) | US5459084A (de) |
DE (1) | DE4445346C2 (de) |
FR (1) | FR2728389A1 (de) |
GB (1) | GB2296375B (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100275544B1 (ko) * | 1995-12-20 | 2001-01-15 | 이계철 | 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법 |
US6559020B1 (en) * | 1999-10-20 | 2003-05-06 | Applied Micro Circuits Corporation | Bipolar device with silicon germanium (SiGe) base region |
JP2002359247A (ja) * | 2000-07-10 | 2002-12-13 | Canon Inc | 半導体部材、半導体装置およびそれらの製造方法 |
DE10104776A1 (de) * | 2001-02-02 | 2002-08-22 | Infineon Technologies Ag | Bipolartransistor und Verfahren zu dessen Herstellung |
US6927476B2 (en) | 2001-09-25 | 2005-08-09 | Internal Business Machines Corporation | Bipolar device having shallow junction raised extrinsic base and method for making the same |
US6911716B2 (en) * | 2002-09-09 | 2005-06-28 | Lucent Technologies, Inc. | Bipolar transistors with vertical structures |
KR100486265B1 (ko) * | 2002-09-19 | 2005-05-03 | 삼성전자주식회사 | 바이폴라 트랜지스터 및 그 제조 방법 |
US7541624B2 (en) * | 2003-07-21 | 2009-06-02 | Alcatel-Lucent Usa Inc. | Flat profile structures for bipolar transistors |
DE102004053393B4 (de) * | 2004-11-05 | 2007-01-11 | Atmel Germany Gmbh | Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur |
DE102004053394B4 (de) * | 2004-11-05 | 2010-08-19 | Atmel Automotive Gmbh | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung |
US10580714B2 (en) | 2017-11-01 | 2020-03-03 | Electronics And Telecommunications Research Institute | Nano flake defect passivation method and electronic device manufactured using the same |
US20230395692A1 (en) * | 2022-06-07 | 2023-12-07 | Nxp Usa, Inc. | Base silicide on monocrystalline base structures |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0507454A1 (de) * | 1991-03-06 | 1992-10-07 | Kabushiki Kaisha Toshiba | Heterojunction-Bipolartransistor und dessen Herstellungsverfahren |
US5346840A (en) * | 1988-11-30 | 1994-09-13 | Fujitsu Limited | Method of producing heterojunction bipolar transistor having narrow band gap base type |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0231425A (ja) * | 1988-07-21 | 1990-02-01 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH02150033A (ja) * | 1988-11-30 | 1990-06-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
US5061646A (en) * | 1990-06-29 | 1991-10-29 | Motorola, Inc. | Method for forming a self-aligned bipolar transistor |
US5279976A (en) * | 1991-05-03 | 1994-01-18 | Motorola, Inc. | Method for fabricating a semiconductor device having a shallow doped region |
JP3149470B2 (ja) * | 1991-09-12 | 2001-03-26 | 日本電気株式会社 | 半導体装置の製造方法 |
US5266504A (en) * | 1992-03-26 | 1993-11-30 | International Business Machines Corporation | Low temperature emitter process for high performance bipolar devices |
US5234846A (en) * | 1992-04-30 | 1993-08-10 | International Business Machines Corporation | Method of making bipolar transistor with reduced topography |
JP2740087B2 (ja) * | 1992-08-15 | 1998-04-15 | 株式会社東芝 | 半導体集積回路装置の製造方法 |
GB2273201B (en) * | 1992-09-18 | 1996-07-10 | Texas Instruments Ltd | High reliablity contact scheme |
-
1994
- 1994-12-19 DE DE4445346A patent/DE4445346C2/de not_active Expired - Fee Related
- 1994-12-19 US US08/358,533 patent/US5459084A/en not_active Expired - Lifetime
- 1994-12-19 GB GB9425590A patent/GB2296375B/en not_active Expired - Fee Related
- 1994-12-19 FR FR9415541A patent/FR2728389A1/fr active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5346840A (en) * | 1988-11-30 | 1994-09-13 | Fujitsu Limited | Method of producing heterojunction bipolar transistor having narrow band gap base type |
EP0507454A1 (de) * | 1991-03-06 | 1992-10-07 | Kabushiki Kaisha Toshiba | Heterojunction-Bipolartransistor und dessen Herstellungsverfahren |
Non-Patent Citations (2)
Title |
---|
"EPI-Based Bipolar Transistor with Oxide-Defined Collector Window", in: IBM Techn. Discl. Bull., Vol. 34, No. 1, June 1991, S. 422-424 * |
"Selective Germanium - Etch Emitter Opening", in: IBM Techn. Discl. Bull., Vol. 35., No. 3, August 1992, S. 428-431 * |
Also Published As
Publication number | Publication date |
---|---|
FR2728389A1 (fr) | 1996-06-21 |
GB2296375B (en) | 1998-06-24 |
GB2296375A (en) | 1996-06-26 |
US5459084A (en) | 1995-10-17 |
DE4445346C2 (de) | 2001-08-23 |
GB9425590D0 (en) | 1995-02-15 |
FR2728389B1 (de) | 1997-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4445345C2 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
DE2618733A1 (de) | Halbleiterbauelement mit heterouebergang | |
DE2618965A1 (de) | Bipolares halbleiterbauelement | |
DE1926884A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2441432B2 (de) | Verfahren zur Herstellung eines VMOS-Transistors | |
DE2133184A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE4445346C2 (de) | Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors | |
DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE19639697A1 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
DE4444776A1 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
DE2128884A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE102015204411B4 (de) | Transistor und Verfahren zur Herstellung eines Transistors | |
DE2849373A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE19958062C2 (de) | Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor | |
DE3230569A1 (de) | Verfahren zur herstellung eines vertikalkanaltransistors | |
DE2320420A1 (de) | Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen | |
EP1436842A1 (de) | Bipolar-transistor und verfahren zum herstellen desselben | |
DE2050955B2 (de) | Verfahren zur herstellung eines feldeffekttransistors | |
EP1118124B1 (de) | Bipolartransistor und verfahren zu seiner herstellung | |
DE19827925A1 (de) | Verfahren zum Kontaktieren eines SiC-Halbleiterkörpers | |
DE102016216084B4 (de) | Verfahren zum Herstellen eines Bipolartransistors | |
DE3408535A1 (de) | Halbleitereinrichtung vom mos-typ und herstellungsverfahren dafuer | |
EP1115921B1 (de) | Verfahren zur erzeugung einer amorphen oder polykristallinen schicht auf einem isolatorgebiet | |
DE102023106717A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE2656158C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140701 |