DE19827925A1

DE19827925A1 - Verfahren zum Kontaktieren eines SiC-Halbleiterkörpers

Info

Publication number: DE19827925A1
Application number: DE19827925A
Authority: DE
Inventors: Dethard Dr Peters; Reinhold Dr Schoerner
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1997-07-18
Filing date: 1998-06-23
Publication date: 1999-01-21

Description

Die Erfindung betrifft ein Verfahren zum Erzeugen eines elek trischen Kontakts an einer Oberfläche eines Halbleiterkörpers aus Siliciumcarbid (Sic).

Aus D. Widmann, H. Mader, H. Friedrich: "Technologie hochin tegrierter Schaltungen", Springer-Verlag, Berlin, 1988, Sei ten 76 bis 78 sind

(i) ein Silicium-MOSFET (Metal-Oxide-Semiconductor-Field- Effect-Transistor) mit einem selbstjustierten Sourcekon takt auf einem in ein P-dotiertes Basisgebiet diffun dierten, n-dotierten Sourcegebiet und mit einer Polysi licium-Schicht als Gateelektrode, die über eine Gate oxidschicht aus SiO₂ auf einem n-dotierten Kanalgebiet angeordnet ist, sowie
(ii) ein bipolarer Silicium-Transistor mit einem selbstju stierten Emitterkontakt auf einem n-dotierten Emitterge biet und mit einer Polysilicium-Schicht als Basiskontakt auf einem das Emittergebiet umschließenden p-dotierten Basisgebiet

bekannt. Bei diesen bekannten Silicium-Transistoren ist mit Hilfe der sogenannten Spacertechnik an der Stufe der Poly-Si- Schicht ein abgerundetes Abstandstück (Spacer) aus SiO₂

er zeugt wird, das eine auf dem n-Si-Gebiet aufgebrachte Polysi licium-Kontaktschicht von der als Gate im Fall (i) oder als Basiskontakt im Fall (ii) vorgesehenen Polysilicium-Schicht beabstandet und elektrisch isoliert. Der Spacer wird durch konformes Abscheiden einer SiO₂

Schicht, insbesondere durch ein TEOS-Verfahren, und anschließendes anisotropes Rückätzen dieser abgeschiedenen SiO2-Schicht erzeugt. Dabei entspricht der Ätzabtrag der Dicke der SiO2-Schicht auf ebenen Gebieten, da die anisotrope Ätzung im wesentlichen nur senkrecht zur Oberfläche des Silicium-Gebietes und der Poly-Si-Schicht er folgt.

B.J. Baliga: "Modern Po wer Devices" Krieger Publishing Com pany, 1992, Seiten 331 bis 333 offenbart ein Verfahren zum Kontaktieren eines n-dotierten Sourcegebietes eines vertika len Leistungs-MOSFET in Silicium. In eine n-dotierte Silici um-Epitaxieschicht ist ein p-dotiertes Basisgebiet diffun diert, in das wiederum das ringförmige Sourcegebiet eindif fundiert ist (DDMOS). Auf der Oberfläche eines Sourcegebiet und n-Epitaxieschicht verbindenden Kanalgebiets des p- Basisgebiets ist eine Gateoxidschicht und darauf eine ent sprechend strukturierte Polysilicium-Schicht als Gateelektro de angeordnet. Auf das Polysilicium und die Siliciumoberflä che wird nun durch ein CVD-Verfahren eine SiO₂-Schicht kon form abgeschieden. Anschließend wird photolithographisch ein Kontaktloch (Kontaktfenster) in der abgeschiedenen SiO₂- Schicht erzeugt, das bis hinunter zur Oberfläche des Source gebiets und des dazwischenliegenden inneren Teils des Basis gebiets reicht. Es wird nun eine Metallschicht abgeschieden, die das Sourcegebiet und das Basisgebiet durch das Kontakt loch kontaktiert. Da die Gateelektrode unter der abgeschiede nen SiO₂-Schicht vergraben ist, spricht man auch von Buried- Gate-Technik. Das photolithographische Erzeugen des Kontakt lochs bei diesem bekannten Verfahren erfordert eine eigene Justierung, deren Justiertoleranz beim Abstand zwischen Kon taktloch und Gatekante einkalkuliert werden muß. Dadurch wird der Source-Bahnwiderstand erhöht, und es muß ein größerer Platzbedarf in Kauf genommen werden.

Siliciumcarbid (Sic) in einkristalliner Form ist ein Halblei termaterial mit hervorragenden physikalischen Eigenschaften, die dieses Halbleitermaterial besonders für die Optoelektro nik, die Hochtemperaturelektronik und die Leistungselektronik interessant machen. Daß sich SiC insbesondere in der Lei stungselektronik noch nicht gegenüber Silicium (Si) auf dem Markt hat etablieren können, liegt vor allem an der aufwendi gen und teuren Herstellung geeigneter SiC-Substrate (Wafer) und der im Vergleich zu Silicium (Si) noch nicht so weit ent wickelten Prozeßtechnologie. Dies betrifft insbesondere auch das einfache Erzeugen von Kontakten auf SiC. Dabei ist es wie auch in der Siliciumtechnologie von großem Vorteil, wenn mög lichst wenige Justierschritte benötigt werden, da jede Ju stierung einen zusätzlichen Justierfehler mit sich bringt. Justierschritte können nun eingespart werden, wenn der Kon takt ausgehend von einer vorab justierten Struktur allein durch die anschließende Prozeßabfolge justiert wird (selbstjustierter Kontakt)

Der Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren zum einfachen und selbstjustierten Kontaktieren eines SiC- Halbleiterkörpers anzugeben.

Diese Aufgabe wird gemäß der Erfindung gelöst mit den Merkma len des Anspruchs 1 oder des Anspruchs 2.

Das Verfahren zum Kontaktieren des Sic-Halbleiterkörpers ge mäß Anspruch 1 geht aus von einer Ausgangsstruktur, die den zu kontaktierenden SiC-Halbleiterkörper, eine auf einer Ober fläche des Sic-Halbleiterkörpers angeordnete erste Oxid schicht einer vorgegebenen mittleren Schichtdicke und eine auf der ersten Oxidschicht angeordnete Schicht aus elektrisch leitendem, polykristallinem Silicium (Polysilicium) umfaßt. Die Polysilicium-Schicht weist wenigstens eine Öffnung (Fenster) auf, die einen Oberflächenteilbereich der Oberflä che der ersten Oxidschicht freigibt.

Diese Ausgangsstruktur wird nun in einem ersten Verfahrens schritt thermisch oxidiert, so daß die erste Oxidschicht in nerhalb des von der Öffnung freigegebenen Oberflächenteilbe reichs durch die Oxidation des darunterliegenden SiC-Halblei terkörpers dicker wird (wächst) und sich an der freiliegenden Oberfläche der Polysilicium-Schicht eine zweite Oxidschicht bildet, die dicker ist als die in ihrer Dicke gewachsene er ste Oxidschicht.

In einem Zweiten Verfahrens schritt wird die oxidierte Aus gangsstruktur nun einem Oxidätzprozeß unterzogen, um die er ste Oxidschicht von einem Kontaktbereich der Oberfläche des Sic-Halbleiterkörpers zu entfernen und die zweite Oxidschicht um einen vorgegebenen Ätzbetrag dünner zu ätzen.

Der frei gelegte Kontaktbereich der Oberfläche des SiC- Halbleiterkörpers und die rückgeätzte zweite Oxidschicht wer den nun in einem dritten Verfahrens schritt mit einer elek trisch leitenden Kontaktschicht überzogen, die den elektri schen Kontakt auf dem SiC-Kontaktbereich bildet.

Das Verfahren zum Kontaktieren des SiC-Halbleiterkörpers ge mäß Anspruch 2 geht aus von einer Ausgangs struktur, die den SiC-Halbleiterkörper und eine unmittelbar auf einer Oberflä che des SiC-Halbleiterkörpers angeordnete Polysilicium- Schicht mit wenigstens einer Öffnung, die einen Teilbereich der Oberfläche des SiC-Halbleiterkörpers freigibt, umfaßt.

Diese Ausgangsstruktur wird nun in einem ersten Verfahrens schritt thermisch oxidiert, wodurch einerseits an dem von der Öffnung in der Polysilicium-Schicht freigegebenen Oberflä chenteilbereich der Oberfläche des SiC-Halbleiterkörpers eine erste Oxidschicht einer vorgegebenen mittleren Schichtdicke und andererseits an der nicht an den SiC-Halbleiterkörper grenzenden Oberfläche der Polysilicium-Schicht eine zweite Oxidschicht einer mittleren Schichtdicke, die größer ist als die mittlere Schichtdicke der ersten Oxidschicht, erzeugt werden.

Es werden nun durch eine gemeinsame Oxidätzung die erste thermisch gewachsene Oxidschicht von einem Kontaktbereich der Oberfläche des Sic-Halbleiterkörpers wieder vollständig weg geätzt und die zweite thermisch gewachsene Oxidschicht in ih rer mittleren Schichtdicke um einen vorgegebenen Betrag ver mindert.

In einem dritten Verfahrensschritt wird anschließend auf den freigeätzten Kontaktbereich der Oberfläche des SiC- Halbleiterkörpers und auf die bei der Oxidätzung übriggeblie bene zweite Oxidschicht eine elektrisch leitende Kontakt schicht als elektrischer Kontakt aufgebracht.

Die Erfindung beruht bei beiden Lösungen gemäß Anspruch 1 bzw. Anspruch 2 auf der Überlegung, die sich deutlich vonein ander unterscheidenden Oxidationsraten von Polysilicium und Siliciumcarbid bei einer thermischen Oxidation unter gleichen Bedingungen vorteilhaft für die selbstjustierende Kontaktie rung zu nutzen. Das thermisch gewachsene Oxid auf Polysilici um ist nämlich deutlich dicker als das thermisch gewachsene Oxid auf Siliciumcarbid. Dadurch ist es in einem anschließen den gemeinsamen Oxidätzschritt möglich, die vergleichsweise dünne Oxidschicht auf dem Siliciumcarbid zu entfernen und gleichzeitig eine für die elektrische Isolation der anschlie ßend abgeschiedenen Kontaktschicht vom Polysilicium geeignete Restdicke der deutlich dickeren Oxidschicht auf dem Polysili cium zu erhalten.

Das Kontaktierverfahren gemäß Anspruch 1 oder Anspruch 2 ist selbstjustierend, da die Lage und Ausdehnung des im dritten Verfahrens schritt mit der Kontaktschicht kontaktierten Teil bereichs der Sic-Oberfläche allein durch die thermische Oxi dation und anschließende Oxidätzung justiert wird, ohne daß eine zusätzliche Justierung erforderlich ist. Deshalb können die Prozeßschritte Oxidation und Ätzung so aufeinander abge stimmt werden, daß die schließlich übrigbleibende zweite Oxidschicht das Polysilicium und die Kontaktschicht hinrei chend voneinander elektrisch isoliert. Insbesondere braucht im Gegensatz zum Stand der Technik keine zusätzliche Sicher heit im Abstand zwischen dem Kontaktbereich und der Kante der Polysilicium-Schicht am Rand der Öffnung für die Justageunge nauigkeiten vorgesehen werden. Bei einer gleichen Kontaktflä che auf dem Sic erreicht man somit beim Kontaktieren gemäß der Erfindung eine höhere Packungsdichte und einen verringer ten Kontaktzuleitungswiderstand. Die Durchlaßcharakteristik eines derart kontaktierten SiC-Bauelements wird entsprechend verbessert.

Vorteilhafte Ausgestaltungen und Weiterbildungen des Kontak tierverfahrens gemäß der Erfindung ergeben sich aus den vom Anspruch 1 bzw. Anspruchs 2 abhängigen Ansprüchen.

Demnach wird in einer vorteilhaften Ausführungsform ein isotropes Oxidätzverfahren, insbesondere ein naßchemisches Ätzverfahren vorzugsweise mit gepufferter Flußsäure (HF- Säure) eingesetzt. Solche isotropen und insbesondere naßche mischen Ätzverfahren haben den Vorteil, daß die SiC- Oberfläche praktisch nicht angegriffen oder beschädigt wird.

Die thermische gewachsene zweite Oxidschicht auf dem Polysi licium weist vorzugsweise eine Dicke zwischen etwa 100 nm und etwa 600 nm auf, während der Dickenzuwachs bei der ersten Oxidschicht bzw. die Dicke der neu erzeugten ersten Oxid schicht an der Sic-Oberfläche höchstens etwa 70 nm beträgt.

Die thermische Oxidation kann sowohl in einer Feucht- oder Naßatmosphäre als auch in einer Trockenatmosphäre durchge führt werden, insbesondere bei Oxidationstemperaturen zwi schen etwa 700°C und etwa 1050°C.

Der SiC-Halbleiterkörper kann an seinem Kontaktbereich nur von einem Leitungstyp sein oder auch wenigstens zwei Teilge biete mit zueinander entgegengesetzten Leitungstypen aufwei sen.

Das Verfahren gemäß Anspruch 1 oder einem der nachgeordneten Ansprüche eignet sich besonders zum Erzeugen eines Sourcekon taktes oder eines Drainkontaktes einer MOS-Struktur, wobei der Sourcekontakt bzw. Drainkontakt wenigstens ein SiC- Basisgebiet und ein im Sic-Basisgebiet vorzugsweise durch Im plantation angeordnetes Sic-Sourcegebiet bzw. Draingebiet vom entgegengesetzten Leitungstyp wie das Basisgebiet im SiC- Halbleiterkörper kontaktiert und die erste Oxidschicht als Gateisolator und die Polysilicium-Schicht als Gateelektrode vorgesehen werden. Der SiC-Halbleiterkörper umfaßt dann vor zugsweise eine auf einem Substrat angeordnete SiC- Halbleiterschicht, und das Basisgebiet ist in dieser SiC- Halbleiterschicht implantiert und vom entgegengesetzten Lei tungstyp. Die SiC-MOS-Struktur kann insbesondere Teil eines insbesondere vertikalen SiC-MOSFETs oder auch eines vertika len SiC-IGBTs sein.

Das Verfahren gemäß Anspruch 2 oder einem der nachgeordneten Ansprüche eignet sich besonders zum Kontaktieren von bipola ren Strukturen oder JFET-Strukturen.

Bei einer bipolaren Struktur mit wenigstens einem Emitterge biet, einem Kollektorgebiet und einem Basisgebiet im SiC- Halbleiterkörper kann der mit dem Verfahren erzeugte Kontakt insbesondere das wenigstens eine Emittergebiet als Emitter kontakt oder das Kollektorgebiet als Kollektorkontakt kontak tieren. Die Polysilicium-Schicht dient dann als Basiskontakt an dem wenigstens einen Basisgebiet.

Bei einer JFET-Struktur mit wenigstens einem p-n-Übergang, der zwischen einem Kanalgebiet und einem Gategebiet im SiC- Halbleiterkörper gebildet ist, wird mit dem Verfahren ein Kontakt zum Kontaktieren des Kanalgebietes oder eines mit diesem verbundenen Sic-Gebietes vom gleichen Leitungstyp er zeugt, wobei die Polysilicium-Schicht als Gateelektrode an dem wenigstens einen Gategebiet vorgesehen ist.

Im folgenden wird auf die Zeichnungen Bezug genommen, anhand derer das Verfahren zum Kontaktieren eines SiC-Halbleiterge bietes gemäß der Erfindung weiter erläutert wird.

Es zeigen jeweils in einer schematischen Querschnittsdarstel lung:

Fig. 1 eine Ausgangsstruktur mit einem zu kontaktierenden Sic- Halbleitergebiet und einer Oxidschicht auf der SiC- Oberfläche sowie einer Poly-Si-Schicht auf der Oxid schicht,

Fig. 2 die Ausgangsstruktur gemäß Fig. 1 nach einer thermischen Oxidation,

Fig. 3 die thermisch oxidierte Struktur gemäß Fig. 2 nach Durchführung einer Oxidätzung,

Fig. 4 die durch Aufbringen einer Kontaktschicht auf die ge ätzte Struktur gemäß Fig. 3 fertig kontaktierte SiC- Halbleiterstruktur,

Fig. 5 eine Ausgangsstruktur mit einem zu kontaktierenden SiC- Halbleitergebiet und einer direkt auf der SiC- Oberfläche angeordneten Poly-Si-Schicht nach einer thermischen Oxidation,

Fig. 6 die thermisch oxidierte Struktur gemäß Fig. 5 nach Durchführung einer Oxidätzung,

Fig. 7 die durch Aufbringen einer Kontaktschicht auf die ge ätzte Struktur gemäß Fig. 6 fertig kontaktierte SiC- Halbleiterstruktur,

Fig. 8 eine Ausführungsform eines bipolaren Transistors mit einem gemäß der Erfindung erzeugten Emitterkontakt.

Einander entsprechende Teile sind in den Fig. 1 bis 8 mit den selben Bezugszeichen versehen.

In Fig. 1 ist als Ausgangsstruktur ein SiC-Halbleiterkörper 1 dargestellt mit einem einkristallinen Sic-Substrat 11 und ei ner auf dem SiC-Substrat 11 angeordneten SiC-Schicht 10. Das Sic-Substrat 11 ist vorzugsweise durch einen Sublimations züchtungsprozeß hergestellt und besteht im wesentlichen aus einem einzigen SiC-Polytyp, insbesondere aus Beta-SiC (3C- SiC, kubisches SiC) oder einem der Polytypen von Alpha-SiC (hexagonales oder rhomboedrisches SiC), vorzugsweise dem 4H- oder 6H-Polytyp. Die SiC-Schicht 10 ist vorzugsweise vom gleichen Polytyp wie das SiC-Substrat 11 und wird im allge meinen auf dem SiC-Substrat 11 durch ein Epitaxieverfahren, vorzugsweise durch chemische Gasphasenabscheidung (Chemical Vapour Deposition = CVD), abgeschieden. Die SiC-Schicht 10 ist durch Zugabe von entsprechenden Dotierstoffen während des CVD-Prozesses gemäß einem gewünschten Leitungstyp dotiert.

An der vom SiC-Substrat 11 abgewandten Oberfläche 12 der SiC- Schicht 10 und damit des Sic-Halbleiterkörpers 1 ist, vor zugsweise durch Ionenimplantation, ein Basisgebiet 9 aus Sic erzeugt. In diesem SiC-Basisgebiet 9 ist an seiner Oberfläche 90 ein SiC-Halbleitergebiet 2 als Sourcegebiet angeordnet, vorzugsweise ebenfalls implantiert, das vom gleichen Lei tungstyp wie die SiC-Schicht 10 und vom entgegengesetzten Leitungstyp wie das Basisgebiet 9 ist. In einem Innenbereich innerhalb des SiC-Halbleitergebietes 2 ist keine Implantation vorgenommen, so daß das Basisgebiet 9 dort bis an die Ober fläche 12 des SiC-Halbleiterkörpers 1 reicht. Die entspre chende freie Oberfläche des Basisgebietes 9 ist mit 90 be zeichnet. Zum Implantieren des SiC-Halbleitergebietes 2 und des Basisgebietes 9 werden Ionen eines oder mehrerer Dotier stoffe mit Energien von typischerweise zwischen 10 keV und 400 keV abhängig von den verwendeten Dotierstoffen und der gewünschten Eindringtiefe in die SiC-Schicht 10 geschossen bei Implantationstemperaturen zwischen etwa 20°C und etwa 1000°C. Anschließend werden die implantierten Gebiete in der Regel thermisch ausgeheilt.

Bevorzugste Dotierstoffe für die dotierten SiC-Gebiete sind Stickstoff (N) für eine n-Dotierung und Bor (B) und/oder Alu minium (Al) für eine p-Dotierung.

Auf der gesamten Oberfläche 12 der SiC-Schicht 10 und damit des SiC-Halbleiterkörpers 1, die die Oberfläche 20 des SiC- Halbleitergebietes 2 und die diese Oberfläche 20 umschließen de oder daran angrenzende freie Oberfläche 90 des Basisgebie tes 9 einschließt, ist eine erste Oxidschicht 3 angeordnet, die im wesentlichen aus Siliciumdioxid (SiO₂) besteht und durch einen Abscheideprozeß, beispielsweise durch CVD, oder durch einen thermischen Oxidationsprozeß auf dem SiC erzeugt sein kann. Die Dicke e dieser Oxidschicht 3 beträgt typi scherweise zwischen etwa 5 nm und etwa 200 nm.

Es ist ferner auf die Oxidschicht 3 eine Polysilicium-Schicht 4 aufgebracht, beispielsweise durch einen CVD-Prozeß. Als Po lysilicium bezeichnet man polykristallines, elektrisch lei tendes Silicium. Die Polysilicium-Schicht 4 ist im allgemei nen zwischen etwa 0,2 µm und etwa 2 µm dick. Durch die Poly silicium-Schicht 4 reicht eine Öffnung 5 bis zur ersten Oxid schicht 3. Die dadurch freiliegende Oberfläche der ersten Oxidschicht 3 ist mit 30 bezeichnet. Die Öffnung 5 wird vor zugsweise photolithographisch erzeugt und kann von unter schiedlicher geometrischer Gestalt sein. Der Durchmesser (die lichte Weite, Ausdehnung) der Öffnung 5 ist mit D bezeichnet.

In einem ersten Verfahrensschritt wird der SiC-Halbleiter körper 1 gemäß Fig. 1 nun in einer Oxidationsatmosphäre bei zur Oxidation des Polysiliciums der Polysilicium-Schicht 4 geeigneten Temperaturen thermisch oxidiert. Die Oxidations temperaturen werden im allgemeinen zwischen etwa 700°C und etwa 1050°C und vorzugsweise zwischen etwa 800°C und etwa 1000°C gewählt. Die Oxidationsatmosphäre kann aus praktisch reinem Sauerstoff ohne Wasserdampfanteil (Trockenoxidation) oder aus Sauerstoff mit einem Wasserdampfanteil von typi scherweise zwischen etwa 5% und etwa 100% (Feuchtoxidation) bestehen. Bei dieser thermischen Oxidation werden sowohl das Polysilicium der Polysilicium-Schicht 4 als auch das SiC der SiC-Halbleitergebiete 2 und 9 unter der ersten Oxidschicht 3 oxidiert. Einerseits bildet sich dadurch eine zweite Oxid schicht 6 aus SiO₂ einer Dicke c, die die gesamte Oberfläche 40 der Polysilicium-Schicht 4 einschließlich der Seitenwan dung der Öffnung 5 überzieht. Andererseits wächst die Dicke der ersten Oxidschicht 3 in den der Oxidation ausgesetzten Oberflächenbereichen auf eine Dicke e' < e an. Die Vergröße rung e'-e der Dicke e der ersten Oxidschicht 3 auf die neue Dicke e' ist wegen der bei gleichen Oxidationsbedingungen und gleicher Oxidationszeit um einen Faktor 5 bis 100 größeren Oxidationsrate des Polysilicium gegenüber dem SiC erheblich geringer als die Dicke c der zweiten Oxidschicht 6. Die Dicke c der zweiten Oxidschicht 6 und die Dickenänderung e'-e der ersten Oxidschicht 3 sind bei ansonsten festgelegten Oxidations bedingungen im wesentlichen durch die Oxidationszeit be stimmt. Typische Dicken c für die zweite Oxidschicht 6 liegen zwischen etwa 100 nm und etwa 600 nm. Da die zweite Oxid schicht 6 auch auf der den Rand (Seitenwandung) der Öffnung 5 in Fig. 1 bildenden Stufe der Polysilicium-Schicht 4 auf wächst, verkleinert sich die ursprüngliche Öffnung 5 gemäß Fig. 1 auf eine kleinere Öffnung 5' mit einem kleineren Durch messer (lichte Weite) d < D. Diese Öffnung 5, wird seitlich von der thermisch gewachsenen zweiten Oxidschicht 6 und nach unten von der ersten Oxidschicht 3 begrenzt.

In einem zweiten Verfahrensschritt wird nun die Struktur ge mäß Fig. 2 einem isotropen Oxidätzprozeß ausgesetzt. Dazu wer den die erste Oxidschicht 3 und die zweite Oxidschicht 6 von ihrer jeweiligen Oberfläche 30 bzw. 60 her mit gepufferter Flußsäure (HF-Säure) naßchemisch geätzt. Diese Ätzung wird zumindest solange durchgeführt, bis die erste Oxidschicht 3 zumindest von einem als Kontaktbereich 7 (siehe Fig. 3) vorge sehenen Teil der Oberfläche 20 des SiC-Halbleitergebietes 2 und dem dazwischenliegenden Teil der Oberfläche 90 des SiC- Basisgebietes 9 vollständig entfernt ist. Bei diesem Ätzpro zeß ist besonders vorteilhaft, daß das unter der ersten Oxid schicht 3 liegende SiC im Kontaktbereich 7 durch die gepuf ferte Flußsäure praktisch nicht angegriffen wird und nur das Oxid selektiv geätzt wird, im Gegensatz zu der auch möglichen Ätzmethode der anisotropen Ionenätzung.

Das Ergebnis der naßchemischen Oxidätzung ist in Fig. 3 darge stellt. Wegen der isotropen Eigenschaft der Ätzung ist die zweite Oxidschicht 6 gleichmäßig um einen Ätzbetrag b, der von der gewählten Ätzzeit abhängt, zurückgeätzt auf eine Dik ke c-b. Der Ätzbetrag b, um den die zweite Oxidschicht 6 auf der Polysilicium-Schicht 4 zurückweicht, entspricht wenig stens der Dicke e' der ersten Oxidschicht 3 im Bereich der Öffnung 5, gemäß Fig. 2 und kann auch jeweils nach den ge wünschten Anforderungen größer gewählt werden, indem man die Atzung weiter fortsetzt. Die ursprüngliche zweite Oxidschicht 6 gemäß Fig. 2 vor der Rückätzung ist in Fig. 3 gestrichelt an gedeutet. Die Öffnung 5' gemäß Fig. 2 ist gemäß Fig. 3 wieder zu einer Öffnung 5'' mit einem Durchmesser A mit d < A < D vergrößert. Diese vergrößerte Öffnung 5,, gibt den von der ersten Oxidschicht 3 durch die Ätzung befreiten, wieder frei gelegten Kontaktbereich 7 der Oberfläche 12 des SiC- Halbleiterkörpers 1 frei, der Teile der SiC-Oberflächen 20 des SiC-Halbleitergebietes 2 und 90 des Basisgebietes 9 um faßt.

In einem abschließenden, dritten Prozeßschritt wird nun die ser freigeätzte Kontaktbereich 7 der Oberfläche 12 des SiC- Halbleiterkörpers 1 kontaktiert, indem eine elektrisch lei tende Kontaktschicht 8 auf die Oberfläche der Struktur gemäß Fig. 3 abgeschieden wird. Diese Kontaktschicht 8 bedeckt dann außer dem freigeätzten Kontaktbereich 7 des SiC- Halbleiterkörpers 1 auch die zweite Oxidschicht 6. Vorzugs weise besteht die Kontaktschicht 8 aus einem Silicid, einem Carbid, Polysilicium oder einem Metall, beispielsweise Nickel oder Titan.

Der derart fertig kontaktierte SiC-Halbleiterkörper 1 ist in Fig. 4 gezeigt. Die thermisch gewachsene zweite Oxidschicht 6 isoliert die Polysilicium-Schicht 4 von der Kontaktschicht 8. Dabei ist von besonderem Vorteil, daß die thermisch gewachse ne Oxidschicht 6 eine höhere Homogenität, geringere Leckströ me, eine höhere Durchbruchfeldstärke und eine bessere Repro duzierbarkeit als vergleichbare, mit Dünnschichttechniken ab geschiedene Oxidschichten aufweist. Die Dicke c-b der zweiten Oxidschicht 6 zwischen Polysilicium-Schicht 4 und Kontakt schicht 8 kann durch die Dauer des vorangegangenen thermi schen Oxidationsprozesses und die Dauer des anschließenden Oxidätzprozesses genau eingestellt werden und bestimmt sowohl die Größe des Kontaktbereichs 7 als auch die Isolationswir kung der zweiten Oxidschicht 6.

Der entstandene kontaktierte SiC-Halbleiterkörper 1 gemäß Fig. 4 eignet sich besonders gut als MOS-Struktur in Sic, insbe sondere für einen vorzugsweise vertikalen SiC-MOSFET oder ei nen vorzugsweise vertikalen SiC-IGBT (Insulated-Gate-Bipolar- Transistor) . Das SiC-Halbleitergebiet 2 wird dann als Source gebiet (oder Draingebiet je nach Leitungstyp und Polarität), die Kontaktschicht 8 als Sourceelektrode (bzw. Drainelektro de), die Polysilicium-Schicht 4 als vergrabene Gateelektrode und die erste Oxidschicht 3 als Gateisolator verwendet. Die Sourceelektrode (Kontaktschicht 8) schließt dabei das Basis gebiet 9 mit dem Sourcegebiet (SiC-Gebiet 2) an der Oberflä che kurz. Dabei ist weiter auch günstig, daß das thermische Oxid der zweiten Oxidschicht 6 eine vergleichsweise niedrige relative Dielektrizitätskonstante von 3,9 aufweist und damit parasitäre Kapazitäten zwischen Gate und Source verringert werden. Das Draingebiet (bzw. Sourcegebiet) des MOS- Bauelements wird dann vorzugsweise auf der von der SiC- Schicht 10 abgewandten Seite des SiC-Substrats 11 und demnach an der von der Oberfläche 12 abgewandten Oberfläche des SiC- Halbleiterkörpers 1 angeordnet.

Anhand der Fig. 5 bis 7 wird eine weitere Ausführungsform des Kontaktierverfahrens gemäß der Erfindung veranschaulicht. Im Unterschied zu den bisher beschriebenen Ausführungsformen ge mäß Fig. 1 bis 4 wird von einer in Fig. 5 gezeigten Aus gangsstruktur ausgegangen, bei der die Polysilicium-Schicht 4 direkt auf der Oberfläche 12 des SiC-Halbleiterkörpers 1 an geordnet ist, die erste Oxidschicht 3 also zu Beginn des Ver fahrens fehlt oder nur in einer sehr dünnen (wenige nm) na türlichen Oxidschicht besteht. Ausgehend von dieser Aus gangsstruktur werden dann analog zu den Fig. 2 bis 4 eine thermische Oxidation, Oxidrückätzung und anschließende Ab scheidung einer elektrisch leitenden Schicht durchgeführt.

Ohne Beschränkung der Allgemeinheit wird das Verfahren im folgenden für die konkrete Anwendung der Herstellung eines JFETs (Junction-Field-Effect-Transistor) beschrieben.

In Fig. 5 ist an der Oberfläche 12 des SiC-Halbleiterkörpers 1 bzw. der SiC-Schicht 10, beispielsweise durch Implantation, wenigstens ein entgegengesetzt zur SiC-Schicht 10 dotiertes Gategebiet 17 erzeugt, auf dessen Oberfläche die Polysilici um-Schicht 4 angeordnet ist und einen Ohmschen Kontakt als Gatelelektrode bildet. Das Gategebiet 17 ist in einem Innen bereich von einem Kanalgebiet 16 der SiC-Schicht 10 unterbro chen, das bis an die Oberfläche 12 des SiC-Halbleiterkörpers 1 reicht. In der Polysilicium-Schicht 4 ist eine Öffnung mit dem Durchmesser D vorgesehen. Es ist nun in Fig. 5 bereits ein thermischer Oxidationsprozeß ausgeführt, durch den auf der freiliegenden Oberfläche des SiC-Kanalgebiets 16 eine erste Oxidschicht 15 und auf der Polysilicium-Schicht 4 eine zweite Oxidschicht 6 erzeugt wurden. Aufgrund der unterschiedlichen Oxidationsraten von SiC und Si ist die in Fig. 5 deutlich ver größert eingezeichnete Dicke f der ersten Oxidschicht 15 deutlich kleiner als die Dicke c der zweiten Oxidschicht 6.

Die an der Seite von der zweiten Oxidschicht 6 und nach unten von der ersten Oxidschicht 15 begrenzte Öffnung 5' hat einen Durchmesser d = D-2c.

Fig. 6 zeigt die Struktur gemäß Fig. 5 nach einer Oxidätzung. Die erste Oxidschicht 15 ist von der Oberfläche des SiC- Kanalgebiets 16 weggeätzt, und die zweite Oxidschicht 6 ist um einen Ätzbetrag b ≧ f rückgeätzt. Dadurch ist am Boden der durch die Ätzung auf einen Durchmesser A = D-2(c-b) vergrößerten Öffnung 5', ein Kontaktbereich 7 der Oberfläche des Kanalgebiets 16 freigelegt.

Fig. 7 zeigt die mit einer elektrisch leitenden Kontaktschicht 8 überzogene Struktur gemäß Fig. 6 zuzüglich dem ebenfalls dargestellten SiC-Substrat 11, auf dem die SiC-Schicht 10 an geordnet ist. Die Kontaktschicht 8 kontaktiert das Kanalge biet 16 des SiC-Halbleiterkörpers 1 als Sourceelektrode. Zum Ausbilden eines (vertikalen) JFET wird ferner an der von der Oberfläche 12 abgewandten Oberfläche des SiC-Halbleiterkör pers 1 (des SiC-Substrats 11) eine nicht dargestellte Drain elektrode angeordnet. Der Stromfluß zwischen Sourceelektrode und Drainelektrode kann dann über den p-n-Übergang zwischen dem Kanalgebiet 16 und dem Gategebiet 17 sowie eine an der Gateelektrode (Polysilicium-Schicht 4) angelegte Gatespannung beeinflußt werden.

Fig. 8 zeigt eine Ausführungsform eines vertikalen bipolaren Transistors, der einen SiC-Halbleiterkörper 1 umfaßt. Der SiC-Halbleiterkörper 1 umfaßt ein SiC-Substrat als Kollektor gebiet 23, eine auf dem Kollektorgebiet 23 angeordnete SiC- Schicht 24 und ein an der Oberfläche der SiC-Schicht 24 er zeugtes, entgegengesetzt leitendes Basisgebiet 25. In dem Ba sisgebiet 25 ist wenigstens ein stärker dotiertes Basisteil gebiet 19 an der Oberfläche angeordnet, das mit einer Polysi licium-Schicht 4 als Basiskontakt kontaktiert ist. An der Oberfläche des Basisgebietes 25 ist zwischen dem wenigstens einen stärker dotierten Basisteilgebiet 19 ein entgegenge setzt und vorzugsweise hoch dotiertes Emittergebiet 18 ange ordnet. In ähnlicher Weise wie in den Fig. 5 und 6 ist auf der Polysilicium-Schicht 4 eine zweite Oxidschicht 6 thermisch erzeugt und anschließend beim Wegätzen der gleichzeitig ther misch gewachsenen ersten Oxidschicht von der SiC-Oberfläche rückgeätzt. Analog zu Fig. 7 ist dann auf die freigeätzte Oberfläche des Emittergebietes 18 am Boden einer von der zweiten Oxidschicht 6 begrenzten Öffnung und auf die zweite Oxidschicht 6 eine Kontaktschicht 8 als Emitterkontakt aufge bracht, die vom Basiskontakt (Polysilicium-Schicht 4) durch die zweite Oxidschicht 6 isoliert ist. Ein Kollektorkontakt des Transistors wird vorzugsweise an dem Kollektorgebiet 23 an der vom Emitterkontakt abgewandten Seite des SiC- Halbleiterkörpers 1 angeordnet.

Außer einem Emitterkontakt kann mit dem Verfahren auch ein Kollektorkontakt hergestellt werden. Ferner können nicht nur bipolare Transistoren, sondern auch andere bipolare Bauele mente wie beispielsweise ein Thyristor oder ein TRIAC mit Hilfe des Verfahrens mit einem Emitter- oder Kollektorkontakt versehen werden.

Die angegebenen Schichtdicken sind in allen Ausführungsformen als mittlere Schichtdicken zu verstehen, da die Schichtdicke natürlich über jede Schicht etwas schwanken kann.

Anstelle durch Ionenimplantation können die dotierten Berei che an der Oberfläche 12 des SiC-Halbleiterkörpers 1 auch durch epitaktisches Aufwachsen und anschließendes Strukturie ren erzeugt werden.

Grundsätzlich kann das Verfahren gemäß der Erfindung außer zum Erzeugen von Ohmschen Kontakten auch zum Erzeugen von Schottky-Kontakten auf SiC-Körpern verwendet werden.

Claims

1. Verfahren zum Erzeugen eines elektrischen Kontakts an ei ner Oberfläche (12) eines Halbleiterkörpers (1) aus Silicium carbid (SiC), wobei auf dieser Oberfläche (12) eine erste Oxidschicht (3) einer vorgegebenen mittleren Schichtdicke (e) und auf der ersten Oxidschicht (3) eine Polysilicium-Schicht (4) angeordnet sind und die Polysilicium-Schicht (4) wenig stens eine Öffnung (5) aufweist, mit folgenden Verfahrens schritten:

a) in einem thermischen Oxidationsprozeß werden an der frei liegenden Oberfläche (40) der Polysilicium-Schicht (4) ei ne zweite Oxidschicht (6) einer vorgegebenen mittleren Schichtdicke (c) erzeugt und zugleich die erste Oxid schicht (3) innerhalb eines von der Öffnung (5) in der Po lysilicium-Schicht (4) freigegebenen Oberflächenbereiches (30) auf eine mittlere Schichtdicke (e') vergrößert, die kleiner ist als die mittlere Schichtdicke (c) der zweiten Oxidschicht (6),
b) in einem Oxidätzprozeß werden die erste Oxidschicht (3) von einem Kontaktbereich (7) der Oberfläche (12) des SiC- Halbleiterkörpers (1) entfernt und die zweite Oxidschicht (6) um einen vorgegebenen Ätzbetrag (b) rückgeätzt;
c) auf den freigeätzten Kontaktbereich (7) des SiC- Halbleiterkörpers (1) und auf die rückgeätzte zweite Oxid schicht (6) wird eine elektrisch leitende Kontaktschicht (8) aufgebracht.

2. Verfahren zum Erzeugen eines elektrischen Kontakts an ei ner Oberfläche (12) eines Halbleiterkörpers (1) aus Silicium carbid (SiC), wobei auf dieser Oberfläche (12) eine Polysili cium-Schicht (4) mit wenigstens einer Öffnung (5) angeordnet ist, mit folgenden Verfahrensschritten:

a) in einem thermischen Oxidationsprozeß werden an dem von der Öffnung (5) in der Polysilicium-Schicht (4) freigege benen Oberflächenteilbereich der Oberfläche (12) des SiC- Halbleiterkörpers (1) eine erste Oxidschicht (15) einer vorgegebenen mittleren Schichtdicke (f) und zugleich an der freiliegenden Oberfläche (40) der Polysilicium-Schicht (4) eine zweite Oxidschicht (6) einer mittleren Schicht dicke (c), die größer ist als die mittlere Schichtdicke (f) der ersten Oxidschicht (15), erzeugt,
b) in einem Oxidätzprozeß werden die erste Oxidschicht (15) von einem Kontaktbereich (7) der Oberfläche (12) des SiC- Halbleiterkörpers (1) entfernt und die zweite Oxidschicht (6) um einen vorgegebenen Ätzbetrag (b) rückgeätzt;
c) auf den freigeätzten Kontaktbereich (7) des SiC- Halbleiterkörpers (1) und auf die rückgeätzte zweite Oxid schicht (6) wird eine elektrisch leitende Kontaktschicht (8) aufgebracht.

3. Verfahren nach Anspruch 1 oder Anspruch 2, bei dem im thermischen Oxidationsprozeß die Vergrößerung der mittleren Schichtdicke (e') der ersten Oxidschicht (3) bzw. die mittle re Schichtdicke (f) der erzeugten ersten Oxidschicht (15) höchstens etwa 70 nm beträgt.

4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die mittlere Schichtdicke (c) der im thermischen Oxidations prozeß erzeugten zweiten Oxidschicht (6) an der Oberfläche (40) der Polysilicium-Schicht (4) zwischen etwa 100 nm und etwa 600 nm eingestellt wird.

5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine thermische Naßoxidation durchgeführt wird.

6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine thermische Trockenoxidation durchgeführt wird.

7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem bei der thermischen Oxidation Oxidationstemperaturen zwischen etwa 700°C und etwa 1050°C eingestellt werden.

8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem zum Ätzen der ersten Oxidschicht (3, 15) und der zweiten Oxid schicht (6) ein wenigstens annähernd isotroper Oxidätzprozeß verwendet wird.

9. Verfahren nach Anspruch 8, bei dem eine naßchemische Oxid ätzung durchgeführt wird.

10. Verfahren nach Anspruch 9, bei dem gepufferte Flußsäure (HF-Säure) zur Oxidätzung verwendet wird.

11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der SiC-Halbleiterkörper (1) an seinem Kontaktbereich (7) nur von einem Leitungstyp ist.

12. Verfahren nach einem der Ansprüche 1 bis 10, bei dem der SiC-Halbleiterkörper (1) an seinem Kontaktbereich (7) wenig stens zwei Teilgebiete (2, 9) mit zueinander entgegengesetzten Leitungstypen aufweist.

13. Verfahren nach einem der vorangegangenen und nicht auf Anspruch 2 rückbezogenen Ansprüche zum Erzeugen eines Source kontaktes oder eines Drainkontaktes eines MOS-Halbleiterbau elements, bei dem mit der Kontaktschicht (8) als Sourcekon takt bzw. Drainkontakt wenigstens ein Basisgebiet (9) und ein im Basisgebiet (9) angeordnetes Sourcegebiet (2) bzw. Drain gebiet vom entgegengesetzten Leitungstyp wie das Sourcegebiet (2) bzw. Draingebiet im SiC-Halbleiterkörper (1) kontaktiert wird und ferner die erste Oxidschicht (3) als Gateisolator und die Polysilicium-Schicht (4) als Gateelektrode vorgesehen werden.

14. Verfahren nach einem der vorangegangenen und nicht auf Anspruch 1 rückbezogenen Ansprüche zum Erzeugen eines Source kontaktes oder eines Drainkontaktes eines JFETs mit wenig stens einem p-n-Übergang, der zwischen einem Kanalgebiet (16) und einem Gategebiet (17) im SiC-Halbleiterkörper (1) gebil det ist, wobei die Kontaktschicht (8) das Kanalgebiet (16) oder ein mit diesem verbundenes SiC-Gebiet vom gleichen Lei tungstyp kontaktiert und die Polysilicium-Schicht (4) als Ga teelektrode an dem wenigstens einen Gategebiet (17) verwendet wird.

15. Verfahren nach einem der vorangegangenen und nicht auf Anspruch 1 rückbezogenen Ansprüche zum Erzeugen eines Emit terkontaktes oder eines Kollektorkontaktes eines bipolaren Halbleiterbauelementes mit wenigstens einem Emittergebiet (18), einem Kollektorgebiet und einem Basisgebiet (19) im SiC-Halbleiterkörper (1), bei dem die Kontaktschicht (8) den Emitterkontakt bzw. Kollektorkontakt bildet und die Polysili cium-Schicht (4) als Basiskontakt an dem wenigstens einen Ba sisgebiet (19) verwendet wird.

16. MOS-Halbleiterbauelement mit einem gemäß einem Verfahren nach einem der vorangegangenen und nicht auf Anspruch 2 rück bezogenen Ansprüche erzeugten Sourcekontakt oder Drainkon takt, wobei der Sourcekontakt bzw. Drainkontakt wenigstens ein Basisgebiet (9) und ein im Basisgebiet (9) angeordnetes und entgegengesetzt zum Basisgebiet (9) dotiertes Sourcege biet (2) bzw. Draingebiet im SiC-Halbleiterkörper (1) kontak tiert und ferner die erste Oxidschicht (3) als Gateisolator und die Polysilicium-Schicht (4) als Gateelektrode vorgesehen sind.

17. MOS-Halbleiterbauelement nach Anspruch 16, bei dem der SiC-Halbleiterkörper (1) eine auf einem Substrat (11) ange ordnete SiC-Halbleiterschicht (10) umfaßt und das Basisgebiet (9) in dieser SiC-Halbleiterschicht (10) implantiert ist und den entgegengesetzten Leitungstyp aufweist.

18. JFET mit wenigstens einem p-n-Übergang, der zwischen ei nem Kanalgebiet (16) und einem Gategebiet (17) im SiC- Halbleiterkörper (1) gebildet ist und mit einem gemäß einem Verfahren nach einem der vorangegangenen und nicht auf An spruch 1 rückbezogenen Ansprüche erzeugten Kontakt zum Kon taktieren des Kanalgebietes (16) oder eines mit diesem ver bunden Sic-Gebietes vom gleichen Leitungstyp, wobei die Poly silicium-Schicht (4) als Gateelektrode an dem wenigstens ei nen Gategebiet (17) vorgesehen ist.

19. Bipolares Halbleiterbauelement mit wenigstens einem Emit tergebiet (18), einem Kollektorgebiet (23) und einem Basisge biet (19) im SiC-Halbleiterkörper (1) und mit einem gemäß ei nem Verfahren nach einem der vorangegangenen und nicht auf Anspruch 1 rückbezogenen Ansprüche erzeugten Kontakt zum Kon taktieren des Emittergebietes (18) oder des Kollektorgebietes (23), wobei die Polysilicium-Schicht (4) als Basiskontakt an dem wenigstens einen Basisgebiet (19) vorgesehen ist.