JPH01212466A - 薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアモルファス半導体と多結晶薄膜の特性を活用
した薄膜半導体装置の製造方法に関する。

〔発明の背景〕

アモルファス半導体は、結晶体に比較して光学的に優れ
た特性をもっている反面、電子正孔の移動度等の電気特
性が結晶体には及ばない。このアモルファス半導体の電
気特性の欠点を改善する方法として真空熱処理による多
結晶化があるが、この場合光学的特性が劣化することに
なる。

よって、光学的特性を利用する例えば光センサと、電気
特性を利用する例えばＦＥＴとをアモルファス半導体で
同一基板上に形成した半導体装置ではＦＥＴ部の特性が
劣化する０反対に両機能部を多結晶体で形成すれば光セ
ンサ部の性能が良好とならない。このため、両機能部が
同時に良好な性能を発揮する半導体装置を製造すること
が困難であった。

また、光センサをアモルファス半導体で、ＦＥＴを多結
晶体で各々個別に製造した後、これらを合体する方法も
考えられるが、その方法によって形成される装置は信頼
性とコストの点で難点がある。

そこで光センサ等を形成するアモルファス半導体膜とＦ
ＥＴ等を形成する多結晶膜とを同一基板に形成した薄膜
半導体装置の製造方法が提案されている。

この製造方法では、基板上にプラズマＣＶＤでアモルフ
ァス半導体膜を形成し、マスキングしてからそのアモル
ファス半導体膜の所定部分ＣＦＥＴとなる部分）をレー
ザ照射で多結晶化した後、電極を形成している。この場
合レーザ照射で多結晶化する前に真空熱処理をすれば多
結晶膜の特性が向上する。

〔発明が解決しようとする課題〕

ところが、上記の製造方法では多結晶化する際にレーザ
非照射部を覆うマスクが使用されるため工程が複雑とな
り、高精度の半導体装置を作製することが困難となる。

また、一部をレーザ照射で多結晶化する前に全体を真空
熱処理をすれば、アモルファス半導体膜（多結晶化しな
い部分）の特性が劣化する。

本発明はこのような事情に鑑みてなされたもので、製造
工程を簡略化して高精度のパターンの形成を可能とし、
かつ、アモルファス半導体膜の特性を劣化を来たさない
薄膜半導体装置の製造方法を提供することである。

〔課題を解決するための手段〕

本発明は、アモルファス半導体でなる第１素子部と多結
晶薄膜でなる第２素子部とを同一基板上に形成する薄膜
半導体装置の製造方法であって、上記基板の片側全面に
多結晶膜を形成する工程と、該多結晶膜の表面に選択エ
ツチング膜を形成する工程と、該選択エツチング膜の表
面に層間絶縁膜を形成する工程と、該眉間＆！ＩＩ！膜
の表面にアモルファス半導体膜を生成して上記第１素子
部を形成する工程と、該アモルファス半導体膜の一部を
マスクして上記アモルファス半導体膜と上記層間絶縁膜
を選択エツチング除去して上記選択エツチング膜を露出
させる工程と、上記露出した選択エツチング膜をエツチ
ング除去して上記第２素子部を形成する工程とを具備す
るようにした。

〔実施例〕

以下、本発明の一実施例の薄膜半導体装置の製造方法に
ついて説明する。第１図（ａ）　（ｂ）　（ｃ）　（ｄ
）　（ｅ）　（ｆ）　（ｇ）はその製造方法の説明図で
ある。まず、熱容量の大きいガラス或いはセラミック等
からなる基板１の上側の全面にプラズマＣＶＤ法によっ
てアモルファスシリコン膜２を積層形成する。このアモ
ルファスシリコン膜２を形成するためのプラズマＣＶＤ
法の代表的作成条件は次のとうりである。

原料ガス　　　・・・・・・モノシラン（Ｓｉ’Ａ＊）
原料ガスの流量・・・・・・５〜３０　（ＳＣＣＭ）圧
力　　　　　・・・−０，０５〜０．１　（Ｔｏｒｒ）
電源　　　　　・−・−・−１３，５６闘ｚ、０．Ｏ２
Ｎ２．０５Ｗ／ｃｄ 基板温度　　　・・・・・・　２００〜３００℃このよ
うにして形成されたアモルファスシリコン膜をレーザの
スキャン照射によって多結晶膜２′に変成する（第１図
（ａ）参照）、この場合、レーザはそのビーム径がある
幅を有する所謂ボケの状態が好ましく、スキャンが容易
にオーバラップできるようにする。

次に、多結晶膜２の全表面に真空蒸着法によりアルミニ
ュウム（ＡＩ）或いは金（Ａｕ）等の選択エツチング膜
３を積層形成する（第１図山）参照）、その後、該選択
エツチング膜３の全表面にスパッタリング法等によりシ
リコン酸化膜でなる層間絶縁膜４を積層形成する（第１
図（Ｃ）参照）、そして、該層間絶縁膜４の全表面にプ
ラズマＣＶＤ法によってアモルファスシリコン膜５を積
層形成する（第１図（ｄ）参照）。

次に、アモルファスシリコン膜５の表面の一部をマスク
してエツチングを行う、このエツチングではシリコンで
成るアモルファスシリコン膜５と層間絶縁膜４が除去さ
れ、金属でなる選択エツチング膜３はエツチング特性が
異なるためエツチングずストッパとして機能する（第１
図（ｅ）参照）。

その後、エツチング条件を変えて残留アモルファスシリ
コン膜５をマスクとして選択エツチング膜３をエツチン
グ除去して多結晶膜２′の一部を露出させる（第１図（
ｆ）参照）。この時は多結晶膜２′がエツチングストッ
パとして機能する。

次にこのようにして形成された多結晶膜２°とアモルフ
ァスシリコン膜５の表面に真空蒸着によってアルミニュ
ウム等の金属の導体膜６を積層形成し、所定のパターン
に加工して電極６ａ、６ｂ、６Ｃを形成する。即ち、電
極６ａはアモルファスシリコン膜５の外側端部に、電極
６ｂはアモルファスシリコン膜５と多結晶シリコン膜２
に渡るようにその境界部に、電極６ｃは多結晶シリコン
膜２の外側端部に各々形成する（第１図（ｇ）参照）。

その後、電極６ｂと電極６ｃとの間の多結晶シリコンＩ
ｌ＊２の上面及びこれら電極６ｂと電極６ｃの相互に対
向する各々の縁部にプラズマＣＶＤ法によりシリコン酸
化膜（ＳｉＯ□）等の絶縁膜７を形成し、さらに該絶縁
膜７の上面に真空蒸着法等により導体膜を積層形成して
電極８をパターン形成する。

以上のように形成された半導体装置は、アモルファスシ
リコン膜４が形成されている側が光センサとなって光を
良好な特性で感知する。多結晶膜が形成されている側は
ＦＥＴとなる。すなわち、電極６ａは例えば電源端子、
６ｂはソース、６ｃはドレイン、電極８はゲートとなる
。

なお、多結晶膜の形成方法としては上記以外にプラズマ
ＣＶＤ法で直接形成する方法もある。該方法では、アモ
ルファス半導体膜を作成する条件よりも入力電力を高く
し、原料ガスを水素ガスで希釈率を高くし、かつ、基板
温度を高くして行う。

〔発明の効果〕

以上から本発明によれば、アモルファス半導体を処理し
て多結晶化する場合でもマスクの位置合わせを必要とし
ないため工程の簡略化が可能となり、高精度のパターン
が容易に作成できる。また、多結晶膜を形成する際には
、アモルファス半導体膜は形成されていないので、該多
結晶膜の形成を最適条件で行うことができ、装置の品質
を向上させることができる。

【図面の簡単な説明】

第１図（ａｌ　（ｂｌ　（ｃｌ　（ｄ）　（ｅ）　（ｆ
）　（Ｉｎは本発明の一実施例の薄膜半導体装置の製造
工程を示す説明図である。 ｌ・・・基板、２・・・多結晶シリコン膜、３・・・選
択エツチング膜、４・・・層間絶縁膜、５・・・アモル
ファスシリコン膜、６・・・導体膜、６ａ、６ｂ、６Ｃ
・・・電極、７・・・絶縁膜、８・・・電極。

Claims (1)

【特許請求の範囲】
1. （１）、アモルファス半導体でなる第１素子部と多結晶
   薄膜でなる第２素子部とを同一基板上に形成する薄膜半
   導体装置の製造方法であって、 上記基板の片側全面に多結晶膜を形成する工程と、該多
   結晶膜の表面に選択エッチング膜を形成する工程と、該
   選択エッチング膜の表面に層間絶縁膜を形成する工程と
   、該層間絶縁膜の表面にアモルファス半導体膜を生成し
   て上記第１素子部を形成する工程と、該アモルファス半
   導体膜の一部をマスクして上記アモルファス半導体膜と
   上記層間絶縁膜を選択エッチング除去して上記選択エッ
   チング膜を露出させる工程と、上記露出した選択エッチ
   ング膜をエッチング除去して上記第２素子部を形成する
   工程とを具備することを特徴とする薄膜半導体装置の製
   造方法。