KR940005727B1 - 박막저항의 제조방법 - Google Patents
박막저항의 제조방법 Download PDFInfo
- Publication number
- KR940005727B1 KR940005727B1 KR1019910014613A KR910014613A KR940005727B1 KR 940005727 B1 KR940005727 B1 KR 940005727B1 KR 1019910014613 A KR1019910014613 A KR 1019910014613A KR 910014613 A KR910014613 A KR 910014613A KR 940005727 B1 KR940005727 B1 KR 940005727B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- metal
- manufacturing
- thin film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010409 thin film Substances 0.000 title claims description 19
- 239000010410 layer Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000011241 protective layer Substances 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 53
- 229910044991 metal oxide Inorganic materials 0.000 claims description 11
- 150000004706 metal oxides Chemical class 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 claims description 2
- 229910000838 Al alloy Inorganic materials 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000000463 material Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- -1 nitride nitride Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1(a)도~제1(c)도는 종래 기술에 따른 박막저항 제조공정도.
제2(a)도~제2(c)도는 이 발명에 따른 박막저항 제조공정도이다.
이 발명은 반도체 장치에 사용되는 박막저항의 제조방법에 있어서, 내회금속을 사용하지 않는 박막저항의 제조방법에 관한 것이다.
반도체 장치의 회로구성요소의 하나로 쓰이는 저항의 전기적 특성을 열저항 계수(Temperature Coefficient of Resistance ; 이하 TCR이라 칭함)가 작아 주위온도의 변화나 전류의 흐름에 의한 열변화에 안정적인 저하을 갖는 재료의 선택에 큰 영향을 받는다.
즉, TCR이 큰 재료로 형성된 저항을 제품에 적용할 경우 사용온도의 변화가 심하게 되면 저항값에 변화를 가져와 제품특성을 나쁘게하므로 정밀저항을 필요로하는 반도체 제품에는 TCR이 큰 저항을 이용할 수 없다. 따라서, 반도체 장치의 저항에 사용되는 재료는 TCR이 작거나 0에 가까워야 한다.
상기 저항중반도체 기판에 불순물 이온을 도핑하여 저항으로 사용하는 확산저항(Diffusion Resistor)은 면적저항(Sheet Resistance)이 작고 반도체 기판의 많은 면적을 차지하므로 고집적화된 반도체 장치에서의 사용이 부적합하다. 또한 절연막상의 다결정 실리콘층에 불순물 이온을 도핑하여 저항으로 사용하는 다결정 실리콘 저항(Poly-Silicon Resistor)은 면적저항의 조절이 가능하고, 절연막상에 제작할 수 있으므로 반도체 기판상에 다층 제작이 가능한 동의 장점을 갖고 있으나, TCR이 큰 단점을 갖고 있다.
또한, 금속 규화물 박막저항(Metal-Stlicide Thin Film Resistor)은 면적저항의 조절이 용이하고 절연막상에 제작이 가능하며 TCR이 작은등의 장점들을 갖고 있으나 금속규화물의 고산화성 때문에 산화방지를 위한 장벽 금속막이 필요한 단점을 갖고 있다. 따라서, 상기와 같은 단점들의 개선을 위한 연구가 꾸준히 진행되고 있다.
제1(a)도~제1(c)도는 종래 기술에 의한 박막저항 제조공정도이다.
특히 금속규화물을 저항재료로 사용한 일실시예이다.
제1(a)도를 참조하면, 반도체 기판(1)상에 층간 절연막(3)을 산화규소 또는 질화규소를 사용하여 화학가상 증착법(Chemical Vapor Deposition : 이하 CVD라 칭함)이나 열산화법(Themal Oxidation) 등의 방법으로 형성한 후 저항막(5) 및 중간막(7)을 물리증착 또는 CVD방법으로 형성한다. 상기 저항막(5)은 Cr 및 Ta등 금속의 규화물로 100~1000Å 정도 두께로 형성한다.
또한, 상기 중간막(7)은 상기 금속 규화물 저항막(5)의 산화로 인하여 금속배선과의 접촉저항이 증가하는 것을 방지하기 위한 것으로, Ti, W, Co, MO 및 Pt 등 내화금속이나 그 합금을 사용하여 형성한다. 그 다음 상기 중간먹(7)의 소정부분에 감광막 패턴(9)을 형성한다.
제1(b)도를 참조하면, 상기 노출된 중간막(7) 및 저항막(5)을 습식 또는 건식식각 방법에 의해 순차적으로 제거하여 층간 절연막(3)을 노출시킨다. 그 다음 상기 제거되고 남은 저항막(11)과 중간막(13)을 포함한 전표면에 금속배선으로 사용될 Al 또는 그 합금을 물리증착하여 금속층(15)을 형성한 후 상기 금속층(15)상의 소정부분에 감광막 패턴(17)을 형성한다.
제1(c)도를 참조하면, 상기 감광막 패턴(17)에 의해 노출된 금속층(15)과 중간막(13)을 건식 또는 습식 식각방법으로 순차적으로 제거하여 금속층(15)과 중간막(13) 양쪽 끝단의 접촉부만 남도록 한다.
그 다음 상기 구조의 기판(1)을 열처리하여 저항막(11)과 중간막(13) 및 중간막(13)과 금속층(15)간의 접촉 저항을 감소시킨다. 그후 상기 구조의 전표면에 보호층(18)을 HPSG(Boro-Phospho Silicate Glass), PSG(Phospho Silicate Glass) 등 유리재질 절연물질을 사용하여 형성한다.
상술한 종래 기술에 의한 박막저항 제조방법은 금속규화물이 공기중에서 고산화성을 가지며, 금속배선 물질과 함금을 형성하여 저항값이 떨어지는 등의 문제점을 방지하기 위하여 중간층을 형성해야 하므로 공정단가가 상승하며 금속배선과 중간층의 직각공정등 공정이 복잡한등의 문제점들이 있다.
따라서, 이 발명의 목적은 공정단가를 낮출 수 있고 공정이 간단한 박막저항 제조방법을 제공함에 있다.
상기와 같은 목적들을 달성하기 위하여 이 발명은 조정 기판의 상부에 층간 절연막, 금속막 및 감광막 패턴을 순차적으로 형성하는 공정과, 상기 노출된 산화금속층 및 금속막을 제거하여 절연막을 노출시키는 공정과, 상기 감광막 패턴을 제거한후 남아있는 금속막상의 산화금속층을 제거하는 공정과, 상기 노출된 절연막과 금속막상에 저항막을 형성한 후 저항 및 접촉부 이외의 저항막을 제거한 다음 열처리하는 공정과 상기 구조의 전표면에 보호층을 형성하는 공정들을 포함한다.
이하, 도면을 참조하여 이 발명을 상세히 설명한다.
제2(a)도~제2(c)도는 이 발명에 따른 박막저항 제조공정도이다.
제2(a)도를 참조하면, 반도체, 금속배선 BPSG, PSG, USG 등 유리재질 절연물질로된 소정기판(21)상에 산화 규화물 또는 질화규화물을 사용하여 CVD방법으로 층간 절연막 (23)을 형성한다. 그 다음 Al 또는 그 합금을 사용하여 물리증착 방법으로 금속배선에 사용될 금속층(25)을 형성한다. 이때, 상기 금속층(25)이 공기중에 노출되어 산화금속층(26)이 생성된다. 상기 산화 금속층(26)상의 소정 부분에 감광막 패턴(27)을 형성한다.
제2(b)도를 참조하면, 상기 감광막 패턴(27)에 의해 노출된 산화금속층(26) 및 금속층(25)을 제거하여 층간 절연막(23)을 노출시켜 저항이 형성될 부분에 개구부(28)를 형성한 후 상기 감광막 패턴(27)을 제거한다.
그 다음, 금속층(25)상에 남아있는 산화 금속층(26)을 Ar rf 스퍼터링 방법에 의해 제거한 후 대기중에 노출시키지 않고 상기 구조의 전표면에 Cr 및 Ta 등의 금속 규화물을 사용하여 물리증착 또는 CVD 방법으로 저항층(29)을 2000Å 이하의 소정 두께로 형성한다. 그후 개구부(28)상에 감광막 패턴(31)을 형성한다. 상기 감광막 패턴(31)은 저항막(29)중 저항부분과 금속과의 접촉부를 식각공정으로부터 보호한다.
이때, 저항층(29)의 상부가 공기중에 노출되지만 금속층(25)과는 이미 오옴막(Ohmic) 접촉이 이루어져 있고, 저항막(29)의 상부는 약 50Å 이하의 두께로 산화되어 저항에 큰 영향을 미치지 않는다.
제2(c)도를 참조하면, 상기 감광막 패턴(31)에 의해 노출된 저항막(29)을 제거하여 금속층(25)을 노출시킨다. 이때, 상기 개구부(28)내의 저항막(30)이 박막저항이 된다. 그 다음 상기 구조의 기판을 400~450℃정도의 온도에서 열처리하여 저항막(30)과 금속층(25)간의 접촉저항을 감소시킨다. 그후 상기 구조의 전표면에 산화규소 또는 BPSG, PSG 및 USG 등 유리재질 절연물질을 사용하여 통상의 방법으로 보호층(33)을 형성한다.
상술한 바와 같이 이 발명은 소정기판상에 층간 절연막의 금속층을 순차적으로 적층한 후 저항이 형성될 부분의 금속층을 제거한다. 그다음 금속층 상부에 자연산화된 산화 금속층을 제거한 후 저항막을 형성한다. 따라서, 이 발명은 저항막과 금속층 사이의 오옴막 접촉을 위한 내화 금속층이 필요없게 되어 공정단가가 저렴해지고 직각공정이 간단해지는 이점이 있다.
Claims (11)
- 반도체 장치의 제조방법에 있어서, 소정 기판의 상부에 층간 절연막, 금속막 및 감광막 패턴을 순차적으로 형성하는 공정과, 상기 노출된 산화 금속층 및 금속막을 제거하여 절연막을 노출시키는 공정과, 상기 감광막 패턴을 제거한 후 남아있는 금속막상의 산화금속층을 제거하는 공정과 상기 노출된 절연막과 금속막상에 저항막을 형성한 후 저항 및 접촉부 이외의 저항막을 제거하고 열처리하는 공정과, 상기 구조의 전표면에 보호층을 형성하는 공정을 포함하는 박막저항의 제조방법.
- 제 1 항에 있어서, 상기 기판을 반도체, 산화규소, 금속 또는 BPSG, PSG, USG 등 유리재질 절연물질중 어느하나로 형성하는 박막저항의 제조방법.
- 제 1항에 있어서, 상기 층간 절연막을 산화규소막 또는 질화규소막중 어느 하나로 형성하는 박막저항의 제조방법.
- 제 1 항에 있어서, 상기 금속막을 Al 또는 Al합금중 어느 하나로 형성하는 박막저항의 제조방법.
- 제 1 항에 있어서, 상기 산화 금속층의 제거를 건식 식각법에 의해 행하는 박막저항의 제조방법.
- 제 5 항에 있어서, 상기 산화 금속층의 제거를 Ar RF 스퍼터링 방법에 의해 행하는 박막저항의 제조방법.
- 제 1 항에 있어서, 상기 저항막을 금속 규화물로 형성하는 박막저항의 제조방법.
- 제 7 항에 있어서, 상기 저항막을 Cr 규화물 또는 Ta 규화물중 어느 하나로 형성하는 박막저항의 제조방법.
- 제 1 항에 있어서, 상기 저항막을 0.2μm 이하의 두께로 형성하는 박막저항의 제조방법.
- 제 1 항에 있어서, 상기 열처리를 400~450℃ 정도의 온도에서 행하는 박막저항의 제조방법.
- 제 1 항에 있어서, 상기 보호층을 산화 규소막, 질화규소막 또는 BPSG, PSG 및 USG 등 유리재질 절연물질중 어느 하나로 형성하는 박막저항의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910014613A KR940005727B1 (ko) | 1991-08-23 | 1991-08-23 | 박막저항의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910014613A KR940005727B1 (ko) | 1991-08-23 | 1991-08-23 | 박막저항의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930005224A KR930005224A (ko) | 1993-03-23 |
| KR940005727B1 true KR940005727B1 (ko) | 1994-06-23 |
Family
ID=19318996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910014613A KR940005727B1 (ko) | 1991-08-23 | 1991-08-23 | 박막저항의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940005727B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101026061B1 (ko) * | 2009-04-13 | 2011-04-04 | 엘에스엠트론 주식회사 | 저항층 내장 도전체 및 그 제조방법과 인쇄회로기판 |
-
1991
- 1991-08-23 KR KR1019910014613A patent/KR940005727B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101026061B1 (ko) * | 2009-04-13 | 2011-04-04 | 엘에스엠트론 주식회사 | 저항층 내장 도전체 및 그 제조방법과 인쇄회로기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930005224A (ko) | 1993-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0140379B1 (ko) | 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법 | |
| KR100204082B1 (ko) | 내열 금속과 그 위의 알루미늄으로 구성된, 박막다중층산소확산장벽 | |
| KR0143542B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0412612B2 (ko) | ||
| JPH0365658B2 (ko) | ||
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| KR20000035076A (ko) | 실리콘 카바이드 크롬 박막 레지스터를 형성하기 위한 방법 | |
| KR20000035077A (ko) | 실리콘 카바이드 크롬 박막 레지스터 | |
| US6960979B2 (en) | Low temperature coefficient resistor | |
| KR940008883B1 (ko) | 박막저항의 제조방법 | |
| JPH0434966A (ja) | 半導体装置の製造方法 | |
| JPH05218083A (ja) | 薄膜トランジスタの製造方法 | |
| JPS5826184B2 (ja) | ゼツエンゲ−トデンカイコウカトランジスタノ セイゾウホウホウ | |
| US6403472B1 (en) | Method of forming resistive contacts on intergrated circuits with mobility spoiling ions including high resistive contacts and low resistivity silicide contacts | |
| KR940005727B1 (ko) | 박막저항의 제조방법 | |
| US5698468A (en) | Silicidation process with etch stop | |
| JPS59175726A (ja) | 半導体装置の製造方法 | |
| US5750438A (en) | Method for fabricating a local interconnection structure | |
| JPS6312152A (ja) | 半導体装置およびその製造方法 | |
| JPH084142B2 (ja) | 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法 | |
| JP3416205B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61245552A (ja) | 半導体装置の製造方法 | |
| JPH098236A (ja) | 同じポリシリコン層にポリシリコン抵抗体とポリサイドを形成する方法 | |
| JPH0766408A (ja) | 半導体装置の製造方法 | |
| JPH05291506A (ja) | 半導体集積回路装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110523 Year of fee payment: 18 |
|
| EXPY | Expiration of term |