JPH084142B2 - 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法 - Google Patents

乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法

Info

Publication number
JPH084142B2
JPH084142B2 JP60289110A JP28911085A JPH084142B2 JP H084142 B2 JPH084142 B2 JP H084142B2 JP 60289110 A JP60289110 A JP 60289110A JP 28911085 A JP28911085 A JP 28911085A JP H084142 B2 JPH084142 B2 JP H084142B2
Authority
JP
Japan
Prior art keywords
gas
substrate
layer
container
polycide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60289110A
Other languages
English (en)
Other versions
JPS61216331A (ja
Inventor
ツアング ジユイン―カイ
Original Assignee
ジログ,インコ−ポレイテイド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジログ,インコ−ポレイテイド filed Critical ジログ,インコ−ポレイテイド
Publication of JPS61216331A publication Critical patent/JPS61216331A/ja
Publication of JPH084142B2 publication Critical patent/JPH084142B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32105Oxidation of silicon-containing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528Semiconductor component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12986Adjacent functionally defined components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/261In terms of molecular thickness or light wave length

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は、集積回路製造の分野に関し、特に乾燥酸素
雰囲気中におけるポリサイド層を有する基板(以下「ポ
リサイド基板」と略称する)の熱酸化方法に関する。
〔発明の背景〕
半導体集積回路の設計および製造については当業界に
おいて公知である。集積回路技術の最近の進歩に伴い、
素子の小型化が進み、一方でこれに応じて素子の実装密
度と複雑さは増している。こうした発展と期を同じくし
て、電気的相互接続用材料に対する要求は増々厳しくな
っている。その要求を要約すれば、抵抗値が低く、製造
過程で使用する薬品と高温に対して耐性を有し、細線に
成形し得ることである。
例えば典型的なMOSFET構造の場合、エピタキシャル成
長させた単結晶シリコン層をベースすなわち基板とし、
ポリシリコン(多結晶シリコン)をゲート用および相互
接続構造用の標準的な材料としている。ポリシリコンは
シリコン酸化物層によって外側の導電層および単結晶シ
リコン基板から絶縁されている。ポリシリコンは処理用
の薬品および高温に対して必要な安定性を発揮するが、
高性能素子用相互接続材料としての利用が現在限られて
いる主な理由は、その導電性の限界である。ポリシリコ
ンは、厚くドーピングした場合でも電導度が300μΩ−c
m程度に過ぎないため、回路性能を非常に限定する。一
つの解決策として提案されている方法は、ポリシリコン
をそれよりも電導度の高い純金属、例えばアルミニウ
ム、タングステン、チタン等で置き換えることである。
しかし、これら純金属には、集積回路製造時の高温でシ
リコン基板と反応しおよび更に処理に使用する化学薬品
に耐えられないかもしれないという限界がある。
もう一つの在来の解決法は、耐熱金属シリサイドを集
積回路の製造技術に取り入れることである。シリサイド
は幾つかの点で単層ドーピングしたポリシリコンよりも
優れている。ドーピングしたポリシリコンの典型的な厚
さは4500Åで、その面積抵抗率は15Ω/□以上であるの
に対して、シリサイドの面積抵抗率は2Ω/□以下程度
である。シリサイドとしての面積抵抗率は、タンタルお
よびタングステンが約2Ω/□、モリブデンが約1.5か
ら約2.0Ω/□、チタンが約0.5Ω/□である。また、シ
リサイドは一般的に高温やアルカリ性処理薬品に耐える
ことから、MOSFETその他の集積回路製造工程にも適合す
るものである。結局、シリコン層の下に十分な量のシリ
コンがあれば、シリサイド膜の化学的および電気的性質
を落とさずに、自己表面安定化性を持つ二酸化シリコン
をシリサイド上に熱成長させることができる。
金属シリサイドは、相互接続用に必要な希望する抵抗
値および化学的熱的安定性を有し、FETのゲートとして
十分な機能を有する。トランジスターのゲートとして働
くために十分な厚さを持つポリシリコン層がシリサイド
の下にある多層構造(以下これをポリサイド(polycid
e)という)を使うことがしばしばある。このポリサイ
ド構造は、両層の合計厚さが約4500Åであり、抵抗値が
一枚当り4Ω程度である。このようなポリサイド構造が
使われるようになったのは極く最近ではあるが、当業界
では公知である。例えば、Crowderらの持つ米国特許第
4,180,596号には、スパッタリングとその後の焼鈍によ
ってポリシリコン基板上にシリサイド層を付与する方法
が開示されている。Scovellらの持つ米国特許第4,468,3
08号には、蒸着法を用いて半導体基板上にシリサイド層
を付与する方法が示されている。これら以外に、シリサ
イド層を有する半導体回路構造が開示されているものと
しては下記のものがある。Levinsteinらの米国特許第4,
276,557号に開示されているのは、ドーピングしたポリ
シリコン層と蒸着した二酸化シリコン層とによってタン
タルまたはチタンのシリサイド層を挾む構造である。Le
vinsteinらの米国特許第4,332,839号およびFraserらの
同第4,337,476号に開示されているのは、ポリシリコン
層と熱成長させた二酸化シリコン層との間にシリサイド
層を挾む構造である。Fulsらの米国特許第4,450,620号
に開示されているのは、シリサイド層とポリシリコン層
の両方を有するMOS形集積回路素子である。
ポリサイド構造を形成するためにポリシリコン上にシ
リサイド層を被覆した後、普通その上にシリサイドの酸
化および/または低圧化学蒸着(LPCVD)によって二酸
化シリコンの絶縁層を付与する。金属シリサイドの熱的
酸化を行なう際に従来技術で問題となるのは、乾燥酸素
中でシリサイドの酸化が十分行なわれないことである
(たとえば参考文献として、Levinsteinらの米国特許第
4,332,839号およびMurarkaら、“Refractory Silicides
of Titanium and Tantalum for Low−Resistivity Gat
es and Interconnects",IEEE Transactions on Electro
nic Devices,ED−27(8),pp.1409−1417(1980))。
この問題は、乾燥酸素雰囲気に対してほぼ完全な耐性を
有するタンタル・ダイシリサイドについて特に注目され
ている。タンタル・ダイシリサイドの場合は1000℃まで
昇温しても全く二酸化シリコンが成長しない。また、こ
の問題はタングステン・ダイシリサイドについても注目
されている。蒸着されたタングステン・ダイシリサイド
は純粋なO2あるいはH2O雰囲気のいずれにおいても酸化
することができるが、スパッタリング被覆したタングス
テン・ダイシリサイドはO2のみの雰囲気中ではタンタル
・ダイシリサイドのような挙動を示し、酸化しない。い
くつかの文献には代換法として水蒸気酸化法が示唆され
ているが(特に、MurarkaらおよびCrowderら,“1μM
MOSFET VLSI Technology:Part VII−−Metal Silicide
Interconnection Technology−−A Futur Perspectiv
e",IEEE Jourral of Solid−State Circuits,SC−14
(2),pp.291−293(1979))、従来技術は乾燥酸素を
用いる実行可能な方法を何も示唆していない。集積回路
製造工程においては、水蒸気酸化が望ましくない場合が
多い。水蒸気酸化による酸化物の成長速度は、制御不可
能な高速であり、また単結晶シリコン、ポリシリコン、
ポリサイドで非常に異なることがある。乾燥雰囲気中で
の酸化は均一性が高いばかりでなく緩速であるため制御
が容易である。
〔発明の概要〕
すなわち、本発明の目的の一つは、ポリサイド基板
(ポリサイド層を有する基板)の熱酸化を、制御されか
つ均一な状態で行なう方法を提供することである。
本発明のもう一つの目的は、ポリサイド基板の熱酸化
を、乾燥酸素雰囲気中で行なう方法を提供することであ
る。
更に本発明のもう一つの目的は、トリクロロエタンの
ようなハロゲン化アルカン・ガスを用いかつ温度約800
℃以上で、乾燥酸素雰囲気中でポリサイド基板上に二酸
化シリコン層を熱的に成長させる方法を提供することで
ある。
本発明の上記以外の目的、利点、新規の特徴について
は、以下の説明でその一部を述べ、また以下の試験によ
って当業者にとってその一部が明らかにされる。
上記およびその他の目的を達成するために、また本発
明の趣旨に従って、本発明の方法は、ポリサイド基板を
乾燥酸素雰囲気中で温度約800℃以上にまで加熱する工
程と、酸化を誘起するのに必要な量のハロゲン化アルカ
ン・ガスを雰囲気中に導入する工程とを含む。
更に本発明の実施態様の一つにおいては、ハロゲン化
アルカン・ガスとして塩化アルカン・ガスを用い、特に
望ましい化合物として1,1,1−トリクロロエタンを用い
る。ガス導入手段とガス排出手段とを有し、これらによ
ってガスを充填しかつ雰囲気圧力に保つことができる実
質的に密閉された容器の中に、ポリサイド基板を置く。
この容器に乾燥酸素を充填し、望ましい温度範囲である
約900〜950℃に加熱し、容器内を流通する全ガス体積の
約1〜10%の量の1,1,1−トリクロロエタンを導入す
る。基板の加熱時間は、その上に所望の厚さの二酸化シ
リコンを付与するのに十分な長さとする。
本発明において、ハロゲン化炭化水素ガスと酸素ガス
とを混合させるのは下記の理由による。すなわち、ハロ
ゲン化炭化水素ガスは酸素雰囲気中で分解してハロゲン
例えば塩素が遊離する。この塩素は汚染物としての金属
イオンと反応して金属塩化物を生成するが、金属塩化物
はウェハ表面から容易に除去することができる。これに
よって、SiO2を形成することができる清浄な表面に調製
される。本発明において用いるハロゲン化炭化水素ガス
の典型例は、上記のトリクロロエタンの他に例えばトリ
クロロエチレン等がある。
〔実施態様〕
第1図および第2図を参照して、ポリサイド導体を形
成するための公知技術について述べる。ここに掲げた例
は、金属−酸化物−シリコン(MOS)電解効果トランジ
スター(FET)の場合である。初め、シリコン半導体基
板11の表面のうち能動素子を形成するための部分以外全
てに、熱的に成長させた厚いフィールド酸化層(FOX)
が存在する。普通、能動素子相互の絶縁のためのドーピ
ングを上記の形成部分に施した後に、フィールド酸化層
を成長させる。そのような領域にほう素イオンを注入し
てイオン化することができる。ウェーハ11の上面は最初
は平らであるが、フィールド酸化層13の成長によってシ
リコン層の上面が消費され、第1図に示す窪んだ領域が
形成される。
集積回路形成の標準的な製法においては、次に、ウェ
ーハ表面上に非常に高品位の二酸化シリコンの薄い層15
を成長させる。この酸化層は能動素子のゲート酸化物と
して働く。
次に、ウェーハ全面上に標準的な方法でポリシリコン
層17を形成する。次に、公知の方法、望ましくはスパッ
タリングによって、耐熱金属シリサイドの層19を形成す
る。このシリサイド層19の材質は式MSixを満たす多数の
特定の化合物のいずれかであればよく、ここでxの範囲
は約2.2〜約2.6であり、Mはタンタル、タングステン、
チタン、モリブデンおよびこれらの混合物から成る群か
ら選択した金属である。
シリサイド層19を被覆した後に、導体を形成すること
が永久にない部分については、この層19とポリシリコン
層17をウェーハ面から取り除く。標準的なフォトレジス
ト・マスク法およびエッチング法を用いて、層17および
層19の不要な部分を除去する。望ましい総厚さは約4500
Åであり、ポリシリコン層の厚さの合計は約2000Åであ
る。これによって、ゲート機能に必要な十分なポリシリ
コン量およびこのゲートと形成されている集積回路の他
の部分との接続のために必要な低抵抗導電性のために十
分なシリサイド量となる。
ソース領域21およびドレイン領域23(第2図)はイオ
ン注入法によって普通図示の位置に形成される。ここに
述べる例はNMOSの製造についてであって、N+領域は図示
のように形成される。
第2図の中間的構造を形成した後に、ウェーハ全面を
絶縁層で、普通は二酸化シリコン層で覆う必要がある。
これは、素子をシリコン基板11に形成されたままの状態
で保護するためであり、絶縁層の下に形成されている素
子との電気的な干渉が実質的に無い状態で絶縁層の上に
導体を形成することを可能とするためである。すなわ
ち、第3図に示すように、二酸化シリコンの層25,27を
形成する。層25は薄く、普通は約1000Åであり、材質は
非常に高品質のものである。厚い方の層27の形成は、標
準的な化学蒸着法(CVD)によるのが便利である。しか
し、CVD法で形成した二酸化シリコンの品質は十分に良
くないので、まず最初に層25を形成する。
本発明の目的は層25の形成のための改良法を提供する
ことである。ウェーハ面のほぼ全てについては、層25は
既に形成されたゲート酸化物層15の上面に容易に形成さ
れるが、ゲート電極の一部である金属シリサイド層19′
の上にもこの酸化物層25が形成される必要がある。層25
の形成は乾燥酸素雰囲気中で行なう。この雰囲気は、シ
リサイド層19′の上での酸化物の成長を誘起するのに十
分な量のハロゲン化ガス、望ましくは1,1,1−トリクロ
ロエタンを含有する。容器内を流通する総ガス量に対す
るトリクロロエタンの導入量としては、約1〜10%が望
ましく、約6〜7%であれば更に望ましい。酸化温度は
800℃以上である必要があり、約900〜950℃の間とする
のが望ましい。
第4図は、公知の高温炉の模式図である。石英管31で
形成された反応容器33は、その一端を可動蓋35で閉じら
れており、この端部を通してウェーハの出し入れが行な
われる。石英管31の外側に、適当な加熱要素39が配置さ
れている。加熱要素39は、普通は電気抵抗による熱源で
あり、管内に置かれたウェーハ37を加熱する。管31に挿
入するよう適合させた長いホルダー41の中にウェーハ37
が収納される。
ガスは、導入部49を通して容器33の中に導入され、排
出部67あるいは、管31内にホルダー41があるときは、通
気部69のいずれかを通して排出される。乾燥窒素は容器
43に保持されており、流量計45を通して導入部49に連絡
される。同様に、乾燥酸素は容器51に保持されており、
流量計53を通して導入部49に連絡される。これとは別
に、乾燥窒素が容器47に保持されており、流量計55を通
して連絡され、容器59に封入された液体57の中に導かれ
る。容器59は、温度制御された外容器63に包まれてお
り、ハロゲン化炭化水素ガス61を更に収容している。ガ
ス61は、容器47から出た乾燥窒素によって搬送され、逆
流防止弁65を通って導入部49の中に導かれる。ガス流量
は約1〜約5/minで継続することが望ましい。
以下の実施例は、本発明の実施態様の幾つかを示すも
のであって、添付した特許請求の範囲に規定した発明の
範囲を限定しようとするものではない。
実施例1 シリコン量の多いタングステン・ダイシリサイド(WS
ix、ここでxは約2.3)のポリサイド基板を用いて950℃
で乾燥酸化法を実施した。酸化工程を乾燥酸素と1,1,1
−トリクロロエタン・ガスとを用いて行なった。
まず最初に、窒素ガスで10分間容器のパージを行なっ
た。端部の蓋を取り除き、次にポリサイド基板を約5分
かけて徐々に容器中に押し入れた。基板を950℃で約10
分間焼鈍し、それによってタングステンとシリコンとの
結合および温度平衡が確実になるようにした。容器内の
窒素の流量は、これら各々の工程について一定の約2.0
/minに保った。
次に、乾燥酸素と1,1,1−トリクロロエタンの混合雰
囲気中で時間を種々に変えて基板の酸化を行なった。酸
素の流量を一定の約1.5/minに保ち、同時に1,1,1−ト
リクロロエタンの流量を約0.1/minに保った。
酸化を行なった基板を温度約950℃で約15分間焼鈍し
た。次に、約5分かけて徐々に基板を取り出し、容器を
窒素ガスで約10分間パージした。これら3工程を通し
て、窒素の流量を約2/minとした。
基板上に成長した二酸化シリコン層の厚さを、基板表
面の数箇所で測定し平均した。予想したように、得られ
たSiO2層の平均厚さは、酸化時間に対してほぼ直線的に
変化した。結果を後掲の第1表に示す。
比較例1 本発明の乾燥酸素法と比較するために、実施例1と同
一のシリコン量の多いタングステン・ダイシリサイド基
板を用いて、同様に水蒸気酸化法を実施した。
まず最初に、約15分かけて、反応容器を窒素ガスでパ
ージし、そしてポリサイド基板を容器内へ徐々に押し入
れた。次に、基板を900℃で約10分間焼鈍した。実施例
1のように、容器内の窒素流量をこれら各々の工程を通
して一定の約2.0/minに保った。
次に、種々に時間を変えて基板の水蒸気酸化を行なっ
た。この工程でのガス流量は約1.5/minに保った。
酸化を行なった基板を、窒素中約900℃で約10分間焼
鈍し、次に約10分かけて徐々に取り出した。次に、乾燥
窒素で約5分間容器をパージした。これら3工程を通し
て、窒素流量は一定の2.0/minに保った。
実施例1と同様にして二酸化シリコンの平均厚さを測
定した。結果を後掲の第1表に示す。第1表からわかる
ように、O2とトリクロロエタンとの混合雰囲気を用いた
本発明法においては、はるかに緩やかな酸化が行なわれ
ている。
実施例2 実施例1に述べた乾燥酸化法によって、2個のタング
ステン・ダイシリサイド・ポリサイド基板を酸化した。
酸化時間は約160分であった。酸化し基板を取り出した
後に、SiO2層の均一性を調べるために基板上の種々の点
で屈折率を測定した。
結果を第2表に示す。
比較例2 比較のために、水蒸気酸化法で作製したウェーハにつ
いて同様に屈折率を測定した。比較例1に述べた水蒸気
酸化法によって2個のタングステン・ダイシリサイド・
ポリサイド基板の酸化を行なった。酸化時間は約90分で
あった。実施例2のようにして基板上の種々の点で屈折
率を測定した。結果を第2表に掲げる。
水蒸気酸化の結果と本発明の乾燥酸化法を比較する
と、本発明の方法によれば、高い屈折率が得られている
からSiO2層は純度および均一性の点で優れている。
【図面の簡単な説明】
第1図は部分的に形成された半導体要素の断面図、第2
図は更に処理を施した第1図の半導体要素の断面図、第
3図は更に処理を施した第1図および第2図の半導体要
素の断面図、第4図は半導体ウェーハ処理設備の部分的
模式図である。 11:シリコン半導体基板(ウェーハ)、13:フィールド酸
化層、15,25,27:二酸化シリコン層、17:多結晶シリコン
(ポリシリコン)層、19:耐熱金属シリサイド層、33:反
応容器、39:加熱要素、49:ガス導入部、67:ガス排出
部、43,47:乾燥窒素、51:乾燥酸素、61:ハロゲン化炭化
水素ガス。

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】実質的に密閉された容器内に、ポリサイド
    層を有する基板を置く工程と、該容器を酸素ガスで充填
    する工程と、該基板を800℃以上の温度にまであらかじ
    め設定した長さの時間加熱する工程と、該基板の酸化を
    誘起するのに十分な量のハロゲン化炭化水素ガスを該容
    器内に導入する工程であって、それによって該基板上に
    二酸化シリコン層が付与される導入工程とを含んで成
    る、乾燥酸素雰囲気中で行なう、ポリサイド層を有する
    基板の熱酸化方法。
  2. 【請求項2】前記ハロゲン化炭化水素ガスがハロゲン化
    アルカンガスを含んで成る特許請求の範囲第1項記載の
    方法。
  3. 【請求項3】前記ハロゲン化アルカンガスが塩化アルカ
    ンガスを含んで成る特許請求の範囲第2項記載の方法。
  4. 【請求項4】前記塩化アルカンガスが1,1,1−トリクロ
    ロエタンを含んで成る特許請求の範囲第3項記載の方
    法。
  5. 【請求項5】前記容器がガス導入手段とガス排出手段と
    を有する特許請求の範囲第1項記載の方法。
  6. 【請求項6】前記導入手段へ入り前記容器内を通り前記
    排出手段から出るガスの流れが継続しておりかつ該ガス
    の総流量が約1〜5/minである特許請求の範囲第5項
    記載の方法。
  7. 【請求項7】前記ハロゲン化炭化水素ガスの量の範囲
    が、前記容器内を流通する総ガス量の約1〜10vol%で
    ある特許請求の範囲第6項記載の方法。
  8. 【請求項8】前記ハロゲン化炭化水素ガスの量の範囲
    が、前記容器内を流通する総ガス量の約6〜7vol%であ
    る特許請求の範囲第7項記載の方法。
  9. 【請求項9】前記温度の範囲が約900〜約950℃である特
    許請求の範囲第1項記載の方法。
  10. 【請求項10】前記基板が、単結晶半導体層と、該単結
    晶半導体層の上に配置された電気的絶縁性のSiO2層と、
    該SiO2層の上に配置された多結晶シリコン層と、該多結
    晶シリコン層の上に配置された金属シリサイド層とを含
    んで成る特許請求の範囲第1項記載の方法。
  11. 【請求項11】前記金属シリサイドが式MSixで表わされ
    る金属シリサイドであって、該xが2よりも大きく、か
    つ該Mが耐熱金属である特許請求の範囲第10項記載の方
    法。
  12. 【請求項12】前記金属シリサイドが式MSixで表わされ
    る金属シリサイドであって、該xの範囲が約2.2〜約2.6
    であり、かつ該Mがタンタル、タングステン、チタン、
    モリブデン、およびこれらの混合物から成る群から選択
    されている特許請求の範囲第10項記載の方法。
JP60289110A 1984-12-21 1985-12-21 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法 Expired - Lifetime JPH084142B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/684,911 US4612258A (en) 1984-12-21 1984-12-21 Method for thermally oxidizing polycide substrates in a dry oxygen environment and semiconductor circuit structures produced thereby
US684911 1984-12-21

Publications (2)

Publication Number Publication Date
JPS61216331A JPS61216331A (ja) 1986-09-26
JPH084142B2 true JPH084142B2 (ja) 1996-01-17

Family

ID=24750055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60289110A Expired - Lifetime JPH084142B2 (ja) 1984-12-21 1985-12-21 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法

Country Status (2)

Country Link
US (1) US4612258A (ja)
JP (1) JPH084142B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933994A (en) * 1987-06-11 1990-06-19 General Electric Company Method for fabricating a self-aligned lightly doped drain semiconductor device with silicide
US5288666A (en) * 1990-03-21 1994-02-22 Ncr Corporation Process for forming self-aligned titanium silicide by heating in an oxygen rich environment
KR970000425B1 (ko) * 1990-09-20 1997-01-09 이해욱 BiCMOS형 전계효과 트랜지스터 및 그의 제조방법
US5721176A (en) * 1992-05-29 1998-02-24 Olin Corporation Use of oxalyl chloride to form chloride-doped silicon dioxide films of silicon substrates
US6025232A (en) 1997-11-12 2000-02-15 Micron Technology, Inc. Methods of forming field effect transistors and related field effect transistor constructions
JP3355127B2 (ja) * 1998-02-23 2002-12-09 株式会社日立製作所 熱式空気流量センサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
US4276557A (en) * 1978-12-29 1981-06-30 Bell Telephone Laboratories, Incorporated Integrated semiconductor circuit structure and method for making it
US4332839A (en) * 1978-12-29 1982-06-01 Bell Telephone Laboratories, Incorporated Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
US4337476A (en) * 1980-08-18 1982-06-29 Bell Telephone Laboratories, Incorporated Silicon rich refractory silicides as gate metal
US4324038A (en) * 1980-11-24 1982-04-13 Bell Telephone Laboratories, Incorporated Method of fabricating MOS field effect transistors
US4389257A (en) * 1981-07-30 1983-06-21 International Business Machines Corporation Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes
US4419810A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Self-aligned field effect transistor process
GB2114809B (en) * 1982-02-04 1986-02-05 Standard Telephones Cables Ltd Metallic silicide production
US4450620A (en) * 1983-02-18 1984-05-29 Bell Telephone Laboratories, Incorporated Fabrication of MOS integrated circuit devices
US4470189A (en) * 1983-05-23 1984-09-11 International Business Machines Corporation Process for making polycide structures

Also Published As

Publication number Publication date
JPS61216331A (ja) 1986-09-26
US4612258A (en) 1986-09-16

Similar Documents

Publication Publication Date Title
US6784038B2 (en) Process for producing semiconductor integrated circuit device and semiconductor integrated circuit device
KR0140379B1 (ko) 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법
US4605947A (en) Titanium nitride MOS device gate electrode and method of producing
US4570328A (en) Method of producing titanium nitride MOS device gate electrode
KR100236500B1 (ko) 전기 전도성 장벽층과 전도성 비아를 형성하는 방법 및 장치
US4505028A (en) Method of producing semiconductor device
US4180596A (en) Method for providing a metal silicide layer on a substrate
TW569322B (en) Semiconductor device having a low-resistance gate electrode
US5214305A (en) Polycide gate MOSFET for integrated circuits
US5130266A (en) Polycide gate MOSFET process for integrated circuits
JPS62101049A (ja) シリサイド層の形成方法
US4740483A (en) Selective LPCVD tungsten deposition by nitridation of a dielectric
KR0175030B1 (ko) 반도체 소자의 고내열 금속 배선 구조 및 그 형성 방법
KR100755121B1 (ko) 전극구조체의 형성방법 및 반도체장치의 제조방법
US5360768A (en) Method of forming oxide film
US7094637B2 (en) Method for minimizing the vapor deposition of tungsten oxide during the selective side wall oxidation of tungsten-silicon gates
JPH084142B2 (ja) 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法
EP0370387A2 (en) Superconducting material
US6570232B2 (en) Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same
JPS60123060A (ja) 半導体装置
EP0100454B1 (en) Semiconductor device having a conductive layer consisting of a high-melting point metal silicide and a method for manufacturing such a semiconductor device
JPH11274159A (ja) 半導体素子の銅を用いる配線形成方法
JPS61135156A (ja) 半導体装置およびその製造方法
JPH06120355A (ja) 半導体装置の製造方法
US20010019159A1 (en) Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term