JPS61216331A - 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法 - Google Patents

乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法

Info

Publication number
JPS61216331A
JPS61216331A JP60289110A JP28911085A JPS61216331A JP S61216331 A JPS61216331 A JP S61216331A JP 60289110 A JP60289110 A JP 60289110A JP 28911085 A JP28911085 A JP 28911085A JP S61216331 A JPS61216331 A JP S61216331A
Authority
JP
Japan
Prior art keywords
layer
gas
substrate
polycide
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60289110A
Other languages
English (en)
Other versions
JPH084142B2 (ja
Inventor
ジユイン―カイ ツアング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zilog Inc
Original Assignee
Zilog Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zilog Inc filed Critical Zilog Inc
Publication of JPS61216331A publication Critical patent/JPS61216331A/ja
Publication of JPH084142B2 publication Critical patent/JPH084142B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32105Oxidation of silicon-containing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528Semiconductor component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12986Adjacent functionally defined components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/261In terms of molecular thickness or light wave length

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は、集積回路製造の分野に関し、特に乾燥酸素雰
囲気中におけるポリサイド基板の熱酸化方法に関する。
〔発明の背景〕
半導体集積回路の設計および製造については当業界にお
いて公知である。集積回路技術の最近の進歩に伴い、素
子の小型化が進み、一方でこれに応じて素子の実装密度
と複雑さは増している。こうした発展と期を同じくして
、電気的相互接続用材料に対する要求は増々厳しくなっ
ている。その要求を要約すれば、抵抗値が低く、製造過
程で使用する薬品と高温に対して耐性を有し、細線に成
形し得ることである。
例えば典型的なMO8FET構造の場合、エピタキシャ
ル成長させた単結晶シリコン層をベースすなわち基板と
し、ポリシリコン(多結晶シリコン)をff−)用およ
び相互接続構造用の標準的な材料としている。ぼりシリ
コンはシリコン酸化物層によって外側の導電層および単
結晶シリコン基板から絶縁されている。ポリシリコンは
処理用の薬品れている主な理由は、その導電性の限界で
ある。
ポリシリコンは、厚くドーぎングした場合でも電導度が
300μΩ−1程度に過ぎないため、回路性能を非常に
限定する。一つの解決策として提案されている方法は、
−リシリコンをそれよシも電導度の高い純金属、例えば
アルミニ9ム、タングステン、チタン等で貴き換えるこ
とである。しかし、これら純金属には、集積回路製造時
の高温でシリコン基板と反応しおよび更に処理に使用す
る化学薬品に耐えられないかもしれないという限界があ
る。
もう一つの在来の解決法は、耐熱金属シリサイドを集積
回路の製造技術に取シ入れることである。
シリサイドは幾つかの点で単層ドーピングしたポリシリ
コンよシも優れている。ドーピングしたポリシリコンの
典型的なJvさは4500又で、その面傾抵代牟斌11
・5Q’/口以上であるのに対して、シリサイドのWb
棟!抵鯖+よ・1p−70以下程度であまた、シリサイ
ドは一般的に高温やアルカリ性処理薬品に耐えることか
ら、MOSFETその他の集積回路製造工程にも適合す
るものである。結局、シリコン層の下に十分な量のシリ
コンがあれば、シリサイド膜の化学的訃よび電気的性質
を落とさずに、自己表面安定化性を持つ二酸化シリコン
をシリサイド上に熱成長させることができる。
金属シリサイドは、相互接続用に必要な希望する抵抗値
および化学的熱的安定性を有し、FETのダートとして
十分な機能を有する。トランジスターのダートとして働
くために十分な厚さを持つポリシリコン層がシリサイド
の下にある多層構造(以下これをポリサイド(poly
cld・)という)を使うことがしばしばある。このポ
リサイド構造は、両層の合計厚さが約4500Åであり
、抵抗値が一枚当シ4Ω程度である。このよりなポリサ
イド構造が使われるようになったのは極〈最近ではある
が、当業界では公知である。例えば、Crowderら
の持つ米国特許第4,180,596号には、スパッタ
リングとその後の焼鈍によってポリシリコン基板上にシ
リサイド層を付与する方法が開示されている。5cov
ellらの持つ米国特許第4,468,308号には、
蒸着法を用いて半導体基板上にシリサイド層を付与する
方法が示されている。これら以外に、シリサイド層を有
する半導体回路構造が開示されているものとしては下記
のものがある。L・マ1nst・1nらの米国特許第4
.276.557号に開示されているのは、ドーピング
したIリシリコン層と蒸着した二酸化シリコン層と罠よ
ってメンタルまたはチタンのシリサイド層を挾む構造で
ある。L・マ1nst@inらの米国特許第4,332
,839号およびFramerらの同第4.337,4
76号に開示されているのは、プリシリコン層と熱成長
させた二酸化シリコン層との間にシリサイド層を挾む構
造である。Fulsらの米国特許第4,450,620
号に開示されているのは、シリサイド層とぼりシリコン
層の両方を有するMO8形集積回路素子である。
列ポリサイド構造を形成するためにポリシリコン上にシ
リナイド層を被覆した後、普通その上にシリサイドの酸
化および/または低圧化学蒸着(LPC■)によって二
酸化シリコンの絶縁層を付与する・金属シリサイドの熱
的酸化を行なう際に従来技術で問題となるのは、乾燥酸
素中でシリサイドの酸化が十分行なわれないことである
(たとえば参考文献として、L・マ1nstelnらの
米国特許第4.332.839号およびMurarka
ら、’RefractorySilicidea of
 Tltanium and Tantalum fo
rLow−R@aigtiv1ty Gates an
d Intsraonnects”膠IE)J Tra
nsactions on El@ctronic D
evices eED−27(8) 、 pp−140
9−1417(1980))。コノ問題は、乾燥酸素雰
囲気に対してほぼ完全な耐性を有するタンタル・グイシ
リサイドについて特に注目されている。タンタル・ダイ
シリサイドの場合は1000℃まで昇温しでも全く二酸
化シリコンが成長しない。また、この問題はタングステ
ン・ダイシリサイドについても注目されている。蒸着さ
れたタングステン・ダイシリサイドは純粋す02あるい
はH20雰囲気のいずれにおいても酸化することができ
るが、スパッタリング被覆したタングステン・ダイシリ
サイドは02のみの雰囲気中ではタンタル・グイシリナ
イドのような挙動を示し、酸化しない。いくつかの文献
には住換法として水蒸気酸化法が示唆されているが(特
に、Murarkaらおよび(rowderら、 ” 
1 μM MOSFET VLSIT@chnolog
y : Part■−R1@tal 5ilicide
fnt@reonn@ct1on Tschnolog
y−A FuturP@rsp@ctiv@” + I
EEK Jourral of 5olid−8tat
e C1reuits 、 5C−14(2) 、 p
p、291−293(1979) ) 、従来技術は乾
燥酸素を用いる実行可能な方法を何も示唆していない。
集積回路製造工程においては、水蒸気酸化が望ましくな
い場合が多い。水蒸気酸化による酸化物の成長速度は、
制御不可能な高速であ夛、また単結晶シリコン、ぼりシ
リコン、ポリサイドで非常に異なることがある。乾燥雰
囲気中での酸化は均一性が高いはかシでなく緩速である
ため制御が容易である。
〔発明の概要〕
すなわち、本発明の目的の一つは、Iリサイド基板の熱
酸化を、制御されかつ均一な状態で行なう方法を提供す
ることである。
本発明のもう一つの目的は、ポリサイド基板の熱酸化を
、乾燥酸素雰囲気中で行なう方法を提供することである
更に本発明のもう一つの目的は、トリクロロエタンのよ
うなハロゲン化アルカン・ガスヲ用いかつ温度約800
C以上で、乾燥酸素雰囲気中で4リサイド基板上に二酸
化シリコン層を熱的に成長させる方法を提供することで
ある。
更に本発明の目的の一つは、シリサイド層とその上に乾
燥酸素中で熱的に成長させた二酸化シリコン層とを含む
半導体集積回路を提供することである。
本発明の上記以外の目的、利点、新規の特徴については
1、以下の説明でその一部を述べ、また以下の試験によ
って当業者にとってその一部が明らかにされる。
上記およびその他の目的を達成するために、また本発明
の趣旨に従りて、本発明の方法は、ポリサイド基板を乾
燥酸素雰囲気中で温度約800℃以上Kまで加熱する工
程と、酸化を誘起するのに必要な量のハロゲン化アルカ
ン・ガスを雰囲気中に導入する工程とを含む。
更に本発明の実施態様の一つにおいては、ハロゲン化ア
ルカン・ガスとして塩化アルカン・ガスを用い、特に望
ましい化合物として1,1.1−トリクロロエタンを用
いる。ガス導入手段とガス排出手段とを有し、これらに
よってガスを充填しかつ雰囲気圧力に保つことができる
実質的に密閉された容器の中に、ポリサイド基板を置く
。この容器に乾燥酸素を充填し、望ましい温度範囲であ
る約900〜950℃に加熱し、容器内を流通する全ガ
ス体積の約1〜10チの量の1.1.1−トリクロロエ
タンを導入する。基板の加熱時間は、その上に所望の厚
さの二鼠化シリコンを付与するのに十分な長さとする。
以下余白 〔実施態様〕 第1図および第2図を参照して、ポリサイド導体を形成
するための公知技術について述べる。ここに掲げた例は
、金属−酸化物−シリコン(MOS)電解効果トランジ
スター(FET )の場合である。
初め、シリコン半導体基板11の表面のうち能動素子を
形成するための部分以外全てに、熱的に成長させた厚い
フィールド酸化層(FOX )が存在する。普通、能動
素子相互の絶縁のためのドーピングを上記の形成部分に
施した後に、フィールド酸化層を成長させる。そのよう
な領域に#よう素イオンを注入してイオン化することが
できる。ウェーハ11の上面は最初は平らであるが、フ
ィールド酸化層13の成長によってシリコン層の1上面
が消費され、第1図に示す窪んだ領域が形成される。
集積回路形成の標準的な製法においては、次に、クエー
ハ表面上に非常に高品位の二酸化シリコンの薄い層15
を成長させる。この酸化層は能動素子のダート酸化物と
して働く。
次に、ウェーハ全面上に標準的な方法でポリシリコン層
17を形成する。次に、公知の方法1、望ましくはス・
々ツタリングによりて、耐熱金属シリサイドの層19を
形成する。このシリサイド層19の材質は式M81xを
満たす多数の特定の化合物のいずれかであればよく、こ
こでIの範囲は約2.2〜約2.6であり、Mはタンタ
ル、タングステン、チタン、モリブデンおよびこれらの
混合物から成る群から選択した金属である。
シリサイド層19を被覆した後に、導体を形成すること
が永久にない部分については、この層19とIリシリコ
ン層17をウェーハ面から堰り除く。標準的なフォトレ
ジスト・マスク法および工、チング法を用いて、層17
および層19の不要な部分を除去する。望ましい総厚さ
は約4500芙であυ、ポリシリコン層の厚さの合計は
約加ωXである。これによって、?−)機能に必要な十
分なポリシリコン量およびこの?−)と形成されている
集積回路の他の部分との接続のために必要な低抵抗導電
性のために十分なシリサイド量となる。
ソース領域21およびドレイン領域23(第2図)はイ
オン注入法によって普通図示の位置に形成される。ここ
に述べる例はNMO8の製造についてであって、N+領
領域図示のように形成される。
第2図の中間的構造を形成した後に、クエー71全面を
絶縁層で、普通は二酸化シリコン層で覆う必要がある。
これは、素子をシリコン基板11に形成されたままの状
態で保護するためであり、絶縁層の下に形成されている
素子との電気的な干渉が実質的に無い状態で絶縁層の上
に導体を形成することを可能とするためである。すなわ
ち、第3図に示すように、二酸化シリコンの層25.2
7を形成する。層25は薄く、普通は約1000Åであ
り、材質は非常に高品質のものである。厚い方の層27
の形成は、標準的な化学蒸着法(CVD)Kよるのが便
利である。しかし、CVD法で形成した二酸化シリコン
の品質は十分に良くないので、まず最初に層25を形成
する。
本発明の目的は層25の形成のための改良法を提供する
ことである。クエーハ面の#よぼ全てについては、暦2
5は既に形成されたr−)酸化物層15の上面に容易に
形成されるが、f−)電極の一部である金属シリサイド
層19’の上にもこの酸化物層25が形成される必要が
ある。層25の形成は乾燥酸素雰囲気中で行なう。この
雰囲気は。
シリサイド層19′の上での酸化物の成長を誘起するの
に十分な量のハロゲン化ガス、望ましくは1.1.1−
)リクロロエタンを含有する。容器内を流通する総ガス
量に対するトリクロロエタンの導入量としては、約1〜
10%が望ましく、約6〜7チであれば更に望ましい。
酸化温度は800℃以上である必要があシ、約900〜
950℃の間とするのが望ましい。
第4図は、公知の高温炉の模式図である。石英管31で
形成された反応容器33は、その一端を可動蓋35で閉
じられておシ、この端部を通してクエーハの出し入れが
行なわれる。石英管31の外側に、適当な加熱要素39
が配置されている。
加熱要素39は、普通は電気抵抗による熱源であり、管
内に置かれたクエーハ37を加熱する。管31に挿入す
るよう適合させた長いホルダー41の中にクエーハ37
が収納される。
ガスは、導入部49を通して容器33の中に導入され、
排出部67あるいは、管31内にホルダー41があると
きは、通気部69のいずれかを通して排出される。乾燥
窒素は容器43に保持されておシ、流量計45を通して
導入部49に連絡される。同様に、乾燥酸素は容器51
に保持されておシ、流量計53を通して導入部49に連
絡される。これとは別に、乾燥窒素が容器47に保持さ
れておシ、流量計55を通して連絡され、容器59に封
入された液体57の中に導かれる。容器59は、温度制
御された外容器63に包まれておシ、ハロゲン化炭化水
素ガス61を更に収容している。ガス61は、容器47
から出た乾燥窒素によって搬送され、逆流防止弁65を
通って導入部49の中に導かれる。ガス流量は約1〜約
51m1nで継続することが望ましい。
以下の実施例は、本発明の実施態様の幾つかを示すもの
であって、添付した特許請求の範囲に規定した発明の範
囲を限定しようとするものではな(ゝ・ 実施例1 シリコン量の多いタングステン・グイシリサイド(WS
t!、ここでXは約2.3)のポリサイド基板を用いて
950℃で乾燥酸化法を実施した。酸化工程を乾燥酸素
と1.1.1−トリクロロエタン・ガスとを用いて行な
った。
まず最初K、窒素ガスで10分間容器の/4’−ジを行
なっ九。端部の蓋を取シ除き、次にポリサイド基板を約
5分かけて徐々に容器中に押し入れた。
基板を950℃で約10分間焼鈍し、それによってタン
グステンとシリコンとの結合および温度平衡が確実にな
るようにした。容器内の窒素の流量は、これら各々の工
程について一定の約2.0 Vminに保った。
次に、乾燥酸素と1.1.1−)リクロロエタンの混合
雰囲気中で時間を檀々に変えて基板の酸化を行なった。
酸素の流量を一定の約1.517m i nに保ち、同
時に1.1.1−)リクロロエタンの流量を約0.11
7m1nに保った。
酸化を行なった基板を温度約950℃で約15分間焼鈍
した。次に、約5分かけて徐々に基板を取シ出し、容器
を窒素ガスで約10分間パージした。これら3工程を通
して、窒素の流量を約217m i nとした。
基板上に成長した二酸化シリコン層の厚さを、基板表面
の数箇所で測定し平均した。予想したように、得られた
SiO2層の平均厚さは、酸化時間に対してほぼ直線的
に変化した。結果を後掲の第1表に示す。
比較例1 本発明の乾燥酸素法と比較するために、実施例1と同一
のシリコン量の多いタングステン・ダイシリサイド基板
を用いて、同様に水蒸気酸化法を実施した。
まず最初に、約15分かけて、反応容器を窒素ガスでノ
ぐ−ジし、そしてポリサイド基板を容器内へ徐々に押し
入れた。次に、基板を900℃で約10分間焼鈍した。
実施例1のように、容器内の窒素流量をこれら各々の工
程を通して一定の約2、OJ/mlnに保った。
次に、穏々に時間を変えて基板の水蒸気酸化を行なった
。この工程でのガス流量は約1.517m i nに保
りた。
酸化を行なった基板を、窒素巾約900℃で約10分間
焼鈍し、次に約10分かけて徐々に取シ出した。次に、
乾燥窒素で約5分間容器を/母−ジした。これら3工程
を通して、窒素流量は一定の2、04/n1 nに保っ
た。
実施例1と同様にして二酸化シリコンの平均厚さを測定
した。結果を後掲の第1表に示す。第1表かられかるよ
うに、02とトリクロロエタンとの混合雰囲気を用いた
本発明法においては、はるかに緩やかな酸化が行なわれ
ている。
以下余白 第1表 80 877±14 4 634±4790 900±
20 8 779±56160 1105±25 16
 1095±66実施例2 実施例1に述べた乾燥酸化法によって、2個のタングス
テン・ダイシリサイド・ポリサイド基板を酸化した。酸
化時間は約160分でありた。酸化し基板を取シ出した
後に、StO□層の均一性を調べるために基板上の種々
の点で屈折率を測定した。
結果を第2表に示す。
比較例2 比較のために、水蒸気酸化法で作製したワエーハについ
て同様に屈折率を測定した。比較例1に述べた水蒸気酸
化法によって2個のタングステン・ダイシリサイド・ポ
リサイド基板の酸化を行なった。酸化時間は約90分で
ありた。実施例2のようにして基板上の種々の点で屈折
率を測定した。
結果を第2表に掲ける。
水蒸気酸化の結果と本発明の乾燥酸化法を比較すると、
本発明の方法によれに、高い屈折率が得られているから
SiO2層は純度および均一性の点で優れている。
以下余白 第2表 ウェーハφ 屈折率 ウエーハナ屈折率1     1
.45     1     1.371.45   
        1,331.45         
  1.372     1.4g      2  
   1,371.45           1.3
31.431.37 31.37 1.33 1.37 4     1.37 1.33 1.37
【図面の簡単な説明】
第1図は部分的に形成された半導体要素の断面図、第2
図は更に処理を施した第1図の半導体要素の断面図、第
3図は更に処理を施した第11図および第2図の半導体
要素の断面図、第4図は半導体ワエーハ処理設備の部分
的模式図である。 11:シリコン半導体基板(ワエーハ)、13:フィー
ルド酸化層、15.25.27:二酸化シリコン層、1
7:多結晶シリコン(ポリシリコン)層、19:耐熱金
属シリサイド層、33:反応容器、39:加熱要素、4
9:ガス導入部、67:、fス排出部、43.47 :
乾燥窒素、51:乾燥酸素、61:ハロゲン化炭化水素
ガス。

Claims (1)

  1. 【特許請求の範囲】 1、実質的に密閉された容器内にポリサイド基板を置く
    工程と、該容器を酸素ガスで充填する工程と、該ポリサ
    イド基板を800℃以上の温度にまであらかじめ設定し
    た長さの時間加熱する工程と、該ポリサイド基板の酸化
    を誘起するのに十分な量のハロゲン化炭化水素ガスを該
    容器内に導入する工程であって、それによって該ポリサ
    イド基板上に二酸化シリコン層が付与される導入工程と
    を含んで成る、乾燥酸素雰囲気中で行なうポリサイド基
    板の熱酸化方法。 2、前記ハロゲン化炭化水素ガスがハロゲン化アルカン
    ガスを含んで成る特許請求の範囲第1項記載の方法。 3、前記ハロゲン化アルカンガスが塩化アルカンガスを
    含んで成る特許請求の範囲第2項記載の方法。 4、前記塩化アルカンガスが1、1、1−トリクロロエ
    タンを含んで成る特許請求の範囲第3項記載の方法。 5、前記容器がガス導入手段とガス排出手段とを有する
    特許請求の範囲第1項記載の方法。 6、前記導入手段へ入り前記容器内を通り前記排出手段
    から出るガスの流れが継続しておりかつ該ガスの総流量
    が約1〜5l/minである特許請求の範囲第5項記載
    の方法。 7、前記ハロゲン化炭化水素ガスの量の範囲が、前記容
    器内を流通する総ガス量の約1〜10vol%である特
    許請求の範囲第6項記載の方法。 8、前記ハロゲン化炭化水素ガスの量の範囲が、前記容
    器内を流通する総ガス量の約6〜7vol%である特許
    請求の範囲第7項記載の方法。 9、前記温度の範囲が約900〜約950℃である特許
    請求の範囲第1項記載の方法。 10、前記ポリサイド基板が、単結晶半導体層と、該単
    結晶半導体層の上に配置された電気的絶縁性のSiO_
    2層と、該SiO_2層の上に配置された多結晶シリコ
    ン層と、該多結晶シリコン層の上に配置された金属シリ
    サイド層とを含んで成る特許請求の範囲第1項記載の方
    法。 11、前記金属シリサイドが式MSi_xで表わされる
    金属シリサイドであって、該xが2よりも大きく、かつ
    該Mが耐熱金属である特許請求の範囲第10項記載の方
    法。 12、前記金属シリサイドが式MSi_xで表わされる
    金属シリサイドであって、該xの範囲が約2.2〜約2
    .6であり、かつ該Mがタンタル、タングステン、チタ
    ン、モリブデン、およびこれらの混合物から成る群から
    選択されている特許請求の範囲第10項記載の方法。 13、単結晶半導体層と、電気的絶縁性のSiO_2の
    第1層と、該第1層上のドーピングした多結晶シリコン
    層と、該多結晶シリコン層上の導電性材料の層であって
    該材料が耐熱金属シリサイドである層と、該導電性材料
    の層上の電気的絶縁性のSiO_2の第2層であって、
    ハロゲン化炭化水素ガスを含有する乾燥酸素雰囲気中で
    行なう熱酸化によって付与される層とを含んで成る半導
    体回路。 14、前記SiO_2の前記第2層上の電気的絶縁性の
    SiO_2の第3層を更に含んで成る特許請求の範囲第
    13項記載の半導体回路。 15、前記耐熱金属シリサイドが式MSi_xで表わさ
    れる耐熱金属シリサイドであって、該xの範囲が約2.
    2〜約2.6であり、かつ該Mがタンタル、タングステ
    ン、チタン、モリブデン、およびこれらの混合物から成
    る群から選択されている特許請求の範囲第13項記載の
    半導体回路。 16、前記ドーピングした多結晶シリコン層の厚さの範
    囲が約1500〜約2000Åであり、かつ前記耐熱金
    属シリサイド層の厚さの範囲が約2500〜約3000
    Åである特許請求の範囲第13項記載の半導体回路。
JP60289110A 1984-12-21 1985-12-21 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法 Expired - Lifetime JPH084142B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US684911 1984-12-21
US06/684,911 US4612258A (en) 1984-12-21 1984-12-21 Method for thermally oxidizing polycide substrates in a dry oxygen environment and semiconductor circuit structures produced thereby

Publications (2)

Publication Number Publication Date
JPS61216331A true JPS61216331A (ja) 1986-09-26
JPH084142B2 JPH084142B2 (ja) 1996-01-17

Family

ID=24750055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60289110A Expired - Lifetime JPH084142B2 (ja) 1984-12-21 1985-12-21 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法

Country Status (2)

Country Link
US (1) US4612258A (ja)
JP (1) JPH084142B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283621A (ja) * 1990-09-20 1993-10-29 Korea Electron Telecommun BiCMOS電界効果トランジスタの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933994A (en) * 1987-06-11 1990-06-19 General Electric Company Method for fabricating a self-aligned lightly doped drain semiconductor device with silicide
US5288666A (en) * 1990-03-21 1994-02-22 Ncr Corporation Process for forming self-aligned titanium silicide by heating in an oxygen rich environment
US5721176A (en) * 1992-05-29 1998-02-24 Olin Corporation Use of oxalyl chloride to form chloride-doped silicon dioxide films of silicon substrates
US6025232A (en) 1997-11-12 2000-02-15 Micron Technology, Inc. Methods of forming field effect transistors and related field effect transistor constructions
JP3355127B2 (ja) * 1998-02-23 2002-12-09 株式会社日立製作所 熱式空気流量センサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
US4332839A (en) * 1978-12-29 1982-06-01 Bell Telephone Laboratories, Incorporated Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
US4276557A (en) * 1978-12-29 1981-06-30 Bell Telephone Laboratories, Incorporated Integrated semiconductor circuit structure and method for making it
US4337476A (en) * 1980-08-18 1982-06-29 Bell Telephone Laboratories, Incorporated Silicon rich refractory silicides as gate metal
US4324038A (en) * 1980-11-24 1982-04-13 Bell Telephone Laboratories, Incorporated Method of fabricating MOS field effect transistors
US4389257A (en) * 1981-07-30 1983-06-21 International Business Machines Corporation Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes
US4419810A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Self-aligned field effect transistor process
GB2114809B (en) * 1982-02-04 1986-02-05 Standard Telephones Cables Ltd Metallic silicide production
US4450620A (en) * 1983-02-18 1984-05-29 Bell Telephone Laboratories, Incorporated Fabrication of MOS integrated circuit devices
US4470189A (en) * 1983-05-23 1984-09-11 International Business Machines Corporation Process for making polycide structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283621A (ja) * 1990-09-20 1993-10-29 Korea Electron Telecommun BiCMOS電界効果トランジスタの製造方法

Also Published As

Publication number Publication date
US4612258A (en) 1986-09-16
JPH084142B2 (ja) 1996-01-17

Similar Documents

Publication Publication Date Title
KR0140379B1 (ko) 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법
US4505028A (en) Method of producing semiconductor device
US4605947A (en) Titanium nitride MOS device gate electrode and method of producing
JPS62101049A (ja) シリサイド層の形成方法
JPS62502301A (ja) 集積回路製造方法
JP2607503B2 (ja) 二重誘電体mosゲート絶縁装置とその形成方法
JPH06177324A (ja) 電圧係数の小さいキャパシタを含むicチップとその製造法
US5360768A (en) Method of forming oxide film
JPS61216331A (ja) 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法
US6579614B2 (en) Structure having refractory metal film on a substrate
US4752815A (en) Method of fabricating a Schottky barrier field effect transistor
KR100379621B1 (ko) Mos 트랜지스터 게이트 절연막 및 그 제조방법
JPH11274159A (ja) 半導体素子の銅を用いる配線形成方法
JPS58132951A (ja) 二珪化チタンの形成方法
TWI255016B (en) Method of manufacturing flash memory devices
JPH06120355A (ja) 半導体装置の製造方法
JPS61135156A (ja) 半導体装置およびその製造方法
JPH05291567A (ja) 半導体装置及びその製造方法
JPH021124A (ja) 誘電体膜の製造方法
JPH02114641A (ja) 半導体装置の製造方法
KR100395912B1 (ko) 반도체소자의 게이트전극 형성방법
JPS5846651A (ja) 電極配線の製造方法
JPS61203652A (ja) 半導体装置の製造方法
KR0127316B1 (ko) 다결정실리콘의 산화막 형성방법
JPH0461324A (ja) 選択気相成長法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term