JPS62502301A - 集積回路製造方法 - Google Patents

集積回路製造方法

Info

Publication number
JPS62502301A
JPS62502301A JP61501755A JP50175586A JPS62502301A JP S62502301 A JPS62502301 A JP S62502301A JP 61501755 A JP61501755 A JP 61501755A JP 50175586 A JP50175586 A JP 50175586A JP S62502301 A JPS62502301 A JP S62502301A
Authority
JP
Japan
Prior art keywords
layer
source
silicon
drain regions
process step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61501755A
Other languages
English (en)
Inventor
ノルストローム，ハンス
ペツターソン，スツレ
ブクタ，ルドルフ
Original Assignee
ステイフテルセン　インステイツテツト　フオ−ル　ミクロバ−グステクニツク　ビツド　テクニスカ　ホ−グスコラン　アイ　ストツクホルム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ステイフテルセン　インステイツテツト　フオ−ル　ミクロバ−グステクニツク　ビツド　テクニスカ　ホ−グスコラン　アイ　ストツクホルム filed Critical ステイフテルセン　インステイツテツト　フオ−ル　ミクロバ−グステクニツク　ビツド　テクニスカ　ホ−グスコラン　アイ　ストツクホルム
Publication of JPS62502301A publication Critical patent/JPS62502301A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 集積回路製造方法 本発明は集積回路の製造方法に関するものである。
いわゆるＮＭＯ３回路’ＰＣＭＯ８回路といった集積回路の、寸法を縮小してゆ くと、現状の方法に従った多結晶シリコンでできたデート導体や配線が、回路の 動作を制約する因子となることがわかってきた。これは、それらの導体が過大な 抵抗を有し、そのためＣＲ時定数が回路の動作速度を制約する大きさとなるため である。
導体の抵抗を滅する目的で、多結晶シリコンデート導体に金属の導電性上層を付 加することが行われている。これによって導体の抵抗は１０から２０分の１へ減 する。
導体上に被着された金属層は、この金属層の堆積がイオン注入層の活性化（Ｃ元 立って行われるために、約９００’Ｃ−Ｅでの温度において安定なものでなけれ ばならない。このことによって、用いられるシリサイドの選択は、ＷＳｉ２　、 ＴａＳｉ２　、　ＭＯＳｉ２　、ＴｉＳｉ２またはタングステン（Ｗ　）のよう な高融点金属のような高温で安定なものに限定される。
マイクロメータ寸法あるいは更に小さい寸法の回路要素の場合には、ｒ−ト構造 に隣接して位置する、ドープされた導電性表面、すなわちいわゆるソース及びド レイン領域も、それらの表面導電率を向上させるために金属化しなければならな いことがわかってきた。
このこともシリサイド化することによって、すなわちドープされた領域内に存在 するシリコンと反応する金属を堆積させ、そこに金属的導電性シリサイドを形成 することによって実現できる。
従って、上に述べたような寸法の集積回路要素の場合には、デート電極、導体と 共にソース及びドレイン領域をも金属化する必要がある。
１つの既知の方法に従えば、ｒ−ト導体の場合に、金属化しない回路部品が酸化 シリコンを含む場合には、白金を回路上へ堆積させる。そのちと、この回路構造 を加熱すると、白金゛は存在するシリコンと反応しシリサイドを形成する。選択 的エツチング工程すなわち金属化シリコンに影響を与えない工程によって、酸化 シリコンの表面から反応していない金属が除去される。この方法の利点は、金属 化した表面の拡がりに関して、対象要素を加工せずとも正確な測定ができるとい うことである。
ソース及びドレイン領域とデート電極間の短絡の発生を避けるために、ソース及 びドレイン領域とケ９−ト電極との間に絶縁層を設ける方法が考案された。この 場合には、この絶縁層の形成の後にケ９−ト電極とソース及びドレイン領域の金 属化を行う。適当な金属を回路上に堆積させ、その後この回路を加熱してこの金 属、！：’Ｆ’−ト電極の多結晶シリコン並びにソース／ドレイン領域の単結晶 シリコンとを反応させる。金属化された領域の外にある金属は、次に選択的エツ チング工程によって絶縁性層をそのま＼に残しながら除去される。
この方法はサリサイド（５ＡＬＩＣＩＤＥ）法と呼ばれる。
上に述べたすべての方法は共通的な欠点を有している。すなわち、デートとソー ス／ドレイン領域との両方上に同一のシリサイドを用いなければならないという ことである。このことから、処理される各種の領域において互に異なるシリサイ ドを選択できないということになる。デート電極とソース／ドレイン領域とで異 なるシリサイドを選択できるようにすることは大変望ましいことである。
サリサイド法の別の欠点は、絶縁層が存在するにもかかわらず、高温シリサイド を用いる必要性から、デート電極とソース／トンイン領域との間での短絡の発生 を皆無にすることが困難であるということである。
絶縁層は、例えば窒化シリコンを含んでいる。金属化工程で与えられる高温にお いて、／ｒ”−ト電極の多結晶シリコンから、またソース／ドレイン領域の単結 晶シリコンからシリコンがそれぞれの表面上に被着された金属へ移動して、絶縁 層の外側表面上にシリサイドのパッチやストリークを形成する。それらのシリサ イドのストリークやパッチは事後の選択的エツチング工程で除去できず、短絡上 ひきおこすことになる。このようにして、２つの互に平行な多結晶シリコン導体 間でも短絡が発生しうる。従って２つの平行な導体の間に空間を比較的広くとっ ておく必要が生ずる。
シリサイドパッチやストリークが十分成長しないとしても、テート構造の両側の ソース／ドレイン領域から十分表シリコンが移動してゆき、それらの位置に存在 するドープされた領域を破壊することが考えられる。
これらの欠点及びその他の欠点が不発明によって回避される。すなわち、本発明 では、１つのシリサイドをケ９−ト電極に対して最適化して形成し、ソース／ト ンイン領域に対してはまた別のシリサイドを形成することを可能とする。絶縁層 の外表面上のシリサイドパッチやストリークによる短絡もまた避けられる。
本発明は集積回路の製造方法に関するもので６って、基板上に導体といわゆるｒ −）構造が設けられ、上記導体は多結晶シリコンの層を用いておシ、上記ｒ−） 構造は多結晶シリコンのデート電極を用いておシ、上記デート構造の各々はドー プされたいわゆるソース及びドレイン領域によってと９かこまれており、デート 電極とソース及びトンイン領域は、それらの上へ、デート電極並びにソース及び ドレイン領域を構成するシリコンと反応する金属を堆積させることによって金属 化され、それによってｒ−）電極上とソース及びドレイン領域上とにシリサイド 層を形成するようになっている。この方法の特徴は、第１の工程段階でデート電 極の金属化を行い、その後の工程段階においてソース及びドレイン領域の金属化 を行うという点にちる。すなわち最初の工程段階でｒ−）電極の金属化を行った 後、第２の工程段階においてはデート電極の金属化層に対して保護層を設け、ま だ適当なエツチング法によってソース及びドレイン領域上に存在するすべての層 を除去してそれらの領域にシリコンを露出させ、更にこの基板上に露出したシリ コンと反応する金属を堆積させソース及びドレイン領域を金属化させる。このと き上記第２の工程段階で用いた保護層の厚さを、上記エツチング工程の後にも、 デート電極中のシリコンと堆積金属との反応を阻止するに十分な最小厚さを残し ているような厚さとし、上記第２の工程段階で用いる保護層の化学的組成を、そ の層が堆積された金属と反応しないようなものとする。
以下では図面を参照しながら、具体例に基づいて本発明の詳細な説明を行う。
第１図から第５図は、本発明に従うデート構造の製造における各々の段階を示し ている。
第６図から第１０図は、本発明に従って平行な導体を製造する場合の各々の段階 を示している。
第１図を参照すると、制御欧化’１７１２望ましくは二酸化シリコン（５ｉ０２ 　）が、いわゆる基板である単結晶シリコン板１ＶＣ設けられる。このシリカ制 御酸化物２は熱成長されたものが望ましいが、よシ薄い窒化された制御酸化物の 層で置換えることもできる。制御酸化物層２の厚さは約１５ＯＡから３００＾で ある。この制御酸化物層２の上□に厚さ約０．２から０．５μｍの多結晶シリコ ンの層３が堆積される。次にこの層はドープされて、ｐ型またはｎ型の伝導性を 与えられる。次に第１の工程段階として、この多結晶シリコン層３上へ、いわゆ るＬＰＣＶＤ法（低圧気相堆積）またはいわゆる同時蒸着法またはいわゆる同時 スパッタ法によってシリサイド層４が堆積される。このシリサイド層４の厚さは 約０．１から０．２μｍでよい。
このシリサイドは昇温して均一化してもよいし、その１＼遅続工程中に使用して もよい。
本発明に従うと、５ｉ０２のような酸化物あるいはＳｉ３Ｎ４のような窒化物の 形の保護層５が第２の工程段階として、シリサイド層４すなわち金属化されたｒ 　−ト電極上、へ堆積される。ソース及びドレイン領域は以下に詳細に述べるよ うに、後の工程段階で金属化される。この後の段階に先立って、何らかの適切な エツチング工程によってソース及びドレイン領域上にあるすべての層は除去され 、そこに存在するシリコンを露出きせる。次にこの基板上へ金属が堆積され、露 出したシリコンと反応させられてソース及びドレイン領域を金属化する。
上述の保護層５はデート電極上のシリサイド層４を、ソース及びドレイン領域の 金属化の工程中保護するためのものである。従って、この目的のために、第２の 工程段階で堆積させた保護層５の厚さは、上述のエツチング工程の完了の後に、 デート電極中のシリコンと堆積金属とが反応するのを阻止するに十分な与えられ た最小厚さを残すように選ばれる。更に、第２の工程段階で堆積させた保護層５ の化学組成は堆積金属との化学反応の可能性を排除するようなものに選ばれる。
以下で明らかになるように、保護層５は最終的にエッチングマスクヲ構成する。
第１図に示された構造のドライエツチングに続いて、最終的にソース／ドレイン 領域となる領域へ軽いｄ′型の注入がリコン層（８１０２）　６でるることが望 ましい。この層は、この構造が次の工程段階に２いてとシっけられる窒化シリコ ン層に対して良い接着性をもつように用いられる。
本発明に従えば、次にすなわち第２の工程段階の後で、後の工程段階に先立って 、このデート構造とソース及びドレイン領域上へ一体的に絶縁層７が被Ｎされる 。この絶縁層の成分は、ソース及びドレイン領域全金属化するために用いた金属 と反応しないようなものを選ぶ。１つの実施例に従えば、この絶縁層７は二酸化 シリコン（５ｉｏ２）　＠含む。しかし、更に別の実施例に従えばこの絶縁層は 窒化シリコン（Ｓｉ３Ｎ４　）を含んでいる。これは窒化シリコンが比較的容易 にエッチされるという事実の点から望ましいと言える。
このように、実施例においては、二酸化シリコン層される。このように形成され た構造が第２図に示されている。窒化物層７の堆積の前、二酸化シリコン層６の 堆積の後に、二酸化シリコン層６をよシ密にするため及び／またはそれの厚さを わずかに増大させるために、いわゆる「プルバック（ｐｕｌｌ　−ｂａｃｋ　） 　Ｊ酸化工程を行うことができる。
第２図に示された結果の構造は、エツチングマスクなしでドライエッチされ、そ れによって、第２図中の水平な層が逐次エッチされて最後に窒化シリコン７の水 平の層が除去され、第３図に示されたように、ダート構造へと９つけられた最初 の層３．４．５の垂直な側壁上に絶縁層１１．１２を形成することになる。この ように絶縁層１１，１２は、ｒ−ト構造の垂直な端にそってエッチされずに残っ た窒化物層の一部を構成する。エツチング工程は、例えば反応性スパッタリング のような異方性ドライエツチング法によって行うことができる。この方法は酸化 物のエツチングを行わなければ、選択的なエツチングが可能ということで選ばれ た。二酸化シリコン６と保護層５は、従って、エツチングされずに残存する。
二酸化シリコン層６の水平な部分１３，１４．１５は上記のドライエツチング法 によって除去される。このエツチング法はそれが単結晶シリコンをエッチしない ことで選ばれた。
この点に関して、１つの実施例に従えば、’ｒ”−）構造の外部に位置する制御 酸化物層２の部分１６．１７もまたエッチされる。
反応性スパッタリングを利用した方法は、知られているように、異なる成分に対 して選択的に反応するように、エツチング工程中に用いるイオン化気体の成分を 変えることによって、選択的に適応させることができる。
これと別に、スパッタリング法の選択性は、窒化シ　・リコンの水平層と二酸化 シリコン層の水平部分の両万全、制御酸化物層の同部分七共に、１回の同じエツ チング工程の中でエッチするように、選択することもできる。
この段階でソース／ドレイン領域１８．１９はより高濃度に注入することを行っ てもよい。
これらの領域を活性化した後に、先のエツチング工程でソース／ドレイン領域上 の制御酸化物層２が完全にエッチされず残存している場合には、軽い液（ウェッ ト）エツチング法によってこれを除去してもよい。既に述べたように、保護層５ の厚さは薄い制御酸化物層２を除去した後も、与えられた最小厚さを保つような 厚さに選ばｎているはずである。従って、シリサイド層４は、制御酸化物層２の 上記部分１６．１７をエッチした後でも、保護層はもちろんもとの厚さよシもゎ ずかに薄くはなっているものの、尚保護層５によって保護されている。
これのかわシに、既述のように、制御酸化物２はドライエツチング法によって除 去してもよい。この間に発生するソース／ドレイン領域内の照射損傷は以下に述 べるように、後の工程段階でのシリサイドの形成時に回復しうる。
第３図に示された結果の構造全体に対して、金属または金属層８が堆積される。
この時選ばれる金属は、金属被層されたソース／ドレイン領域中の露出された純 粋シリコンと問題の金属との間の反応によって望みのシリサイドを形成しうるよ うなものである。その後の熱処理工程によって、上述の金属８は単結晶シリコン 層１と反応してソース／ドレイン領域にシリサイド層９，１０を形成する。
既に述べたように、保護層５の性質は、与えられた金属８との間で反応しないよ うなものである。二酸化シリコンも窒化シリコンもどちらもこの性質を有してお り、従ってこれら好適化合物のいずれもが保護層５を形成するのに用いるに通し ている。保護層５が金属層８と反応しないので、シリサイドの形成は起こらず、 従って保護層５上には導電性のストＩ／−りもパッチも形成されない。更に絶縁 層１・１，１２のいずれも金属層８と反応しない。このように、本発明を適用す る場合には、前述の短絡問題は完全に回避される。
前に述べたように、保護層５はまたシリサイド層４が金属層と反応するのをも阻 止する。しかし、保護層がなければ、堆積金属８は多結晶層３中のシリコンと反 応し、更にシリサイドを形成することになる。
この構造の熱処理の後に、未反応の金属が、第５図に破線で示したように、シリ サイド化したソース／ドレイン領域９，１０に影響を与えない適当な選択的液状 化学エツチング法によってエッチされる。
このようにして最終的な構造が得られる。これとは別に、金属層８をとシつける 替シに、ソース／ドレイン領域中の露出されたシリコン表面上へ選択タングステ ン付着を行わせ、最終構造を直接得てもよい。
この場合には、気体状の六フッ化タングステン（Ｗ６）を上述のＬＰＣＶＤ法に 併用して低圧力下で流すことによって、この気体がシリコンと反応して四フッ化 シリコ７　（ＳｉＦ４　）を生成する。この四フッ化シリコン（ＳｉＦ４）は気 体状で離れてゆき、シリコン表面にタングステンが堆積する。この反応式は次の ようになる。
２ＷＦ、（気体）＋３３ｉ（固体）→ ３　ＳｉＦ、　（気体）＋２Ｗ（固体）窒化シリコンが与えられた金属層８と反 応しないという事実の他に、窒化シリコンの保護層５の与えられた金属及び下層 多結晶シリコン層３との反応もまた、既述のように阻止されることから、更に１ つの実施例においては、保護層５は窒化シリコンを含んでいる。
保護層には二酸化シリコンが好ましいものの、保護層を構成する化合物が本質的 な特徴ではなく、完全な構造を製造する工程の間に、特にソース／ドレイン領域 のシリサイド化の工程の間に、シリサイド層４が影響されるのを阻止するための 保護層５をとりつけるということが重要である。
このように、本発明はケ９−ト電極４とソース／ドレイン領域９，１０とに互に 異なるシリサイドを選ぶことを可能とする。従って、デート電極４とソース／ド レイン領域９，１０に対して最適なシリサイドをそれぞれ選ぶことを可能とする 。デート電極として用いるシリサイドに高温で安定な、すなわち低抵抗率の、シ リコンに富んだシリサイドを選んだ場合にこの利点が生かされる。例えばＷＳｉ ２、ＴａＳ　ｉ　２、ＭｏＳｉ２、ＴｉＳｉ２のようなシリサイドがデート電極 のために適したシリサイドである。
ソース／ドレイン領域の場合には、金属／シリコン比の大きいシリサイドを用い るのが望ましい。その結果それらの領域に浅い注入すなわち浅いｐ−とｎ−の間 の遷移が得られる。この点で望ましいシリサイドの例はＰｄ２ＳｉとＰｔＳｉで ある。これらのシリサイドは高温で安定ではない。しかし、デート電極のシリサ イド化の後では、高温にする必要がないため、そのようなシリサイドの利用が本 発明で可能となる。
互に異なるシリサイドが使用できることから、ソース／ドレイン領域中よりもｒ −ト電極中でょシ低抵抗を得ることも可能となる。しかし、上述のいわゆるサリ サイド法のような従来の方法では同じ厚さの同じシリサイドをｒ−ト電極とソー ス／ドレイン領域の両方に用いている。
更に、既述のように、本発明では、ＬＰＣＶＤ堆積法を用いてソース／ドレイン 領域上へ選択的にタングステンを堆積させることを可能としている。本発明を用 いない場合には、同時に酸化物層上へもタングステンの付着を起こさせずにドー プされた多結晶シリコンと単結晶シリコンの両方の上へ選択的にタングステンの 堆積を行うことはできない可能性が大きい。
このように、冒頭の部分で述べた欠点は本発明を適用することで回避される。更 に本発明は、異なるシリサイドを用いることができること、上記シリサイドを形 成するのに異なる方法を用いることができる点で技術的にも大きな進歩を遂げた ものである。
ｒ−ト電極と同様にまた同時に処理することができる。
これについては、導体にもまた、金属化した後に保護層がとりつけられる。次に 導体はデート構造と同様に処理されて、引き続いて回路構成が行われる。
第６図ないし第１１図はデート構造と同じ基板上の導体２０．２１と同時に実施 される処理工程を示している。
単結晶シリコン基板１からスタートして、二酸化シリコンの虐２２が、導体２０ −．２１の形成される位置に設けられる。
第６図から第１１図に示された導体は、第１図から第５図に示きれたデート構造 と同時に形成されるため、第６図から第１１図は、第１図から第５図に示された のと同じ層に対して同じ参照符号ｋＷしている〇第１図に従って、層２２を形成 し制御酸化物層２をとりつけた後で、導体とデート構造が同時に形成される。こ うして、多結晶シリコンの層３、シリサイド層４、保護層５、二酸化シリコン層 ６、窒化シリコン層７が形成される。この結果、第７図に示した構造が得られる 。窒化シリコン層７と二酸化シリコン層６の水平部分がエッチされて第８図に示 された構造が得られる。制御酸化物層２がデート構造の両側上でエッチされた時 に、導体２０．２１の両側上に位置するへこみ部２３，２４．２５があられれる 。そして、既に述べたようにして、各々の導体２０．２１の垂直端部上へ絶縁層 ２６．２７が形成される。次に金属層８がとりつけられる。しかし層５と層２２ は、与えられた金属と反応しない二酸化シリコン表面んでいる。
このため、与えられた金属層８の全体は、デート構造においてシリコンと反応し なかった金属？エッチするのと同時にエッチされ、このことから、菓１０図に示 された結果の構造は第８図に示された構造と同一である、このように、導体の周 辺にはシリサイド化は起らない。こうして既に述べたような短路のおそれはなく なる。導体として選ばれたシリサイド４はまたソース／ドレイン領域のために用 いられるシリサイドとは独立している。
本発明がこれまで述べた実施例に限定されるものでないことは理解てれるでろろ う。例えば、図示された４造と導体は説明したと異なる方法で形成することがで きるし、引用された大きさと化合物は、本発明の概念、すなわち保護層の利用か ら離れることなしに、変えることが可能である。
本発明は以下の請求の範囲によってのみ制限を受け国際調査報告

Claims (1)

  1. 【特許請求の範囲】 １．集積回路の製造方法であつて、基板上へ導体といわゆるゲート構造を構築す るようになつており、それら導体が多結晶シリコンの層を用いており、上記ゲー ト構造が多結晶シリコンのゲート電極を用いており、上記ゲート構造の各々がド ープされたいわゆるソースおよびドレイン領域によつてとり囲まれてわり、ゲー ト電極とソース及びドレイン領域との各々にゲート電極とソース及びドレイン領 域を構成するシリコンと反応する金属をデポジツトさせ、ゲート電極とソース及 びドレイン領域のそれぞれにシリサイド層を形成するようになつており、第１の 工程段階においてゲート電極（３）の金属化（メタライズ）し、後の工程段階に おけるソース及びドレイン領域（１８），（１９）の金属化し、第２の工程段階 におけるゲート電極の金属化層（４）上へ、ゲート電極が上記第１の工程段階で 金属化された後に保護層（５）を設け、適当な既知のエツチング法によつてソー ス及びドレイン領域（１８），（１９）上に位置するすべての層（１６），（１ ３），（７）を除去し上記位置でシリコンを露出させ、この後基板上へ堆積され た金属（８）を上記露出されたシリコンと反応させ、それによつてソース及びド レイン領域（１８），（１９）を金属化し、上記第２の工程段階における保護層 （５）の厚さを、上記エツチング工程の後にデポジツトされた金属（８）とゲー ト電極（３），（４）のシリコンとが反応しないことを保証するに十分な最小の 与えられた厚さだけ残る大きさに成し、上記第２の工程段階にかける保護層（５ ）の化学組成をデポジツトされた金属（８）と反応しないものに選ぶこと、を特 徴とする方法。 ２．請求の範囲第１項の方法であつて、上記導体（２０），（２１）にも上記ゲ ート構造（１）ないし（５）と同時に同じ保護層（５）が、上記導体（２０）， （２１）のシリコンの金属化の後に与えられることを特徴とする方法。 ３．請求の範囲第１項または第２項の方法であつて、上記保護層（５）が二酸化 シリコン（ＳｉＯ２）の層を含むことを特徴とする方法。 ４．請求の範囲第１項または第２項の方法であつて、保護層（５）が窒化シリコ ン（Ｓｉ３Ｎ４）の層を含むことを特徴とする方法。 ５．請求の範囲第１項、第２項、第５項、第４項のうちのいずれかの方法であつ て、上記第２の工程段階の後上記後の工程段階の前にゲート構造（３）ないし（ ５）、ソース及びドレイン領域（１８），（１９）、導体（２０），（２１）上 へ一体的に絶縁層（７）を設けることであつて、上記絶縁層（７）が、ソース及 びドレイン領域を金属化するためにデポジツトされた金属（８）と反応しないよ うな化学組成を有しており、既知の異方性ドライエツチング法を適用して、基板 （１）と平行な絶縁層（７）の体積を除去し、絶縁層（１１），（１２），（２ ６），（２７）はゲート構造（３）ないし（５）の垂直側面上及び導体の垂直側 面上に残存し、ゲート電極（３），（４）と付随のソース及びドレイン領域（１ ８），（１９）間または２つの互に隣接する導体（２０），（２１）間の短絡を 阻止することを特徴とする方法。 ６．請求の範囲第５項の方法であつて、上記絶縁層（５）が窒化シリコン（Ｓｉ ３Ｎ４）を含むことを特徴とする方法。 ７．請求の範囲第５項の方法であつて、上記絶縁層（５）が二酸化シリコン（Ｓ ｉＯ２）を含むことを特徴とする方法。 ８．請求の範囲第６項の方法であつて、上記第２の工程段階の後、上記絶縁層（ ５）の堆積の前に、窒化シリコン絶縁層（７）のゲート構造及び導体への接着性 を増大させるために、ゲート構造（３）ないし（５）、ソース及びドレイン領域 （１８），（１９）、導体（２０），（２１）上へ二酸化シリコン層（６）を設 けることを特徴とする方法。 ９．請求の範囲第１項、第２項、第３項、第４項、第５項、第６項、第７項、第 ８項のうちのいずれかの方法であつて、ソース及びドレイン領域を金属化するた めに、気相六フツ化タングステン（ＷＦ６）を低圧下で供給することによつて、 タングステンがソース及びドレイン領域（１８），（１９）上へ付着することに よつて、金属（８）のデポジツトを行うことを特徴とする方法。
JP61501755A 1985-03-07 1986-03-04 集積回路製造方法 Pending JPS62502301A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE8501122-9 1985-03-07
SE8501122A SE453547B (sv) 1985-03-07 1985-03-07 Forfarande vid framstellning av integrerade kretsar der pa en substratplatta ledare och s k gate-strukturer uppbygges

Publications (1)

Publication Number Publication Date
JPS62502301A true JPS62502301A (ja) 1987-09-03

Family

ID=20359403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61501755A Pending JPS62502301A (ja) 1985-03-07 1986-03-04 集積回路製造方法

Country Status (6)

Country Link
US (1) US4740484A (ja)
EP (1) EP0213197B1 (ja)
JP (1) JPS62502301A (ja)
DE (1) DE3664978D1 (ja)
SE (1) SE453547B (ja)
WO (1) WO1986005321A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028554A (en) * 1986-07-03 1991-07-02 Oki Electric Industry Co., Ltd. Process of fabricating an MIS FET
US4855247A (en) * 1988-01-19 1989-08-08 Standard Microsystems Corporation Process for fabricating self-aligned silicide lightly doped drain MOS devices
US4908326A (en) * 1988-01-19 1990-03-13 Standard Microsystems Corporation Process for fabricating self-aligned silicide lightly doped drain MOS devices
NL8800222A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht.
JPH0687483B2 (ja) * 1988-02-13 1994-11-02 株式会社東芝 半導体装置
US5208472A (en) * 1988-05-13 1993-05-04 Industrial Technology Research Institute Double spacer salicide MOS device and method
US4877755A (en) * 1988-05-31 1989-10-31 Texas Instruments Incorporated Method of forming silicides having different thicknesses
GB2219434A (en) * 1988-06-06 1989-12-06 Philips Nv A method of forming a contact in a semiconductor device
US4876213A (en) * 1988-10-31 1989-10-24 Motorola, Inc. Salicided source/drain structure
US4978637A (en) * 1989-05-31 1990-12-18 Sgs-Thomson Microelectronics, Inc. Local interconnect process for integrated circuits
US4994404A (en) * 1989-08-28 1991-02-19 Motorola, Inc. Method for forming a lightly-doped drain (LDD) structure in a semiconductor device
US5153145A (en) * 1989-10-17 1992-10-06 At&T Bell Laboratories Fet with gate spacer
US4981810A (en) * 1990-02-16 1991-01-01 Micron Technology, Inc. Process for creating field effect transistors having reduced-slope, staircase-profile sidewall spacers
US5258645A (en) * 1990-03-09 1993-11-02 Fujitsu Limited Semiconductor device having MOS transistor and a sidewall with a double insulator layer structure
US5102816A (en) * 1990-03-27 1992-04-07 Sematech, Inc. Staircase sidewall spacer for improved source/drain architecture
US5399514A (en) * 1990-04-24 1995-03-21 Seiko Epson Corporation Method for manufacturing improved lightly doped diffusion (LDD) semiconductor device
EP0456318B1 (en) * 1990-05-11 2001-08-22 Koninklijke Philips Electronics N.V. CMOS process utilizing disposable silicon nitride spacers for making lightly doped drain transistors
US5077236A (en) * 1990-07-02 1991-12-31 Samsung Electronics Co., Ltd. Method of making a pattern of tungsten interconnection
US5130266A (en) * 1990-08-28 1992-07-14 United Microelectronics Corporation Polycide gate MOSFET process for integrated circuits
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
US5132757A (en) * 1990-11-16 1992-07-21 Unisys Corporation LDD field effect transistor having a large reproducible saturation current
US5541131A (en) * 1991-02-01 1996-07-30 Taiwan Semiconductor Manufacturing Co. Peeling free metal silicide films using ion implantation
US5340761A (en) * 1991-10-31 1994-08-23 Vlsi Technology, Inc. Self-aligned contacts with gate overlapped lightly doped drain (goldd) structure
WO1993009567A1 (en) * 1991-10-31 1993-05-13 Vlsi Technology, Inc. Auxiliary gate lightly doped drain (agldd) structure with dielectric sidewalls
KR950011983B1 (ko) * 1992-11-23 1995-10-13 삼성전자주식회사 반도체 장치의 제조방법
US5268330A (en) * 1992-12-11 1993-12-07 International Business Machines Corporation Process for improving sheet resistance of an integrated circuit device gate
US5322809A (en) * 1993-05-11 1994-06-21 Texas Instruments Incorporated Self-aligned silicide process
US5604157A (en) * 1995-05-25 1997-02-18 Industrial Technology Research Institute Reduced notching of polycide gates using silicon anti reflection layer
US5849615A (en) * 1996-02-22 1998-12-15 Micron Technology, Inc. Semiconductor processing method of fabricating field effect transistors
TW320744B (en) * 1997-01-15 1997-11-21 Winbond Electronics Corp Manufacturing method of self-aligned salicide
JP2002509649A (ja) 1997-07-11 2002-03-26 テレフオンアクチーボラゲツト エル エム エリクソン 高周波で使用されるｉｃ部品を製造するためのプロセス
US6083836A (en) * 1997-12-23 2000-07-04 Texas Instruments Incorporated Transistors with substitutionally formed gate structures and method
JP3264241B2 (ja) * 1998-02-10 2002-03-11 日本電気株式会社 半導体装置の製造方法
US6743683B2 (en) * 2001-12-04 2004-06-01 Intel Corporation Polysilicon opening polish

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5799775A (en) * 1980-12-12 1982-06-21 Toshiba Corp Manufacture of semiconductor device
JPS58154270A (ja) * 1982-03-09 1983-09-13 Toshiba Corp 半導体装置の製造方法
JPS59186374A (ja) * 1983-04-07 1984-10-23 Sony Corp 半導体装置の製法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2926874A1 (de) * 1979-07-03 1981-01-22 Siemens Ag Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie
US4254428A (en) * 1979-12-28 1981-03-03 International Business Machines Corporation Self-aligned Schottky diode structure and method of fabrication
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
US4374700A (en) * 1981-05-29 1983-02-22 Texas Instruments Incorporated Method of manufacturing silicide contacts for CMOS devices
US4476482A (en) * 1981-05-29 1984-10-09 Texas Instruments Incorporated Silicide contacts for CMOS devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5799775A (en) * 1980-12-12 1982-06-21 Toshiba Corp Manufacture of semiconductor device
JPS58154270A (ja) * 1982-03-09 1983-09-13 Toshiba Corp 半導体装置の製造方法
JPS59186374A (ja) * 1983-04-07 1984-10-23 Sony Corp 半導体装置の製法

Also Published As

Publication number Publication date
SE8501122L (sv) 1986-09-08
EP0213197A1 (en) 1987-03-11
DE3664978D1 (en) 1989-09-14
EP0213197B1 (en) 1989-08-09
US4740484A (en) 1988-04-26
SE453547B (sv) 1988-02-08
WO1986005321A1 (en) 1986-09-12
SE8501122D0 (sv) 1985-03-07

Similar Documents

Publication Publication Date Title
JPS62502301A (ja) 集積回路製造方法
US4510670A (en) Method for the manufacture of integrated MOS-field effect transistor circuits silicon gate technology having diffusion zones coated with silicide as low-impedance printed conductors
JP2615390B2 (ja) 炭化シリコン電界効果トランジスタの製造方法
JPH0581664B2 (ja)
EP0043451A2 (en) Process for selectively forming refractory metal silicide layers on semiconductor devices
GB2214709A (en) A method of enabling connection to a substructure forming part of an electronic device
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
JPH0418702B2 (ja)
JPS6173370A (ja) 半導体装置及びその製造方法
KR930004295B1 (ko) Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법
JP2008227532A (ja) タングステン形成プロセス
JPH04137622A (ja) 半導体デバイスの製造方法
US5286678A (en) Single step salicidation process
CN108538871A (zh) 接触孔的形成方法及图像传感器
JPS59207623A (ja) 半導体装置の製造方法
JPH0523056B2 (ja)
JP2647842B2 (ja) 半導体装置の製造方法
JP3032244B2 (ja) 半導体装置の製造方法
JP3110054B2 (ja) 半導体装置及びその製造方法
JPS6068655A (ja) Ｍｏｓ型トランジスタの製造方法
JPS5836505B2 (ja) 半導体記憶装置の製造方法
JPH06120355A (ja) 半導体装置の製造方法
JPS6161463A (ja) 半導体集積回路素子およびその製造方法
JPH02106971A (ja) 半導体集積回路装置の製造方法
JPH10125623A (ja) 半導体装置の製造方法