JPH11274159A - 半導体素子の銅を用いる配線形成方法 - Google Patents
半導体素子の銅を用いる配線形成方法Info
- Publication number
- JPH11274159A JPH11274159A JP11029761A JP2976199A JPH11274159A JP H11274159 A JPH11274159 A JP H11274159A JP 11029761 A JP11029761 A JP 11029761A JP 2976199 A JP2976199 A JP 2976199A JP H11274159 A JPH11274159 A JP H11274159A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- contact hole
- heat treatment
- insulating layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 52
- 239000010949 copper Substances 0.000 title claims abstract description 52
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 22
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 13
- 150000002367 halogens Chemical class 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims description 24
- 239000010408 film Substances 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 3
- 239000011800 void material Substances 0.000 claims 1
- 239000007789 gas Substances 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 150000004820 halides Chemical class 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000006200 vaporizer Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 短時間の低温熱処理で蒸着された銅の薄膜を
熱処理し得る半導体素子の配線形成方法を提供する。 【解決手段】 半導体基板１０の上面にコンタクトホー
ル２１が形成された絶縁層２０を形成する工程；コンタ
クトホール２１を包含する絶縁層２０の上面に銅薄膜３
０を蒸着する工程；ハロゲンガスを包含する雰囲気下で
銅薄膜３０を熱処理させる工程を含む半導体素子の配線
形成方法である。
熱処理し得る半導体素子の配線形成方法を提供する。 【解決手段】 半導体基板１０の上面にコンタクトホー
ル２１が形成された絶縁層２０を形成する工程；コンタ
クトホール２１を包含する絶縁層２０の上面に銅薄膜３
０を蒸着する工程；ハロゲンガスを包含する雰囲気下で
銅薄膜３０を熱処理させる工程を含む半導体素子の配線
形成方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、高集積、高性能の
素子の配線物質として適宜な銅を用いて、半導体素子の
配線を形成する方法に関する。
素子の配線物質として適宜な銅を用いて、半導体素子の
配線を形成する方法に関する。
【０００２】
【従来の技術】一般に、高集積回路の電気的接続に適宜
な電導性物質としては、アルミニウムが広用されてい
た。近年、電気的に連結する幅が狭くなる傾向がある
が、アルミニウムの抵抗率は回路のＲＣ時定数を遅延さ
せる役割をするため、回路のディメンションが減少する
つれ、デザインルールに制限を与えている。したがっ
て、アルミニウムに比べて固有抵抗値が約４０％低く、
電子移動度の信頼性に一層優れた銅が、半導体素子の配
線物質として脚光を浴びている。通常、ダマシンプロセ
スを施して銅の配線を形成している。
な電導性物質としては、アルミニウムが広用されてい
た。近年、電気的に連結する幅が狭くなる傾向がある
が、アルミニウムの抵抗率は回路のＲＣ時定数を遅延さ
せる役割をするため、回路のディメンションが減少する
つれ、デザインルールに制限を与えている。したがっ
て、アルミニウムに比べて固有抵抗値が約４０％低く、
電子移動度の信頼性に一層優れた銅が、半導体素子の配
線物質として脚光を浴びている。通常、ダマシンプロセ
スを施して銅の配線を形成している。
【０００３】以下に、従来の半導体素子の銅を用いる配
線形成方法の一例を、図面に基づき、詳細に説明する。
まず、図２（Ａ）に示すように、半導体の製造工程を経
た活性素子の集積された半導体基板１上に、コンタクト
ホール２ａを有する絶縁層２を形成し、コンタクトホー
ル２ａを包めた絶縁層２上に銅薄膜３をスパッタリング
蒸着法により形成していた。しかしながら、コンタクト
ホール２ａを完全に埋めるため、銅Ｃｕをスパッタリン
グ蒸着法により連続蒸着すると、図２（Ｂ）に示すよう
に、コンタクトホール２ａの内部にボイド５が生じる。
コンタクトホール２ａ内をボイド形成することなしに埋
めるため、銅薄膜２を蒸着した半導体基板１を真空状態
のまま、加熱炉に装入して、５００℃以上の水素／酸素
雰囲気下に１時間以上熱処理している。この工程によ
り、図２（Ｃ）に示すように、銅薄膜３が熱処理され
て、コンタクトホール２ａがボイドを形成することな
く、埋めらることができる（銅の熱処理工程）。
線形成方法の一例を、図面に基づき、詳細に説明する。
まず、図２（Ａ）に示すように、半導体の製造工程を経
た活性素子の集積された半導体基板１上に、コンタクト
ホール２ａを有する絶縁層２を形成し、コンタクトホー
ル２ａを包めた絶縁層２上に銅薄膜３をスパッタリング
蒸着法により形成していた。しかしながら、コンタクト
ホール２ａを完全に埋めるため、銅Ｃｕをスパッタリン
グ蒸着法により連続蒸着すると、図２（Ｂ）に示すよう
に、コンタクトホール２ａの内部にボイド５が生じる。
コンタクトホール２ａ内をボイド形成することなしに埋
めるため、銅薄膜２を蒸着した半導体基板１を真空状態
のまま、加熱炉に装入して、５００℃以上の水素／酸素
雰囲気下に１時間以上熱処理している。この工程によ
り、図２（Ｃ）に示すように、銅薄膜３が熱処理され
て、コンタクトホール２ａがボイドを形成することな
く、埋めらることができる（銅の熱処理工程）。
【０００４】しかるに、このような従来の半導体素子の
銅を用いる配線形成方法においては、ボイドのない均一
な銅層を形成するためには、銅薄膜層の蒸着後に、真空
装置系から常圧系の加熱炉に移し、水素／酸素雰囲気下
に５００℃以上の高い熱処理温度で、１時間以上の間熱
処理を行っていた。このため、製造工程が煩雑となり、
また、生産性も低下するという不都合な点があった。
銅を用いる配線形成方法においては、ボイドのない均一
な銅層を形成するためには、銅薄膜層の蒸着後に、真空
装置系から常圧系の加熱炉に移し、水素／酸素雰囲気下
に５００℃以上の高い熱処理温度で、１時間以上の間熱
処理を行っていた。このため、製造工程が煩雑となり、
また、生産性も低下するという不都合な点があった。
【０００５】
【発明が解決しようとする課題】本発明は、上記の問題
を鑑み、絶縁層に設けたコンタクトホール内に蒸着した
銅薄膜を短時間の低温熱処理で熱処理し得る半導体素子
の配線形成方法を提供することを目的とする。
を鑑み、絶縁層に設けたコンタクトホール内に蒸着した
銅薄膜を短時間の低温熱処理で熱処理し得る半導体素子
の配線形成方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】このような目的を達成す
るため、本発明の半導体素子の銅を用いる配線形成方法
においては、（１）半導体基板の上面にコンタクトホー
ルを有する絶縁層を形成する工程；（２）該コンタクト
ホールを含めた絶縁層の上面に銅薄膜を蒸着する工程；
そして（３ａ）ハロゲンガス雰囲気下に該銅薄膜を熱処
理させる工程；又は（３ｂ）該銅薄膜上に更に銅−ハロ
ゲン化物膜を蒸着し、該銅−ハロゲン化物膜を熱処理さ
せる工程を含む。
るため、本発明の半導体素子の銅を用いる配線形成方法
においては、（１）半導体基板の上面にコンタクトホー
ルを有する絶縁層を形成する工程；（２）該コンタクト
ホールを含めた絶縁層の上面に銅薄膜を蒸着する工程；
そして（３ａ）ハロゲンガス雰囲気下に該銅薄膜を熱処
理させる工程；又は（３ｂ）該銅薄膜上に更に銅−ハロ
ゲン化物膜を蒸着し、該銅−ハロゲン化物膜を熱処理さ
せる工程を含む。
【０００７】前記工程（２）及び工程（３）における熱
処理工程を、同一のチャンバー内で行うことが好まし
い。同一チャンバー内とは、真空系装置内又は真空系ラ
イン内から常圧系に移行することがないことを意味して
いる。
処理工程を、同一のチャンバー内で行うことが好まし
い。同一チャンバー内とは、真空系装置内又は真空系ラ
イン内から常圧系に移行することがないことを意味して
いる。
【０００８】前記ハロゲンガスが、Ｆ2、Ｃｌ2、Ｂｒ、
Ｉ又はそれらの合成物からなる群から選ばれる１のもの
であることが好ましい。
Ｉ又はそれらの合成物からなる群から選ばれる１のもの
であることが好ましい。
【０００９】前記工程（３）における熱処理工程が、約
４５０℃以下の温度で、約２０〜４０分間施す工程であ
ることが好ましく、特に２５０〜４００℃で、約３０分
間施すことが好ましい。１気圧下におけるバルク状態の
銅及び銅−ハロゲン化物の融点を表１に示す。
４５０℃以下の温度で、約２０〜４０分間施す工程であ
ることが好ましく、特に２５０〜４００℃で、約３０分
間施すことが好ましい。１気圧下におけるバルク状態の
銅及び銅−ハロゲン化物の融点を表１に示す。
【００１０】
【表１】
【００１１】表１から明らかなように、銅−ハロゲン化
物は、バルク状態の銅と比較して、より低い温度で融解
し、流動状態となる。ハロゲンガスが装置に与える影響
を考慮し、気体の形態で注入して利用できるという工程
上のメリットからすると、Ｃｌ2及びＦ2が好ましい。
物は、バルク状態の銅と比較して、より低い温度で融解
し、流動状態となる。ハロゲンガスが装置に与える影響
を考慮し、気体の形態で注入して利用できるという工程
上のメリットからすると、Ｃｌ2及びＦ2が好ましい。
【００１２】工程（１）において、絶縁層は、化学蒸着
あるいはスパッタリング法のような物理的蒸着法により
形成し、その後、反応性イオンエッチング又はスパッタ
リング法のような異方性食刻法によりエッチングして、
コンタクトホールを形成した。絶縁層は、二酸化シリコ
ン酸化膜、ＴＥＯＳ（テトラエチルオルトシリケー
ト）、シリケートガラスなどからなることが好ましい。
あるいはスパッタリング法のような物理的蒸着法により
形成し、その後、反応性イオンエッチング又はスパッタ
リング法のような異方性食刻法によりエッチングして、
コンタクトホールを形成した。絶縁層は、二酸化シリコ
ン酸化膜、ＴＥＯＳ（テトラエチルオルトシリケー
ト）、シリケートガラスなどからなることが好ましい。
【００１３】工程（２）において、銅薄膜を蒸着する方
法としては、スパッタリング法が好ましい。
法としては、スパッタリング法が好ましい。
【００１４】工程（３）においては、（３ａ）ハロゲン
ガス雰囲気下に該銅薄膜を熱処理させる工程；又は（３
ｂ）該銅薄膜上に更に銅−ハロゲン化物膜を蒸着し、該
銅−ハロゲン化物膜を熱処理させる工程のいずれかの１
の工程を行う。工程（３ｂ）では、ハロゲンガス存在下
に銅を蒸着することにより、銅−ハロゲン化物膜を蒸着
する。熱処理条件は上記のとおりである。
ガス雰囲気下に該銅薄膜を熱処理させる工程；又は（３
ｂ）該銅薄膜上に更に銅−ハロゲン化物膜を蒸着し、該
銅−ハロゲン化物膜を熱処理させる工程のいずれかの１
の工程を行う。工程（３ｂ）では、ハロゲンガス存在下
に銅を蒸着することにより、銅−ハロゲン化物膜を蒸着
する。熱処理条件は上記のとおりである。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態の一例
を図面に基づき、詳細に説明する。図１（Ａ）に示すよ
うに、半導体製造工程を経て、ＤＲＡＭ内に集積される
ＰＭＯＳ、ＮＭＯＳ及びＣＭＯＳなどのようなモスペッ
ト素子に代表される活性素子を集積した半導体基板１０
上にコンタクトホールを有する絶縁層２０を形成し、コ
ンタクトホール２１を包めた絶縁層２０上に銅薄膜３０
をスパッタリング蒸着法により形成する。このとき、コ
ンタクトホール２１を完全に埋めるため、工程（３ａ）
銅薄膜３０の蒸着された半導体基板１０を真空状態下の
加熱炉内に装入して、４５０℃以下でハロゲンガス雰囲
気下に３０分間熱処理するか、工程（３ｂ）絶縁層２０
上に銅薄膜３０を形成するとき、ハロゲンガスを少量添
加して、銅−ハロゲン化物を形成した後、同様な条件下
で熱処理すると、銅原子の移動度が増加して、図１
（Ｂ）に示すように、銅薄膜３０が熱処理されて、コン
タクトホール２１がボイドを形成することなく埋められ
る。
を図面に基づき、詳細に説明する。図１（Ａ）に示すよ
うに、半導体製造工程を経て、ＤＲＡＭ内に集積される
ＰＭＯＳ、ＮＭＯＳ及びＣＭＯＳなどのようなモスペッ
ト素子に代表される活性素子を集積した半導体基板１０
上にコンタクトホールを有する絶縁層２０を形成し、コ
ンタクトホール２１を包めた絶縁層２０上に銅薄膜３０
をスパッタリング蒸着法により形成する。このとき、コ
ンタクトホール２１を完全に埋めるため、工程（３ａ）
銅薄膜３０の蒸着された半導体基板１０を真空状態下の
加熱炉内に装入して、４５０℃以下でハロゲンガス雰囲
気下に３０分間熱処理するか、工程（３ｂ）絶縁層２０
上に銅薄膜３０を形成するとき、ハロゲンガスを少量添
加して、銅−ハロゲン化物を形成した後、同様な条件下
で熱処理すると、銅原子の移動度が増加して、図１
（Ｂ）に示すように、銅薄膜３０が熱処理されて、コン
タクトホール２１がボイドを形成することなく埋められ
る。
【００１６】更に、該ハロゲンガスには、Ｆ2、Ｃｌ2、
Ｂｒ、Ｉ又はそれらの合成物を用いる。そのうちＦ2又
はＣｌ2は気体のままで注入することができるが、常温
で液体のＢｒは撹拌器に入れた後、不活性ガスのＡｒ、
Ｈｅを用いて撹拌して、蒸気の状態で注入するか、又は
液体ＭＦＣ及び気化器を用いて注入することもできる。
常温で固体のＩは、気化器を用いて注入する。
Ｂｒ、Ｉ又はそれらの合成物を用いる。そのうちＦ2又
はＣｌ2は気体のままで注入することができるが、常温
で液体のＢｒは撹拌器に入れた後、不活性ガスのＡｒ、
Ｈｅを用いて撹拌して、蒸気の状態で注入するか、又は
液体ＭＦＣ及び気化器を用いて注入することもできる。
常温で固体のＩは、気化器を用いて注入する。
【００１７】その後、加熱チャンバーに注入したハロゲ
ンガスの分圧を１０- 2Torr以下に維持して銅薄膜表面の
みに銅−ハロゲン化物の銅層４０を形成するが、該銅−
ハロゲン化物の融点は、表１に示すように、純粋な銅よ
りも格段に低いため、上記の熱処理温度条件下におい
て、該銅薄膜上に形成した銅−ハロゲン化物に充分な流
動性を与え、銅層が熱処理される。残存するハロゲンガ
スは、熱処理工程の後、パージ操作にて除去する。
ンガスの分圧を１０- 2Torr以下に維持して銅薄膜表面の
みに銅−ハロゲン化物の銅層４０を形成するが、該銅−
ハロゲン化物の融点は、表１に示すように、純粋な銅よ
りも格段に低いため、上記の熱処理温度条件下におい
て、該銅薄膜上に形成した銅−ハロゲン化物に充分な流
動性を与え、銅層が熱処理される。残存するハロゲンガ
スは、熱処理工程の後、パージ操作にて除去する。
【００１８】以下に、このような銅の熱処理の基本原理
について説明する。薄膜表面の１箇所の曲率をＫとする
と、各箇所における化学ポテンシャルμは、式：μ＝μ
0＋ＫｒΩ（ｒ：表面張力、Ω：原子一つの体積）で表
される。そして、図１（Ａ）に示すように、半導体基板
の表面に銅薄膜をスパッタリング蒸着法により蒸着した
場合、銅薄膜の表面曲率は各箇所毎に異なるため、熱エ
ネルギーが加えられると、化学ポテンシャル勾配により
各表面の原子が表面拡散されるため、ボイドを形成する
ことなく、コンタクトホールを埋めることができる。
について説明する。薄膜表面の１箇所の曲率をＫとする
と、各箇所における化学ポテンシャルμは、式：μ＝μ
0＋ＫｒΩ（ｒ：表面張力、Ω：原子一つの体積）で表
される。そして、図１（Ａ）に示すように、半導体基板
の表面に銅薄膜をスパッタリング蒸着法により蒸着した
場合、銅薄膜の表面曲率は各箇所毎に異なるため、熱エ
ネルギーが加えられると、化学ポテンシャル勾配により
各表面の原子が表面拡散されるため、ボイドを形成する
ことなく、コンタクトホールを埋めることができる。
【００１９】
【発明の効果】本発明の方法は、熱処理同一の反応チャ
ンバー内で連続して行うため、高い生産性を向上させ、
短時間の低温熱処理により、均一な銅薄膜を有する半導
体素子の配線を形成し得る。
ンバー内で連続して行うため、高い生産性を向上させ、
短時間の低温熱処理により、均一な銅薄膜を有する半導
体素子の配線を形成し得る。
【図１】本発明に係る半導体素子の銅を用いる配線形成
方法を示した工程縦断面図である。
方法を示した工程縦断面図である。
【図２】従来半導体素子の銅を用いる配線形成方法を示
した工程流れ図である。
した工程流れ図である。
１０：半導体基板 ２０：絶縁層 ２１：コンタクトホール ３０：銅薄膜 ３１：銅−ハロゲン化物膜 ４０：銅層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朴 鍾 郁 大韓民国大田廣域市儒城区魚銀洞28 ハン ビットアパート122−801 (72)発明者 金 東 元 大韓民国京畿道城南市盆唐区九尾洞202 ムジゲマウル207−1501 (72)発明者 羅 司 均 大韓民国ソウル特別市中浪区面牧洞161− ６ (72)発明者 金 俊 基 大韓民国ソウル特別市江南区三成洞50 海 青アパートＢ−303
Claims (6)
- 【請求項１】 半導体素子の銅を用いる配線形成方法で
あって、（１）半導体基板の上面にコンタクトホールを
有する絶縁層を形成する工程；（２）該コンタクトホー
ルを包めた絶縁層の上面に銅薄膜を蒸着する工程；そし
て（３ａ）ハロゲンガス雰囲気下に該銅薄膜を熱処理さ
せる工程；又は（３ｂ）該銅薄膜上に更に銅−ハロゲン
化物膜を蒸着し、該銅−ハロゲン化物膜を熱処理させる
工程を含む方法。 - 【請求項２】 前記工程（２）及び工程（３）における
熱処理工程を、熱処理同一のチャンバー内で行うことを
特徴とする、請求項１記載の方法。 - 【請求項３】 前記ハロゲンガスが、Ｆ2、Ｃｌ2、Ｂ
ｒ、Ｉ又はそれらの合成物からなる群から選ばれる１の
ものである、請求項１又は２記載の方法。 - 【請求項４】 前記工程（３）における熱処理工程が、
約４５０℃以下の温度で、約２０〜４０分間施す工程で
ある、請求項１〜３のいずれか１項記載の方法。 - 【請求項５】 前記工程（２）において、ボイドの上部
が閉塞する前に、工程（３ａ）又は工程（３ｂ）を行
う、請求項１〜４のいずれか１項記載の方法。 - 【請求項６】 基板と、該基板上面にコンタクトホール
を有する絶縁層と、該コンタクトホール内部に、銅―ハ
ロゲン化物を一部含有する銅層を含む半導体素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR3580/1998 | 1998-02-07 | ||
| KR1019980003580A KR100259357B1 (ko) | 1998-02-07 | 1998-02-07 | 반도체 소자의 배선형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274159A true JPH11274159A (ja) | 1999-10-08 |
Family
ID=19532693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11029761A Pending JPH11274159A (ja) | 1998-02-07 | 1999-02-08 | 半導体素子の銅を用いる配線形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6057228A (ja) |
| JP (1) | JPH11274159A (ja) |
| KR (1) | KR100259357B1 (ja) |
| DE (1) | DE19843173A1 (ja) |
| TW (1) | TW383478B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007214387A (ja) * | 2006-02-09 | 2007-08-23 | Tokyo Electron Ltd | 成膜方法、プラズマ成膜装置及び記憶媒体 |
| JP2007533116A (ja) * | 2003-03-14 | 2007-11-15 | ラム リサーチ コーポレーション | 改良されたグローバルデュアルダマシン平坦化のためのシステム、方法、及び装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4669605B2 (ja) * | 2000-11-20 | 2011-04-13 | 東京エレクトロン株式会社 | 半導体製造装置のクリーニング方法 |
| US9337092B2 (en) | 2011-09-30 | 2016-05-10 | Ulvac, Inc. | Method of manufacturing semiconductor device |
| US8796853B2 (en) * | 2012-02-24 | 2014-08-05 | International Business Machines Corporation | Metallic capped interconnect structure with high electromigration resistance and low resistivity |
| US11430692B2 (en) | 2020-07-29 | 2022-08-30 | Taiwan Semiconductor Manufacturing Company Limited | Thermally stable copper-alloy adhesion layer for metal interconnect structures and methods for forming the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5098516A (en) * | 1990-12-31 | 1992-03-24 | Air Products And Chemicals, Inc. | Processes for the chemical vapor deposition of copper and etching of copper |
| US5085731A (en) * | 1991-02-04 | 1992-02-04 | Air Products And Chemicals, Inc. | Volatile liquid precursors for the chemical vapor deposition of copper |
| US5144049A (en) * | 1991-02-04 | 1992-09-01 | Air Products And Chemicals, Inc. | Volatile liquid precursors for the chemical vapor deposition of copper |
| US5714418A (en) * | 1995-11-08 | 1998-02-03 | Intel Corporation | Diffusion barrier for electrical interconnects in an integrated circuit |
| US5891803A (en) * | 1996-06-26 | 1999-04-06 | Intel Corporation | Rapid reflow of conductive layers by directional sputtering for interconnections in integrated circuits |
| US5968847A (en) * | 1998-03-13 | 1999-10-19 | Applied Materials, Inc. | Process for copper etch back |
-
1998
- 1998-02-07 KR KR1019980003580A patent/KR100259357B1/ko not_active IP Right Cessation
- 1998-08-26 US US09/140,834 patent/US6057228A/en not_active Expired - Lifetime
- 1998-08-31 TW TW087114421A patent/TW383478B/zh not_active IP Right Cessation
- 1998-09-21 DE DE19843173A patent/DE19843173A1/de not_active Ceased
-
1999
- 1999-02-08 JP JP11029761A patent/JPH11274159A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007533116A (ja) * | 2003-03-14 | 2007-11-15 | ラム リサーチ コーポレーション | 改良されたグローバルデュアルダマシン平坦化のためのシステム、方法、及び装置 |
| JP4859664B2 (ja) * | 2003-03-14 | 2012-01-25 | ラム リサーチ コーポレーション | 改良されたグローバルデュアルダマシン平坦化方法 |
| JP2007214387A (ja) * | 2006-02-09 | 2007-08-23 | Tokyo Electron Ltd | 成膜方法、プラズマ成膜装置及び記憶媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6057228A (en) | 2000-05-02 |
| TW383478B (en) | 2000-03-01 |
| KR100259357B1 (ko) | 2000-06-15 |
| KR19990069376A (ko) | 1999-09-06 |
| DE19843173A1 (de) | 1999-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2828540B2 (ja) | シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法 | |
| US6614119B1 (en) | Semiconductor device and method of fabricating the same | |
| US6218301B1 (en) | Deposition of tungsten films from W(CO)6 | |
| JP2001102382A (ja) | チップ配線アプリケーションのための段階的な組成の拡散障壁 | |
| JPH09148268A (ja) | 半導体装置の製造方法 | |
| WO1999063590A9 (en) | A method for treating a deposited film for resistivity reduction | |
| JPH10125782A (ja) | 半導体装置の製造方法 | |
| JP2809196B2 (ja) | 半導体装置の製造方法 | |
| JPH05267211A (ja) | バリア金属層形成方法 | |
| JP4638140B2 (ja) | 半導体素子の銅配線形成方法 | |
| JPH11274159A (ja) | 半導体素子の銅を用いる配線形成方法 | |
| TW201103103A (en) | Method for fabricating integrated circuit structures | |
| JPH04234149A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
| KR100496716B1 (ko) | 반도체장치및그제조방법 | |
| JP4195432B2 (ja) | 相互接続用の自己封止型銀合金 | |
| JP2726438B2 (ja) | 薄膜形成装置 | |
| JPS61216331A (ja) | 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法 | |
| JPH11233453A (ja) | 半導体装置の製造方法 | |
| KR20030050062A (ko) | 반도체 소자의 구리 배선 형성방법 | |
| JP3456392B2 (ja) | 半導体装置の製造方法 | |
| US6362088B1 (en) | Method of forming ohmic conductive components in a single chamber process | |
| GB2307341A (en) | Method of forming a tungsten plug of a semiconductor device. | |
| JP3263611B2 (ja) | 銅薄膜製造方法、銅配線製造方法 | |
| JP2000353705A (ja) | 半導体集積回路装置の製造方法 | |
| JP2003100663A (ja) | 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法並びにＴａＣＮバリア層を有する銅金属層構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081202 |