JP2001102382A - チップ配線アプリケーションのための段階的な組成の拡散障壁 - Google Patents

チップ配線アプリケーションのための段階的な組成の拡散障壁

Info

Publication number
JP2001102382A
JP2001102382A JP2000236873A JP2000236873A JP2001102382A JP 2001102382 A JP2001102382 A JP 2001102382A JP 2000236873 A JP2000236873 A JP 2000236873A JP 2000236873 A JP2000236873 A JP 2000236873A JP 2001102382 A JP2001102382 A JP 2001102382A
Authority
JP
Japan
Prior art keywords
barrier film
semiconductor device
device structure
nitrogen
content
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000236873A
Other languages
English (en)
Other versions
JP4126148B2 (ja
Inventor
Cyprian E Uzoh
シプリアン・イー・ウゾー
C Edelstein Daniel
ダニエル・シィ・エデルステイン
Andrew H Simon
アンドリュー・エイチ・シモン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2001102382A publication Critical patent/JP2001102382A/ja
Application granted granted Critical
Publication of JP4126148B2 publication Critical patent/JP4126148B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021Reactive sputtering or evaporation
    • C23C14/0036Reactive sputtering
    • C23C14/0084Producing gradient compositions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068Formation and after-treatment of conductors
    • H01L2221/1073Barrier, adhesion or liner layers
    • H01L2221/1078Multiple stacked thin films not being formed in openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/30Self-sustaining carbon mass or layer with impregnant or other layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 半導体素子構造のための障壁膜を提供するこ
と。 【解決手段】 障壁膜が、窒素とチタンまたはタンタル
の少なくとも1つを含む化合物と、障壁膜内で可変の濃
度を有する窒素と、障壁膜内で可変の濃度を有する酸素
とを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子に関し、
特に、導電材料を基板内のまたは基板上の導電フィーチ
ャにめっきするプロセスに関する。より詳細には、本発
明は基板内に形成されるサブミクロン構造を充填するた
めの、金属の電気めっきに関する。本発明はまた、金属
充填型サブミクロン構造に関する。
【0002】
【従来の技術】マイクロ電子デバイスの生産において、
半導体構造内及び上に、様々な目的で金属がめっきされ
る。金属が付着されて、配線構造などのバイア及び導電
路が形成される。通常、金属はめっき溶液を保持するセ
ルまたは貯蔵庫内でめっきされ、こうした溶液は基板上
にめっきされる少なくとも1つの金属または合金を含
む。
【0003】
【発明が解決しようとする課題】本発明は半導体素子構
造のための障壁膜(barrier film)を提供する。
【0004】本発明はまた、絶縁材料の領域、導電材料
の領域、及び導電材料の領域と絶縁材料の領域間の障壁
膜を含む半導体素子構造を提供する。
【0005】本発明はまた、半導体素子構造を形成する
方法を提供する。
【0006】
【課題を解決するための手段】障壁膜が、窒素とチタン
またはタンタルの少なくとも1つを含む化合物を含む。
障壁膜はまた、障壁膜内で可変の濃度を有する窒素と、
障壁膜内で可変の濃度を有する酸素を含む。
【0007】障壁膜は、窒素とチタンまたはタンタルの
少なくとも1つを含む化合物と、障壁膜内で可変の濃度
を有する窒素と、障壁膜内で可変の濃度を有する酸素と
を含む。
【0008】この方法は、障壁膜を絶縁材料の領域上に
付着する。障壁膜は、窒素とチタンまたはタンタルの少
なくとも1つを含む化合物と、障壁膜内で可変の濃度を
有する窒素と、障壁膜内で可変の濃度を有する酸素とを
含む。導電材料が、障壁膜の少なくとも一部上に付着さ
れる。
【0009】
【発明の実施の形態】半導体素子構造では、導電構造か
ら周囲の材料への金属の流動(migration)を防止する
ために、導電構造を形成する前に、障壁構造が形成され
得る。例えば、チップ配線アプリケーションでは、配線
構造から配線構造を囲む誘電材料などの周囲の材料への
金属の流動を防止するために、金属を付着する前に障壁
が付着されて、導電構造を形成する。障壁膜は一般に、
金属を付着する前に、ダマシーン・プロセスにおいて付
着される。
【0010】一般に、障壁は金属の流動に対する障壁を
提供し、導電材料または周囲の材料とは反応しない。ま
た、障壁が低い比抵抗を有し、導電材料、及びチップ配
線構造を囲む誘電材料などの周囲の材料の両方に対し
て、良好な接着性を有することが望ましい。障壁の他の
特性もまた重要である。結果的に、障壁膜の選択におい
て、とりわけ接着性、比抵抗、接触抵抗、及び集積化の
バランスを保つことが必要である。
【0011】障壁膜内で一般に使用される2つの材料の
例は、タンタルとチタンである。一般に、チタン及びタ
ンタルのいずれも、それらの純粋な形態では、銅または
アルミニウムに対する良好な障壁ではない。しかしなが
ら、タンタルまたはチタンと窒素との反応から生まれる
化合物は、純粋なチタンまたは純粋なタンタルよりも良
好な拡散障壁として作用する傾向がある。
【0012】タンタルの場合、タンタルの窒化物は異な
る化学量論を有する材料の形態としてだけでなく、異な
る同素体としても存在する。例えば、それらは立方窒化
タンタルまたは六方窒化タンタルである。異なる同位体
及び同素体の特性は異なり得る。これらの方針に従い、
窒化タンタルによれば、ほとんどの基板への膜接着性
は、窒素含有量の増加と共に向上する傾向がある。その
反面、高い窒素含有量は膜の比抵抗を増加し得る。しか
しながら、前述のように、膜が高い比抵抗を有すること
は好ましくない。
【0013】窒化タンタルに関して、窒素含有量の単位
増加当たりの膜の比抵抗の増加は、線形でない。例え
ば、36%以上の窒素含有量を有する立方窒化タンタル
では、窒素含有量の限界増加は膜を抵抗性にする。前述
のことを鑑み、場合によっては、低い比抵抗及び限界接
着性を有する膜と、優れた接着性を有する一方、非常に
高い比抵抗を有する膜との間の選択が必要である。
【0014】特定の障壁材料は、障壁材料の間の特性の
バランスを例証する。例えば、窒素が豊富な窒化チタン
は、銅及びアルミニウムに対する良好な障壁である。そ
れにひきかえ、窒化タンタルは銅に不十分に、またはか
ろうじて接着する。別の例によれば、窒素が豊富な窒化
チタン及びWNPの比抵抗は、1cm当たり約250μ
Ωよりも大きい。他方、窒素が豊富な窒化タンタルの比
抵抗は、800μΩ/cmよりも大きい。
【0015】本発明は、障壁及び膜の電気特性を最適化
する障壁膜を提供することにより、前述の問題及び他の
問題に対する解決策を提供する。一般に、本発明による
障壁膜は、窒素とチタンまたはタンタルの少なくとも1
つを含む化合物を含む。換言すると、本発明による障壁
膜は、窒化チタンまたは窒化タンタルを含む。化合物の
正確な構成は変化し得る。換言すると、障壁膜を構成す
る化合物内のチタンまたはタンタル及び窒素の原子の数
が変化し得る。
【0016】窒素及びチタンまたはタンタルを含有する
化合物に加えて、本発明による障壁膜は更に、酸素また
は窒素を含む。障壁膜内の窒素及び酸素の濃度は、障壁
膜内で変化する。換言すると、障壁膜内の特定の位置で
は、窒素含有量が障壁膜内の他の位置よりも高い。同時
に、障壁膜内の特定位置での酸素の濃度は、障壁膜内の
他の位置よりも高い。これらの方針に従い、障壁膜上に
めっきされる金属の近傍において、または障壁膜の下に
横たわる材料の近傍において、高い窒素含有量を有する
ことが有利である。これは少なくとも部分的には、前述
のように、酸素または窒素が障壁膜材料上で有し得る効
果に起因する。
【0017】障壁膜の窒素または酸素の含有量を変化す
ることにより、膜内の異なる位置において有利な特性を
提供するように、膜の特性が制御される。例えば、障壁
膜の下に横たわる材料の近傍では、障壁膜が良好な接着
性を有することが好ましい。障壁膜の電気特性は、これ
らの領域では余り重要でない。結果的に、障壁膜の下に
横たわる材料の近傍では、組成は障壁膜と下側の材料と
の接着性を強化する傾向を示すように選択される。
【0018】それにひきかえ、障壁膜上に横たわる領域
に付着される金属の近傍においては、障壁膜が改善され
た電気特性を有することが好ましい。従って、金属な
ど、上に横たわる導電材料の近傍での組成は、この目的
のために変化される。これは特に、障壁膜上に横たわる
導電材料内において、十分な導電率を保証するために重
要である。しかしながら、上に横たわる金属の近傍で
は、障壁が更に、上に横たわる金属の接着性を強化する
傾向を示す特性を有することが好ましい。
【0019】前述のように、障壁膜の接着性及び電気特
性は、障壁材料内の酸素または窒素の濃度を制御するこ
とにより影響される。酸素または窒素の含有量はまた、
膜の微構造を安定化し、膜の障壁特性を最適化するよう
に、障壁膜内の様々な位置において最適化され得る。
【0020】前述の方針に従い、チップ配線アプリケー
ションのために障壁膜上に付着される金属など、障壁膜
上に横たわる少なくとも1つの金属または合金の近傍の
障壁膜の領域は、下側の絶縁性または誘電性材料の近傍
の領域などの、障壁膜の他の領域に比較して、低濃度の
窒素または酸素を有する。下側の絶縁材料の近傍の障壁
膜内の窒素濃度は約50%であり、タンタルが約50%
である。この比率は重量比ではなく、原子百分率であ
る。比率はSIMS(Secondary Ion Mass Spectromete
r:2次イオン質量分析計)またはオージェ電子分光法
(Auger ElectronSpectroscopy)により定量化され得
る。それにひきかえ、少なくとも1つの金属または合金
から成る上側領域の近傍では、障壁膜の窒素含有量が約
20%である。
【0021】他方、障壁膜の酸素含有量は、下側の絶縁
材料の近傍において約0%から、上側の金属または合金
の近傍において、約0.5%に変化し得る。
【0022】前述の説明から明らかなように、膜内の酸
素または窒素濃度は、下側の絶縁材料の近傍において最
も高く、上側の金属または合金の近傍において最も低く
なる。障壁膜が酸素及び窒素の両方を含む場合、酸素濃
度は、窒素濃度が最も高いところで最も高くなる。逆
に、窒素濃度は酸度濃度が最も高いところで最も高くな
る。
【0023】酸度濃度及び窒素濃度の両方は、下側の絶
縁材料の近傍において最も高くなる。障壁膜が酸素及び
窒素の両方を含む場合、酸素濃度は障壁膜の窒素濃度が
最も低いところで最も低い。逆に、障壁膜が酸素及び窒
素の両方を含む場合、障壁膜内の窒素濃度は、酸素濃度
が最も低いところで最も低い。
【0024】障壁膜内の窒素はN2の形態であるのに対
し、障壁膜内の酸素の形態はO2である。酸素及び窒素
は元素O及びNの形態であってもよい。元素酸素及び窒
素は、Taと結びつき得る。換言すると、この場合、膜
はTaNまたはTaOである。他の形態にはTa2N及
びTa22が含まれる。当業者であれば、過度な実験無
しに、他の化学量論も決定できよう。
【0025】障壁膜はまた、炭素を含み得る。炭素濃度
は障壁の特性を可変するために、障壁内で変化し得る。
これらの方針に従い、炭素濃度は下側の絶縁材料の近傍
において最も低く、上側の導電材料の近傍において最も
高い。障壁膜が炭素に加え、酸素または窒素を含む場
合、酸素、窒素または炭素の濃度は全て、障壁膜の同じ
領域において最も低く、障壁膜の同じ領域において最も
高い。
【0026】障壁膜内の酸素、窒素または炭素の濃度
は、様々な理由で変化し得る。上側の導電材料の近傍で
は、障壁膜の酸度、窒素または炭素含有量は一般に、膜
の低い比抵抗を保証するのに十分である。これらの方針
に従い、上側の導電材料の少なくとも近傍では、障壁膜
の比抵抗が少なくとも約250μΩ/cmである。或い
は、この領域における障壁膜の比抵抗は、少なくとも約
800μΩ/cmである。
【0027】障壁膜の酸素、窒素または炭素含有量はま
た、障壁膜が少なくとも1つの上側の金属または合金の
流動に対して有効な障壁となるように、変化し得る。一
般に、酸素及び炭素のドーピングは、原子百分率で約1
%乃至約10%以下である。他方、窒素含有量の典型的
な範囲は、原子百分率で約30%乃至約60%である。
酸素及び炭素含有量は一般に、障壁膜の比抵抗の好まし
くない上昇により制限される。一般に、良好な障壁を提
供するTaN膜では、最小比抵抗は約200μΩ/cm
である。しかしながら、障壁膜は最大約1000μΩ/
cmの比抵抗を有し得る。
【0028】障壁膜の酸素、窒素または炭素含有量が変
化する割合は、可変であり得る。例えば、障壁膜の酸
素、窒素または炭素含有量は、障壁膜全体を通じて、下
側の絶縁領域の近傍のある値から、上側の導電領域の近
傍の別の値に向けて、一定の割合で変化する。一定の割
合は線形または非線形であってよい。
【0029】障壁膜の酸素、窒素または炭素含有量は、
障壁膜全体を通じて、異なる割合で変化し得る。換言す
ると、障壁膜内のある領域では、酸素、窒素または炭素
の含有量がある割合で変化し、障壁膜内の他の位置で
は、障壁膜の酸素、窒素または炭素含有量が、異なる割
合で変化し得る。割合変化は障壁膜のある部分では一定
であり、他の部分では可変であり得る。異なる割合は線
形または非線形であってよい。これらの方針に従い、障
壁膜の酸素、窒素または炭素含有量は、障壁膜のある部
分では線形的に変化し、障壁膜の別の領域では非線形に
変化し得る。
【0030】障壁内の窒素、酸素または炭素の含有量
は、制御されて変化し得る。導電材料を障壁膜に適切に
結合し、障壁膜の接着性及び障壁膜の好適な電気特性を
保証するように、上側の導電材料または障壁膜の組成が
制御され得る。
【0031】本発明はまた、絶縁材料領域、導電材料領
域、及び絶縁材料領域と導電材料領域間の障壁膜を含む
半導体素子構造を含む。ここで障壁膜は実質的に前述の
通りである。従って、障壁膜、導電材料、及び絶縁材料
の内容物は、前述の組成及び特性を有する。絶縁材料は
任意の好適な絶縁材料である。本発明に従い使用される
絶縁材料の例には、二酸化ケイ素、窒化ケイ素、ダイヤ
モンド・ライク・カーボン、炭素ドープ・ケイ酸塩ガラ
ス、フルオロケイ酸塩ガラス、バルク状若しくは多孔質
または低誘電率のSiO、エーロゲル、FSG、FO
X、SiLK、SiCOH、及び有機ポリマ、例えばポ
リイミド、三二シロキサン(silsesquioxanes)、ポリ
・アリーレン・エーテル、フルオロポリマなどが含まれ
る。障壁膜は前述の濃度の酸素、窒素または炭素の他
に、窒化タンタル、窒化チタン、及びWNPの少なくと
も1つを含み得る。
【0032】本発明はまた、半導体素子構造を形成する
方法を含む。この方法は、絶縁材料の領域上に障壁膜を
付着する。障壁膜は実質的に前述の通りである。次に、
導電材料が障壁膜の少なくとも一部上に付着される。障
壁膜の付着のために、窒素とチタンまたはタンタルの少
なくとも1つを含む化合物を付着し、次に化合物をO 2
ガスまたはN2ガスにさらす。
【0033】炭素が障壁膜内に単独で、または酸素また
は窒素と同時に導入され得る。ことによると、炭素を膜
内に導入する最も直接的な方法は、同時スパッタリング
により行われ、所望の量の炭素がタンタルまたはチタン
・スパッタリング・ターゲットに組み込まれる。或い
は、酸素も所望される場合、例えば一般に使用されるA
r及びN2ガスと共に、約1×10-6トルの小分圧のC
2、COまたはCNガスにより、酸素及び炭素が反応
性スパッタリングにより導入される。メタンまたはCF
4などの炭化水素またはフッ化炭素ガスは、好ましくな
い。なぜなら、ことによると水素またはフッ素は、所望
の障壁膜の脆化、膨張、腐食、及び剥離の原因となり得
るからである。前述のように、C及びOの典型的な範囲
は、原子百分率で、約0%乃至約10%である。
【0034】こうした材料の接着性は、剥離強度により
表現され得る。一般に、剥離強度が全ての界面におい
て、約1000ジュール/m2よりも大きいことが望ま
しい。ことによると、剥離強度が約400ジュール/m
2乃至約500ジュール/m2よりも大きいことが望まし
い。
【0035】障壁膜の他の重要な特性には、約数100
μΩ/cmまたはそれ以下の比抵抗、相互接続欠陥の存
在の下で、過度なジュール過熱に対処する非常に高いま
たは耐火性の融点、エッチングまたは化学機械式研磨
(絶縁物及び銅などの相互接続主金属の存在の下でのC
MP)のために適切な選択及び除去速度、CMPの間の
腐食につながる、銅相互接続への有害な電気機械的また
はガルバニック(すなわち電気化学的)結合の不在性、
熱サイクル後の銅相互接続の合金化または有害化の不在
性、下側の相互接続との間の例えば約2x10-9Ω/c
2以下の低い接触抵抗、例えば約400℃を超える一
般的な温度でのクラックの不在性などの、良好な熱機械
安定性、及び、連続層が深く狭いまたは高アスペクト比
のバイア及び相互接続トレンチ内で付着されるような、
良好なステップ・カバレージが含まれる。
【0036】障壁膜は様々なプロセスに従い形成され得
る。障壁膜形成のための典型的なプロセスは、Ar、N
2及びことによると前述の分圧範囲内のO2、CO2また
はCOガスを使用する、純粋なまたはCドープTaまた
はTiターゲットからの反応性スパッタリングまたはイ
オン化反応性スパッタリング(PVD、I−PVD、物
理蒸着)を含み得る。これらはことによると、従来の市
販のDCマグネトロンまたはRFイオン化DCマグネト
ロン・スパッタリング・システムを使用する。これらの
システムでは、付着の最善の条件を見いだすために、ガ
ス種、個々のガス流速、DC及びRFパワー、及び基板
温度が一般に全て可変である。
【0037】図1は、既知の半導体素子構造の横断面図
を示す。図1に示される構造は、絶縁材料層1、導電材
料層3、及びそれらの間の障壁膜5を含む。障壁膜は全
体に渡って一定レベルの窒素、または他の材料を含み得
る。
【0038】図2は、既知の半導体素子構造の別の実施
例の横断面図を示す。図2に示される構造は、絶縁材料
層7、導電材料層9、及びそれらの間の障壁膜11を含
む。障壁膜11は2つの部分、すなわち第1の部分13
及び第2の部分15を含む。2つの障壁膜の組成は、絶
縁材料の近傍及び導電材料の近傍において異なる特性を
提供するために、異なり得る。
【0039】図3は、本発明に従う半導体素子構造の実
施例の横断面図を示す。図3に示される構造は、絶縁材
料層17、導電材料層19、及びそれらの間の障壁膜2
1を含む。層23及び層25により示されるように、障
壁膜内の窒素、炭素及び酸素の含有量は、障壁膜内で変
化し得る。障壁膜内に2つの一様な領域を含む図2に示
される構造と異なり、図3に示される実施例では、障壁
膜内の炭素、酸素及び窒素の含有量が、障壁膜全体に渡
って変化し得る。
【0040】本発明の前述の説明は、本発明を例証する
ものである。更に、本開示は本発明の好適な実施例を示
すだけであって、前述のように、本発明は様々な他の組
み合わせ、変更、及び環境において使用可能であり、前
述の教示または関連技術の知識に従い、ここで述べた概
念の範囲内で変更可能である。前述の実施例は更に、本
発明を実現する最善のモードを説明するもので、当業者
がこうしたまたは他の実施例において、及び本発明の特
定のアプリケーションまたは使用により要求される様々
な変更を伴い、本発明を使用できるように意図するもの
である。従って、本説明は本発明をここで開示された態
様に制限するものではなく、別の実施例を含むように解
釈されるべきである。
【0041】まとめとして、本発明の構成に関して以下
の事項を開示する。
【0042】(1)半導体素子構造のための障壁膜であ
って、窒素とチタンまたはタンタルの少なくとも1つを
含む化合物と、障壁膜内で可変の濃度を有する窒素と、
障壁膜内で可変の濃度を有する酸素とを含む、障壁膜。 (2)窒素がN2及びNの少なくとも1つの形態を有す
る、前記(1)記載の障壁膜。 (3)酸素がO2及びOの少なくとも1つの形態を有す
る、前記(1)記載の障壁膜。 (4)障壁膜上に付着される少なくとも1つの金属また
は合金に最も近い障壁膜の領域が、障壁膜の他の領域に
比較して低濃度の窒素及び酸素を有する、前記(1)記
載の障壁膜。 (5)障壁膜内の酸素の濃度及び障壁膜内の窒素の濃度
が、絶縁材料及び障壁膜上に付着される少なくとも1つ
の金属または合金への障壁膜の接着性を強化するように
変化する、前記(1)記載の障壁膜。 (6)障壁膜内で可変の濃度を有する炭素を含む、前記
(1)記載の障壁膜。 (7)障壁膜上に付着される少なくとも1つの金属また
は合金の近傍の障壁膜の領域が、障壁膜の他の領域に比
較して低濃度の炭素を有する、前記(6)記載の障壁
膜。 (8)障壁膜内の炭素の濃度が、絶縁材料及び障壁膜上
に付着される少なくとも1つの金属または合金への障壁
膜の接着性を強化するように変化する、前記(6)記載
の障壁膜。 (9)障壁膜の窒素含有量が、下側の絶縁材料の近傍に
おいて原子百分率で約30%乃至約60%から、少なく
とも1つの金属または合金から成る上側の領域の近傍に
おいて約0%に変化する、前記(1)記載の障壁膜。 (10)障壁膜の酸素含有量が、下側の絶縁材料の近傍
において原子百分率で約0%から、少なくとも1つの金
属または合金から成る上側の領域の近傍において約1%
乃至約5%に変化する、前記(1)記載の障壁膜。 (11)障壁膜の窒素含有量が、少なくとも1つの金属
または合金から成る上側の領域に隣接する領域の近傍よ
りも、下側の絶縁材料に隣接する領域の近傍において大
きい、前記(1)記載の障壁膜。 (12)障壁膜の酸素含有量が、少なくとも1つの金属
または合金から成る上側の領域に隣接する領域の近傍よ
りも、下側の絶縁材料に隣接する領域の近傍において大
きい、前記(1)記載の障壁膜。 (13)障壁膜の酸素含有量が、障壁膜の最低の窒素含
有量を有する領域の近傍において最も低い、前記(1)
記載の障壁膜。 (14)障壁膜の酸素含有量及び窒素含有量が、少なく
とも1つの金属または合金から成る上側の領域に隣接す
る領域の近傍において、障壁膜の低い比抵抗を保証する
のに十分である、前記(1)記載の障壁膜。 (15)障壁膜の酸素含有量及び窒素含有量が、障壁膜
が少なくとも1つの金属または合金から成る上側の領域
に対して、有効な障壁であることを保証するのに十分で
ある、前記(1)記載の障壁膜。 (16)障壁膜が少なくとも約250μΩ/cmの比抵
抗を有する、前記(1)記載の障壁膜。 (17)障壁膜が少なくとも約800μΩ/cmの比抵
抗を有する、前記(1)記載の障壁膜。 (18)障壁膜の窒素含有量が障壁膜全体を通じて一定
の割合で変化する、前記(1)記載の障壁膜。 (19)障壁膜の酸素含有量が障壁膜全体を通じて一定
の割合で変化する、前記(1)記載の障壁膜。 (20)障壁膜の窒素含有量が障壁膜全体を通じて異な
る割合で変化する、前記(1)記載の障壁膜。 (21)障壁膜の酸素含有量が障壁膜全体を通じて異な
る割合で変化する、前記(1)記載の障壁膜。 (22)障壁膜の炭素含有量が、障壁膜の最低の窒素含
有量を有する領域の近傍において最も低い、前記(6)
記載の障壁膜。 (23)障壁膜の炭素含有量が、障壁膜の最低の酸素含
有量を有する領域の近傍において最も低い、前記(6)
記載の障壁膜。 (24)障壁膜の炭素含有量が、少なくとも1つの金属
または合金から成る上側の領域に隣接する領域の近傍に
おいて、障壁膜の低い比抵抗を保証するのに十分であ
る、前記(6)記載の障壁膜。 (25)障壁膜の炭素含有量が、障壁膜が少なくとも1
つの金属または合金から成る上側の領域に対して、有効
な障壁であることを保証するのに十分である、前記
(6)記載の障壁膜。 (26)障壁膜の炭素含有量が障壁膜全体を通じて一定
の割合で変化する、前記(6)記載の障壁膜。 (27)障壁膜の炭素含有量が障壁膜全体を通じて異な
る割合で変化する、前記(6)記載の障壁膜。 (28)絶縁材料の領域と、導電材料の領域と、絶縁材
料の領域と導電材料の領域間の障壁膜とを含み、障壁膜
が窒素とチタンまたはタンタルの少なくとも1つを含む
化合物と、障壁膜内で可変の濃度を有する窒素と、障壁
膜内で可変の濃度を有する酸素とを含む、半導体素子構
造。 (29)窒素がN2及びNの少なくとも1つの形態を有
する、前記(28)記載の半導体素子構造。 (30)酸素がO2及びOの少なくとも1つの形態を有
する、前記(28)記載の半導体素子構造。 (31)導電材料に最も近い障壁膜の領域が、障壁膜の
他の領域に比較して低濃度の窒素及び酸素を有する、前
記(28)記載の半導体素子構造。 (32)障壁膜内の酸素の濃度及び障壁膜内の窒素の濃
度が、絶縁材料及び導電材料への障壁膜の接着性を強化
するように変化する、前記(28)記載の半導体素子構
造。 (33)障壁膜が炭素を含み、障壁膜内の炭素の濃度が
障壁膜内で変化する、前記(28)記載の半導体素子構
造。 (34)導電材料の近傍の障壁膜の領域が、障壁膜の他
の領域に比較して低濃度の炭素を有する、前記(33)
記載の半導体素子構造。 (35)障壁膜内の炭素の濃度が、絶縁材料及び障壁膜
上に付着される少なくとも1つの金属または合金への障
壁膜の接着性を強化するように変化する、前記(6)記
載の障壁膜。 (36)障壁膜の窒素含有量が、絶縁材料の近傍におい
て原子百分率で約30%乃至約60%から、導電材料の
近傍において約0%に変化する、前記(28)記載の半
導体素子構造。 (37)障壁膜の酸素含有量が、絶縁材料の近傍におい
て原子百分率で約0%から、導電材料の近傍において約
1%乃至約5%に変化する、前記(28)記載の半導体
素子構造。 (38)障壁膜の窒素含有量が、導電材料の近傍より
も、絶縁材料の近傍において大きい、前記(28)記載
の半導体素子構造。 (39)障壁膜の酸素含有量が、導電材料の近傍より
も、絶縁材料の近傍において大きい、前記(28)記載
の半導体素子構造。 (40)障壁膜の酸素含有量が、障壁膜の最低の窒素含
有量を有する領域の近傍において最も低い、前記(2
8)記載の半導体素子構造。 (41)障壁膜の酸素含有量及び窒素含有量が、導電材
料の近傍において、障壁膜の低い比抵抗を保証するのに
十分である、前記(28)記載の半導体素子構造。 (42)障壁膜の酸素含有量及び窒素含有量が、障壁膜
が導電材料に対する有効な障壁であることを保証するの
に十分である、前記(28)記載の半導体素子構造。 (43)障壁膜が少なくとも約250μΩ/cmの比抵
抗を有する、前記(28)記載の半導体素子構造。 (44)障壁膜が少なくとも約800μΩ/cmの比抵
抗を有する、前記(28)記載の半導体素子構造。 (45)障壁膜の窒素含有量が障壁膜全体を通じて一定
の割合で変化する、前記(28)記載の半導体素子構
造。 (46)障壁膜の酸素含有量が障壁膜全体を通じて一定
の割合で変化する、前記(28)記載の半導体素子構
造。 (47)障壁膜の窒素含有量が障壁膜全体を通じて異な
る割合で変化する、前記(28)記載の半導体素子構
造。 (48)障壁膜の酸素含有量が障壁膜全体を通じて異な
る割合で変化する、前記(28)記載の半導体素子構
造。 (49)障壁膜の炭素含有量が、障壁膜の最低の窒素含
有量を有する領域の近傍において最も低い、前記(3
3)記載の半導体素子構造。 (50)障壁膜の炭素含有量が、障壁膜の最低の酸素含
有量を有する領域の近傍において最も低い、前記(3
3)記載の半導体素子構造。 (51)障壁膜の炭素含有量が、導電材料の近傍におい
て、障壁膜の低い比抵抗を保証するのに十分である、前
記(33)記載の半導体素子構造。 (52)障壁膜の炭素含有量が、障壁膜が導電材料に対
する有効な障壁であることを保証するのに十分である、
前記(33)記載の半導体素子構造。 (53)障壁膜の炭素含有量が障壁膜全体を通じて一定
の割合で変化する、前記(33)記載の半導体素子構
造。 (54)障壁膜の炭素含有量が障壁膜全体を通じて異な
る割合で変化する、前記(33)記載の半導体素子構
造。 (55)絶縁材料が、二酸化ケイ素、窒化ケイ素、ダイ
ヤモンド・ライク・カーボン、炭素ドープ・ケイ酸塩ガ
ラス、フルオロケイ酸塩ガラス、バルク状SiO、多孔
質SiO、低誘電率のSiO、エーロゲル、FSG、F
OX、SiLK、SiCOH、有機ポリマ、ポリイミ
ド、三二シロキサン、ポリ・アリーレン・エーテル、及
びフルオロポリマを含むグループから選択される少なく
とも1つの材料を含む、前記(28)記載の半導体素子
構造。 (56)導電材料が銅またはアルミニウムを含む、前記
(28)記載の半導体素子構造。 (57)障壁膜がTaN、TiN及びWNPの少なくと
も1つを含む、前記(28)記載の半導体素子構造。 (58)障壁膜の炭素含有量が、絶縁材料の近傍におい
て原子百分率で約10%から、導電材料の近傍において
約0%に変化する、前記(28)記載の半導体素子構
造。 (59)障壁膜が約1000ジュール/m2の剥離強度
を有する、前記(28)記載の半導体素子構造。 (60)障壁膜が少なくとも約400ジュール/m2
剥離強度を有する、前記(28)記載の半導体素子構
造。 (61)半導体素子構造を形成する方法であって、窒素
とチタンまたはタンタルの少なくとも1つを含む化合物
と、障壁膜内で可変の濃度を有する窒素と、障壁膜内で
可変の濃度を有する酸素とを含む障壁膜を、絶縁材料の
領域上に付着し、障壁膜の少なくとも一部上に導電材料
を付着する方法。 (62)障壁膜の付着が、窒素とチタンまたはタンタル
の少なくとも1つを含む化合物を付着し、化合物をO2
ガス及びN2ガスにさらす、前記(61)記載の方法。 (63)障壁膜の付着が、窒素とチタンまたはタンタル
を含有する化合物を、CO2、CO及びCNを含むグル
ープから選択される少なくとも1つのガス形態の炭素に
さらす、前記(61)記載の方法。 (64)障壁層が炭素を含み、スパッタリングにより付
着され、炭素がスパッタリング・ターゲットに組み込ま
れる、前記(61)記載の方法。
【図面の簡単な説明】
【図1】既知の半導体素子構造の横断面図である。
【図2】既知の半導体素子構造の別の実施例の横断面図
である。
【図3】本発明に従う半導体素子構造の実施例の横断面
図である。
【符号の説明】
1、7、17 絶縁材料層 3、9、19 導電材料層 5、11、21 障壁膜 13 第1の部分 15 第2の部分 23、25 層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/88 N M (72)発明者 シプリアン・イー・ウゾー アメリカ合衆国95035、カルフォルニア州 ミルピタス、マックキャンドレス・ドライ ブ 1645 (72)発明者 ダニエル・シィ・エデルステイン アメリカ合衆国10801、ニューヨーク州ニ ュー・ロチェール、グラマーシー・プレイ ス 15 (72)発明者 アンドリュー・エイチ・シモン アメリカ合衆国12524、ニューヨーク州フ ィッシュキル、アパートメント シィ、グ リーンヒル・ドライブ 31

Claims (64)

    【特許請求の範囲】
  1. 【請求項1】半導体素子構造のための障壁膜であって、 窒素とチタンまたはタンタルの少なくとも1つを含む化
    合物と、 障壁膜内で可変の濃度を有する窒素と、 障壁膜内で可変の濃度を有する酸素とを含む、障壁膜。
  2. 【請求項2】窒素がN2及びNの少なくとも1つの形態
    を有する、請求項1記載の障壁膜。
  3. 【請求項3】酸素がO2及びOの少なくとも1つの形態
    を有する、請求項1記載の障壁膜。
  4. 【請求項4】障壁膜上に付着される少なくとも1つの金
    属または合金に最も近い障壁膜の領域が、障壁膜の他の
    領域に比較して低濃度の窒素及び酸素を有する、請求項
    1記載の障壁膜。
  5. 【請求項5】障壁膜内の酸素の濃度及び障壁膜内の窒素
    の濃度が、絶縁材料及び障壁膜上に付着される少なくと
    も1つの金属または合金への障壁膜の接着性を強化する
    ように変化する、請求項1記載の障壁膜。
  6. 【請求項6】障壁膜内で可変の濃度を有する炭素を含
    む、請求項1記載の障壁膜。
  7. 【請求項7】障壁膜上に付着される少なくとも1つの金
    属または合金の近傍の障壁膜の領域が、障壁膜の他の領
    域に比較して低濃度の炭素を有する、請求項6記載の障
    壁膜。
  8. 【請求項8】障壁膜内の炭素の濃度が、絶縁材料及び障
    壁膜上に付着される少なくとも1つの金属または合金へ
    の障壁膜の接着性を強化するように変化する、請求項6
    記載の障壁膜。
  9. 【請求項9】障壁膜の窒素含有量が、下側の絶縁材料の
    近傍において原子百分率で約30%乃至約60%から、
    少なくとも1つの金属または合金から成る上側の領域の
    近傍において約0%に変化する、請求項1記載の障壁
    膜。
  10. 【請求項10】障壁膜の酸素含有量が、下側の絶縁材料
    の近傍において原子百分率で約0%から、少なくとも1
    つの金属または合金から成る上側の領域の近傍において
    約1%乃至約5%に変化する、請求項1記載の障壁膜。
  11. 【請求項11】障壁膜の窒素含有量が、少なくとも1つ
    の金属または合金から成る上側の領域に隣接する領域の
    近傍よりも、下側の絶縁材料に隣接する領域の近傍にお
    いて大きい、請求項1記載の障壁膜。
  12. 【請求項12】障壁膜の酸素含有量が、少なくとも1つ
    の金属または合金から成る上側の領域に隣接する領域の
    近傍よりも、下側の絶縁材料に隣接する領域の近傍にお
    いて大きい、請求項1記載の障壁膜。
  13. 【請求項13】障壁膜の酸素含有量が、障壁膜の最低の
    窒素含有量を有する領域の近傍において最も低い、請求
    項1記載の障壁膜。
  14. 【請求項14】障壁膜の酸素含有量及び窒素含有量が、
    少なくとも1つの金属または合金から成る上側の領域に
    隣接する領域の近傍において、障壁膜の低い比抵抗を保
    証するのに十分である、請求項1記載の障壁膜。
  15. 【請求項15】障壁膜の酸素含有量及び窒素含有量が、
    障壁膜が少なくとも1つの金属または合金から成る上側
    の領域に対して、有効な障壁であることを保証するのに
    十分である、請求項1記載の障壁膜。
  16. 【請求項16】障壁膜が少なくとも約250μΩ/cm
    の比抵抗を有する、請求項1記載の障壁膜。
  17. 【請求項17】障壁膜が少なくとも約800μΩ/cm
    の比抵抗を有する、請求項1記載の障壁膜。
  18. 【請求項18】障壁膜の窒素含有量が障壁膜全体を通じ
    て一定の割合で変化する、請求項1記載の障壁膜。
  19. 【請求項19】障壁膜の酸素含有量が障壁膜全体を通じ
    て一定の割合で変化する、請求項1記載の障壁膜。
  20. 【請求項20】障壁膜の窒素含有量が障壁膜全体を通じ
    て異なる割合で変化する、請求項1記載の障壁膜。
  21. 【請求項21】障壁膜の酸素含有量が障壁膜全体を通じ
    て異なる割合で変化する、請求項1記載の障壁膜。
  22. 【請求項22】障壁膜の炭素含有量が、障壁膜の最低の
    窒素含有量を有する領域の近傍において最も低い、請求
    項6記載の障壁膜。
  23. 【請求項23】障壁膜の炭素含有量が、障壁膜の最低の
    酸素含有量を有する領域の近傍において最も低い、請求
    項6記載の障壁膜。
  24. 【請求項24】障壁膜の炭素含有量が、少なくとも1つ
    の金属または合金から成る上側の領域に隣接する領域の
    近傍において、障壁膜の低い比抵抗を保証するのに十分
    である、請求項6記載の障壁膜。
  25. 【請求項25】障壁膜の炭素含有量が、障壁膜が少なく
    とも1つの金属または合金から成る上側の領域に対し
    て、有効な障壁であることを保証するのに十分である、
    請求項6記載の障壁膜。
  26. 【請求項26】障壁膜の炭素含有量が障壁膜全体を通じ
    て一定の割合で変化する、請求項6記載の障壁膜。
  27. 【請求項27】障壁膜の炭素含有量が障壁膜全体を通じ
    て異なる割合で変化する、請求項6記載の障壁膜。
  28. 【請求項28】絶縁材料の領域と、 導電材料の領域と、 絶縁材料の領域と導電材料の領域間の障壁膜とを含み、
    障壁膜が窒素とチタンまたはタンタルの少なくとも1つ
    を含む化合物と、 障壁膜内で可変の濃度を有する窒素と、 障壁膜内で可変の濃度を有する酸素とを含む、半導体素
    子構造。
  29. 【請求項29】窒素がN2及びNの少なくとも1つの形
    態を有する、請求項28記載の半導体素子構造。
  30. 【請求項30】酸素がO2及びOの少なくとも1つの形
    態を有する、請求項28記載の半導体素子構造。
  31. 【請求項31】導電材料に最も近い障壁膜の領域が、障
    壁膜の他の領域に比較して低濃度の窒素及び酸素を有す
    る、請求項28記載の半導体素子構造。
  32. 【請求項32】障壁膜内の酸素の濃度及び障壁膜内の窒
    素の濃度が、絶縁材料及び導電材料への障壁膜の接着性
    を強化するように変化する、請求項28記載の半導体素
    子構造。
  33. 【請求項33】障壁膜が炭素を含み、障壁膜内の炭素の
    濃度が障壁膜内で変化する、請求項28記載の半導体素
    子構造。
  34. 【請求項34】導電材料の近傍の障壁膜の領域が、障壁
    膜の他の領域に比較して低濃度の炭素を有する、請求項
    33記載の半導体素子構造。
  35. 【請求項35】障壁膜内の炭素の濃度が、絶縁材料及び
    障壁膜上に付着される少なくとも1つの金属または合金
    への障壁膜の接着性を強化するように変化する、請求項
    6記載の障壁膜。
  36. 【請求項36】障壁膜の窒素含有量が、絶縁材料の近傍
    において原子百分率で約30%乃至約60%から、導電
    材料の近傍において約0%に変化する、請求項28記載
    の半導体素子構造。
  37. 【請求項37】障壁膜の酸素含有量が、絶縁材料の近傍
    において原子百分率で約0%から、導電材料の近傍にお
    いて約1%乃至約5%に変化する、請求項28記載の半
    導体素子構造。
  38. 【請求項38】障壁膜の窒素含有量が、導電材料の近傍
    よりも、絶縁材料の近傍において大きい、請求項28記
    載の半導体素子構造。
  39. 【請求項39】障壁膜の酸素含有量が、導電材料の近傍
    よりも、絶縁材料の近傍において大きい、請求項28記
    載の半導体素子構造。
  40. 【請求項40】障壁膜の酸素含有量が、障壁膜の最低の
    窒素含有量を有する領域の近傍において最も低い、請求
    項28記載の半導体素子構造。
  41. 【請求項41】障壁膜の酸素含有量及び窒素含有量が、
    導電材料の近傍において、障壁膜の低い比抵抗を保証す
    るのに十分である、請求項28記載の半導体素子構造。
  42. 【請求項42】障壁膜の酸素含有量及び窒素含有量が、
    障壁膜が導電材料に対する有効な障壁であることを保証
    するのに十分である、請求項28記載の半導体素子構
    造。
  43. 【請求項43】障壁膜が少なくとも約250μΩ/cm
    の比抵抗を有する、請求項28記載の半導体素子構造。
  44. 【請求項44】障壁膜が少なくとも約800μΩ/cm
    の比抵抗を有する、請求項28記載の半導体素子構造。
  45. 【請求項45】障壁膜の窒素含有量が障壁膜全体を通じ
    て一定の割合で変化する、請求項28記載の半導体素子
    構造。
  46. 【請求項46】障壁膜の酸素含有量が障壁膜全体を通じ
    て一定の割合で変化する、請求項28記載の半導体素子
    構造。
  47. 【請求項47】障壁膜の窒素含有量が障壁膜全体を通じ
    て異なる割合で変化する、請求項28記載の半導体素子
    構造。
  48. 【請求項48】障壁膜の酸素含有量が障壁膜全体を通じ
    て異なる割合で変化する、請求項28記載の半導体素子
    構造。
  49. 【請求項49】障壁膜の炭素含有量が、障壁膜の最低の
    窒素含有量を有する領域の近傍において最も低い、請求
    項33記載の半導体素子構造。
  50. 【請求項50】障壁膜の炭素含有量が、障壁膜の最低の
    酸素含有量を有する領域の近傍において最も低い、請求
    項33記載の半導体素子構造。
  51. 【請求項51】障壁膜の炭素含有量が、導電材料の近傍
    において、障壁膜の低い比抵抗を保証するのに十分であ
    る、請求項33記載の半導体素子構造。
  52. 【請求項52】障壁膜の炭素含有量が、障壁膜が導電材
    料に対する有効な障壁であることを保証するのに十分で
    ある、請求項33記載の半導体素子構造。
  53. 【請求項53】障壁膜の炭素含有量が障壁膜全体を通じ
    て一定の割合で変化する、請求項33記載の半導体素子
    構造。
  54. 【請求項54】障壁膜の炭素含有量が障壁膜全体を通じ
    て異なる割合で変化する、請求項33記載の半導体素子
    構造。
  55. 【請求項55】絶縁材料が、二酸化ケイ素、窒化ケイ
    素、ダイヤモンド・ライク・カーボン、炭素ドープ・ケ
    イ酸塩ガラス、フルオロケイ酸塩ガラス、バルク状Si
    O、多孔質SiO、低誘電率のSiO、エーロゲル、F
    SG、FOX、SiLK、SiCOH、有機ポリマ、ポ
    リイミド、三二シロキサン、ポリ・アリーレン・エーテ
    ル、及びフルオロポリマを含むグループから選択される
    少なくとも1つの材料を含む、請求項28記載の半導体
    素子構造。
  56. 【請求項56】導電材料が銅またはアルミニウムを含
    む、請求項28記載の半導体素子構造。
  57. 【請求項57】障壁膜がTaN、TiN及びWNPの少
    なくとも1つを含む、請求項28記載の半導体素子構
    造。
  58. 【請求項58】障壁膜の炭素含有量が、絶縁材料の近傍
    において原子百分率で約10%から、導電材料の近傍に
    おいて約0%に変化する、請求項28記載の半導体素子
    構造。
  59. 【請求項59】障壁膜が約1000ジュール/m2の剥
    離強度を有する、請求項28記載の半導体素子構造。
  60. 【請求項60】障壁膜が少なくとも約400ジュール/
    2の剥離強度を有する、請求項28記載の半導体素子
    構造。
  61. 【請求項61】半導体素子構造を形成する方法であっ
    て、 窒素とチタンまたはタンタルの少なくとも1つを含む化
    合物と、障壁膜内で可変の濃度を有する窒素と、障壁膜
    内で可変の濃度を有する酸素とを含む障壁膜を、絶縁材
    料の領域上に付着し、 障壁膜の少なくとも一部上に導電材料を付着する方法。
  62. 【請求項62】障壁膜の付着が、窒素とチタンまたはタ
    ンタルの少なくとも1つを含む化合物を付着し、化合物
    をO2ガス及びN2ガスにさらす、請求項61記載の方
    法。
  63. 【請求項63】障壁膜の付着が、窒素とチタンまたはタ
    ンタルを含有する化合物を、CO2、CO及びCNを含
    むグループから選択される少なくとも1つのガス形態の
    炭素にさらす、請求項61記載の方法。
  64. 【請求項64】障壁層が炭素を含み、スパッタリングに
    より付着され、炭素がスパッタリング・ターゲットに組
    み込まれる、請求項61記載の方法。
JP2000236873A 1999-08-18 2000-08-04 半導体素子構造及び半導体素子構造を形成する方法 Expired - Fee Related JP4126148B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/377,330 US6337151B1 (en) 1999-08-18 1999-08-18 Graded composition diffusion barriers for chip wiring applications
US09/377330 1999-08-18

Publications (2)

Publication Number Publication Date
JP2001102382A true JP2001102382A (ja) 2001-04-13
JP4126148B2 JP4126148B2 (ja) 2008-07-30

Family

ID=23488675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000236873A Expired - Fee Related JP4126148B2 (ja) 1999-08-18 2000-08-04 半導体素子構造及び半導体素子構造を形成する方法

Country Status (4)

Country Link
US (2) US6337151B1 (ja)
JP (1) JP4126148B2 (ja)
KR (1) KR100376609B1 (ja)
TW (1) TW556249B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006302999A (ja) * 2005-04-18 2006-11-02 Mitsubishi Electric Corp 半導体装置
JP2008047886A (ja) * 2006-07-21 2008-02-28 Toshiba Corp 半導体装置の製造方法及び半導体装置
WO2023163070A1 (ja) * 2022-02-28 2023-08-31 株式会社レゾナック 半導体装置の製造方法、及び半導体装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737727B2 (en) * 2001-01-12 2004-05-18 International Business Machines Corporation Electronic structures with reduced capacitance
US6599839B1 (en) * 2001-02-02 2003-07-29 Advanced Micro Devices, Inc. Plasma etch process for nonhomogenous film
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US6946408B2 (en) * 2001-10-24 2005-09-20 Applied Materials, Inc. Method and apparatus for depositing dielectric films
KR100502407B1 (ko) * 2002-04-11 2005-07-19 삼성전자주식회사 고유전막과 높은 도전성의 전극을 갖는 게이트 구조체 및그 형성 방법
JP4086673B2 (ja) 2003-02-04 2008-05-14 Necエレクトロニクス株式会社 半導体装置及びその製造方法
JP4917249B2 (ja) * 2004-02-03 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US7165830B2 (en) * 2004-05-14 2007-01-23 Lexmark International, Inc. Resistor protective layer for micro-fluid ejection devices
JP4370206B2 (ja) * 2004-06-21 2009-11-25 パナソニック株式会社 半導体装置及びその製造方法
US7605469B2 (en) * 2004-06-30 2009-10-20 Intel Corporation Atomic layer deposited tantalum containing adhesion layer
US7863179B2 (en) * 2006-10-31 2011-01-04 Lam Research Corporation Methods of fabricating a barrier layer with varying composition for copper metallization
US20060071338A1 (en) * 2004-09-30 2006-04-06 International Business Machines Corporation Homogeneous Copper Interconnects for BEOL
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
US20060091495A1 (en) * 2004-10-29 2006-05-04 Palanduz Cengiz A Ceramic thin film on base metal electrode
US7629269B2 (en) * 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US7375412B1 (en) * 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
US7550385B2 (en) 2005-09-30 2009-06-23 Intel Corporation Amine-free deposition of metal-nitride films
US9127362B2 (en) 2005-10-31 2015-09-08 Applied Materials, Inc. Process kit and target for substrate processing chamber
US8647484B2 (en) * 2005-11-25 2014-02-11 Applied Materials, Inc. Target for sputtering chamber
US7601624B2 (en) * 2006-09-13 2009-10-13 Texas Instruments Incorporated Device comprising an ohmic via contact, and method of fabricating thereof
DE102007019994A1 (de) * 2007-04-27 2008-10-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Transparente Barrierefolie und Verfahren zum Herstellen derselben
US8968536B2 (en) 2007-06-18 2015-03-03 Applied Materials, Inc. Sputtering target having increased life and sputtering uniformity
US7901552B2 (en) 2007-10-05 2011-03-08 Applied Materials, Inc. Sputtering target with grooves and intersecting channels
US7727882B1 (en) 2007-12-17 2010-06-01 Novellus Systems, Inc. Compositionally graded titanium nitride film for diffusion barrier applications
US8969195B2 (en) * 2008-02-22 2015-03-03 International Business Machines Corporation Methods of manufacturing semiconductor devices and a semiconductor structure
US8336204B2 (en) * 2009-07-27 2012-12-25 International Business Machines Corporation Formation of alloy liner by reaction of diffusion barrier and seed layer for interconnect application
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9755039B2 (en) 2011-07-28 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a metal gate electrode stack
US20150021772A1 (en) * 2013-07-16 2015-01-22 Intermolecular Inc. Mixed-metal barrier films optimized by high-productivity combinatorial PVD
US9583417B2 (en) 2014-03-12 2017-02-28 Invensas Corporation Via structure for signal equalization
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US10014383B2 (en) * 2014-12-17 2018-07-03 Infineon Technologies Ag Method for manufacturing a semiconductor device comprising a metal nitride layer and semiconductor device
EP3520135A4 (en) * 2016-09-30 2020-05-27 Intel Corporation MICROELECTRONIC DEVICES AND METHOD FOR IMPROVING THE RELIABILITY OF CONNECTIONS USING TUNGSTENING ADHESIVE LAYERS TO ENABLE COBALT COMPOUNDS
US10741442B2 (en) * 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3877063A (en) 1973-06-27 1975-04-08 Hewlett Packard Co Metallization structure and process for semiconductor devices
DE3172935D1 (en) 1980-02-28 1986-01-02 Toshiba Kk Iii - v group compound semiconductor light-emitting element and method of producing the same
US4486286A (en) * 1982-09-28 1984-12-04 Nerken Research Corp. Method of depositing a carbon film on a substrate and products obtained thereby
US4702967A (en) 1986-06-16 1987-10-27 Harris Corporation Multiple-layer, multiple-phase titanium/nitrogen adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection
JPH081950B2 (ja) * 1986-11-21 1996-01-10 株式会社東芝 半導体装置の製造方法
US4784973A (en) 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
JPH0666287B2 (ja) 1988-07-25 1994-08-24 富士通株式会社 半導体装置の製造方法
US5330853A (en) 1991-03-16 1994-07-19 Leybold Ag Multilayer Ti-Al-N coating for tools
US5747361A (en) * 1991-05-01 1998-05-05 Mitel Corporation Stabilization of the interface between aluminum and titanium nitride
US5389575A (en) 1991-07-12 1995-02-14 Hughes Aircraft Company Self-aligned contact diffusion barrier method
KR0126457B1 (ko) * 1992-01-08 1997-12-26 기타오카 다카시 집적회로, 그 제조방법 및 그 박막형성장치
US5329153A (en) * 1992-04-10 1994-07-12 Crosspoint Solutions, Inc. Antifuse with nonstoichiometric tin layer and method of manufacture thereof
US5286676A (en) 1992-06-15 1994-02-15 Hewlett-Packard Company Methods of making integrated circuit barrier structures
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
DE19518739A1 (de) * 1995-05-22 1996-11-28 Basf Ag N-Aminopyridonderivate
US5747879A (en) 1995-09-29 1998-05-05 Intel Corporation Interface between titanium and aluminum-alloy in metal stack for integrated circuit
JPH09266289A (ja) 1996-03-29 1997-10-07 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP2675775B2 (ja) * 1996-08-08 1997-11-12 株式会社東芝 半導体装置
US6028003A (en) * 1997-07-03 2000-02-22 Motorola, Inc. Method of forming an interconnect structure with a graded composition using a nitrided target
US6091148A (en) * 1997-09-10 2000-07-18 Micron Technology Inc Electrical connection for a semiconductor structure
US6174799B1 (en) * 1999-01-05 2001-01-16 Advanced Micro Devices, Inc. Graded compound seed layers for semiconductors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006302999A (ja) * 2005-04-18 2006-11-02 Mitsubishi Electric Corp 半導体装置
JP2008047886A (ja) * 2006-07-21 2008-02-28 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP4498391B2 (ja) * 2006-07-21 2010-07-07 株式会社東芝 半導体装置の製造方法
WO2023163070A1 (ja) * 2022-02-28 2023-08-31 株式会社レゾナック 半導体装置の製造方法、及び半導体装置

Also Published As

Publication number Publication date
KR20010021194A (ko) 2001-03-15
US6337151B1 (en) 2002-01-08
US6569783B2 (en) 2003-05-27
TW556249B (en) 2003-10-01
JP4126148B2 (ja) 2008-07-30
US20020058163A1 (en) 2002-05-16
KR100376609B1 (ko) 2003-03-19

Similar Documents

Publication Publication Date Title
JP4126148B2 (ja) 半導体素子構造及び半導体素子構造を形成する方法
US6607982B1 (en) High magnesium content copper magnesium alloys as diffusion barriers
US7994055B2 (en) Method of manufacturing semiconductor apparatus, and semiconductor apparatus
US5893752A (en) Process for forming a semiconductor device
JP4236201B2 (ja) 半導体装置の製造方法
US6130161A (en) Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US6069068A (en) Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US7205666B2 (en) Interconnections having double capping layer and method for forming the same
US6436825B1 (en) Method of copper barrier layer formation
US6720659B1 (en) Semiconductor device having an adhesion layer
US20090029544A1 (en) Adhesion and minimizing oxidation on electroless co alloy films for integration with low k inter-metal dielectric and etch stop
JPH1098011A (ja) 半導体装置及びその製造方法
JP4080972B2 (ja) 銅配線用のアモルファス・バリア層を有する半導体デバイスおよびその製造方法
US7531891B2 (en) Semiconductor device
US20090230555A1 (en) Tungsten liner for aluminum-based electromigration resistant interconnect structure
US7694871B2 (en) Self-encapsulated silver alloys for interconnects
KR100365061B1 (ko) 반도체소자및반도체소자제조방법
WO2002059944A2 (en) Optimized liners for dual damascene metal wiring
Awaya et al. Effect of thin-film texture and zirconium diffusion on reliability against electromigration in chemical-vapor-deposited copper interconnects
JP2010536159A (ja) 半導体装置及びその製造方法
JPH11274159A (ja) 半導体素子の銅を用いる配線形成方法
KR100250455B1 (ko) 구리 박막을 이용한 반도체 소자의 금속 배선 형성 방법
JP2000124310A (ja) 半導体装置およびその製造方法
CN100345999C (zh) 采用含钛有机金属材料的化学气相淀积含硅氮化钛的工艺
JP2004031497A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040330

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040528

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050405

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050603

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050715

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060914

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080512

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees