JP4080972B2 - 銅配線用のアモルファス・バリア層を有する半導体デバイスおよびその製造方法 - Google Patents
銅配線用のアモルファス・バリア層を有する半導体デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP4080972B2 JP4080972B2 JP2003285435A JP2003285435A JP4080972B2 JP 4080972 B2 JP4080972 B2 JP 4080972B2 JP 2003285435 A JP2003285435 A JP 2003285435A JP 2003285435 A JP2003285435 A JP 2003285435A JP 4080972 B2 JP4080972 B2 JP 4080972B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier layer
- insulator
- groups
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004888 barrier function Effects 0.000 title claims description 47
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims description 35
- 229910052802 copper Inorganic materials 0.000 title claims description 34
- 239000010949 copper Substances 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000012212 insulator Substances 0.000 claims description 41
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 claims description 28
- 150000001875 compounds Chemical class 0.000 claims description 23
- 229910052715 tantalum Inorganic materials 0.000 claims description 16
- FQQOMPOPYZIROF-UHFFFAOYSA-N cyclopenta-2,4-dien-1-one Chemical group O=C1C=CC=C1 FQQOMPOPYZIROF-UHFFFAOYSA-N 0.000 claims description 14
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 claims description 14
- 239000011368 organic material Substances 0.000 claims description 12
- 125000003118 aryl group Chemical group 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 7
- 229910004200 TaSiN Inorganic materials 0.000 claims description 5
- 229910008482 TiSiN Inorganic materials 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910008807 WSiN Inorganic materials 0.000 claims description 5
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 239000007795 chemical reaction product Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 22
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 15
- 239000005300 metallic glass Substances 0.000 description 12
- 229920000642 polymer Polymers 0.000 description 10
- 239000004020 conductor Substances 0.000 description 8
- 239000003870 refractory metal Substances 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910001431 copper ion Inorganic materials 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009791 electrochemical migration reaction Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000007765 extrusion coating Methods 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000005324 grain boundary diffusion Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は、一般に、半導体デバイスおよびその製造方法に関する。より詳細には、アモルファス金属ガラスのバリア層上に形成された銅配線を特徴とする半導体デバイスおよびその製造方法に関する。
より高速な半導体デバイスを提供するために、当技術分野では、比抵抗が小さい導電材料、および低誘電率（low-k）すなわち誘電率が約４未満の絶縁体を使用することが必要となっている。たとえば、いまや銅は、アルミニウムと比べて比抵抗が小さくかつエレクトロ・マイグレーション耐性が良好なので、導電材料の一般の選択肢となりつつある。さらに、二酸化シリコンまたはドープした二酸化シリコン、たとえば誘電率が４よりも大きいホウリンケイ酸ガラス（ＢＰＳＧ）の代替手段として、低誘電率（ｋ＜４）の絶縁材料が研究されている。たとえば、米国特許第５，５６３，１０５号に、誘電率が３．５〜３．７のＦＳＧ（フッ素をドープしたケイ酸塩ガラス）が記載されている。また、約２．７というより一層低い誘電率を有する絶縁体用の有機材料も開発されている。たとえば、米国特許第５，９６５，６７９号を参照されたい。
銅配線では、一般に、パターン付き絶縁体表面全体の上に銅を堆積させて開口すなわちトレンチおよびバイアを充填し、その後たとえば化学機械研磨を使用して平坦化を行うダマシン・プロセスを使用する。この堆積を電気めっきで行うとき、めっきベースまたはシード層の堆積を、銅の堆積ならびにその他の層たとえば耐熱性金属または耐熱性窒化金属の堆積より先に行って、接着性を向上させかつ絶縁体内への銅の拡散を防ぐ。こうしたバリア層の厚さは微細加工の要件を満たすために薄くする必要があるので、バリア層を貫通して低誘電率の絶縁体内に銅が拡散することが問題となる。
特に、バックエンドの配線プロセスでの温度すなわち４５０℃未満では、酸化物または有機絶縁体への銅の熱拡散は大きくない。しかし、電場および水分の存在下では、最初に陽極で銅原子が化学的にイオン化され、次いで、プラスの銅イオンが低誘電率の絶縁体を貫通して陰極まで急速に移動する（いわゆるエレクトロ・ケミカル・マイグレーション）恐れがあり、信頼性の問題を引き起こす。さらに、たとえば米国特許第５，９６５，６７９号に記載されているような有機絶縁体からのベンゼンのガス放出が、高温で、プラスの銅イオンを静電気的に引きつける恐れがある。従来型のバリア層は多結晶の性質をもっているので、こうした層には常に、いくらかの結晶欠陥、たとえば格子欠陥、結晶粒界、および偏析がある。これらの欠陥、特に結晶粒界は、エレクトロ・ケミカル・マイグレーションの間、銅の高速な拡散経路として働くことがある。従来型のバリア層を貫通して低誘電率の絶縁体に銅が拡散すると、電子の漏れが増加し、誘電率が大きくなり、早期の経時絶縁破壊が起きる。
米国特許第５，５６３，１０５号
米国特許第５，９６５，６７９号
H.Toyoda他、「Improvement in theElectromigration Lifetime Using Hyper-Textured Aluminum Formed on AmorphousTantalum-Aluminum Underlayer」、International Reliability Physics SymposiumProceedings (1994)、178〜184頁
したがって、当業界では、低誘電率の絶縁体を有する銅ダマシン構造用の改善されたバリア層、およびそれに伴うこのような構造を製作する方法が必要とされている。
こうした背景のもとで、本発明では、銅の導電層および低誘電率の有機絶縁体とともに使用されるアモルファス金属ガラスを含むバリア層を導入する。一般に、バリア層は、低誘電率の有機絶縁体への銅の拡散を防止するための主たる障壁として働く。さらに、使用に際して、バリア層は比較的薄く、そのためバックエンドの配線プロセスにおいて、比抵抗が低いという銅の性質を有益に利用することができる。また、バリア層のアモルファスな性質により、切れ目なく高度にテクスチャ化された銅のシード層が十分に形成され、電気めっきによって開口中に銅を堆積させるとき、銅が低誘電率の有機絶縁体に十分に接着される。
本発明によれば、絶縁体内の開口中に導電層を備える半導体デバイスが提供される。この導電層は銅を含み、絶縁体は低誘電率の有機材料を含む。また、この導電層は、アモルファス金属ガラスを含むバリア層上に形成される。
さらに、本発明によれば、絶縁体内の開口中の導電層と、導電層と絶縁体の間に配設され、約６９％〜約７５％のタンタルを含むアモルファス・タンタルアルミニウムを含むバリア層とを備え、導電層が銅を含み、絶縁体が、２個以上のシクロペンタジエノン基を含む１種または複数種の多官能性化合物と、２個以上の芳香族アセチレン基を含む少なくとも１種の多官能性化合物との反応生成物を含み、少なくとも１種の前記多官能性化合物がアセチレン基およびシクロペンタジエノン基からなる群から選択した３個以上の基を含む、オリゴマー、非硬化ポリマー、または硬化ポリマーを含む、半導体デバイスが提供される。このアモルファス・タンタルアルミニウム合金は、構造上均質であり結晶欠陥がないという理想的な障壁特性を有する。その物理的および電気的な特性は、プロセス条件および組成を変更することによって調整することもできる。
さらに、本発明によれば、低誘電率の有機材料を含む絶縁体中に開口を形成するステップと、その開口中にアモルファス金属ガラスを含むバリア層を形成するステップと、そのバリア層上に銅を含む導電層を形成するステップとを含む半導体デバイスを製作する方法が提供される。
本発明の上記その他の特徴および利点は、本発明の実施形態についての以下のより詳細な説明から明らかであろう。
次に、添付図面を参照して、本発明の実施形態を詳細に説明する。図で、同じ番号は同じ要素を示す。
図面を参照すると、図１に半導体構造１が示されている。この例では、構造１は、一般にシリコン、ガリウムヒ素などの半導体基板２を備えるダマシン構造であり、その上にコンデンサやトランジスタなどのデバイスが形成され、その上に絶縁体３を設ける。このダマシン構造の例では、従来方式のバックエンド・プロセスの配線技術を用いて、構造１の絶縁体３中に開口４を形成する。別の代替方法として、当業者にはよく知られているように、構造１はデュアル・ダマシン構造からなってもよく、開口４は絶縁体３中に形成されたトレンチおよびバイアを含む。
本発明によれば、絶縁体３は低誘電率の有機材料である。好ましい実施形態では、この低誘電率の有機材料は、２個以上のシクロペンタジエノン基を含む１種または複数種の多官能性化合物と、２個以上の芳香族アセチレン基を含む少なくとも１種の多官能性化合物との反応生成物を含み、少なくとも１種の前記多官能性化合物がアセチレン基およびシクロペンタジエノン基からなる群から選択した３個以上の基を含む、オリゴマー、非硬化ポリマー、または硬化ポリマーである。
有利には、こうした材料により、ギャップを充填しパターン付き表面を平坦化することができ、硬化後は、比較的高い熱安定性、高いガラス遷移温度、および低い誘電率が得られる。こうした特定の材料に関する追加の詳細ならびにその準備および使用法に関する詳細が米国特許第５，９６５，６７９号に出ている。絶縁体３として使用することができる他の低誘電率の有機材料は、当業者には周知のものである。
絶縁体３はスピン・コーティングによって塗布することが好ましいが、ディップ・コーティング、スプレー・コーティング、押出しコーティングなどを適切に用いることもできる。一般に、絶縁体３は、厚さ約１，５００〜約５，０００オングストローム、より一般には、厚さ約２，０００〜約３，５００オングストロームである。
次に、バリア層５を、絶縁体３の上、開口４中に形成する。本発明によれば、バリア層５は、構造上均質で結晶欠陥がないという性質のアモルファス金属ガラスを含む。さらに、バリア層は１つまたは複数の追加の層を含むこともできるが、以下により詳細に説明するように、本発明のいくつかの実施形態では、他に層を追加することなく、１つまたは複数のタンタルアルミニウム層を適切に使用することができる。図１に示す実施形態を参照すると、最初に、絶縁体３の上にアモルファス・タンタルアルミニウム層６が形成される。
タンタルアルミニウム層６は比較的薄いことが好ましく、厚さ約５０〜約３００オングストローム、より好ましくは約１００〜約２００オングストロームで堆積させる。層６は、直流マグネトロン・スパッタリングによって、超高真空チャンバ内で毎分５０ナノメートルの堆積速度で堆積させることが好ましいが、他の条件および技術も当業者には明らかであろう。アモルファス・タンタルアルミニウムの準備に関する追加の記載が、たとえば、H.Toyoda他、「Improvement in the Electromigration Lifetime UsingHyper-Textured Aluminum Formed on Amorphous Tantalum-Aluminum Underlayer」、InternationalReliability Physics Symposium Proceedings (1994)、178〜184頁に出ている。アモルファス・タンタルアルミニウム層６は、約６９％〜約７５％の範囲のタンタルを含むことが好ましい。
バリア層に他の導電層、好ましくは耐熱性金属または耐熱性金属化合物を含めることもできる。再度、図１を参照すると、タンタルアルミニウム層６の上に、一般に厚さ約１００〜約２００オングストロームの窒化チタン層７を堆積させる。次に、この窒化チタン層７の上に、タンタル層８を堆積させる。一般に、タンタル層８の厚さは、約２００〜約４００オングストロームである。窒化チタン層７およびタンタル層８を堆積させる際、化学気相成長法、プラズマ気相成長法、スパッタリングなどの従来技術を適切に用いることができる。
次に、バリア層５上に銅を含む導電層９を形成する。導電層９の銅の含有量は、比較的高く、一般に少なくとも５０％、好ましくは約６５％より高く、そのため、導電層９の比抵抗が比較的低いことに留意されたい。一般に、ほぼ純粋な銅が好ましいが、たとえば腐食に対する耐性を向上させるために、銅に少量の他の材料が含まれてもよい。本発明の代替実施形態によれば、使用できる他の材料には、たとえば金、銀、ニッケルなどが含まれる。
電気めっきによって導電層９を堆積させることが好ましいが、当業者には明らかなように、他の技術たとえば無電解めっきを用いることもできる。図１の実施形態によれば、スパッタ堆積法、または化学気相成長法、物理気相成長法などその他の類似の技術を使用して、バリア層５の上にめっきベースまたはシード層を堆積させる。この実施形態では、シード層は銅であるが、使用するめっき技術の形態に応じて、他の材料、たとえばタングステン、チタン、タンタルなどを使用することもできる。次いで、電解めっき技術を使用して、開口４中に導電層９を堆積させる。具体的には、電気めっき溶液容器中に構造１を入れ、外部電流を印加し、シード層上に導電材料９を成長させる。この例では、シード層および導電材料９はともに銅なので、導電材料９がシード層上で成長する際、シード層と導電材料９の間の境界はなくなる。構造１を導電材料９で充填した後、化学機械研磨その他の適切な技術を使用して表面を平坦化する。
図２に、異なる組合せの複数の層を使用したバリア層５の代替実施形態を示す。この実施形態によれば、バリア層５は、最初に、窒化タンタル層１０を堆積させ、その後タンタルアルミニウムのアモルファス層６を堆積させ、次いで、タンタル層８を堆積させることによって形成する。
特定の理論に拘泥するものではないが、銅配線にアモルファス・タンタルアルミニウムなどアモルファス金属ガラスを含むバリア層を使用することによって、いくつかの重要な利点が得られると考えられる。第１に、タンタルアルミニウムはアモルファス状であり、結晶粒がなく、そのため銅の結晶粒界拡散経路が遮断される。第２に、アモルファス・タンタルアルミニウムにより、その上に堆積させる他の層、たとえば他のバリア層、および他の導電材料層のテクスチャが改善する。アモルファス・タンタルアルミニウムは、たとえば窒化チタンおよびチタンと比べて比較的表面エネルギーが大きいので、小さなぬれ角でより層状の成長が生じる。さらに、膜成長の間、特定の結晶格子整合拘束がないので、アモルファス状態では低い界面エネルギーを有する。そのため、その後形成される材料により、より安定でより緊密に充填された構造が形成され、より良好なテクスチャ付きの膜およびエレクトロ・マイグレーション耐性が得られる。
上記に概略を述べた特定の実施形態に即して本発明を説明してきたが、当業者には多くの代替形態、改変形態および変形形態が明らかであることは明白である。たとえば、本発明は、デュアル・ダマシン構造など様々な特徴を有する半導体構造とともに使用することができ、シングル・ダマシン構造との使用に限定されるものではない。バリア層は、アモルファス・タンタルアルミニウム層に加えて、耐熱性金属または耐熱性金属化合物、たとえばＴａ、ＴａＮ、Ｔｉ、ＴｉＮ、ＷＮ、ＭｏＮ、ＷＳｉＮ、ＷＳｉ、Ｎｂ、ＮｂＮ、Ｃｒ、ＣｒＮ、ＴａＣ、ＴａＣｅＯ２、ＴａＳｉＮ、またはＴｉＳｉＮなどからなる１つまたは複数の追加の層を含むこともできることを理解されたい。また、構造上均質で結晶欠陥がないという性質をもつ他のアモルファス金属ガラス、たとえばジルコニウム・ベース（たとえばＺｒＣｕＡｌ）およびパラジウム・ベース（たとえばＰｄＣｕＳｉ）の金属ガラスが、バリア層への利用に適するはずであることも理解されたい。したがって、上記の本発明の実施形態は、例示するためのものであり限定するためのものではない。添付の特許請求の範囲で定義する本発明の趣旨および範囲から逸脱することなく、様々な変更を加えることができる。
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）絶縁体内の開口中に導電層を備える半導体デバイスであって、前記導電層が銅を含み、前記絶縁体が低誘電率の有機材料を含み、さらに前記導電層がアモルファス金属ガラスを含むバリア層上に形成される半導体デバイス。
（２）前記バリア層が耐熱性金属またはその化合物をさらに含む、上記（１）に記載の半導体デバイス。
（３）前記バリア層が、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、ＷＮ、ＭｏＮ、ＷＳｉＮ、ＷＳｉ、Ｎｂ、ＮｂＮ、Ｃｒ、ＣｒＮ、ＴａＣ、ＴａＣｅＯ２、ＴａＳｉＮ、もしくはＴｉＳｉＮ、またはそれらの混合物をさらに含む、上記（２）に記載の半導体デバイス。
（４）前記絶縁体が、２個以上のシクロペンタジエノン基を含む１種または複数種の多官能性化合物と、２個以上の芳香族アセチレン基を含む少なくとも１種の多官能性化合物との反応生成物を含み、少なくとも１種の前記多官能性化合物がアセチレン基およびシクロペンタジエノン基からなる群から選択した３個以上の基を含む、オリゴマー、非硬化ポリマー、または硬化ポリマーを含む、上記（１）に記載の半導体デバイス。
（５）前記アモルファス金属ガラスがアモルファス・タンタルアルミニウムである、上記（１）に記載の半導体デバイス。
（６）前記アモルファス・タンタルアルミニウムが約６９％〜約７５％の範囲のタンタルを含む、上記（５）に記載の半導体デバイス。
（７）絶縁体内の開口中の導電層であって、
銅を含み、
前記絶縁体が、２個以上のシクロペンタジエノン基を含む１種または複数種の多官能性化合物と、２個以上の芳香族アセチレン基を含む少なくとも１種の多官能性化合物との反応生成物を含み、少なくとも１種の前記多官能性化合物がアセチレン基およびシクロペンタジエノン基からなる群から選択した３個以上の基を含む、オリゴマー、非硬化ポリマー、または硬化ポリマーを含む、導電層と、
前記導電層と前記絶縁体の間に配設され、約６９％〜約７５％のタンタルを含むアモルファス・タンタルアルミニウムを含むバリア層とを備える、半導体デバイス。
（８）前記バリア層が、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、ＷＮ、ＭｏＮ、ＷＳｉＮ、ＷＳｉ、Ｎｂ、ＮｂＮ、Ｃｒ、ＣｒＮ、ＴａＣ、ＴａＣｅＯ２、ＴａＳｉＮ、もしくはＴｉＳｉＮ、またはそれらの混合物をさらに含む、上記（７）に記載の半導体デバイス。
（９）前記バリア層が、アモルファス・タンタルアルミニウム、窒化チタンおよびタンタル、または、窒化タンタル、アモルファス・タンタルアルミニウムおよびタンタルを含む、上記（８）に記載の半導体デバイス。
（１０）低誘電率の有機材料を含む絶縁体中に開口を形成するステップと、
前記開口中に、アモルファス金属ガラスを含むバリア層を形成するステップと、
前記バリア層上に、銅を含む導電層を形成するステップとを含む、半導体デバイスを製作する方法。
（１１）前記バリア層上にシード層を形成するステップをさらに含む、上記（１０）に記載の方法。
（１２）前記シード層上で電気めっきを行うことによって前記導電層を形成する、上記（１１）に記載の方法。
（１３）前記バリア層が耐熱性金属またはその化合物をさらに含む、上記（１２）に記載の方法。
（１４）前記アモルファス金属ガラスがアモルファス・タンタルアルミニウムである、上記（１３）に記載の方法。
（１５）前記アモルファス・タンタルアルミニウムが約６９％〜約７５％の範囲のタンタルを含む、上記（１４）に記載の方法。
（１６）前記絶縁体が、２個以上のシクロペンタジエノン基を含む１種または複数種の多官能性化合物と、２個以上の芳香族アセチレン基を含む少なくとも１種の多官能性化合物との反応生成物を含み、少なくとも１種の前記多官能性化合物がアセチレン基およびシクロペンタジエノン基からなる群から選択した３個以上の基を含む、オリゴマー、非硬化ポリマー、または硬化ポリマーを含む、上記（１５）に記載の方法。
（１７）前記バリア層が、アモルファス・タンタルアルミニウム、窒化チタンおよびタンタル、または、窒化タンタル、アモルファス・タンタルアルミニウムおよびタンタルを含む、上記（１６）に記載の方法。
（２）前記バリア層が耐熱性金属またはその化合物をさらに含む、上記（１）に記載の半導体デバイス。
（３）前記バリア層が、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、ＷＮ、ＭｏＮ、ＷＳｉＮ、ＷＳｉ、Ｎｂ、ＮｂＮ、Ｃｒ、ＣｒＮ、ＴａＣ、ＴａＣｅＯ２、ＴａＳｉＮ、もしくはＴｉＳｉＮ、またはそれらの混合物をさらに含む、上記（２）に記載の半導体デバイス。
（４）前記絶縁体が、２個以上のシクロペンタジエノン基を含む１種または複数種の多官能性化合物と、２個以上の芳香族アセチレン基を含む少なくとも１種の多官能性化合物との反応生成物を含み、少なくとも１種の前記多官能性化合物がアセチレン基およびシクロペンタジエノン基からなる群から選択した３個以上の基を含む、オリゴマー、非硬化ポリマー、または硬化ポリマーを含む、上記（１）に記載の半導体デバイス。
（５）前記アモルファス金属ガラスがアモルファス・タンタルアルミニウムである、上記（１）に記載の半導体デバイス。
（６）前記アモルファス・タンタルアルミニウムが約６９％〜約７５％の範囲のタンタルを含む、上記（５）に記載の半導体デバイス。
（７）絶縁体内の開口中の導電層であって、
銅を含み、
前記絶縁体が、２個以上のシクロペンタジエノン基を含む１種または複数種の多官能性化合物と、２個以上の芳香族アセチレン基を含む少なくとも１種の多官能性化合物との反応生成物を含み、少なくとも１種の前記多官能性化合物がアセチレン基およびシクロペンタジエノン基からなる群から選択した３個以上の基を含む、オリゴマー、非硬化ポリマー、または硬化ポリマーを含む、導電層と、
前記導電層と前記絶縁体の間に配設され、約６９％〜約７５％のタンタルを含むアモルファス・タンタルアルミニウムを含むバリア層とを備える、半導体デバイス。
（８）前記バリア層が、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、ＷＮ、ＭｏＮ、ＷＳｉＮ、ＷＳｉ、Ｎｂ、ＮｂＮ、Ｃｒ、ＣｒＮ、ＴａＣ、ＴａＣｅＯ２、ＴａＳｉＮ、もしくはＴｉＳｉＮ、またはそれらの混合物をさらに含む、上記（７）に記載の半導体デバイス。
（９）前記バリア層が、アモルファス・タンタルアルミニウム、窒化チタンおよびタンタル、または、窒化タンタル、アモルファス・タンタルアルミニウムおよびタンタルを含む、上記（８）に記載の半導体デバイス。
（１０）低誘電率の有機材料を含む絶縁体中に開口を形成するステップと、
前記開口中に、アモルファス金属ガラスを含むバリア層を形成するステップと、
前記バリア層上に、銅を含む導電層を形成するステップとを含む、半導体デバイスを製作する方法。
（１１）前記バリア層上にシード層を形成するステップをさらに含む、上記（１０）に記載の方法。
（１２）前記シード層上で電気めっきを行うことによって前記導電層を形成する、上記（１１）に記載の方法。
（１３）前記バリア層が耐熱性金属またはその化合物をさらに含む、上記（１２）に記載の方法。
（１４）前記アモルファス金属ガラスがアモルファス・タンタルアルミニウムである、上記（１３）に記載の方法。
（１５）前記アモルファス・タンタルアルミニウムが約６９％〜約７５％の範囲のタンタルを含む、上記（１４）に記載の方法。
（１６）前記絶縁体が、２個以上のシクロペンタジエノン基を含む１種または複数種の多官能性化合物と、２個以上の芳香族アセチレン基を含む少なくとも１種の多官能性化合物との反応生成物を含み、少なくとも１種の前記多官能性化合物がアセチレン基およびシクロペンタジエノン基からなる群から選択した３個以上の基を含む、オリゴマー、非硬化ポリマー、または硬化ポリマーを含む、上記（１５）に記載の方法。
（１７）前記バリア層が、アモルファス・タンタルアルミニウム、窒化チタンおよびタンタル、または、窒化タンタル、アモルファス・タンタルアルミニウムおよびタンタルを含む、上記（１６）に記載の方法。
１ 半導体構造
２ 半導体基板
３ 絶縁体
４ 開口
５ バリア層
６ アモルファス・タンタルアルミニウム層
７ 窒化チタン層
８ タンタル層
９ 導電層
１０ 窒化タンタル層
２ 半導体基板
３ 絶縁体
４ 開口
５ バリア層
６ アモルファス・タンタルアルミニウム層
７ 窒化チタン層
８ タンタル層
９ 導電層
１０ 窒化タンタル層
Claims (2)
- 絶縁体内の開口中に導電層を備える半導体デバイスであって、
前記導電層が銅を含み、
前記絶縁体が低誘電率の有機材料を含み、前記有機材料が、２個以上のシクロペンタジエノン基を含む１種または複数種の多官能性化合物と、２個以上の芳香族アセチレン基を含む少なくとも１種の多官能性化合物との反応生成物を含み、少なくとも１種の前記多官能性化合物が、アセチレン基およびシクロペンタジエノン基からなる群から選択した３個以上の基を含み、
バリア層が前記導電層と前記絶縁体の間に形成され、前記バリア層が、アモルファス・タンタルアルミニウム層を含み、さらに、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、ＷＮ、ＭｏＮ、ＷＳｉＮ、ＷＳｉ、Ｎｂ、ＮｂＮ、Ｃｒ、ＣｒＮ、ＴａＣ、ＴａＣｅＯ２、ＴａＳｉＮ、もしくはＴｉＳｉＮ、またはそれらの混合物からなる追加の層を含む、
前記半導体デバイス。 - 低誘電率の有機材料を含む絶縁体中に開口を形成するステップであって、前記有機材料が、２個以上のシクロペンタジエノン基を含む１種または複数種の多官能性化合物と、２個以上の芳香族アセチレン基を含む少なくとも１種の多官能性化合物との反応生成物を含み、少なくとも１種の前記多官能性化合物が、アセチレン基およびシクロペンタジエノン基からなる群から選択した３個以上の基を含む、前記開口を形成するステップと、
前記開口中に、アモルファス・タンタルアルミニウム層を含むバリア層を形成するステップであって、前記バリア層が、さらに、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、ＷＮ、ＭｏＮ、ＷＳｉＮ、ＷＳｉ、Ｎｂ、ＮｂＮ、Ｃｒ、ＣｒＮ、ＴａＣ、ＴａＣｅＯ２、ＴａＳｉＮ、もしくはＴｉＳｉＮ、またはそれらの混合物からなる追加の層を含む、前記バリア層を形成するステップと、
前記バリア層上にシード層を形成するステップと、
前記シード層上に電気めっきで銅を含む導電層を形成するステップと、
を含む、半導体デバイスを製作する方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/215,121 US6800938B2 (en) | 2002-08-08 | 2002-08-08 | Semiconductor device having amorphous barrier layer for copper metallurgy |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004072111A JP2004072111A (ja) | 2004-03-04 |
| JP4080972B2 true JP4080972B2 (ja) | 2008-04-23 |
Family
ID=31494807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003285435A Expired - Fee Related JP4080972B2 (ja) | 2002-08-08 | 2003-08-01 | 銅配線用のアモルファス・バリア層を有する半導体デバイスおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6800938B2 (ja) |
| JP (1) | JP4080972B2 (ja) |
| KR (1) | KR100544545B1 (ja) |
| TW (1) | TWI246190B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4005805B2 (ja) * | 2001-12-17 | 2007-11-14 | 株式会社東芝 | 半導体装置 |
| US20050070097A1 (en) * | 2003-09-29 | 2005-03-31 | International Business Machines Corporation | Atomic laminates for diffusion barrier applications |
| US6849541B1 (en) * | 2003-12-19 | 2005-02-01 | United Microelectronics Corp. | Method of fabricating a dual damascene copper wire |
| US7323805B2 (en) * | 2004-01-28 | 2008-01-29 | Kabushiki Kaisha Toshiba | Piezoelectric thin film device and method for manufacturing the same |
| JP2005347510A (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US20090022958A1 (en) * | 2007-07-19 | 2009-01-22 | Plombon John J | Amorphous metal-metalloid alloy barrier layer for ic devices |
| US8736057B2 (en) | 2007-12-17 | 2014-05-27 | Nippon Mining & Metals Co., Ltd. | Substrate and manufacturing method therefor |
| KR101186714B1 (ko) * | 2007-12-17 | 2012-09-27 | 닛코킨조쿠 가부시키가이샤 | 기판, 및 그 제조방법 |
| CN101911257B (zh) | 2008-01-23 | 2012-03-07 | 日矿金属株式会社 | 在阻挡层上具有钌电镀层的ulsi微细配线构件 |
| KR20090097362A (ko) * | 2008-03-11 | 2009-09-16 | 삼성전자주식회사 | 저항 메모리 소자 및 그 형성 방법 |
| US20140273436A1 (en) * | 2013-03-15 | 2014-09-18 | Globalfoundries Inc. | Methods of forming barrier layers for conductive copper structures |
| TWI581470B (zh) * | 2016-03-11 | 2017-05-01 | 國立臺灣科技大學 | 熱電結構 |
| KR102159098B1 (ko) | 2018-07-03 | 2020-09-23 | 주식회사 렉소엔지니어링 | 슬러지 자동인발 시스템 및 그의 운전 방법 |
| US20210091009A1 (en) * | 2019-09-23 | 2021-03-25 | Micron Technology, Inc. | Integrated Assemblies Having Barrier Material Between Silicon-Containing Material and Another Material Reactive with Silicon |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5372974A (en) * | 1993-03-19 | 1994-12-13 | Micron Semiconductor, Inc. | Approach to avoid buckling in BPSG by using an intermediate barrier layer |
| US6090701A (en) * | 1994-06-21 | 2000-07-18 | Kabushiki Kaisha Toshiba | Method for production of semiconductor device |
| US5714418A (en) * | 1995-11-08 | 1998-02-03 | Intel Corporation | Diffusion barrier for electrical interconnects in an integrated circuit |
| JPH1064907A (ja) * | 1996-08-13 | 1998-03-06 | Toshiba Corp | 電気的固体装置及びその製造方法 |
| JP2882380B2 (ja) * | 1996-09-05 | 1999-04-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5965679A (en) * | 1996-09-10 | 1999-10-12 | The Dow Chemical Company | Polyphenylene oligomers and polymers |
| JP3353874B2 (ja) * | 1996-09-24 | 2002-12-03 | シャープ株式会社 | 半導体装置及びその製造方法 |
| US6130161A (en) * | 1997-05-30 | 2000-10-10 | International Business Machines Corporation | Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity |
| US5882738A (en) * | 1997-12-19 | 1999-03-16 | Advanced Micro Devices, Inc. | Apparatus and method to improve electromigration performance by use of amorphous barrier layer |
| US6291334B1 (en) * | 1997-12-19 | 2001-09-18 | Applied Materials, Inc. | Etch stop layer for dual damascene process |
| US6320213B1 (en) * | 1997-12-19 | 2001-11-20 | Advanced Technology Materials, Inc. | Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same |
| US6103625A (en) * | 1997-12-31 | 2000-08-15 | Intel Corporation | Use of a polish stop layer in the formation of metal structures |
| US6461675B2 (en) | 1998-07-10 | 2002-10-08 | Cvc Products, Inc. | Method for forming a copper film on a substrate |
| JP2000049116A (ja) * | 1998-07-30 | 2000-02-18 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6265257B1 (en) * | 1999-10-01 | 2001-07-24 | Taiwan Semiconductor Manufacturing Company | Method of making a barrier layer to protect programmable antifuse structure from damage during fabrication sequence |
| JP3979791B2 (ja) * | 2000-03-08 | 2007-09-19 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| US6583043B2 (en) * | 2001-07-27 | 2003-06-24 | Motorola, Inc. | Dielectric between metal structures and method therefor |
-
2002
- 2002-08-08 US US10/215,121 patent/US6800938B2/en not_active Expired - Fee Related
-
2003
- 2003-07-25 KR KR1020030051497A patent/KR100544545B1/ko not_active IP Right Cessation
- 2003-07-31 TW TW092121013A patent/TWI246190B/zh not_active IP Right Cessation
- 2003-08-01 JP JP2003285435A patent/JP4080972B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI246190B (en) | 2005-12-21 |
| KR20040014217A (ko) | 2004-02-14 |
| JP2004072111A (ja) | 2004-03-04 |
| KR100544545B1 (ko) | 2006-01-24 |
| TW200411921A (en) | 2004-07-01 |
| US6800938B2 (en) | 2004-10-05 |
| US20040026119A1 (en) | 2004-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6436825B1 (en) | Method of copper barrier layer formation | |
| US7205666B2 (en) | Interconnections having double capping layer and method for forming the same | |
| US6261951B1 (en) | Plasma treatment to enhance inorganic dielectric adhesion to copper | |
| US9112004B2 (en) | Barrier layer for copper interconnect | |
| US6656841B1 (en) | Method of forming multi layer conductive line in semiconductor device | |
| JP4080972B2 (ja) | 銅配線用のアモルファス・バリア層を有する半導体デバイスおよびその製造方法 | |
| JP4965091B2 (ja) | 導電性材料、半導体構造及び導電性材料を製造する方法 | |
| JP2001102382A (ja) | チップ配線アプリケーションのための段階的な組成の拡散障壁 | |
| JP2002289690A (ja) | 集積回路および集積回路を製造する方法 | |
| JPH1098011A (ja) | 半導体装置及びその製造方法 | |
| KR20090093985A (ko) | 전기도금에 의한 콘택 로듐 구조물의 제조 및 전기도금 조성물 | |
| US20090230555A1 (en) | Tungsten liner for aluminum-based electromigration resistant interconnect structure | |
| WO2012010479A1 (en) | Method and structure to improve the conductivity of narrow copper filled vias | |
| EP4315443A1 (en) | Phase change memory | |
| US20040152295A1 (en) | Sacrificial metal liner for copper | |
| US20020025671A1 (en) | Method of manufacturing a metal line in a semiconductor device | |
| US20040150103A1 (en) | Sacrificial Metal Liner For Copper | |
| US6528415B2 (en) | Method of forming a metal line in a semiconductor device | |
| US10818838B1 (en) | Phase change memory | |
| Mosig et al. | Integration of porous ultra low-k dielectric with CVD barriers | |
| JP2004031497A (ja) | 半導体装置およびその製造方法 | |
| KR100687864B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH11340227A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |