KR101186714B1 - 기판, 및 그 제조방법 - Google Patents

기판, 및 그 제조방법 Download PDF

Info

Publication number
KR101186714B1
KR101186714B1 KR1020107015616A KR20107015616A KR101186714B1 KR 101186714 B1 KR101186714 B1 KR 101186714B1 KR 1020107015616 A KR1020107015616 A KR 1020107015616A KR 20107015616 A KR20107015616 A KR 20107015616A KR 101186714 B1 KR101186714 B1 KR 101186714B1
Authority
KR
South Korea
Prior art keywords
copper
metal element
plating
substrate
tungsten
Prior art date
Application number
KR1020107015616A
Other languages
English (en)
Other versions
KR20100088714A (ko
Inventor
쥰이치 이토
아쓰시 야베
준노스케 세키구치
도루 이모리
Original Assignee
닛코킨조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛코킨조쿠 가부시키가이샤 filed Critical 닛코킨조쿠 가부시키가이샤
Publication of KR20100088714A publication Critical patent/KR20100088714A/ko
Application granted granted Critical
Publication of KR101186714B1 publication Critical patent/KR101186714B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1637—Composition of the substrate metallic substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C23C18/40—Coating with copper using reducing agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

고온 가열시에의 배리어성이 뛰어난, 배리어능과 촉매능을 가진 구리 확산 방지용 배리어막을 가진 기판, 및 그 제조방법을 제공하는 것을 목적으로 한다.
기재 상에, 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소와 루테늄, 로듐, 및 이리듐 등의 무전해 도금에 대한 촉매능을 가진 금속 원소와, 상기 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소와의 질화물의 형태로 함유되는 질소로 이루어진 구리 확산 방지용 배리어막을 가지는 것을 특징으로 하는 기판. 상기 구리 확산 방지용 배리어막은, 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소와, 상기 무전해 도금에 대한 촉매능을 가진 금속 원소로부터 선택한 1종 이상의 금속 원소를 함유하는 타깃을 이용하여, 질소 분위기중에서 스퍼터링함으로써 제조된다.

Description

기판, 및 그 제조방법{SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 기재 상에 형성되어, ULSI 미세 구리 배선의 배리어 겸 촉매층으로서 사용하기 위한 구리 확산 방지용 배리어막을 가진 기판에 관한 것이다.
ULSI 미세 구리 배선(다마신 구리 배선)의 구리의 성막 방법으로서, 무전해 구리 도금에 의해 시드층을 형성하고, 전기 구리 도금에 의해 구리를 성막하는 방법이 알려져 있다.
종래, 반도체 웨이퍼와 같은 경면상에 무전해 구리 도금을 행하는 경우, 석출한 도금막에 충분한 밀착성을 얻는 것은 곤란하였다. 또한, 도금의 반응성이 낮고, 기판 전체면에 균일한 도금을 행하는 것도 곤란하였다. 종래에는, 예를 들면, 질화 탄탈 등의 배리어 메탈층 상에 무전해 도금법으로 구리 시드층을 형성하는 경우, 도금을 균일하게 형성하는 것이 어렵고 밀착력이 충분하지 않다고 하는 문제가 있었다.
본 발명자들은, 이미, 무전해 구리 도금액에 첨가제로서 중량 평균 분자량(Mw)이 작은 수용성 질소 함유 폴리머를 가하고, 한쪽 피도금물의 기판에는 도금액 침지 전에 촉매 금속을 부착시키거나, 혹은 촉매 금속을 미리 최표면에 성막한 후, 도금액에 침지시켜 상기 촉매 금속상에 질소 원자를 통하여 폴리머를 흡착시키는 것에 의해 도금의 석출 속도가 억제되고, 또한 결정이 매우 미세화하여 막두께 15nm 이하의 균일한 박막이 웨이퍼와 같은 경면상에 형성할 수 있게 되는 것을 발견하였다(특허문헌 1). 또한 본 발명자들은, 상기 발명의 실시예에서, 촉매 금속을 미리 최표면에 성막한 후, 도금액에 침지시켜 상기 촉매 금속상에 질소 원자를 통하여 폴리머를 흡착시키는 것에 의해 도금의 석출 속도가 억제되고, 또한 결정이 매우 미세화하여 막두께 6nm 이하의 균일한 막두께를 웨이퍼와 같은 경면상에 형성 할 수 있게 되는 것을 나타내었다.
이러한 방법, 즉 다마신 구리 배선 형성에서, 촉매 금속을 성막한 후에 무전해 도금에 의해 구리 시드층을 형성하는 경우는, 구리 확산 방지를 위한 배리어층이 촉매 금속층과는 별도로 미리 형성되어 있는 것이 필요하고, 따라서, 구리 시드층을 성막하기 전에 배리어층과 촉매 금속층의 2층의 층을 형성하게 되기 때문에, 막두께를 두껍게 할 수 없는 초미세 배선에서는 실공정에의 적용이 곤란하다고 하는 문제가 판명되었다.
이러한 구리 시드층의 성막에 앞서 2개의 층을 형성하는 번잡함을 해소하기 위해서, 본 발명자들은 배리어능과 촉매능을 겸비한 특정의 합금 박막으로 이루어진 단일층을 형성하고, 또한 무전해 도금을 치환 도금 및 환원 도금과의 병용에 의해, 그 위에 형성하는 구리 시드층의 막두께를 얇고 균일하게 형성할 수 있는 것을 발견하여, 이미 출원하였다(특허문헌 2, 특허문헌 3). 그러나 이러한 배리어능과 촉매능을 겸비한 합금 박막에서는 500℃ 정도의 고온에서 가열했을 때의 배리어성이 불충분하고, 반도체 디바이스에 이용할 경우, 특히 장시간 사용시의 신뢰성이 더 크게 요구되었다.
또한, 특허문헌 4에는, 탄탈, 질화탄탈, 질화탄탈실리콘, 티탄, 질화티탄, 질화티탄실리콘, 루테늄, 텅스텐, 질화텅스텐, 그들 합금, 유도체, 및 그들 조합으로부터 선택된 금속을 포함한 배리어층을 가지는 전도성 재료의 제조방법이 기재되어 있다. 상기 문헌에서는, 상기 배리어층상에 PVD법에 의해 시드층을 형성하고 있으며, 배리어층의 조성에 대하여, 특별히 조합에 의한 효과나 조성비에 대한 설명은 없다.
특허문헌 1:일본 공개특허공보2008-223100호
특허문헌 2:PCT/JP2008/063023
특허문헌 3:PCT/JP2008/063024
특허문헌 4:W02006/102182A2
본 발명은, 상기의 배리어능과 촉매능을 겸비한 합금 박막보다도 더 고온 가열시에의 배리어성이 뛰어난, 배리어능과 촉매능을 가진 구리 확산 방지용 배리어막을 가진 기판을 제공하는 것을 목적으로 하는 것이다.
또한, 고온가열시에의 배리어성이 뛰어나고, 장시간 사용할 경우에도 신뢰성이 높은 반도체 웨이퍼를 제공하는 것을 목적으로 한다.
본 발명자들은 예의 검토한 결과, 무전해 도금에 대한 촉매능을 가진 금속과, 배리어 기능을 가지며, 또한 무전해 도금액 속의 금속과 치환하는 것이 가능한 금속을 합금화하는 것에 의해, 배리어 기능과 촉매능을 겸비한 단일의 층으로 할 때에, 질소를 배리어 기능을 가진 금속과의 질화물로서 더 함유시키는 것에 의해, 배리어 기능이 더 향상하는 것을 발견하여 본 발명에 이르렀다.
즉, 본 발명은, 이하와 같다.
(1) 기재 상에, 배리어 기능과 촉매능을 겸하여 구비한 단일의 층으로 이루어진 배리어막을 가지는 기판으로서, 상기 배리어막이 텅스텐, 몰리브덴 및, 니오브로부터 선택한 1종 이상의 금속 원소와, 무전해 도금에 대한 촉매능을 가진 금속 원소와, 상기 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소와의 질화물의 형태로 함유되는 질소로 이루어진 구리 확산 방지용 배리어막인 것을 특징으로 하는 기판.
(2) 상기 무전해 도금에 대한 촉매능을 가진 금속 원소가, 루테늄, 로듐, 및 이리듐으로부터 선택한 1종 이상인 것을 특징으로 하는 상기 (1)에 기재된 기판.
(3) 상기 구리 확산 방지용 배리어막이, 무전해 도금에 대한 촉매능을 가진 금속 원소를 10～30원자%, 텅스텐, 몰리브덴 및, 니오브로부터 선택한 1종 이상의 금속 원소를 60～75원자% 함유하고, 나머지가 질소인 것을 특징으로 하는 상기 (1) 또는 (2)에 기재된 기판.
(4) 상기 구리 확산 방지용 배리어막 상에, 상기 촉매능을 가진 금속 원소를 촉매로서 무전해 구리 도금에 의해 형성된 구리 시드층을 가진 것을 특징으로 하는 상기 (1)～(3)중의 어느 하나에 기재된 기판.
(5) 상기 구리 확산 방지용 배리어막 상에, 상기 촉매능을 가진 금속 원소를 촉매로서 무전해 구리 도금에 의해 형성된 구리 시드층을 구비하고, 상기 구리 시드층 위에 형성된 다마신 구리 배선을 더 가지는 것을 특징으로 하는 상기 (1)～(4)중의 어느 하나에 기재된 기판.
(6) 기재 상에, 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소와, 무전해 도금에 대한 촉매능을 가진 금속 원소를 함유하는 타깃을 이용하여, 질소 분위기 중에서 스퍼터링하여, 텅스텐 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소와, 무전해 도금에 대한 촉매능을 가진 금속 원소와, 상기 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소와의 질화물의 형태로 함유되는 질소로 이루어지고, 또한 단일의 층으로 이루어진 구리 확산 방지용 배리어막을 형성하는 것을 특징으로 하는 기판의 제조방법.
(7) 상기 무전해 도금에 대한 촉매능을 가진 금속 원소가, 루테늄, 로듐, 및 이리듐으로부터 선택한 1종 이상인 것을 특징으로 하는 상기 (6)에 기재된 기판의 제조방법.
(8) 상기 구리 확산 방지용 배리어막이, 무전해 도금에 대한 촉매능을 가진 금속 원소를 10～30원자%, 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소를 60～75원자% 함유하고, 나머지가 질소인 것을 특징으로 하는 상기 (6) 또는 (7)에 기재된 기판의 제조방법.
(9) 상기 구리 확산 방지용 배리어막 상에, 상기 촉매능을 가진 금속 원소를 촉매로서, 무전해 구리 도금에 의해 구리 시드층을 형성하는 것을 특징으로 하는 상기 (6)～(8)중의 어느 하나에 기재된 기판의 제조방법.
(10) 상기 구리 확산 방지용 배리어막 상에, 상기 촉매능을 가진 금속 원소를 촉매로서, 무전해 구리 도금에 의해 구리 시드층을 형성하고, 상기 구리 시드층 상에 다마신 구리 배선을 더 형성하는 것을 특징으로 하는 상기 (6)～(9)중의 어느 하나에 기재된 기판의 제조방법.
(11) 상기 (5)에 기재된 기판을 이용한 반도체 웨이퍼.
본 발명에 의하면, 기재 상에 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소와 루테늄, 로듐, 이리듐 등의 무전해 도금에 대한 촉매능을 가진 금속 원소와 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소의 질화물의 형태로 함유되는 질소로 이루어진 구리 확산 방지용 배리어막을 형성하는 것에 의해, 고온 가열시의 배리어성이 향상한다. 고온 가열시의 배리어 기능이 높아지는 것에 의해, 본 발명의 기판을 반도체 웨이퍼로서 장시간 사용할 경우의 신뢰성이 보다 높아진다. 또한, 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소를 질화하는 것에 의해, 구리 확산 방지용 배리어막을 스퍼터링으로 형성할 때에, 스퍼터링 타깃 중의 고가의 귀금속인 루테늄, 로듐, 이리듐 등의 촉매 금속 성분 비율을 내릴 수 있으며, 생산 비용을 낮출 수 있다.
또한, 본 발명의 구리 확산 방지용 배리어막을 형성하는 것에 의해, 그 위에 무전해 치환 및 환원 도금에 의해 구리 등의 금속 박막을 형성할 때에 바탕이 되는 상기 구리 확산 방지용 배리어막 표면을 침식하는 경우 없이, 그 위에 형성하는 구리 등의 금속 박막층의 막두께를 충분히 얇게, 균일하고 뛰어난 밀착성으로 성막할 수 있다. 또한, 상기 구리 확산 방지용 배리어막과 그 위의 무전해 도금층과의 계면에서는 실질적으로 산소를 포함하지 않는 상태로 할 수 있다.
본 발명은, 기재 상에 구리 확산 방지용 배리어막을 가진 기판에 관한 것이며, 상기 구리 확산 방지용 배리어막은, 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소와, 무전해 도금에 대한 촉매능을 가진 금속 원소와, 상기 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소와의 질화물의 형태로 함유되는 질소로 이루어진다.
텅스텐, 몰리브덴, 및 니오브는, 무전해 구리 도금액에 함유된 구리와 치환 도금이 가능한 금속이며, 구리에 대해서 배리어 기능을 가진다. 구리 확산 방지용 배리어막은, 텅스텐, 몰리브덴, 및 니오브로부터 선택되는 적어도 1종 이상의 금속을 사용하지만, 특히 텅스텐이 보다 바람직하다.
또한, 텅스텐, 몰리브덴, 니오브는, 탄탈이나 티탄과 비교하여 강고한 산화막이 생기기 어렵기 때문에, 구리 확산 방지용 배리어막 상에 무전해 도금을 행하였을 때에, 도금막과의 계면에 산화층이 남지 않는다. 계면에 산소가 존재하는 경우에는, 배선의 저항이 상승하거나 배리어 기능이 떨어지는 등의 악영향이 있다.
무전해 도금에 대한 촉매능을 가진 금속으로서는, 루테늄, 로듐, 이리듐 등을 들 수 있으며, 이들 금속으로부터 선택되는 적어도 1종 이상의 금속을 사용하는 것이 바람직하고, 그 중에서도 루테늄의 사용이 보다 바람직하다. 또한, 촉매능을 가진 금속을 2종류 이상 포함한 합금의 사용도 가능하다. 본 발명에서, 상기 무전해 도금의 촉매능을 가진다는 것은, 무전해 도금액 속의 구리 등의 금속 이온을 환원하여 도금막을 형성하는 반응의 촉매능을 가진 것을 말한다.
따라서, 상기 구리 확산 방지용 배리어막 상에 무전해 구리 도금에 의해 구리 시드층을 형성하면, 무전해 치환 및 환원 도금에 의해, 균일하게 무전해 도금되어, 막두께가 충분히 얇고, 뛰어난 밀착성을 가진 시드층으로 할 수 있다.
텅스텐, 몰리브덴, 및 니오브는 구리 확산 방지용 배리어막 속에, 고온 배리어성을 발현시키기 위해서, 60～75원자% 함유하는 것이 바람직하다. 60원자%보다 적어지면, 고온 배리어성이 저하할 뿐만 아니라, 촉매능을 가진 금속 비율이 많아져 도금막 속에 혼입하여, 저항치를 상승시켜, 신호의 지연을 초래하는 경우가 있다. 또한, 막의 비용이 상승한다고 하는 문제도 발생한다. 또한, 75원자%보다 많아지면, 고온 배리어성이 저하할 뿐만 아니라, 그 위에 무전해 도금에 의해 구리 시드층을 형성할 때에, 도금액의 환원 반응보다 치환 반응이 우세하게 되어, 피도금재를 침식하여 균일한 박막을 형성할 수 없는 경우가 있다. 이 경우는, 배리어 기능의 저하를 초래한다.
상기 촉매능을 가진 금속은, 구리 확산 방지용 배리어막 속에, 고온 배리어성을 발현하기 위해서, 10～30원자% 함유하는 것이 바람직하다. 10원자%보다 적어지면, 고온 배리어성이 저하할 뿐만 아니라, 그 위에 무전해 도금에 의해 구리 시드층을 형성할 때에, 도금액의 환원 반응보다 치환 반응이 우세하게 되어, 피도금재를 침식하여 균일한 박막을 형성할 수 없는 경우가 있다. 이 경우는, 배리어 기능의 저하를 더 초래한다. 또한, 30원자%보다 많아지면, 고온 배리어성이 저하할 뿐만 아니라, 촉매능을 가진 금속 비율이 많아져 도금막 속에 혼입하여, 저항치를 상승시켜, 신호의 지연을 초래하는 경우가 있다. 또한, 막의 비용이 상승한다고 하는 문제도 발생한다.
또한, 본 발명에서의 구리 확산 방지용 배리어막에는, 고온 배리어성을 발현하기 위해서, 텅스텐, 몰리브덴, 니오브의 질화물로서 질소가 함유되고, 상기 구리 확산 방지용 배리어막은, 상기 배리어능을 가진 금속 성분과 촉매능을 가진 금속 성분을 함유하고, 나머지는 질소이다. 질소는, 구리 확산 방지용 배리어막 중에서, 적어도 3원자% 이상 함유하는 것이 바람직하고, 보다 바람직하게는 5～20원자%이다.
구리 확산 방지용 배리어막 중의 조성은, AES 뎁스 프로파일의 강도비를 조성비로 변환하여 구할 수 있다. 본 발명에서는, AES 뎁스 프로파일의 측정은, 측정 장치:PHI 700 Scanning Auger Nanoprobe ULVAC-PHI, INC.제품을 이용하여 장치에 부속된 소프트웨어에 의해 스펙트럼 강도비를 조성비로 변환하였다. 변환계수는 프로그램 보유의 수치를 이용하여 구했지만, 필요에 따라 일차 표준으로 산출할 수 있다.
구리 확산 방지용 배리어막은, 스퍼터으로 형성하는 것이 바람직하고, 그 때에 스퍼터링 타깃으로서 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소와, 상기 무전해 도금에 대한 촉매능을 가진 금속 원소를 이용하여 질소 분위기중에서 스퍼터링함으로써, 텅스텐, 몰리브덴, 니오브가 질화되고, 질화물이 되어 막 속에 함유된다.
통상 스퍼터링은, 불활성 가스를 저압력으로 도입하여 행하지만, 본 발명에서는, 불활성 가스중에 질소를 함유시켜, 질소 분위기 중에서 행하여, 텅스텐, 몰리브덴, 니오브를 질화한다.
질소 분위기 중에서 스퍼터링을 행할 때에, 텅스텐, 몰리브덴, 또는 니오브의 성막 속도만이 느려지고, 루테늄 등의 촉매능을 가진 금속의 기판에의 성막 속도는 느려지지 않아, 상대적으로 촉매능을 가진 금속의 막 속의 비율이 상승하기 때문에, 질소가 텅스텐, 몰리브덴, 또는 니오브의 질화물의 형태로서 함유되고 있다고 판단할 수 있다.
상기 구리 확산 방지용 배리어막의 조성은, 스퍼터링 타깃의 금속의 조성, 및 질소 분위기 중에서의 질소의 분압 등에 의해 조정할 수 있다.
배리어 기능을 가진 텅스텐, 몰리브덴, 니오브가 질화되는 것에 의해, 배리어 기능이 높아진다. 질화물로 하는 것에 의해 고온 가열시의 배리어성이 400℃에서 500℃까지 향상한다.
또한, 상기 배리어 기능을 가진 금속을 질화물로 하는 것에 의해, 동일한 조성의 스퍼터링 타깃을 이용할 경우, 얻어지는 구리 확산 방지용 배리어막 중의 촉매 기능을 가진 금속은, 질화물로 하지 않는 경우에 비해서 고농도가 된다. 이것은, 스퍼터링 중에 배리어 성분인 텅스텐, 몰리브덴, 또는 니오브 금속 원소는, 일부가 질화되어, 질화 텅스텐, 질화 몰리브덴, 또는 질화 니오브가 되지만, 이 질화 텅스텐, 질화 몰리브덴, 또는 질화 니오브의 성막 속도가 느리기 때문에, 질화되지 않는 촉매 금속 원소는, 질화 텅스텐, 질화 몰리브덴, 또는 질화 니오브에 비해, 상대적으로 성막 속도가 빨라지기 때문이라고 생각된다. 따라서, 질화함으로써, 고가의 귀금속인 촉매 금속 성분의 타깃중의 성분비를 내릴 수 있고, 생산 비용을 낮출 수 있다.
상기 구리 확산 방지 배리어막의 막두께는 3～20nm인 것이 바람직하고, 보다 바람직하게는 5～15nm이다.
본 발명에서 상기 구리 확산 방지 배리어막을 형성하는 기재는, 실리콘 기판이 바람직하고, 산 처리, 알칼리 처리, 계면활성제 처리, 초음파 세정 혹은 이들을 조합한 처리를 실시함으로써, 기재의 클리닝, 젖음성 향상을 도모할 수 있다.
본 발명에서, 상기 구리 확산 방지용 배리어막 상에, 상기 촉매능을 가진 금속 원소를 촉매로서, 무전해 구리 도금에 의해 구리 시드층을 형성할 수 있다. 이 무전해 구리 도금은, 무전해 치환 도금 및 환원 도금이다.
본 발명의 구리 확산 방지 배리어막을 이용하여 무전해 치환 및 환원 도금을 행할 때에 이용하는 무전해 구리 도금 방법으로서는, 일반적인 방법을 이용할 수 있다. 마찬가지로 사용하는 구리도금액도 일반적인 도금액을 이용할 수 있다.
무전해 구리 도금액은, 통상, 구리 이온, 구리 이온의 착화제, 환원제, 및 pH 조정제 등을 포함하고 있다.
무전해 구리 도금액의 환원제로서는, 포르말린의 인체나 환경에의 악영향을 고려하여, 글리옥실산을 이용하는 것이 바람직하다. 또한, 무전해 구리 도금액은, 반도체 용도에서는 피하고자 하는 불순물인 나트륨을 포함하지 않는 것이 바람직하다.
글리옥실산의 농도는, 도금액중에서 0.005～0.5mol/L가 바람직하고, 0.01～0.2mol/L가 보다 바람직하다. 농도가 0.005mol/L 미만이면 도금 반응이 일어나지 않고, 0.5mol/L를 넘으면 도금액이 불안정하게 되어 분해한다.
본 발명에서 무전해 구리 도금액의 구리 이온원으로서는, 일반적으로 이용되고 있는 구리 이온원 전부를 이용할 수 있고, 예를 들면, 황산구리, 염화구리, 질산구리 등을 들 수 있다. 또한, 구리 이온의 착화제로서도, 일반적으로 이용되고 있는 착화제 전부를 이용할 수 있으며, 예를 들면, 에틸렌디아민4초산, 주석산 등을 들 수 있다.
기타 첨가제로서, 도금액에 일반적으로 이용되고 있는 첨가제, 예를 들면 2,2'-비피리딜, 폴리에틸렌글리콜, 페로시안화칼륨 등을 이용할 수 있다.
또한, 본 발명에서의 무전해 구리 도금액은, pH 10～14로 이용하는 것이 바람직하고, pH12～13으로 이용하는 것이 보다 바람직하다. pH조정제로서는, 수산화나트륨, 수산화칼륨 등 일반적으로 이용되고 있는 것을 이용할 수 있지만, 반도체 용도로 나트륨, 칼륨 등의 알칼리 금속을 피하고자 하는 경우에는, 수산화테트라메틸암모늄을 이용하면 좋다.
또한, 본 발명에서의 무전해 구리 도금액은, 욕온 40～90℃에서 사용하는 것이, 욕안정성 및 구리의 석출 속도의 관점으로부터 바람직하다.
본 발명에서 무전해 구리 도금액을 이용하여 도금을 행하는 경우, 피도금재를 도금욕 속에 침지한다. 피도금재는, 상기 기재 상에 구리 확산 방지용 배리어막을 성막한 것이다.
본 발명의 무전해 치환 및 환원 도금에 의해 제작한 구리 박막의 두께는, 1～10nm가 보다 바람직하다
본 발명의 무전해 치환 및 환원 도금에 의해 제작된 구리 박막은, 도금막이 얇고, 막두께가 균일하다. 따라서 다마신 구리 배선용 시드층으로서 이용한 경우, 배선폭이 100nm 이하의 미세한 비어?트렌치 내에도 막두께가 균일한 박막 시드층 형성이 가능하고, 그 결과 보이드?심 등의 결함이 발생하지 않는 반도체 웨이퍼를 얻을 수 있다.
본 발명의 기판은, 무전해 도금에 의해 형성된 구리 박막 상에, 배선부를 도금에 의해 더 마련할 수 있다. 도금은, 전기 도금 또는 무전해 도금을 이용할 수 있다.
배선부는 구리 또는 구리를 주성분으로 하는 합금인 것이 바람직하고, 다마신 구리 배선이 보다 바람직하다. 전기 구리 도금액은, 일반적으로 다마신 구리 배선 메워 넣기용으로 사용되고 있는 조성이면 되고, 특별히 한정되지 않지만, 예를 들면 주성분으로서 황산구리 및 황산, 미량 성분으로서 염소, 폴리에틸렌글리콜, 2황화비스(3-술포프로필)2나트륨, 제3알킬아민 및 폴리에피클로로히드린으로 이루어진 제4암모늄염 부가물(제4에피클로로히드린) 등을 함유한 액을 이용할 수 있다. 또한, 메워 넣기에 사용하는 무전해 구리 도금액으로서는, 예를 들면 국제특허 공개공보 WO 2005-038086호에 기재된 구리 배선 메워넣기용 도금액을 이용할 수 있다.
실시예
다음에 본 발명을 실시예에 의해서 설명하지만, 본 발명은 이들 실시예에 의해서 한정되는 것은 아니다
실시예 1
다양한 조성비의 텅스텐과 루테늄의 스퍼터링 합금 타깃을 이용하여, 스퍼터시의 챔버 내의 아르곤?질소 가스압비를 변화시켜, 최표면에 SiO2막이 붙은 실리콘 기판 상에, 막두께 10nm의 질화 텅스텐?루테늄 합금막을 제작하고, 그 위에 무전해 구리 도금막을 막두께 5～8nm로 성막하였다.
스퍼터 성막에는 3인치 RF 스퍼터 장치(ANELVA제 SPF-332HS)를 사용하였다. 질화 텅스텐?루테늄 합금막의 제작은, 챔버 내를 크라이오 펌프로 5×10-5Pa로 한 후, 어느 일정 비율의 질소?아르곤 혼합 가스를 전압 0.8Pa가 될 때까지 도입하여, 50W의 출력으로 플라즈마를 발생시키고, 15분간의 프레스퍼터 후, 본 성막을 실시하였다.
무전해 도금에 의한 구리의 성막은, 이하의 조성의 도금액을 이용하여, pH 12.5, 50℃×30초의 조건으로 실시하였다.
(무전해 도금액과 도금 조건)
황산구리:0.02mol/L
에틸렌디아민4초산염:0.21mol/L
글리옥실산:0.03mol/L
2,2'-비피리딜:20mg/L
pH12.5(수산화테트라메틸암모늄)
얻어진 무전해 도금막을 성막한 기판에 대하여 이하와 같이 평가하였다.
500℃×30분간의 진공 어닐 처리 후의 배리어성을, AES 뎁스 프로파일 측정에 의해 확인하였다. 구리의 질화 텅스텐?루테늄 합금막 중에의 확산, 혹은 그 반대의 현상이 모두 보이지 않는 것을 「○」로 하고, 어느 한쪽의 현상이라도 보이는 것은 「×」로 하였다.
도금막 균일성의 평가에는, FESEM 장치(일본전자 제품 JSM-6700F)를 사용하여, 막 표면을 관찰하여 Ø1nm 이상의 무전해 도금되어 있지 않은 부분의 유무를 확인하였다. 무전해 도금되어 있지 않은 부분이 없는 경우를 「○」로 하고, 무전해 도금되어 있지 않은 부분의 존재가 확인된 경우를 「×」로 하였다.
도금시의 구리막과 텅스텐 합금막의 계면의 산화 상태의 확인을, AES 뎁스 프로파일 측정에 의해 확인하였다. 도금막과 텅스텐 합금막의 계면에 산소가 확인되지 않는 경우를 「○」로 하고, 산소가 확인된 경우를 「×」로 하였다.
도금막 밀착성 평가에는, 셀로판 테이프(「CT24」, 니치반 제품)를 사용한 테이프 박리 시험을 실시하고, 손가락끝의 안쪽으로 도금면에 밀착시킨 후, 테이프를 벗겨 막의 박리의 유무를 확인하였다. 도금막의 박리가 없는 경우를 「○」로 하고, 박리가 보인 경우를 「×」로 하였다.
또한, 선폭 90nm, 어스펙트비 4의 트렌치 패턴 부착 반도체 기판에 대하여, 상기의 스퍼터 합금 박막, 및 무전해 구리 도금 박막을 성막한 후, 그것을 시드층으로서 전기 구리 도금으로 배선의 메워넣기를 행하였다.
한편, 배선의 메워넣기는, 이하의 조성의 도금액을 이용하여 25℃×60초, 전류밀도 1A/dm2로 실시하였다.
황산구리 0.25mol/L
황산 1.8mol/L
염산 10mmol/L
미량 첨가제(폴리에틸렌글리콜, 2황화비스(3-술포프로필)2나트륨, 야누스그린)
얻어진 구리도금막의 단면 TEM 관찰에 의해, 선폭 90nm 트렌치부의 메워넣기성을 평가하였다. 보이드?심의 유무를 판정하여, ○:보이드?심없음, ×:보이드?심 있음으로 하였다.
이들 결과를 표 1에 정리하였다. 종합 평가는, 배리어성, 도금막 균일성, 내산화성, 도금막 밀착성, 메워넣기성의 5개의 평가가 전부 ○인 경우를 「○」, 4항목이 ○인 경우를 「△」, ○가 3항목 이하인 경우를 「×」로 하였다.
Figure 112010045464345-pct00001
배리어성, 도금막 균일성, 내산화성, 도금막 밀착성, 및 메워넣기성을 겸비한 조성(종합 평가 ○)은 질소 가스를 도입하지 않았을 때에는 찾아낼 수 없었지만, 질소 가스를 적량 도입함으로써, 막중의 루테늄 조성비 12～28원자%, 막중의 텅스텐 조성비 62～72원자%, 막중 질소 조성비 10～16원자%로 적정 조건을 찾아낼 수 있었다.
실시예 2
다양한 조성비의 몰리브덴과 로듐의 스퍼터링 합금 타깃을 이용하여, 스퍼터시의 챔버 내의 아르곤?질소 가스압비를 변화시켜, 최표면에 SiO2막이 붙은 실리콘 기판 상에, 막두께 10nm의 질화 몰리브덴?로듐 합금막을 제작하고, 그 위에 무전해 구리 도금막을 막두께 5～8nm로 성막하였다. 스퍼터 성막, 무전해 도금의 조건은 실시예 1과 동일하다.
또한, 배리어성, 도금막 균일성, 내산화성, 도금막 밀착성, 메워넣기성, 및 종합 평가를 실시예 1과 동일한 방법으로 평가하였다.
이 결과를 표 2에 정리하였다.
Figure 112010045464345-pct00002
배리어성, 도금막 균일성, 내산화성, 도금막 밀착성, 및 메워넣기성을 겸비한 조성(종합 평가 ○)은 질소 가스를 도입하지 않았을 때에는 찾아낼 수 없었지만, 질소 가스를 적량 도입함으로써, 막중의 로듐 조성비 14～29원자%, 막중의 몰리브덴 조성비 61～74원자%, 막중의 질소 조성비 10～12원자%로 적정 조건을 찾아낼 수 있었다.
실시예 3
다양한 조성비의 니오브와 이리듐의 스퍼터링 합금 타깃을 이용하여, 스퍼터 시의 챔버 내의 아르곤?질소 가스압비를 변화시켜, 최표면에 SiO2막이 붙은 실리콘 기판 상에, 막두께 10nm의 질화 니오브?이리듐 합금막을 제작하고, 그 위에 무전해 구리 도금막을 막두께 5～8nm로 성막하였다. 구리 스퍼터 성막, 무전해 도금의 조건은 실시예 1과 동일하다.
또한, 배리어성, 도금막 균일성, 내산화성, 도금막 밀착성, 메워넣기성, 및 종합 평가를 실시예 1과 동일한 방법으로 평가하였다.
이 결과를 표 3에 정리하였다.
Figure 112010045464345-pct00003
배리어성, 도금막 균일성, 내산화성, 도금막 밀착성, 및 메워넣기성을 겸비한 조성(종합 평가 ○)은 질소 가스를 도입하지 않았을 때에는 찾아낼 수 없었지만, 질소 가스를 적량 도입함으로써, 막중의 이리듐 조성비 12～27원자%, 막중의 니오브 조성비 62～73원자%, 막중의 질소 조성비 11～15원자%로 적정 조건을 찾아낼 수 있었다.

Claims (11)

  1. 기재 상에, 배리어 기능과 촉매능을 겸하여 구비한 단일의 층으로 이루어진 배리어막을 가지는 기판으로서, 상기 배리어막이 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소와, 무전해 도금에 대한 촉매능을 가진 금속 원소와, 상기 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소와의 질화물의 형태로 함유되는 질소로 이루어진 구리 확산 방지용 배리어막인 것이며,
    상기 무전해 도금에 대한 촉매능을 가진 금속 원소가, 루테늄, 로듐, 및 이리듐으로부터 선택한 1종 이상인 것이고,
    상기 구리 확산 방지용 배리어막이, 무전해 도금에 대한 촉매능을 가진 금속 원소를 10～30원자%, 텅스텐, 몰리브덴, 및, 니오브로부터 선택한 1종 이상의 금속 원소를 60～75원자% 함유하고, 구리 확산 방지용 배리어막 중 질소 농도가 3원자% 이상 20원자% 이하인 것을 특징으로 하는 기판.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 구리 확산 방지용 배리어막 상에, 상기 촉매능을 가진 금속 원소를 촉매로서 무전해 구리 도금에 의해 형성된 구리 시드층을 가지는 것을 특징으로 하는 기판.
  5. 제 1 항에 있어서, 상기 구리 확산 방지용 배리어막 상에, 상기 촉매능을 가진 금속 원소를 촉매로서 무전해 구리 도금에 의해 형성된 구리 시드층을 구비하고, 상기 구리 시드층 위에 더 형성된 다마신 구리 배선을 가지는 것을 특징으로 하는 기판.
  6. 기재 상에, 텅스텐, 몰리브덴 및, 니오브로부터 선택한 1종 이상의 금속 원소와, 무전해 도금에 대한 촉매능을 가진 금속 원소를 함유하는 타깃을 이용하여, 질소 분위기 중에서 스퍼터링하여, 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소와, 무전해 도금에 대한 촉매능을 가진 금속 원소와, 상기 텅스텐, 몰리브덴 및 니오브로부터 선택한 1종 이상의 금속 원소와의 질화물의 형태로 함유되는 질소로 이루어지고, 또한 단일의 층으로 이루어진 구리 확산 방지용 배리어막을 형성하는 것이며,
    상기 무전해 도금에 대한 촉매능을 가진 금속 원소가, 루테늄, 로듐, 및 이리듐으로부터 선택한 1종 이상인 것이고,
    상기 구리 확산 방지용 배리어막이, 무전해 도금에 대한 촉매능을 가진 금속 원소를 10～30원자%, 텅스텐, 몰리브덴, 및, 니오브로부터 선택한 1종 이상의 금속 원소를 60～75원자% 함유하고, 구리 확산 방지용 배리어막 중 질소 농도가 3원자% 이상 20원자% 이하인 것을 특징으로 하는 기판의 제조방법.
  7. 삭제
  8. 삭제
  9. 제 6 항에 있어서, 상기 구리 확산 방지용 배리어막 상에, 상기 촉매능을 가진 금속 원소를 촉매로서 무전해 구리 도금에 의해 구리 시드층을 형성하는 것을 특징으로 하는 기판의 제조방법.
  10. 제 6 항에 있어서, 상기 구리 확산 방지용 배리어막 상에, 상기 촉매능을 가진 금속 원소를 촉매로서 무전해 구리 도금에 의해 구리 시드층을 형성하고, 상기 구리 시드층 상에 다마신 구리 배선을 더 형성하는 것을 특징으로 하는 기판의 제조방법.
  11. 제 5 항에 기재된 기판을 이용한 반도체 웨이퍼.
KR1020107015616A 2007-12-17 2008-11-26 기판, 및 그 제조방법 KR101186714B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007324685 2007-12-17
JPJP-P-2007-324685 2007-12-17
PCT/JP2008/071453 WO2009078255A1 (ja) 2007-12-17 2008-11-26 基板、及びその製造方法

Publications (2)

Publication Number Publication Date
KR20100088714A KR20100088714A (ko) 2010-08-10
KR101186714B1 true KR101186714B1 (ko) 2012-09-27

Family

ID=40795374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107015616A KR101186714B1 (ko) 2007-12-17 2008-11-26 기판, 및 그 제조방법

Country Status (7)

Country Link
US (1) US8247301B2 (ko)
EP (1) EP2239765B1 (ko)
JP (1) JP5268160B2 (ko)
KR (1) KR101186714B1 (ko)
CN (1) CN101889332B (ko)
TW (1) TWI408749B (ko)
WO (1) WO2009078255A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904021B (zh) * 2012-12-24 2017-02-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN112292473A (zh) * 2018-06-01 2021-01-29 株式会社岛津制作所 导电膜形成方法、以及配线基板的制造方法
CN112292775A (zh) * 2018-06-21 2021-01-29 应用材料公司 实现锂的稳定性的扩散阻挡膜

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150298A (ja) 2005-11-23 2007-06-14 Internatl Business Mach Corp <Ibm> 導体−誘電体構造およびこれを作成するための方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2819938B2 (ja) * 1992-05-13 1998-11-05 日本電気株式会社 半導体装置の製造方法
US5506449A (en) * 1993-03-24 1996-04-09 Kawasaki Steel Corporation Interconnection structure for semiconductor integrated circuit and manufacture of the same
US5917157A (en) * 1994-12-12 1999-06-29 Remsburg; Ralph Multilayer wiring board laminate with enhanced thermal dissipation to dielectric substrate laminate
US6294836B1 (en) * 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
US6787912B2 (en) * 2002-04-26 2004-09-07 International Business Machines Corporation Barrier material for copper structures
US6800938B2 (en) * 2002-08-08 2004-10-05 International Business Machines Corporation Semiconductor device having amorphous barrier layer for copper metallurgy
US6955986B2 (en) * 2003-03-27 2005-10-18 Asm International N.V. Atomic layer deposition methods for forming a multi-layer adhesion-barrier layer for integrated circuits
US8404035B2 (en) 2003-10-17 2013-03-26 Nippon Mining & Metals Co., Ltd. Electroless copper plating solution
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
WO2006102182A2 (en) 2005-03-18 2006-09-28 Applied Materials, Inc. Process for electroless copper deposition
US7550385B2 (en) * 2005-09-30 2009-06-23 Intel Corporation Amine-free deposition of metal-nitride films
KR20070042887A (ko) * 2005-10-19 2007-04-24 어플라이드 머티어리얼스, 인코포레이티드 피쳐 제한부들을 형성하는 방법
US7622382B2 (en) * 2006-03-29 2009-11-24 Intel Corporation Filling narrow and high aspect ratio openings with electroless deposition
US7786006B2 (en) * 2007-02-26 2010-08-31 Tokyo Electron Limited Interconnect structures with a metal nitride diffusion barrier containing ruthenium and method of forming
JP5377831B2 (ja) 2007-03-14 2013-12-25 Ｊｘ日鉱日石金属株式会社 ダマシン銅配線用シード層形成方法、及びこの方法を用いてダマシン銅配線を形成した半導体ウェハー
JP4376958B2 (ja) 2007-07-31 2009-12-02 日鉱金属株式会社 無電解めっきにより金属薄膜を形成しためっき物及びその製造方法
CN101578393B (zh) 2007-07-31 2011-08-03 日矿金属株式会社 通过无电镀形成金属薄膜的镀敷物及其制造方法
JP5268159B2 (ja) * 2007-12-17 2013-08-21 Ｊｘ日鉱日石金属株式会社 基板、及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150298A (ja) 2005-11-23 2007-06-14 Internatl Business Mach Corp <Ibm> 導体−誘電体構造およびこれを作成するための方法

Also Published As

Publication number Publication date
JP5268160B2 (ja) 2013-08-21
EP2239765A4 (en) 2012-07-18
JPWO2009078255A1 (ja) 2011-04-28
EP2239765A1 (en) 2010-10-13
US20100244259A1 (en) 2010-09-30
US8247301B2 (en) 2012-08-21
TW200943423A (en) 2009-10-16
KR20100088714A (ko) 2010-08-10
CN101889332A (zh) 2010-11-17
WO2009078255A1 (ja) 2009-06-25
EP2239765B1 (en) 2013-03-20
CN101889332B (zh) 2012-06-27
TWI408749B (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
KR101110447B1 (ko) 무전해 도금에 의해 금속 박막을 형성한 도금물 및 그 제조방법
KR101110397B1 (ko) 무전해 도금에 의해 금속 박막을 형성한 도금물 및 그 제조방법
KR101186702B1 (ko) 기판, 및 그 제조방법
JP2010037622A (ja) 無電解置換めっきにより銅薄膜を形成しためっき物
EP2309025B1 (en) Plated object with copper thin film formed by electroless plating
KR101186714B1 (ko) 기판, 및 그 제조방법
JP4531114B2 (ja) 基材上にバリア兼シード層が形成された電子部材
KR101277357B1 (ko) 배리어 기능을 가진 금속 원소와 촉매능을 가진 금속 원소의 합금막을 가진 기판
JPWO2009116347A1 (ja) 基材上にバリア兼シード層が形成された電子部材

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 7