KR101277357B1 - 배리어 기능을 가진 금속 원소와 촉매능을 가진 금속 원소의 합금막을 가진 기판 - Google Patents

배리어 기능을 가진 금속 원소와 촉매능을 가진 금속 원소의 합금막을 가진 기판 Download PDF

Info

Publication number
KR101277357B1
KR101277357B1 KR1020117017461A KR20117017461A KR101277357B1 KR 101277357 B1 KR101277357 B1 KR 101277357B1 KR 1020117017461 A KR1020117017461 A KR 1020117017461A KR 20117017461 A KR20117017461 A KR 20117017461A KR 101277357 B1 KR101277357 B1 KR 101277357B1
Authority
KR
South Korea
Prior art keywords
metal element
substrate
film
alloy film
copper
Prior art date
Application number
KR1020117017461A
Other languages
English (en)
Other versions
KR20110106905A (ko
Inventor
준이치 이토
준노스케 세키구치
도루 이모리
Original Assignee
제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 filed Critical 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Publication of KR20110106905A publication Critical patent/KR20110106905A/ko
Application granted granted Critical
Publication of KR101277357B1 publication Critical patent/KR101277357B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28—Sensitising or activating
    • C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C23C18/40—Coating with copper using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은, 극박막에서의 피복율 및 성막 균일성이 뛰어난 촉매능과 배리어 기능을 가진 층을 제공하고, 게다가 초미세 배선의 형성이 가능한, 얇고 균일한 막두께로 시드층을 성막할 수 있는 예비 처리 기술을 제공하며, 또한 이것을 이용하여 무전해 도금에 의해 얇고 균일한 막두께로 형성한 시드층을 포함한 기판을 제공하는 것을 목적으로 한다.
본 발명의 기판은, 기재상에, 텅스텐, 몰리브덴, 및 니오브로부터 선택되는 1종 또는 2종 이상의 배리어 기능을 가진 금속 원소와 루테늄 및/또는 플라티나로 이루어진 무전해 도금에 대한 촉매능을 가진 금속 원소의 합금막을, 화학적 기상성장(CVD)법을 이용하여, 상기 배리어 기능을 가진 금속 원소를 5원자% 이상 90원자% 이하로 하는 조성으로, 막두께 0.5∼5nm로 성막한 것을 특징으로 하는 기판이다.

Description

배리어 기능을 가진 금속 원소와 촉매능을 가진 금속 원소의 합금막을 가진 기판{SUBSTRATE COMPRISING ALLOY FILM OF METAL ELEMENT HAVING BARRIER FUNCTION AND METAL ELEMENT HAVING CATALYTIC POWER}
본 발명은, 기재상에 배리어 기능을 가진 금속 원소와 촉매능을 가진 금속 원소의 합금막을 형성한 기판에 관한 것이다.
특히 ULSI 초미세 구리 배선(다마신 구리 배선)을 형성할 때의, 무전해 도금에 의해 시드층을 형성하기 위한 촉매층으로서, 배리어 기능을 가진 금속 원소와 촉매능을 가진 금속 원소의 합금막을 형성한 기판에 관한 것이다.
ULSI 초미세 구리 배선(다마신 구리 배선)의 형성 방법으로서, 무전해 도금에 의해 구리 시드층을 형성하고, 전기 구리 도금에 의해 구리를 성막하는 방법이 알려져 있다.
반도체 웨이퍼와 같은 경면상에 무전해 구리도금을 행하는 경우, 도금의 반응성이 낮고, 기판 전체면에 균일한 도금을 행하는 것은 곤란하다. 따라서, 예를 들면, 질화탄탈 등의 배리어 메탈층상에 촉매 금속층을 형성하고, 다음에 무전해 도금법으로 구리 시드층을 형성하는 것이 행하여지고 있다.
이러한 방법, 즉 다마신 구리 배선 형성에 있어서, 구리 확산 방지를 위한 배리어층과 촉매 금속층을 성막한 후에 무전해 도금에 의해 구리 시드층을 형성하는 경우는, 구리 시드층을 성막하기 전에 배리어층과 촉매 금속층의 2개의 층을 형성하게 되기 때문에, 막두께를 두껍게 할 수 없는 초미세 배선에서는 실공정에의 적용이 곤란하다고 하는 문제가 있다.
배리어층에 관해서는, 예를 들면 특허문헌 1에서는 몰리브덴-텅스텐 합금막을 금속 전극의 배리어층으로서 이용하는 것이 기재되어 있다. 배리어층을 몰리브덴-텅스텐 합금막으로 함으로써, 고온 프로세스중에 저항이 상승하는 것을 방지하고, 드라이 에칭에 의해 필요한 회로를 형성할 수 있도록 한 것이다. 몰리브덴, 텅스텐은 모두 배리어 기능을 가진 금속이며, 무전해 도금에 의해 시드층을 형성하기 위한 촉매층과는 다른 것이다.
또한, 특허문헌 2에는, 기판(Si 및 SiO2) 상의 루테늄이 뛰어난 배리어성을 나타내는 것에 대하여 기재되어 있다. 또한, 이 루테늄층은, 그 위에 PVD 구리 시드층을 형성하지 않고 구리를 직접 도금에 의해 배치할 수 있는 점에서 유망시되고 있는 것도 지적되고 있다. 그러나, 동시에 이 루테늄층은, 기판과의 접착 강도가 허용할 수 없는 정도로 떨어지는 것도 지적되고 있다. 그리고, 이 문헌에는, 이 문제를 해결하기 위해서, 증착법 및 원자층 체적법(ALD)에 이용할 수 있는 루테늄 합금의 개발에 대하여 기재되어 있지만, 상기 기판상에서의 막형성에 관하여 실제로 상세하게 검토되어, 구체적으로 개시되어 있는 것은 루테늄층을 포함한 적층 재료에 관한 것이다. 즉, 이러한 문제를 해결하여, 양호한 배리어 강도를 가지며, 구리를 직접 전기 화학적으로 도금하는 것이 가능한 배리어 구조로서 구체적으로 제안되어 있는 것은, 루테늄계 재료 또는 루테늄계 합금을 함유한 적어도 1층의 층과, 원소 주기표 IV족, V족, VI족으로부터의 적어도 1개의 원소 또는 그들 조합을 포함한 1개의 층을 형성한 적층 재료이며, 구체적으로는 TiZr/Ru, TiZrN/Ru, 및 TaN/Ru의 각 적층 재료뿐이며, 상기 루테늄계 재료 또는 루테늄계 합금을 함유한 층으로서는, 루테늄층을 이용하고 있다. 루테늄 합금으로서의 구체적인 설명은, 스퍼터링 타깃을 구성하는 성분으로서의 기재(단락 0017)가 있는 것에 불과하다.
일본 공개특허공보2003-309081호 일본 공표특허공보2008-538591호
본 발명은, 구리 시드층의 성막에 앞서 이러한 2개의 층을 형성하는 번잡함을 해소하고, 극박막(極薄膜)에서의 피복율 및 성막 균일성이 뛰어난 촉매능과 배리어 기능을 가진 층을 제공하며, 게다가 초미세 배선의 형성이 가능한, 얇고 균일한 막두께로 시드층을 성막할 수 있는 예비 처리 기술을 제공하고, 또한 이것을 이용하여 무전해 도금에 의해 얇고 균일한 막두께로 형성한 시드층을 포함한 기판을 제공하는 것, 및 그 기판을 제조하는 방법을 제공하는 것을 목적으로 한다.
본 발명자들은 예의 검토한 결과, 텅스텐 등의 배리어 기능을 가진 금속 원소와, 루테늄 등의 무전해 도금의 촉매능을 가진 금속 원소로 이루어진 합금막을 화학적 기상성장(CVD)법으로 성막함으로써, 막두께 0.5∼5nm에서도 피복율 및 성막 균일성이 뛰어난 촉매능과 배리어 기능을 가진 층이 되는 것을 발견하여 본 발명에 이르렀다.
즉, 본 발명은 이하와 같다.
(1)기재상에, 텅스텐, 몰리브덴, 및 니오브로부터 선택되는 1종 또는 2종 이상의 배리어 기능을 가진 금속 원소와, 루테늄 및/또는 플라티나로 이루어진 무전해 도금에 대한 촉매능을 가진 금속 원소의 합금막을, 화학적 기상성장(CVD)법을 이용하여, 상기 배리어 기능을 가진 금속 원소를 5원자% 이상 90원자% 이하로 하는 조성으로, 막두께 0.5∼5nm로 성막한 것을 특징으로 하는 기판.
(2)기재상에, 텅스텐, 몰리브덴, 및 니오브로부터 선택되는 1종 또는 2종 이상의 배리어 기능을 가진 금속 원소와, 루테늄으로 이루어진 무전해 도금에 대한 촉매능을 가진 금속 원소의 합금막을, 화학적 기상성장(CVD)법을 이용하여, 상기 배리어 기능을 가진 금속 원소를 5원자% 이상 90원자% 이하로 하는 조성으로, 막두께 0.5∼5nm로 성막한 것을 특징으로 하는 상기(1)에 기재된 기판.
(3)기재상에, 텅스텐, 몰리브덴, 및 니오브로부터 선택되는 1종 또는 2종 이상의 배리어 기능을 가진 금속 원소와, 플라티나 또는 플라티나와 루테늄의 양쪽으로 이루어진 무전해 도금에 대한 촉매능을 가진 금속 원소의 합금막을, 화학적 기상성장(CVD)법을 이용하여, 상기 배리어 기능을 가진 금속 원소를 5원자% 이상 90원자% 이하로 하는 조성으로, 막두께 0.5∼5nm로 성막한 것을 특징으로 하는 상기 (1)에 기재된 기판.
(4)상기 합금막을 막두께 1∼3nm로 성막한 것을 특징으로 하는 상기 (1)∼(3)중의 어느 한 항에 기재된 기판.
(5)상기 합금막이 배리어 기능을 가진 금속 원소를 5원자% 이상 80원자% 이하로 하는 조성인 것을 특징으로 하는 상기 (1)∼(4)중의 어느 한 항에 기재된 기판.
(6)상기 합금막상에, 촉매능을 가진 금속 원소를 촉매로 하여 무전해 구리도금에 의해 형성된 구리 시드층을 가진 것을 특징으로 하는 상기 (1)∼(5)중의 어느 한 항에 기재된 기판.
(7)배선폭 50nm 이하의 비아·트렌치(via trench)를 가지는 다마신 구리 배선을 형성하기 위한 기판으로서, 기재 상에 상기 합금막 또는 상기 합금막 상에 구리 시드층을 가지는 것을 특징으로 하는 상기 (1)∼(6)중의 어느 한 항에 기재된 기판.
(8)상기 구리 시드층 상에 다마신 구리 배선을 더 형성한 것을 특징으로 하는 상기 (6)에 기재된 기판.
(9)기판상에, 텅스텐, 몰리브덴, 및 니오브로부터 선택되는 1종 또는 2종 이상의 배리어 기능을 가진 금속 원소와 루테늄 및/또는 플라티나로 이루어진 무전해 도금에 대한 촉매능을 가진 금속 원소의 합금막을, 화학적 기상성장(CVD)법을 이용하여, 상기 배리어 기능을 가진 금속 원소를 5원자% 이상 90원자% 이하로 하는 조성으로, 막두께 0.5∼5nm로 성막하는 것을 특징으로 하는 상기 (1)∼(8)중의 어느 한 항에 기재된 기판의 제조방법.
(10)상기 (7) 또는 (8)에 기재된 기판을 이용한 것을 특징으로 하는 반도체 웨이퍼.
기재상에, 텅스텐, 몰리브덴, 및 니오브로부터 선택되는 1종 또는 2종 이상의 배리어 기능을 가진 금속 원소와, 루테늄 및/또는 플라티나로 이루어진 무전해 도금에 대한 촉매능을 가진 금속 원소의 합금막을 화학적 기상 합성법에 의해, 상기 배리어 기능을 가진 금속 원소를 5원자% 이상 90원자% 이하로 하는 조성으로, 성막함으로써, 상기 합금막을 배리어 기능과 촉매능을 겸비한 단일의 층으로 할 수 있고, 또한 합금막의 성막시의, 막두께 0.5∼5nm의 극박막에서의 피복율 및 성막 균일성을, 진공 증착법이나 스퍼터링 등의 물리적 기상성장(PVD)법에 의해 성막하는 경우보다 향상시킬 수 있으며, 보다 미세하고 전기 저항치가 낮은 반도체 배선을 형성시킬 수 있다.
본 발명의 기판은, 무전해 도금에 의해 금속 박막을 형성할 때에, 기재상에 미리 텅스텐, 몰리브덴, 및 니오브로부터 선택되는 1종 또는 2종 이상의 배리어 기능을 가진 금속 원소와 루테늄 및/또는 플라티나로 이루어진 무전해 도금에 대한 촉매능을 가진 금속 원소의 합금막을, 화학적 기상성장(CVD)법을 이용하여, 상기 배리어 기능을 가진 금속 원소를 5원자% 이상 90원자% 이하로 하는 조성으로, 막두께 0.5∼5nm로 성막함으로써 얻을 수 있다.
루테늄 및 플라티나는, 무전해 도금액중의 구리 등의 금속 이온을 환원하여 도금막을 형성하는 반응의 촉매능을 가진다. 텅스텐, 몰리브덴, 및 니오브는, 구리 등의 금속에 대해서 배리어 기능을 가진 금속이며, 텅스텐, 몰리브덴, 및 니오브로부터 선택되는 1종 또는 2종 이상의 배리어 기능을 가진 금속 원소와 루테늄 및/또는 플라티나로 이루어진 무전해 도금에 대한 촉매능을 가진 금속 원소의 합금 박막으로 함으로써, 배리어 기능과 촉매능을 겸비한 단일의 층으로 할 수 있고, 다마신 구리 배선 형성에서의, 배리어층과 촉매 금속층의 2층을 형성하는 번잡함을 해소할 수 있어, 박막화가 가능해진다.
또한, 텅스텐, 몰리브덴, 및 니오브는, 무전해 도금액에 함유되는 금속 이온과 치환 도금이 가능하고, 상기 합금막상에 무전해 도금에 의해 시드층을 형성할 때의 무전해 도금은, 무전해 치환 및 환원 도금이 되어, 막두께를 균일하게 얇게 할 수 있다.
텅스텐, 몰리브덴, 및 니오브로부터 선택되는 1종 또는 2종 이상의 배리어 기능을 가진 금속 원소와, 루테늄 및/또는 플라티나로 이루어진 무전해 도금에 대한 촉매능을 가진 금속 원소의 합금막에서의 조성은, 배리어 기능을 가진 금속 원소의 조성비는 5원자% 이상 90원자% 이하이며, 5원자% 이상 80원자% 이하가 바람직하다. 보다 바람직하게는 20원자% 이상 80원자% 이하이며, 특히 바람직하게는 50원자% 이상 80원자% 이하이다. 배리어 기능을 가진 금속 원소가 5원자%보다 적으면, 배리어 기능을 가진 금속의 비율이 저하하여, 배리어 기능의 저하를 초래한다. 배리어 기능을 가진 금속 원소가 90원자%보다 많아지면, 도금액의 환원 반응보다 치환 반응이 우세하게 되어, 피도금재를 침식하여 균일한 박막을 형성하지 못하고 밀착성이 저하한다. 또한 막이 불균일하기 때문에 무전해 도금막 표면에 구멍이 생기거나, 막두께가 극단적으로 얇은 부분이 생겨, 배리어 기능의 저하를 초래한다. 또한, 촉매 반응은 석출 개시까지 어느 정도의 시간이 필요하지만, 치환 반응은 석출이 비교적 신속하게 개시되므로, 배리어 기능을 가진 금속 원소를 50원자% 이상으로 함으로써, 도금 초기의 치환 반응의 비율이 높아져, 얻어지는 도금막의 막두께 재현성과 균일성을 높게 할 수 있다. 또한, 배리어 기능을 가진 금속 원소의 비율이 높아지면, 비용이 대폭 감소한다.
루테늄은 기재층(Si, SiO2)에의 접착성이 나쁘고, 기재상에 직접 루테늄층을 형성하면, 상기 루테늄층은 박리되기 쉬워져, 문제가 되지만, 상기 조성비의 루테늄의 합금막으로 함으로써, 기재와 상기 합금 박막과의 접착성은 양호해져, 아무런 문제가 되지 않는다.
배리어 기능을 가진 금속 원소와 촉매능을 가진 금속 원소의 합금막에서의 바람직한 합금막으로서는, 텅스텐-루테늄 합금막, 몰리브덴-루테늄 합금막, 텅스텐-플라티나 합금막, 니오브-플라티나 합금막 등을 들 수 있다.
본 발명에서, 상기 합금막은, 기재상에 CVD법을 이용하여 형성한다. CVD법으로 형성함으로써, 막두께 0.5∼5nm의 극박막에서의 피복율 및 성막 균일성을 진공 증착법이나 스퍼터링 등의 물리적 기상성장(PVD)법에 의해 성막하는 경우보다 향상시킬 수 있어, 보다 미세하고 전기 저항치가 낮은 반도체 배선을 형성할 수 있다.
CVD법으로 상기 합금막을 형성하는 방법으로서는, 합금막을 CVD법으로 형성하는 공지의 방법을 이용할 수 있다. 예를 들면, 루테늄원으로서 트리스(아세틸아세트나토)루테늄(Ⅱ) 등을 이용하고, 텅스텐원으로서 불화텅스텐 등을 이용하여, 아르곤 등의 불활성 가스중에서 기화시켜, 텅스텐-루테늄 합금막을 형성할 수 있다. 또한, 니오브원으로서는 5염화 니오브(NbCl5) 등을, 몰리브덴원으로서는 5염화 몰리브덴(MoCl5) 등을, 플라티나원으로서는 (PtCl2)2(CO)3 등을 이용할 수 있고, 마찬가지로 합금막을 형성할 수 있다.
합금막의 조성은, 도입하는 촉매능을 가진 금속 원소원, 및 배리어 기능을 가진 금속 원소원의 양을 조정함으로써 소망의 조성의 합금막을 얻을 수 있다.
합금막의 막두께는 0.5∼5nm인 것이 바람직하고, 보다 바람직하게는 1∼3nm이다. 합금막의 막두께가 5nm를 넘으면, 선폭 50nm 이하의 미세한 다마신 배선에서는, 남는 공간이 작아지고, 배선이 가늘어져 버려, 배선의 저항이 상승해 버린다.
이 합금막을 촉매층으로 하여, 무전해 치환 및 환원 도금으로 형성되는 금속 박막(시드층)은, 무전해 도금액에 함유되는 금속 이온과 텅스텐 등의 배리어 기능을 가진 금속 원소의 치환 반응, 및 루테늄 등의 촉매능을 가진 금속 원소가 무전해 도금액의 금속 이온을 환원하는 촉매로서 작용하는 것에 의해, 무전해 도금액에 함유되는 금속 이온이 금속으로서 석출되어 형성된다. 상기 금속 박막으로서는, 금, 은, 구리, 니켈, 코발트, 철, 주석으로부터 선택되는 적어도 1종의 금속으로 이루어진 박막을 들 수 있으며, 구리 또는 구리를 주성분으로 하는 합금의 박막이 바람직하고, 구리 박막이 특히 바람직하다.
무전해 도금에서, 치환 도금에 의해, 상기 합금막의 표면의 산화물이 치환 도금의 과정에서 제외되고, 또한 동시에 환원 도금이 일어나는 것에 의해, 소망의 도전성을 가진 시드층을 형성하는 데에 필요한 막두께를 균일하게 얇게 할 수 있다.
그 결과, 시드층의 두께를 10nm 이하로 또한 저항율 10μΩ·cm이하로 할 수 있다. 시드층의 막두께를 얇게 함으로써, 선폭 50nm 이하의 다마신 구리 배선에의 적용이 가능하다.
또한 상기의 작용에 의해, 상기 합금막과 구리 등의 무전해 치환 및 환원 도금으로 형성된 금속 박막과의 계면의 산소 농도를 오제이 전자 분광법(AES)으로 분석한 결과 1원자% 이하(검출 한계 이하)로 할 수 있다. 한편, 치환 도금이 작용하지 않는 탄탈을 배리어능을 가진 금속으로서 사용했을 경우에는 계면에 산소가 현저하게 검출된다. 계면에 산소가 존재하는 경우에는, 배선의 저항이 상승하거나, 배리어 기능이 떨어지는 등의 악영향이 있다.
본 발명에서 합금막을 형성하는 기재로서는, 실리콘 웨이퍼 등의 반도체 기판이 바람직하고, 산처리, 알칼리 처리, 계면활성제 처리, 초음파 세정 혹은 이들을 조합한 처리를 실시함으로써, 기재의 클리닝, 젖음성 향상을 도모할 수 있다.
본 발명의 합금막을 이용하여 무전해 치환 및 환원 도금을 실시할 때에 이용하는 무전해 도금 방법으로서는, 일반적인 방법을 이용할 수 있다. 마찬가지로 사용하는 도금액도 일반적인 도금액을 이용할 수 있다.
무전해 도금은 무전해 구리도금이 바람직하다. 루테늄 등의 촉매능을 가진 금속 원소는 무전해 구리도금의 촉매 활성을 가지며, 텅스텐 등의 배리어 기능을 가진 금속 원소는 무전해 구리도금액에 함유되는 구리 이온과 치환 도금이 가능하고, 또한 배리어성을 가진다. 상기 합금막상에, 무전해 구리도금액의 환원 반응과 무전해 구리도금액에 함유된 구리 이온과의 치환 반응을 병용시키는 것에 의해 구리 시드층을 형성하는 것이 바람직하다.
무전해 구리도금액은, 통상적으로, 구리 이온, 구리 이온의 착화제, 환원제, 및 pH조정제 등을 함유하고 있다.
무전해 구리도금액의 환원제로서는, 포르말린의 인체나 환경에의 악영향을 고려하여, 글리옥실산을 이용하는 것이 바람직하다. 또한, 포스핀산은 구리상에서는 환원 작용을 나타내지 않기는 하지만, 루테늄 등의 촉매 금속상에서는 높은 환원 작용을 나타내기 때문에, 촉매 금속을 통한 초기의 도금 반응성을 높게 하는 효과가 있다. 또한, 이들은 반도체 용도에서는 피하고자 하는 불순물인 나트륨을 함유하지 않는다.
따라서, 환원제로서 보다 바람직한 것은, 글리옥실산과 포스핀산을 동시에 사용하는 것이다. 이러한 병용에 의해, 글리옥실산 단독으로 사용했을 경우보다 도금의 반응성이 높아지고, 그 결과, 도금 반응이 일어나기 어려운 반도체 웨이퍼와 같은 경면상에서, 보다 저온에서 균일한 도금이 가능한 무전해 구리도금액을 얻을 수 있다. 도금 반응성이 높아지는 것에 의해, 보다 저온에서의 도금이 가능해지고, 보다 더 저온인 것에 의해, 액안정성이 증가하고, 또한 석출하는 구리의 입자가 가늘고 균일하게 되기 쉽다.
글리옥실산의 농도는, 도금액중 0.005∼0.5mol/L가 바람직하고, 0.01∼0.2 mol/L가 보다 바람직하다. 농도가 0.005mol/L 미만이면 도금 반응이 일어나지 않고, 0.5mol/L를 넘으면 도금액이 불안정하게 되어 분해된다. 포스핀산의 농도는, 도금액중 0.001∼0.5mol/L가 바람직하고, 0.005∼0.2mol/L가 보다 바람직하다. 농도가 0.001mol/L 미만이면 상기의 효과를 볼 수 없게 되고, 0.5mol/L를 넘으면 도금액이 불안정하게 되어 분해된다.
본 발명에서 무전해 구리도금액의 구리 이온원으로서는, 일반적으로 이용되고 있는 구리 이온원 전부를 이용할 수 있고, 예를 들면, 황산구리, 염화구리, 질산구리 등을 들 수 있다. 또한, 구리 이온의 착화제로서도, 일반적으로 이용되고 있는 착화제 전부를 이용할 수 있고, 예를 들면, 에틸렌디아민4초산, 주석산 등을 들 수 있다.
기타 첨가제로서, 도금액에 일반적으로 이용되고 있는 첨가제, 예를 들면 2,2＇-비피리딜, 폴리에틸렌글리콜, 페로시안화칼륨 등을 이용할 수 있다.
또한, 본 발명에서의 무전해 구리도금액은, pH10∼14로 이용하는 것이 바람직하고, pH12∼13으로 이용하는 것이 보다 바람직하다. pH조정제로서는, 수산화나트륨, 수산화칼륨 등 일반적으로 이용되고 있는 것을 이용할 수 있지만, 반도체 용도로 나트륨, 칼륨 등의 알칼리 금속을 피하고자 하는 경우에는, 수산화테트라메틸암모늄을 이용하면 좋다.
또한, 본 발명에서의 무전해 구리도금액은, 욕온 40∼90℃에서 사용하는 것이, 욕안정성 및 구리의 석출 속도 면에서 바람직하다.
본 발명에서 무전해 구리도금액을 이용하여 도금을 행하는 경우, 피도금재를 도금욕 중에 침지한다. 피도금재는, 상기 합금막을 성막한 것이다.
본 발명의 무전해 치환 및 환원 도금에 의해 제작한 금속 박막의 두께는, 3∼10nm가 보다 바람직하다.
본 발명의 무전해 치환 및 환원 도금에 의해 제작된 금속 박막은, 도금막이 얇고, 막두께가 균일이 된다. 따라서, 다마신 구리 배선용 시드층으로서 이용했을 경우, 배선폭이 50nm이하의 미세한 비아·트렌치(via trench) 내에도 막두께가 균일한 박막 시드층 형성이 가능하고, 그 결과, 보이드·심 등의 결함이 발생하지 않는 반도체 웨이퍼를 얻을 수 있다.
본 발명의 기판은, 무전해 도금에 의해 형성된 금속 박막상에, 또한, 배선부를 도금에 의해 형성할 수 있다. 도금은, 전기 도금 또는 무전해 도금을 이용할 수 있다. 상기 무전해 도금에 의한 금속 박막을 형성하지 않고 상기 합금막상에 직접 배선부를 마련하면, 전기가 흐르기 어려운 영향으로 인해 보이드 등의 결함이 발생하기 쉬워지므로, 금속 박막상에 배선부를 마련하는 것이 바람직하다.
배선부는 구리 또는 구리를 주성분으로 하는 합금인 것이 바람직하고, 구리가 보다 바람직하다. 전기 구리 도금액은, 일반적으로 다마신 구리 배선 매입 (embedding)용으로 사용되고 있는 조성이면 좋고, 특별히 한정되지 않지만, 예를 들면 주성분으로서 황산구리 및 황산, 미량 성분으로서 염소, 폴리에틸렌글리콜, 2황화비스(3-술포프로필)2나트륨, 야누스 그린 등을 함유한 액을 이용할 수 있다. 또한, 매입에 사용하는 무전해 구리도금액으로서는, 예를 들면 국제 공개 제2005/038086호 팜플렛에 기재된 구리 배선 매입용 도금액을 이용할 수 있다.
본 발명의 기판은, 기재상에 형성한 특정의 합금막을 가지며, 그 위에 무전해 치환 및 환원 도금에 의해 형성한 시드층으로서 작용하는 금속 박막을 가진다. 상기 특정의 합금막은 이미 설명하고 있는 바와 같이 촉매능과 배리어 기능을 겸비한 단일의 층이므로, 통상 막두께가 수십nm가 되는 배리어층의 형성을 요하지 않는다. 이와 같이 본 발명의 기판에서는, 합금막을 배리어 기능과 촉매능을 겸비한 단일의 층으로 할 수 있어, 박막화가 가능하다. 또한 상기 합금막은, CVD법에 의해 형성함으로써, 피복율, 성막 균일성이 뛰어난 막두께 0.5∼5nm의 막으로 할 수 있고, 또한 박막화가 가능해진다.
또한, 무전해 치환 및 환원 도금에 의해 시드층을 형성하므로, 시드층으로서 작용하는 금속 박막의 막두께를 10nm이하로 할 수 있고, 이 금속 박막상에 통상의 방법에 의해 배선부가 되는 금속 도금함으로써, 선폭이 50nm 이하의 다마신 구리 배선에의 적용이 가능한 반도체소자로 할 수 있다. 게다가, 상기 시드층으로서 작용하는 금속 박막의 저항율을 10μΩ·cm이하로 할 수 있으므로, 그 후의 전기도금 초기의 균일 성막이 용이해진다.
실시예
다음에 본 발명을 실시예에 의해서 설명하지만, 본 발명은 이들 실시예에 의해서 한정되는 것은 아니다.
실시예 1∼6
Si 웨이퍼상에, 표 1에 기재된 조성으로 이루어진 두께 2nm의 합금막을 CVD법에 의해 제작하고, 그 합금막상에 무전해 도금법에 의한 구리 도금 박막을 형성했다. 형성된 이 합금막의 조성, 및 무전해 도금에 의해 형성된 구리 도금 박막의 막두께를 표 1에 나타낸다.
CVD법의 실시에 있어서, 실시예 1∼3의 W-Ru합금막은, 루테늄원으로서 트리스(아세틸아세트나토) 루테늄(Ⅱ)(이후 Ru(acac)3)를 이용하고, 텅스텐원으로서 불화 텅스텐(이후 WF6)을 이용했다.
Ru(acac)3을 아르곤 분위기 하에서 150∼180℃까지 가열하여 기화시킨 후, 매스 플로우 컨트롤러를 통하여, 반응실 내에 도입시켰다. WF6에서도 매스 플로우 컨트롤러를 통하여, 반응실 내에 도입했다. 반응실 내에 합금막 형성의 기재가 되는 Si웨이퍼를 고정하고, 고주파 가열기에 의해 600℃로 유지했다. 반응실 내는 원료 가스 도입의 직전까지, 터보 분자 펌프를 이용하여 10-5Pa로 유지하고, 원료 가스 도입과 동시에 배기를 종료했다. 매스 플로우 컨트롤러에 의해 Ru(acac)3, WF6 각각의 도입량을 변화시키는 것에 의해 소망한 조성의 W-Ru합금막을 얻었다.
또한, 실시예 4∼6는, 루테늄원, 텅스텐원으로서는 상기의 화합물을 이용하고, 니오브원으로서는 5염화니오브(NbCl5)를, 몰리브덴원으로서 5염화몰리브덴 (MoCl5)을, 플라티나원으로서는 (PtCl2)2(CO)3을 이용하여, 표 1에 기재된 조성의 합금막이 되도록 실시예 1과 같이 CVD법으로 합금막을 형성했다.
얻어진 합금막의 막두께 및 조성을 구했다. 막두께는 단면 TEM 관찰에 의해 확인했다. 조성은 AES 뎁스 프로파일(depth profile) 측정에 의해 구하였다.
다음에 무전해 도금에 의한 구리의 성막을, 이하의 조성의 도금액을 이용하여, pH12.5, 50℃×30∼40초의 조건으로 실시했다.
무전해 구리도금액 조성
황산구리 0.02mol/L
에틸렌디아민4초산염 0.21mol/L
글리옥실산 0.03mol/L
포스핀산 0.09mol/L
2,2＇-비피리딜 20mg/L
pH 12.5(수산화 칼륨으로 조정)
얻어진 구리 도금 박막의 막두께, 구멍지름 10nm 이상의 구멍의 유무, 저항율, 합금막중에의 구리의 확산의 유무, 도금시의 구리막과 합금막의 계면 상태에 대하여 평가했다. 막두께는 단면 TEM 관찰에 의해 확인했다. 구멍의 유무는, 표면 SEM 관찰에 의해 확인했다. 저항율은, 4단자법의 의한 시트 저항 측정, 및 단면 TEM 관찰에 의한 막두께 측정 결과로부터 산출했다. 구리의 확산의 유무 및 계면의 산화 상태는, AES 뎁스 프로파일 측정에 의해 판정했다. 결과를 표 1에 정리했다.
또한, 선폭 45nm, 어스펙트비 4의 트렌치 패턴 부착 반도체 기판에 대하여, 상기의 CVD 합금막, 및 무전해 구리도금 박막을 성막한 후, 그것을 시드층으로서 전기 구리 도금으로 배선의 매입을 행하였다.
한편, 전기 구리 도금에 의한 배선의 매입은, 이하의 조성의 도금액을 이용하여 25℃×60초, 전류 밀도 1A/dm2로 실시하였다.
황산구리 0.25mol/L
황산 1.8mol/L
염산 10mmol/L
미량 첨가제(폴리에틸렌글리콜, 2황화비스(3-술포프로필)2나트륨, 야누스 그린)
얻어진 구리 도금막의 벽개(劈開) 단면 SEM 관찰에 의해, 선폭 45nm 트렌치부의 매입성 평가를 실시하였다. 트렌치부 매입성의 평가는, 보이드·심(seam)의 유무를 판정하여,
○:보이드·심 없음
×:보이드·심 있음으로 했다.
또한, 전기 구리 도금 후에 테이프 박리 시험에 의해 도금막의 밀착성을 평가했다. 테이프 박리 시험은, 셀로판 테이프(CT-24, 니치반 제품)를 손가락 안쪽으로 도금면에 밀착시킨 후, 테이프를 벗겨 도금막의 박리를 확인하여, 이하와 같이 판정했다.
○:도금막의 박리 없음
×:도금막의 박리 있음
결과를 표 1에 정리했다.
비교예 1∼4
실시예 1에서의 합금막의 제조방법을, PVD법으로 바꾸고, 합금 타깃을 이용하여 표 1에 기재된 합금막을 표면부 막두께가 2nm가 되도록 성막한 것 이외에는 실시예 1과 마찬가지로 하여 무전해 구리도금, 전기 구리도금을 행하여, 평가했다. 결과를 표 1에 나타낸다.
비교예 5
실시예 1에서의 합금막의 조성을 표 1에 기재된 조성으로 바꾼 것 이외에는 실시예 1과 동일하게 하여 두께 2nm의 합금막을 CVD법에 의해 제작하고, 실시예 1과 마찬가지로 하여 무전해 구리도금, 전기 구리 도금을 행하여, 평가했다.
결과를 표 1에 나타낸다.
[표 1]
Figure 112011072088876-pct00003

Claims (10)

  1. 기재(基材)상에, 텅스텐, 몰리브덴, 및 니오브로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 배리어 기능을 가진 금속 원소와, 루테늄 및 플라티나로 이루어지는 군으로부터 선택되는 1종 또는 2종의 무전해 도금에 대한 촉매능을 가진 금속 원소에 의하여 이루어진 합금막을, 화학적 기상성장(CVD)법을 이용하여, 상기 배리어 기능을 가진 금속 원소를 5원자% 이상 90원자% 이하로 하는 조성으로, 막두께 0.5∼5nm로 성막한 것을 특징으로 하는 기판.
  2. 제 1 항에 있어서, 무전해 도금에 대한 촉매능을 가진 금속 원소가 루테늄인 것을 특징으로 하는 기판.
  3. 제 1 항에 있어서, 무전해 도금에 대한 촉매능을 가진 금속 원소가 플라티나 또는 플라티나와 루테늄의 양쪽으로 이루어진 것을 특징으로 하는 기판.
  4. 제 1 항에 있어서, 상기 합금막을 막두께 1∼3nm로 성막한 것을 특징으로 하는 기판.
  5. 제 1 항에 있어서, 상기 합금막이 배리어 기능을 가진 금속 원소를 5원자% 이상 80원자% 이하로 하는 조성인 것을 특징으로 하는 기판.
  6. 제 1 항에 있어서, 상기 합금막상에, 촉매능을 가진 금속 원소를 촉매로 하여 무전해 구리도금에 의해 형성된 구리 시드층을 가진 것을 특징으로 하는 기판.
  7. 제 1 항에 있어서, 배선폭 50nm 이하의 비아·트렌치(via trench)를 가지는 다마신 구리 배선을 형성하기 위한 기판으로서, 기재 상에 상기 합금막 또는 상기 합금막 상에 구리 시드층을 가지는 것을 특징으로 하는 기판.
  8. 제 6 항에 있어서, 상기 구리 시드층상에 다마신 구리 배선을 더 형성한 것을 특징으로 하는 기판.
  9. 기판상에, 텅스텐, 몰리브덴, 및 니오브로 이루어진 군으로부터 선택되는 1종 또는 2종 이상의 배리어 기능을 가진 금속 원소와, 루테늄 및 플라티나로 이루어진 군으로부터 선택되는 1종 또는 2종의 무전해 도금에 대한 촉매능을 가진 금속 원소로 이루어진 합금막을, 화학적 기상성장(CVD)법을 이용하여, 상기 배리어 기능을 가진 금속 원소를 5원자% 이상 90원자% 이하로 하는 조성으로, 막두께 0.5∼5nm로 성막하는 것을 특징으로 하는 제 1 항 내지 제 8 항중의 어느 한 항에 기재된 기판의 제조방법.
  10. 제 7 항 또는 제 8 항에 있어서, 기재(基材)로서 반도체 웨이퍼를 이용한 것을 특징으로 하는 기판.
KR1020117017461A 2009-01-30 2010-01-28 배리어 기능을 가진 금속 원소와 촉매능을 가진 금속 원소의 합금막을 가진 기판 KR101277357B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-019471 2009-01-30
JP2009019471 2009-01-30
PCT/JP2010/051103 WO2010087392A1 (ja) 2009-01-30 2010-01-28 バリア機能を有する金属元素と触媒能を有する金属元素との合金膜を有する基板

Publications (2)

Publication Number Publication Date
KR20110106905A KR20110106905A (ko) 2011-09-29
KR101277357B1 true KR101277357B1 (ko) 2013-06-20

Family

ID=42395650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117017461A KR101277357B1 (ko) 2009-01-30 2010-01-28 배리어 기능을 가진 금속 원소와 촉매능을 가진 금속 원소의 합금막을 가진 기판

Country Status (5)

Country Link
US (1) US8395264B2 (ko)
JP (1) JP5399421B2 (ko)
KR (1) KR101277357B1 (ko)
TW (1) TWI415962B (ko)
WO (1) WO2010087392A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006513325A (ja) * 2003-01-23 2006-04-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法
JP2008205330A (ja) * 2007-02-22 2008-09-04 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012544A (ja) 1998-06-23 2000-01-14 Toshiba Corp 半導体装置の製造方法
JP2000183003A (ja) * 1998-10-07 2000-06-30 Toshiba Corp 銅系金属用研磨組成物および半導体装置の製造方法
US6387800B1 (en) * 1999-12-20 2002-05-14 Taiwan Semiconductor Manufacturing Company Method of forming barrier and seed layers for electrochemical deposition of copper
US6432811B1 (en) * 2000-12-20 2002-08-13 Intel Corporation Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures
US6472310B1 (en) * 2002-04-08 2002-10-29 Advanced Micro Devices, Inc. Tin palladium activation with maximized nuclei density and uniformity on barrier material in interconnect structure
JP2003309181A (ja) 2002-04-16 2003-10-31 Mitsubishi Electric Corp 半導体装置の製造方法及び、キャパシタの製造方法
JP2004115885A (ja) 2002-09-27 2004-04-15 Tokyo Electron Ltd 無電解メッキ方法
JP4293622B2 (ja) 2003-10-17 2009-07-08 日鉱金属株式会社 無電解銅めっき液
WO2006115476A2 (en) 2005-04-21 2006-11-02 Honeywell International Inc. Ruthenium-based materials and ruthenium alloys
US20080124484A1 (en) * 2006-11-08 2008-05-29 Asm Japan K.K. Method of forming ru film and metal wiring structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006513325A (ja) * 2003-01-23 2006-04-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法
JP2008205330A (ja) * 2007-02-22 2008-09-04 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR20110106905A (ko) 2011-09-29
JPWO2010087392A1 (ja) 2012-08-02
TW201035357A (en) 2010-10-01
US8395264B2 (en) 2013-03-12
TWI415962B (zh) 2013-11-21
US20110241209A1 (en) 2011-10-06
JP5399421B2 (ja) 2014-01-29
WO2010087392A1 (ja) 2010-08-05

Similar Documents

Publication Publication Date Title
KR101110447B1 (ko) 무전해 도금에 의해 금속 박막을 형성한 도금물 및 그 제조방법
JP4376958B2 (ja) 無電解めっきにより金属薄膜を形成しためっき物及びその製造方法
KR101254407B1 (ko) 무전해도금에 의해 구리 박막을 형성한 도금물
KR101186702B1 (ko) 기판, 및 그 제조방법
TWI408749B (zh) 基板及其製造方法
KR101277357B1 (ko) 배리어 기능을 가진 금속 원소와 촉매능을 가진 금속 원소의 합금막을 가진 기판
TWI384605B (zh) 於基材上形成阻障兼種晶層的電子構件
Yu Electroless Deposition of Copper and Copper-Manganese Alloy for Application in Interconnect Metallization
Lu et al. Choices for future interconnect materials and processing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 7