JPH1098011A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH1098011A JPH1098011A JP8251886A JP25188696A JPH1098011A JP H1098011 A JPH1098011 A JP H1098011A JP 8251886 A JP8251886 A JP 8251886A JP 25188696 A JP25188696 A JP 25188696A JP H1098011 A JPH1098011 A JP H1098011A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- barrier layer
- copper
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 銅を主成分として含む配線層を使用するにあ
たって、微細プロセスに適した薄い膜厚（２５ｎｍ以
下）でより高いバリア性を有するバリア層を提供するこ
とを課題とする。 【解決手段】 基体上にタンタル炭化物からなるアモル
ファス状のバリア層を介して銅を主成分とする配線層が
形成されてなる構成により上記課題を解決する。
たって、微細プロセスに適した薄い膜厚（２５ｎｍ以
下）でより高いバリア性を有するバリア層を提供するこ
とを課題とする。 【解決手段】 基体上にタンタル炭化物からなるアモル
ファス状のバリア層を介して銅を主成分とする配線層が
形成されてなる構成により上記課題を解決する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関する。更に詳しくは、本発明は、例えば
０．３５又は０．２５ミクロンプロセスの如く微細プロ
セスに適した銅を主成分として含む配線層を有する半導
体装置及びその製造方法に関する。
の製造方法に関する。更に詳しくは、本発明は、例えば
０．３５又は０．２５ミクロンプロセスの如く微細プロ
セスに適した銅を主成分として含む配線層を有する半導
体装置及びその製造方法に関する。
【０００２】
【従来の技術】０．３５ミクロン以下のプロセス（以
下、微細プロセスと称する）になると、半導体装置に使
用される配線層の抵抗を小さくすることが望まれてい
る。ここで、０．３５ミクロン以上のプロセスではアル
ミニウムからなる配線層が使用されているが、このアル
ミニウムに代わる次世代の配線材料として銅又は銅を主
成分とする配線層が知られている。しかしながら、銅は
アルミニウムに比べて低抵抗であるが、加工しにくく、
通常高温でしかパターニングできない。従って、アルミ
ニウムのようにレジストをマスクとしてパターニングす
ることが困難である。
下、微細プロセスと称する）になると、半導体装置に使
用される配線層の抵抗を小さくすることが望まれてい
る。ここで、０．３５ミクロン以上のプロセスではアル
ミニウムからなる配線層が使用されているが、このアル
ミニウムに代わる次世代の配線材料として銅又は銅を主
成分とする配線層が知られている。しかしながら、銅は
アルミニウムに比べて低抵抗であるが、加工しにくく、
通常高温でしかパターニングできない。従って、アルミ
ニウムのようにレジストをマスクとしてパターニングす
ることが困難である。
【０００３】一般に銅を主成分とする配線層は、次のよ
うに形成されている。即ち、シリコン基板の表面に形成
されたＳｉＯ2 等の絶縁膜の一部に配線溝を形成し、次
いでシリコン基板上に銅を主成分とする金属化合物膜を
形成した後、ケミカルメカニカルポリッシング（ＣＭ
Ｐ）等によるダマシン法により前記金属化合物膜を加工
（研磨）することにより配線溝に配線層が形成されてい
る。また、銅は、アルミニウムに比べてシリコン基板の
表面及びＳｉＯ2 に拡散しやすいので、この拡散を防ぐ
ためにバリア層が使用されている。バリア層を構成する
材料としては、ＴｉＮ、ＷＮ、ＴａＮ等が現在知られて
いる。
うに形成されている。即ち、シリコン基板の表面に形成
されたＳｉＯ2 等の絶縁膜の一部に配線溝を形成し、次
いでシリコン基板上に銅を主成分とする金属化合物膜を
形成した後、ケミカルメカニカルポリッシング（ＣＭ
Ｐ）等によるダマシン法により前記金属化合物膜を加工
（研磨）することにより配線溝に配線層が形成されてい
る。また、銅は、アルミニウムに比べてシリコン基板の
表面及びＳｉＯ2 に拡散しやすいので、この拡散を防ぐ
ためにバリア層が使用されている。バリア層を構成する
材料としては、ＴｉＮ、ＷＮ、ＴａＮ等が現在知られて
いる。
【０００４】
【発明が解決しようとする課題】銅又は銅を主成分とす
る配線層の銅の拡散バリア材料であるＴｉＮ、ＷＮ等は
バリア性が弱いため十分なバリア性を確保するために、
バリア層を厚くする必要があり、微細プロセスには向い
ていない。これは、微細プロセスでは、配線溝のアスペ
クト比が大きくなるので、上記バリア材料では配線溝の
開口付近のカバレッジが悪く、配線層を形成しにくいた
めである。
る配線層の銅の拡散バリア材料であるＴｉＮ、ＷＮ等は
バリア性が弱いため十分なバリア性を確保するために、
バリア層を厚くする必要があり、微細プロセスには向い
ていない。これは、微細プロセスでは、配線溝のアスペ
クト比が大きくなるので、上記バリア材料では配線溝の
開口付近のカバレッジが悪く、配線層を形成しにくいた
めである。
【０００５】また、ＴｉＮ、ＷＮ等からなるバリア層を
形成できたとしても、これらバリア層は銅より抵抗が高
いので、低抵抗の銅を配線層として使用しても配線全体
としての抵抗は高くなる。一方、ＴａＮは薄膜化が可能
であるが、比抵抗値が５６０μΩｃｍと比較的高いの
で、配線溝に使用した場合、微細プロセスになればなる
ほどその抵抗が問題となる。
形成できたとしても、これらバリア層は銅より抵抗が高
いので、低抵抗の銅を配線層として使用しても配線全体
としての抵抗は高くなる。一方、ＴａＮは薄膜化が可能
であるが、比抵抗値が５６０μΩｃｍと比較的高いの
で、配線溝に使用した場合、微細プロセスになればなる
ほどその抵抗が問題となる。
【０００６】銅以外のアルミニウムを使用する場合のバ
リア層の薄膜化技術として、特開平５−２９１５６０号
公報に記載された技術がある。この公報では、一部又は
全部をアモルファス状にしたチタン及びそれと窒素の化
合物をバリア層に使用している。バリア層をアモルファ
ス状にするために、シリコン基板上に反応性イオンビー
ムスパッタ法でＴｉＮを形成し、次いで窒素イオンビー
ムのＴｉＮへの照射が行われている。より具体的には、
照射される窒素イオンの入射角度をシリコン基板面に対
して１０〜９０°の間で連続的に変化させ、かつ基板を
回転させることによりＴｉＮをアモルファス状にしてい
る。つまり、バリア層がＴｉＮの場合、スパッタ法のみ
ではアモルファス状にならないため、窒素を注入するこ
とが必要となる。このため、窒素を注入する工程が増
え、チャージアップの原因となる。また、微細プロセス
では、配線溝のアスペクト比が大きくなるので、配線溝
のかげの部分に窒素を注入しにくくなる。よって、微細
プロセスにこのバリア層の使用は、不向きである。更
に、この公報ではアルミニウムが使用されているが、そ
の融点は６６０．４°（銅の融点は１０８３．４°）で
あり、配線層形成後は、融点以下の低温でしか熱処理で
きず、保護膜や多層配線等の熱処理に問題を生じる。
リア層の薄膜化技術として、特開平５−２９１５６０号
公報に記載された技術がある。この公報では、一部又は
全部をアモルファス状にしたチタン及びそれと窒素の化
合物をバリア層に使用している。バリア層をアモルファ
ス状にするために、シリコン基板上に反応性イオンビー
ムスパッタ法でＴｉＮを形成し、次いで窒素イオンビー
ムのＴｉＮへの照射が行われている。より具体的には、
照射される窒素イオンの入射角度をシリコン基板面に対
して１０〜９０°の間で連続的に変化させ、かつ基板を
回転させることによりＴｉＮをアモルファス状にしてい
る。つまり、バリア層がＴｉＮの場合、スパッタ法のみ
ではアモルファス状にならないため、窒素を注入するこ
とが必要となる。このため、窒素を注入する工程が増
え、チャージアップの原因となる。また、微細プロセス
では、配線溝のアスペクト比が大きくなるので、配線溝
のかげの部分に窒素を注入しにくくなる。よって、微細
プロセスにこのバリア層の使用は、不向きである。更
に、この公報ではアルミニウムが使用されているが、そ
の融点は６６０．４°（銅の融点は１０８３．４°）で
あり、配線層形成後は、融点以下の低温でしか熱処理で
きず、保護膜や多層配線等の熱処理に問題を生じる。
【０００７】特開平７−１３０８４９号及び特開平１−
２６８０２５号公報には、アルミニウムを配線層の材料
とし、Ｔａを主成分とする窒化物又は炭化物からなるバ
リア層を有する配線層が記載されている。これら公報に
記載されているバリア層の厚さは約１００ｎｍであり厚
い。従って、上記と同様の問題を有している。
２６８０２５号公報には、アルミニウムを配線層の材料
とし、Ｔａを主成分とする窒化物又は炭化物からなるバ
リア層を有する配線層が記載されている。これら公報に
記載されているバリア層の厚さは約１００ｎｍであり厚
い。従って、上記と同様の問題を有している。
【０００８】
【課題を解決するための手段】本発明は低抵抗金属であ
る銅を主成分とする金属を配線層として、工程を増やす
ことなく、微細プロセスに適した薄い膜厚（２５ｎｍ以
下）でより高いバリア性を有するバリア層を有する半導
体装置を提供することを目的とする。かくして本発明に
よれば、基体上にタンタル炭化物からなるアモルファス
状のバリア層を介して銅を主成分とする配線層が形成さ
れてなることを特徴とする半導体装置が提供される。
る銅を主成分とする金属を配線層として、工程を増やす
ことなく、微細プロセスに適した薄い膜厚（２５ｎｍ以
下）でより高いバリア性を有するバリア層を有する半導
体装置を提供することを目的とする。かくして本発明に
よれば、基体上にタンタル炭化物からなるアモルファス
状のバリア層を介して銅を主成分とする配線層が形成さ
れてなることを特徴とする半導体装置が提供される。
【０００９】また、本発明によれば、少なくとも第１配
線層及び絶縁層がこの順で形成された基体の第１配線層
と接続を所望する部分の絶縁層に配線溝を形成し、次い
で少なくとも配線溝の表面にタンタル炭化物からなるア
モルファス状のバリア層を形成し、該バリア層上に銅を
主成分とする第２配線層を形成することを特徴とする半
導体装置の製造方法が提供される。
線層及び絶縁層がこの順で形成された基体の第１配線層
と接続を所望する部分の絶縁層に配線溝を形成し、次い
で少なくとも配線溝の表面にタンタル炭化物からなるア
モルファス状のバリア層を形成し、該バリア層上に銅を
主成分とする第２配線層を形成することを特徴とする半
導体装置の製造方法が提供される。
【００１０】
【発明の実施の形態】本発明における基体とは、シリコ
ン、ＧａＡｓ等の半導体基板や、基板上にキャパシタ、
トランジスト等の装置が予め形成されたものを意味す
る。次に、本発明では配線層に主成分として銅が含まれ
る。ここで主成分とは、少なくとも５０重量％を意味
し、好ましくは５０〜９９重量％を意味する。５０重量
％より少ない場合は、高抵抗配線材となり好ましくな
い。配線層の厚さは０．１〜１０μｍ、好ましくは０．
１〜３μｍの範囲である。０．１μｍより薄い場合は、
高抵抗値になり好ましくなく、１０μｍより厚い場合
は、上層配線材のエッジカバレッジが悪く好ましくな
い。配線層に含まれる銅以外の成分としては、銅と合金
化しうるスズ（Ｓｎ）等の金属が挙げられる。
ン、ＧａＡｓ等の半導体基板や、基板上にキャパシタ、
トランジスト等の装置が予め形成されたものを意味す
る。次に、本発明では配線層に主成分として銅が含まれ
る。ここで主成分とは、少なくとも５０重量％を意味
し、好ましくは５０〜９９重量％を意味する。５０重量
％より少ない場合は、高抵抗配線材となり好ましくな
い。配線層の厚さは０．１〜１０μｍ、好ましくは０．
１〜３μｍの範囲である。０．１μｍより薄い場合は、
高抵抗値になり好ましくなく、１０μｍより厚い場合
は、上層配線材のエッジカバレッジが悪く好ましくな
い。配線層に含まれる銅以外の成分としては、銅と合金
化しうるスズ（Ｓｎ）等の金属が挙げられる。
【００１１】次いで、基体と配線層の間に形成されるバ
リア層はタンタル炭化物からなる。このタンタル炭化物
は、バリア層中でアモルファス状の化合物として含まれ
る。またタンタル窒化物を更に含んでいてもよい。ここ
でタンタル炭化物中にタンタルは、７８〜９９重量％
（好ましくは９３〜９６重量％）含まれていることが好
ましい。７８重量％より少ない場合は、炭化物が析出す
るので好ましくなく、９９重量％より多い場合は、Ｔａ
とＳｉが反応しやすいので好ましくない。配線層の厚さ
は２５ｎｍ以下、好ましくは５〜２５ｎｍの範囲であ
る。５ｎｍより薄い場合は、ＳｉとＴａＣが反応しやす
いので、５ｎｍ以上が好ましい。２５ｎｍより厚い場合
は、結晶が多く含まれることによりアモルファス状態を
維持することができず、そのため配線の抵抗が大きくな
るので好ましくない。また、バリア層をアモルファス状
にすることにより、バリア性を向上させることができ、
従来バリアに１００ｎｍ程度必要であった層厚を２５ｎ
ｍ以下にすることが可能となる。これは、一般に同じ組
成の配線層でも、アモルファス状の方が比抵抗値が高い
ためである。なお、本発明においてアモルファス状に
は、完全なアモルファス状態の他、部分的に結晶が含ま
れる状態も含まれる。
リア層はタンタル炭化物からなる。このタンタル炭化物
は、バリア層中でアモルファス状の化合物として含まれ
る。またタンタル窒化物を更に含んでいてもよい。ここ
でタンタル炭化物中にタンタルは、７８〜９９重量％
（好ましくは９３〜９６重量％）含まれていることが好
ましい。７８重量％より少ない場合は、炭化物が析出す
るので好ましくなく、９９重量％より多い場合は、Ｔａ
とＳｉが反応しやすいので好ましくない。配線層の厚さ
は２５ｎｍ以下、好ましくは５〜２５ｎｍの範囲であ
る。５ｎｍより薄い場合は、ＳｉとＴａＣが反応しやす
いので、５ｎｍ以上が好ましい。２５ｎｍより厚い場合
は、結晶が多く含まれることによりアモルファス状態を
維持することができず、そのため配線の抵抗が大きくな
るので好ましくない。また、バリア層をアモルファス状
にすることにより、バリア性を向上させることができ、
従来バリアに１００ｎｍ程度必要であった層厚を２５ｎ
ｍ以下にすることが可能となる。これは、一般に同じ組
成の配線層でも、アモルファス状の方が比抵抗値が高い
ためである。なお、本発明においてアモルファス状に
は、完全なアモルファス状態の他、部分的に結晶が含ま
れる状態も含まれる。
【００１２】本発明における配線層は、各種半導体装置
の配線層に使用することができる。次に、本発明におけ
る配線層の製造方法を説明する。まず、少なくとも第１
配線層及び絶縁層がこの順で形成された基体の第１配線
層と接続を所望する部分の絶縁層に配線溝を形成する。
ここで、第１配線層とは、電気的接続を意図するもので
あれば特に限定されず、トランジスタのソース、ドレイ
ン、ゲートや、多層配線層の内の任意の一層等も含まれ
る。この第１配線層に使用される材料は、特に限定され
ず、アルミニウム、銅等の金属、シリサイド、不純物拡
散領域等が挙げられる。次に、絶縁層としては、特に限
定されず、酸化シリコン、窒化シリコン又はそれらの積
層構造、ＰＳＧ、ＢＰＳＧ等が挙げられる。この絶縁層
に形成される配線溝は、第１配線層と後に形成される第
２配線層とを導通させることができればどのような形状
でもよい。しかし、微細化の観点からより狭く、小さい
ことが好ましい。
の配線層に使用することができる。次に、本発明におけ
る配線層の製造方法を説明する。まず、少なくとも第１
配線層及び絶縁層がこの順で形成された基体の第１配線
層と接続を所望する部分の絶縁層に配線溝を形成する。
ここで、第１配線層とは、電気的接続を意図するもので
あれば特に限定されず、トランジスタのソース、ドレイ
ン、ゲートや、多層配線層の内の任意の一層等も含まれ
る。この第１配線層に使用される材料は、特に限定され
ず、アルミニウム、銅等の金属、シリサイド、不純物拡
散領域等が挙げられる。次に、絶縁層としては、特に限
定されず、酸化シリコン、窒化シリコン又はそれらの積
層構造、ＰＳＧ、ＢＰＳＧ等が挙げられる。この絶縁層
に形成される配線溝は、第１配線層と後に形成される第
２配線層とを導通させることができればどのような形状
でもよい。しかし、微細化の観点からより狭く、小さい
ことが好ましい。
【００１３】次いで、少なくとも配線溝の表面にタンタ
ル炭化物からなるバリア層を形成する。バリア層の形成
方法としては、スパッタリング法、ＣＶＤ（化学気相堆
積）法等が挙げられる。例えば、タンタルをターゲット
として、炭素源の流通下でスパッタリングを行うことに
より形成することができる。炭素源としては、メタン、
エタン等が挙げられる。この炭素源は、アルゴン等の不
活性ガスとともに流すことが好ましい。更に、炭素源と
不活性ガスの比を調製することにより、任意の組成のバ
リア層を形成することができる。例えば、炭素源として
メタン（ＣＨ4 ）を使用し、不活性ガスとしてアルゴン
（Ａｒ）ガスを使用した場合、ＣＨ4 が１６体積％のと
きＴａ：Ｃ＝５０：５０（重量比）、２０体積％のとき
Ｔａ：Ｃ＝４０：６０、３０体積％のときＴａ：Ｃ＝２
０：８０とすることができる。
ル炭化物からなるバリア層を形成する。バリア層の形成
方法としては、スパッタリング法、ＣＶＤ（化学気相堆
積）法等が挙げられる。例えば、タンタルをターゲット
として、炭素源の流通下でスパッタリングを行うことに
より形成することができる。炭素源としては、メタン、
エタン等が挙げられる。この炭素源は、アルゴン等の不
活性ガスとともに流すことが好ましい。更に、炭素源と
不活性ガスの比を調製することにより、任意の組成のバ
リア層を形成することができる。例えば、炭素源として
メタン（ＣＨ4 ）を使用し、不活性ガスとしてアルゴン
（Ａｒ）ガスを使用した場合、ＣＨ4 が１６体積％のと
きＴａ：Ｃ＝５０：５０（重量比）、２０体積％のとき
Ｔａ：Ｃ＝４０：６０、３０体積％のときＴａ：Ｃ＝２
０：８０とすることができる。
【００１４】更に、このバリア層にはタンタル窒化物が
含まれていてもよい。このバリア層は、Ｔａをターゲッ
トとし、Ｎ2 ／炭素源／不活性ガス雰囲気下、ＴａＮを
ターゲットとし、炭素源／不活性ガス雰囲気下、又はＴ
ａＣをターゲットとし、Ｎ2／不活性ガス雰囲気下でス
パッタリングを行うことにより形成することができる。
ここで、Ｎ2 及び／又は炭素源／不活性ガス＝０．１〜
０．４であることが好ましい。
含まれていてもよい。このバリア層は、Ｔａをターゲッ
トとし、Ｎ2 ／炭素源／不活性ガス雰囲気下、ＴａＮを
ターゲットとし、炭素源／不活性ガス雰囲気下、又はＴ
ａＣをターゲットとし、Ｎ2／不活性ガス雰囲気下でス
パッタリングを行うことにより形成することができる。
ここで、Ｎ2 及び／又は炭素源／不活性ガス＝０．１〜
０．４であることが好ましい。
【００１５】なお、スパッタリング圧力は、２〜１０×
１０-3Ｔｏｒｒが好ましい。バリア層をＣＶＤ法で形成
する場合、例えばＴａ（Ｎ（ＣＨ3 ）2 ）5 （ペンタジ
メチルアミノタンタル）、Ｎ2 等の雰囲気下（それぞれ
の流量は５０〜３００ｓｃｃｍ及びＮ2 ＝０〜５００ｓ
ｃｃｍが好ましい）、基板温度が１００〜５００℃、圧
力が０．１〜１５Ｔｏｒｒの条件下で行うことが好まし
い。
１０-3Ｔｏｒｒが好ましい。バリア層をＣＶＤ法で形成
する場合、例えばＴａ（Ｎ（ＣＨ3 ）2 ）5 （ペンタジ
メチルアミノタンタル）、Ｎ2 等の雰囲気下（それぞれ
の流量は５０〜３００ｓｃｃｍ及びＮ2 ＝０〜５００ｓ
ｃｃｍが好ましい）、基板温度が１００〜５００℃、圧
力が０．１〜１５Ｔｏｒｒの条件下で行うことが好まし
い。
【００１６】次に、バリア層上に銅を主成分とする第２
配線層を形成する。第２配線層は、蒸着、スパッタリン
グ法等の公知の方法により形成することができる。更
に、ケミカルメカニカルポリッシング（ＣＭＰ）等によ
るダマシン法により第２配線層を加工（研磨）すること
により不要な部分を取り除いておくことが好ましい。
配線層を形成する。第２配線層は、蒸着、スパッタリン
グ法等の公知の方法により形成することができる。更
に、ケミカルメカニカルポリッシング（ＣＭＰ）等によ
るダマシン法により第２配線層を加工（研磨）すること
により不要な部分を取り除いておくことが好ましい。
【００１７】この後、第２配線層上には、保護膜を形成
してもよく、更に絶縁層及び配線層を形成することによ
り多層配線を形成してもよい。
してもよく、更に絶縁層及び配線層を形成することによ
り多層配線を形成してもよい。
【００１８】
【実施例】 実施例１ まず、シリコン基板１の表面層に不純物拡散領域２、シ
リコン基板１上にＳｉＯ2 からなる絶縁層３、不純物拡
散領域２を露出させるように形成されたコンタクトホー
ル４及び配線溝（５、６）からなる基体を予め準備した
（図１（ａ）参照）。
リコン基板１上にＳｉＯ2 からなる絶縁層３、不純物拡
散領域２を露出させるように形成されたコンタクトホー
ル４及び配線溝（５、６）からなる基体を予め準備した
（図１（ａ）参照）。
【００１９】次に、上記基体全面にスパッタリング法に
よりＴａＮx Ｃy からなるバリア層７をコンタクトホー
ル４の底部の厚さが２５ｎｍになるように形成した。
（図１（ｂ）参照）。バリア層は、下記方法で製造し
た。 ・スパッタリング法による場合 Ｔａをターゲットとし、Ｎ2 ／ＣＨ4 ／Ａｒガス雰囲気
下、ＴａＮをターゲットとし、ＣＨ4 ／Ａｒガス雰囲気
下、又はＴａＣをターゲットとし、Ｎ2 ／Ａｒガス雰囲
気下（Ｎ2 及び／又はＣＨ4 ／Ａｒ＝０．１〜０．４）
で、スパッタリング圧力２〜１０×１０-3Ｔｏｒｒとし
た。 ・ＣＶＤ法による場合 ガス流量：Ｔａ（Ｎ（ＣＨ3 ）2 ）5 （ペンタジメチル
アミノタンタル）＝５０〜３００ｓｃｃｍ Ｎ2 ＝０〜５００ｓｃｃｍ 基板温度：１００〜５００℃ 圧力 ：０．１〜１５Ｔｏｒｒ なお、ＴａＮx Ｃy の組成比はガスの流量比を変えるこ
とで制御した。また、ＣＶＤ法で形成したほうがスパッ
タリング法より段差被覆性が良好であった。
よりＴａＮx Ｃy からなるバリア層７をコンタクトホー
ル４の底部の厚さが２５ｎｍになるように形成した。
（図１（ｂ）参照）。バリア層は、下記方法で製造し
た。 ・スパッタリング法による場合 Ｔａをターゲットとし、Ｎ2 ／ＣＨ4 ／Ａｒガス雰囲気
下、ＴａＮをターゲットとし、ＣＨ4 ／Ａｒガス雰囲気
下、又はＴａＣをターゲットとし、Ｎ2 ／Ａｒガス雰囲
気下（Ｎ2 及び／又はＣＨ4 ／Ａｒ＝０．１〜０．４）
で、スパッタリング圧力２〜１０×１０-3Ｔｏｒｒとし
た。 ・ＣＶＤ法による場合 ガス流量：Ｔａ（Ｎ（ＣＨ3 ）2 ）5 （ペンタジメチル
アミノタンタル）＝５０〜３００ｓｃｃｍ Ｎ2 ＝０〜５００ｓｃｃｍ 基板温度：１００〜５００℃ 圧力 ：０．１〜１５Ｔｏｒｒ なお、ＴａＮx Ｃy の組成比はガスの流量比を変えるこ
とで制御した。また、ＣＶＤ法で形成したほうがスパッ
タリング法より段差被覆性が良好であった。
【００２０】次いで、銅を主成分とする金属化合物膜８
をバリア層７上に積層した（図１（ｃ）参照）。この
後、ＣＭＰ等によるダマシン法により金属化合物膜８を
研磨して配線層９を形成した（図１（ｄ）参照）。上記
方法により形成されたＴａＣ及びＴａＮx Ｃy の比抵抗
値は２１０〜１７００μΩｃｍ、７００℃以上の熱安定
性を有していた。
をバリア層７上に積層した（図１（ｃ）参照）。この
後、ＣＭＰ等によるダマシン法により金属化合物膜８を
研磨して配線層９を形成した（図１（ｄ）参照）。上記
方法により形成されたＴａＣ及びＴａＮx Ｃy の比抵抗
値は２１０〜１７００μΩｃｍ、７００℃以上の熱安定
性を有していた。
【００２１】実施例２ シリコン基板上にＴａＣからなるバリア層を下記条件で
スパッタリング法により形成した。スパッタ圧力を２×
１０-3ｔｏｒｒとし、Ｔａをターゲットとし、炭素源と
してＣＨ4 を使用し、Ａｒからなる不活性ガス雰囲気中
で行った。なお、雰囲気中にＣＨ4 を１６体積％、２０
体積％及び３０体積％含ませることにより、５３：４
７、４０：６０及び２０：８０（重量比）の組成比から
なる３種のＴａＣを形成した。
スパッタリング法により形成した。スパッタ圧力を２×
１０-3ｔｏｒｒとし、Ｔａをターゲットとし、炭素源と
してＣＨ4 を使用し、Ａｒからなる不活性ガス雰囲気中
で行った。なお、雰囲気中にＣＨ4 を１６体積％、２０
体積％及び３０体積％含ませることにより、５３：４
７、４０：６０及び２０：８０（重量比）の組成比から
なる３種のＴａＣを形成した。
【００２２】次いで、それぞれのバリア層上に銅をスパ
ッタリング法により積層することにより配線層を形成し
た。この後、バリア層の安定性を評価するために、５０
０〜８００℃で３０分間、Ｎ2 （９５体積％）／Ｈ
2 （５％）ガス系中で熱処理を行った。熱処理後の配線
層を、ＸＲＤ（Ｘ線回折）により測定した結果を図２〜
５に示した。この図より安定性を評価した。
ッタリング法により積層することにより配線層を形成し
た。この後、バリア層の安定性を評価するために、５０
０〜８００℃で３０分間、Ｎ2 （９５体積％）／Ｈ
2 （５％）ガス系中で熱処理を行った。熱処理後の配線
層を、ＸＲＤ（Ｘ線回折）により測定した結果を図２〜
５に示した。この図より安定性を評価した。
【００２３】図２は、バリア層の厚さが２５ｎｍ（比抵
抗値：１７００μΩｃｍ）、配線層の厚さが１００ｎ
ｍ、Ｔａ：Ｃの組成比が２０：８０であり、これを７０
０℃・３０分熱処理した場合、６００℃・３０分熱処理
した場合及び熱処理前のＸ線回折図である。７００℃・
３０分熱処理した場合、バリア層の結晶化が生じ、同時
にＣｕ−Ｓｉが形成されることによりバリア性が劣化し
た。一方、６００℃・３０分熱処理した場合、Ｃｕ−Ｓ
ｉが形成されることもなく、バリア層はアモルファス状
であった。
抗値：１７００μΩｃｍ）、配線層の厚さが１００ｎ
ｍ、Ｔａ：Ｃの組成比が２０：８０であり、これを７０
０℃・３０分熱処理した場合、６００℃・３０分熱処理
した場合及び熱処理前のＸ線回折図である。７００℃・
３０分熱処理した場合、バリア層の結晶化が生じ、同時
にＣｕ−Ｓｉが形成されることによりバリア性が劣化し
た。一方、６００℃・３０分熱処理した場合、Ｃｕ−Ｓ
ｉが形成されることもなく、バリア層はアモルファス状
であった。
【００２４】図３は、バリア層の厚さが２５ｎｍ（比抵
抗値：４７０μΩｃｍ）、配線層の厚さが１００ｎｍ、
Ｔａ：Ｃの組成比が４０：６０であり、これを７５０℃
・３０分熱処理した場合、７００℃・３０分熱処理した
場合及び熱処理前のＸ線回折図である。７５０℃・３０
分熱処理した場合、バリア層の結晶化が生じ、同時にＴ
ａＳｉ2 及びＣｕ−Ｓｉが形成されることによりバリア
性が劣化した。一方、７００℃・３０分熱処理した場
合、Ｃｕ−Ｓｉが形成されることもなく、バリア層はア
モルファス状であった。
抗値：４７０μΩｃｍ）、配線層の厚さが１００ｎｍ、
Ｔａ：Ｃの組成比が４０：６０であり、これを７５０℃
・３０分熱処理した場合、７００℃・３０分熱処理した
場合及び熱処理前のＸ線回折図である。７５０℃・３０
分熱処理した場合、バリア層の結晶化が生じ、同時にＴ
ａＳｉ2 及びＣｕ−Ｓｉが形成されることによりバリア
性が劣化した。一方、７００℃・３０分熱処理した場
合、Ｃｕ−Ｓｉが形成されることもなく、バリア層はア
モルファス状であった。
【００２５】図４は、バリア層の厚さが２５ｎｍ（比抵
抗値：２１０μΩｃｍ）、配線層の厚さが１００ｎｍ、
Ｔａ：Ｃの組成比が５３：４７であり、これを８００℃
・３０分熱処理した場合、７５０℃・３０分熱処理した
場合及び熱処理前のＸ線回折図である。８００℃・３０
分熱処理した場合、バリア層の結晶化が生じ、同時にＴ
ａＳｉ2 及びＣｕ−Ｓｉが形成されることによりバリア
性が劣化した。一方、７５０℃・３０分熱処理した場
合、Ｃｕ−Ｓｉが形成されることもなく、バリア層はア
モルファス状であった。
抗値：２１０μΩｃｍ）、配線層の厚さが１００ｎｍ、
Ｔａ：Ｃの組成比が５３：４７であり、これを８００℃
・３０分熱処理した場合、７５０℃・３０分熱処理した
場合及び熱処理前のＸ線回折図である。８００℃・３０
分熱処理した場合、バリア層の結晶化が生じ、同時にＴ
ａＳｉ2 及びＣｕ−Ｓｉが形成されることによりバリア
性が劣化した。一方、７５０℃・３０分熱処理した場
合、Ｃｕ−Ｓｉが形成されることもなく、バリア層はア
モルファス状であった。
【００２６】図５は、バリア層の厚さが５ｎｍ（比抵抗
値：２１０μΩｃｍ）、配線層の厚さが１００ｎｍ、Ｔ
ａ：Ｃの組成比が５３：４７であり、これを６００℃・
３０分熱処理した場合及び熱処理前のＸ線回折図であ
る。６００℃・３０分熱処理した場合、Ｃｕ−Ｓｉが形
成されることもなく、バリア層はアモルファス状であっ
た。
値：２１０μΩｃｍ）、配線層の厚さが１００ｎｍ、Ｔ
ａ：Ｃの組成比が５３：４７であり、これを６００℃・
３０分熱処理した場合及び熱処理前のＸ線回折図であ
る。６００℃・３０分熱処理した場合、Ｃｕ−Ｓｉが形
成されることもなく、バリア層はアモルファス状であっ
た。
【００２７】上記図２〜５から、６００℃以上の高温で
熱処理しても、銅のシリコン基板への拡散を防止できる
ことが判った。
熱処理しても、銅のシリコン基板への拡散を防止できる
ことが判った。
【００２８】
【発明の効果】本発明の半導体装置は、基体上にタンタ
ル炭化物からなるアモルファス状のバリア層を介して銅
を主成分とする配線層が形成されてなることを特徴とす
る。そのため、銅が基体中へ拡散することを防ぐことが
でき、微細プロセスの適したバリア性の高い低抵抗の配
線層を有する半導体装置を得ることができる。
ル炭化物からなるアモルファス状のバリア層を介して銅
を主成分とする配線層が形成されてなることを特徴とす
る。そのため、銅が基体中へ拡散することを防ぐことが
でき、微細プロセスの適したバリア性の高い低抵抗の配
線層を有する半導体装置を得ることができる。
【００２９】また、本発明の半導体装置の製造方法は、
少なくとも第１配線層及び絶縁層がこの順で形成された
基体の第１配線層と接続を所望する部分の絶縁層に配線
溝を形成し、次いで少なくとも配線溝の表面にタンタル
炭化物からなるアモルファス状のバリア層を形成し、該
バリア層上に銅を主成分とする第２配線層を形成するこ
とを特徴とする。そのため、後に熱処理されてもバリア
層はアモルファス状態を維持できるので、銅が基体中へ
拡散することを防ぐことができ、微細プロセスの適した
バリア性の高い低抵抗の配線層を有する半導体装置を得
ることができる。
少なくとも第１配線層及び絶縁層がこの順で形成された
基体の第１配線層と接続を所望する部分の絶縁層に配線
溝を形成し、次いで少なくとも配線溝の表面にタンタル
炭化物からなるアモルファス状のバリア層を形成し、該
バリア層上に銅を主成分とする第２配線層を形成するこ
とを特徴とする。そのため、後に熱処理されてもバリア
層はアモルファス状態を維持できるので、銅が基体中へ
拡散することを防ぐことができ、微細プロセスの適した
バリア性の高い低抵抗の配線層を有する半導体装置を得
ることができる。
【図１】本発明の半導体装置の製造方法の概略工程断面
図である。
図である。
【図２】実施例２の配線層の熱安定性をＸＲＤで評価し
たグラフである。
たグラフである。
【図３】実施例２の配線層の熱安定性をＸＲＤで評価し
たグラフである。
たグラフである。
【図４】実施例２の配線層の熱安定性をＸＲＤで評価し
たグラフである。
たグラフである。
【図５】実施例２の配線層の熱安定性をＸＲＤで評価し
たグラフである。
たグラフである。
１ シリコン基板 ２ 不純物拡散領域 ３ 絶縁層 ４ コンタクトホール ５、６ 配線溝 ７ バリア層 ８ 金属化合物膜 ９ 配線層
Claims (4)
- 【請求項１】 基体上にタンタル炭化物からなるアモル
ファス状のバリア層を介して銅を主成分とする配線層が
形成されてなることを特徴とする半導体装置。 - 【請求項２】 バリア層が、タンタル窒化物を更に含む
請求項１による半導体装置。 - 【請求項３】 バリア層が、２５ｎｍ以下の厚さを有す
る請求項１又は２による半導体装置。 - 【請求項４】 少なくとも第１配線層及び絶縁層がこの
順で形成された基体の第１配線層と接続を所望する部分
の絶縁層に配線溝を形成し、次いで少なくとも配線溝の
表面にタンタル炭化物からなるアモルファス状のバリア
層を形成し、該バリア層上に銅を主成分とする第２配線
層を形成することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25188696A JP3353874B2 (ja) | 1996-09-24 | 1996-09-24 | 半導体装置及びその製造方法 |
| US08/822,126 US5973400A (en) | 1996-09-24 | 1997-03-21 | Semiconductor device having a copper wiring layer formed on a base via a barrier layer of amorphous tantalum carbide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25188696A JP3353874B2 (ja) | 1996-09-24 | 1996-09-24 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1098011A true JPH1098011A (ja) | 1998-04-14 |
| JP3353874B2 JP3353874B2 (ja) | 2002-12-03 |
Family
ID=17229419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25188696A Expired - Fee Related JP3353874B2 (ja) | 1996-09-24 | 1996-09-24 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5973400A (ja) |
| JP (1) | JP3353874B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980063976A (ko) * | 1996-12-13 | 1998-10-07 | 로더리히네테부쉬 | 알루미늄 접촉부 형성 방법 |
| WO2000001006A1 (en) * | 1998-06-26 | 2000-01-06 | The Regents Of The University Of California | Low resistance barrier layer for isolating, adhering, and passivating copper metal in semiconductor fabrication |
| US6274497B1 (en) * | 1999-11-25 | 2001-08-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Copper damascene manufacturing process |
| US6424041B1 (en) | 2000-08-18 | 2002-07-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6429105B1 (en) | 2000-01-13 | 2002-08-06 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| KR100350111B1 (ko) * | 2000-02-22 | 2002-08-23 | 삼성전자 주식회사 | 반도체 장치의 배선 및 이의 제조 방법 |
| KR100386529B1 (ko) * | 1998-04-30 | 2003-06-02 | 인터내셔널 비지네스 머신즈 코포레이션 | 알파 더블유 장벽층 형성 방법 및 그 구조물 |
| KR20030064257A (ko) * | 2002-01-24 | 2003-07-31 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
| KR100456421B1 (ko) * | 2002-07-04 | 2004-11-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
| KR100559028B1 (ko) * | 1998-12-29 | 2006-06-15 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
| US7341936B2 (en) | 2002-08-19 | 2008-03-11 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3501265B2 (ja) * | 1997-10-30 | 2004-03-02 | 富士通株式会社 | 半導体装置の製造方法 |
| JP3955386B2 (ja) * | 1998-04-09 | 2007-08-08 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP3149846B2 (ja) * | 1998-04-17 | 2001-03-26 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6531777B1 (en) * | 2000-06-22 | 2003-03-11 | Advanced Micro Devices, Inc. | Barrier metal integrity testing using a dual level line to line leakage testing pattern and partial CMP |
| TW550707B (en) * | 2001-04-27 | 2003-09-01 | Promos Technologies Inc | Tantalum carbide nitride diffusion barrier for copper metallization process |
| US6943105B2 (en) * | 2002-01-18 | 2005-09-13 | International Business Machines Corporation | Soft metal conductor and method of making |
| US6800938B2 (en) * | 2002-08-08 | 2004-10-05 | International Business Machines Corporation | Semiconductor device having amorphous barrier layer for copper metallurgy |
| US20070059501A1 (en) | 2003-08-01 | 2007-03-15 | The New Industry Research Organization | Tantalum carbide, method for producing tantalum carbide, tantalum carbide wiring and tantalum carbide electrode |
| US8993055B2 (en) | 2005-10-27 | 2015-03-31 | Asm International N.V. | Enhanced thin film deposition |
| EP1862562A1 (en) * | 2006-05-31 | 2007-12-05 | Mec Company Ltd. | Method for manufacturing substrate, and vapor deposition apparatus used for the same |
| US8268409B2 (en) * | 2006-10-25 | 2012-09-18 | Asm America, Inc. | Plasma-enhanced deposition of metal carbide films |
| US7611751B2 (en) * | 2006-11-01 | 2009-11-03 | Asm America, Inc. | Vapor deposition of metal carbide films |
| US7598170B2 (en) * | 2007-01-26 | 2009-10-06 | Asm America, Inc. | Plasma-enhanced ALD of tantalum nitride films |
| US7595270B2 (en) * | 2007-01-26 | 2009-09-29 | Asm America, Inc. | Passivated stoichiometric metal nitride films |
| US7713874B2 (en) * | 2007-05-02 | 2010-05-11 | Asm America, Inc. | Periodic plasma annealing in an ALD-type process |
| US20090315093A1 (en) | 2008-04-16 | 2009-12-24 | Asm America, Inc. | Atomic layer deposition of metal carbide films using aluminum hydrocarbon compounds |
| US7666474B2 (en) | 2008-05-07 | 2010-02-23 | Asm America, Inc. | Plasma-enhanced pulsed deposition of metal carbide films |
| US9412602B2 (en) | 2013-03-13 | 2016-08-09 | Asm Ip Holding B.V. | Deposition of smooth metal nitride films |
| US8841182B1 (en) | 2013-03-14 | 2014-09-23 | Asm Ip Holding B.V. | Silane and borane treatments for titanium carbide films |
| US8846550B1 (en) | 2013-03-14 | 2014-09-30 | Asm Ip Holding B.V. | Silane or borane treatment of metal thin films |
| US9394609B2 (en) | 2014-02-13 | 2016-07-19 | Asm Ip Holding B.V. | Atomic layer deposition of aluminum fluoride thin films |
| US10643925B2 (en) | 2014-04-17 | 2020-05-05 | Asm Ip Holding B.V. | Fluorine-containing conductive films |
| US10002936B2 (en) | 2014-10-23 | 2018-06-19 | Asm Ip Holding B.V. | Titanium aluminum and tantalum aluminum thin films |
| US9941425B2 (en) | 2015-10-16 | 2018-04-10 | Asm Ip Holdings B.V. | Photoactive devices and materials |
| US9786492B2 (en) | 2015-11-12 | 2017-10-10 | Asm Ip Holding B.V. | Formation of SiOCN thin films |
| US9786491B2 (en) | 2015-11-12 | 2017-10-10 | Asm Ip Holding B.V. | Formation of SiOCN thin films |
| KR102378021B1 (ko) | 2016-05-06 | 2022-03-23 | 에이에스엠 아이피 홀딩 비.브이. | SiOC 박막의 형성 |
| US10186420B2 (en) | 2016-11-29 | 2019-01-22 | Asm Ip Holding B.V. | Formation of silicon-containing thin films |
| US10847529B2 (en) | 2017-04-13 | 2020-11-24 | Asm Ip Holding B.V. | Substrate processing method and device manufactured by the same |
| US10504901B2 (en) | 2017-04-26 | 2019-12-10 | Asm Ip Holding B.V. | Substrate processing method and device manufactured using the same |
| JP7249952B2 (ja) | 2017-05-05 | 2023-03-31 | エーエスエム アイピー ホールディング ビー．ブイ． | 酸素含有薄膜の制御された形成のためのプラズマ増強堆積プロセス |
| TWI761636B (zh) | 2017-12-04 | 2022-04-21 | 荷蘭商Ａｓｍ Ｉｐ控股公司 | 電漿增強型原子層沉積製程及沉積碳氧化矽薄膜的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6426805A (en) * | 1987-07-23 | 1989-01-30 | Canon Kk | Production of light guide |
| JP3332456B2 (ja) * | 1992-03-24 | 2002-10-07 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| JPH05291560A (ja) * | 1992-04-07 | 1993-11-05 | Ricoh Co Ltd | 半導体デバイスのバリアメタル |
| US5709958A (en) * | 1992-08-27 | 1998-01-20 | Kabushiki Kaisha Toshiba | Electronic parts |
| JPH07130849A (ja) * | 1993-10-14 | 1995-05-19 | Canon Inc | 半導体装置及びその製造方法 |
| JP3516558B2 (ja) * | 1996-08-26 | 2004-04-05 | シャープ株式会社 | 半導体装置の製造方法 |
-
1996
- 1996-09-24 JP JP25188696A patent/JP3353874B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-21 US US08/822,126 patent/US5973400A/en not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980063976A (ko) * | 1996-12-13 | 1998-10-07 | 로더리히네테부쉬 | 알루미늄 접촉부 형성 방법 |
| KR100386529B1 (ko) * | 1998-04-30 | 2003-06-02 | 인터내셔널 비지네스 머신즈 코포레이션 | 알파 더블유 장벽층 형성 방법 및 그 구조물 |
| WO2000001006A1 (en) * | 1998-06-26 | 2000-01-06 | The Regents Of The University Of California | Low resistance barrier layer for isolating, adhering, and passivating copper metal in semiconductor fabrication |
| US6380627B1 (en) | 1998-06-26 | 2002-04-30 | The Regents Of The University Of California | Low resistance barrier layer for isolating, adhering, and passivating copper metal in semiconductor fabrication |
| KR100559028B1 (ko) * | 1998-12-29 | 2006-06-15 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
| US6274497B1 (en) * | 1999-11-25 | 2001-08-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Copper damascene manufacturing process |
| US6429105B1 (en) | 2000-01-13 | 2002-08-06 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| KR100350111B1 (ko) * | 2000-02-22 | 2002-08-23 | 삼성전자 주식회사 | 반도체 장치의 배선 및 이의 제조 방법 |
| US7012335B2 (en) | 2000-02-22 | 2006-03-14 | Samsung Electronics Co., Ltd. | Semiconductor device wiring and method of manufacturing the same |
| US6424041B1 (en) | 2000-08-18 | 2002-07-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| KR20030064257A (ko) * | 2002-01-24 | 2003-07-31 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
| KR100456421B1 (ko) * | 2002-07-04 | 2004-11-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
| US7341936B2 (en) | 2002-08-19 | 2008-03-11 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US5973400A (en) | 1999-10-26 |
| JP3353874B2 (ja) | 2002-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3353874B2 (ja) | 半導体装置及びその製造方法 | |
| US6436825B1 (en) | Method of copper barrier layer formation | |
| US5893752A (en) | Process for forming a semiconductor device | |
| US5918149A (en) | Deposition of a conductor in a via hole or trench | |
| US6229211B1 (en) | Semiconductor device and method of manufacturing the same | |
| US7943517B2 (en) | Semiconductor device with a barrier film | |
| US6554914B1 (en) | Passivation of copper in dual damascene metalization | |
| JP3535893B2 (ja) | 半導体装置の金属層形成方法 | |
| US9343402B2 (en) | Semiconductor device having Ti- and N-containing layer, and manufacturing method of same | |
| JPH0684911A (ja) | 半導体装置およびその製造方法 | |
| KR20010109281A (ko) | 마이크로일렉트로닉 구조 | |
| JP3337876B2 (ja) | 半導体装置の製造方法 | |
| US10978342B2 (en) | Interconnect with self-forming wrap-all-around barrier layer | |
| JP2685679B2 (ja) | 半導体デバイスの製造方法 | |
| US6569756B1 (en) | Method for manufacturing a semiconductor device | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JPH0897209A (ja) | 半導体装置およびその製造方法 | |
| US7694871B2 (en) | Self-encapsulated silver alloys for interconnects | |
| US6218295B1 (en) | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating the same | |
| JP2000183064A (ja) | 半導体装置およびその製造方法 | |
| US5013526A (en) | Superconducting alloys comprising tungsten, molybdenum, silicon and oxygen | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| US6423637B2 (en) | Method of manufacturing copper wiring in a semiconductor device | |
| JP2882380B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001284358A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110927 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120927 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130927 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |