JP2000183064A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000183064A
JP2000183064A JP10357532A JP35753298A JP2000183064A JP 2000183064 A JP2000183064 A JP 2000183064A JP 10357532 A JP10357532 A JP 10357532A JP 35753298 A JP35753298 A JP 35753298A JP 2000183064 A JP2000183064 A JP 2000183064A
Authority
JP
Japan
Prior art keywords
film
wiring
oriented
semiconductor device
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10357532A
Other languages
English (en)
Inventor
Mitsuru Sekiguchi
満 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP10357532A priority Critical patent/JP2000183064A/ja
Publication of JP2000183064A publication Critical patent/JP2000183064A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 Cu配線のエレクトロマイグレーション特性を
向上させる。 【解決手段】 (002)配向したTi膜14上にアモルファ
スのバリア膜10を堆積する。バリア膜がTi(002)に合
わせて微結晶化し上層Cu膜11、12の(111)配向性を
向上させる。これによりエレクトロマイグレーション特
性が向上する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、銅配線を有する半
導体装置とその製造方法に関する。
【0002】
【従来の技術】0.18μm世代以降のシリコンLSIにおい
ては、トランジスタの高速化に対し配線のCR成分による
遅延が無視できなくなったため、従来のAl配線(比抵抗
3μohm・cm)に変わって、より低抵抗(比抵抗1.7μohm・
cm)なCuを配線材料に用いる検討が進んでいる。
【0003】また、素子の微細化に伴い配線に流す電流
密度は世代ごとに増加しており、電流印加時に配線材料
が電子に押されて移動して配線が断線してしまうエレク
トロマイグレーションという現象に対してもその耐性を
高めていく必要がある。CuはAlに比べ融点が高いため、
変形すなわち原子の移動が起こりにくいことが期待さ
れ、エレクトロマイグレーション耐性も高いことが期待
されている。
【0004】しかし、Cu配線においても0.3μm幅程度
の微細な配線では、エレクトロマイグレーション耐性が
悪化するという報告[Y. Igarashi et al, VLSI Symp.,
p.76, 1996]があり、Cu配線においてもエレクトロマ
イグレーション耐性を向上していく必要がある。Cu配線
のエレクトロマイグレーション耐性を向上させるにはCu
膜の(111)配向性を高めればよいことが知られている
(C. Ryu他 Proc. IRPS.,p.201, 1997)。この理由は以
下の通りである。第1にCuはfcc金属であり、fcc金属は
最稠密面(111)が最も安定なためである。第2に(111)配
向性が高いということは隣り合った結晶粒の方位のずれ
が小さく結晶欠陥が少ないため、エレクトロマイグレー
ションによるCu原子の結晶粒界拡散が抑制されるためで
ある。
【0005】Cu配線においては、配線工程中の400℃程
度の熱処理によりCuが絶縁膜中に拡散し、配線間リーク
が増加するのを防ぐ必要があるため、Cuの拡散を防ぐバ
リア膜を、Cu膜と絶縁膜の間に設ける必要がある。バリ
ア膜としてはCuの拡散に対するバリア性が強いアモルフ
ァスまたは微結晶を含むチタンナイトライド、タンタル
ナイトライド、タングステンナイトライド膜が最も有望
視されている。
【0006】以下図7を用いてチタンナイトライド膜を
用いたCu配線技術について説明する。まず、図7(a)の
ように、半導体装置上の第1の絶縁膜1中にバリアメタ
ル2、第1のCu膜3からなる溝配線が形成され、第1の
シリコン窒化膜4、第2の絶縁膜5、第2のシリコン窒
化膜6、第3の絶縁膜7で覆われている半導体装置にお
いて、コンタクトホール8、配線溝9が形成される。こ
こで、バリアメタル2とシリコン窒化膜4は配線工程中
の400℃程度の熱処理により第1のCuが絶縁膜中に拡散
するのを防ぐ役割(バリア性)を果たしている。バリア
メタル2は例えばチタンナイトライド膜でもよい。
【0007】次に図7(b)のように、MOCVD法により、バ
リア膜としてMOCVD-TiN(チタンナイトライド)膜10
を堆積する。次にスパッタ法でCu膜を堆積し、導電層と
なるCuシード層11膜を堆積後、図7(c)のように電解
メッキ法によりCu膜を堆積しCuメッキ膜12を形成し、
コンタクトホール8、配線溝9を埋め込む。その後の温
度上昇を伴う工程でCuの結晶成長が起こり、Cuメッキ膜
12とCuシード層11は一つの膜となり、第2のCu膜1
3が形成される。次に図7(d)のように、CMP法等によ
り、配線溝外部のMOCVD-TiN膜10、第2のCu膜13を
除去し配線を形成する。後はシリコン窒化膜、絶縁膜を
堆積し、図7(a)以降の工程が繰り返され多層配線が形
成される。
【0008】ここで、MOCVD-TiN膜については、第2のC
u膜からなる上層配線の信頼性を向上させることも期待
されている。
【0009】
【発明が解決しようとする課題】しかしながら、MOCVD-
TiN膜は400℃程度の熱処理でのバリア性は十分だが、MO
CVD-TiN膜上のCu膜は(111)配向性が低いことが知られて
いる。そのため、Cu配線のエレクトロマイグレーション
耐性が低く、これを向上させるため、バリア膜としてタ
ンタル膜やタンタルナイトライド膜を用いることが提案
されている。これらの膜はCVD法による量産技術が確立
していないため、主にスパッタ法によって形成されてお
り、それぞれTetragonalまたはアモルファスな結晶構造
を有していることが知られている。特にタンタル膜上の
場合は(002)に配向し、Cuの(111)配向性を向上させるこ
とが知られている。
【0010】また、タンタルナイトライド膜においても
窒素組成比33%以下ではアモルファスなタンタルナイト
ライドが形成され、その上ではCu膜の濡れ性がよいため
Cuの(111)配向性が高いことが知られている。我々の実
験結果を図12に示す。
【0011】シリコン窒化膜上に堆積したCu//MOCVD-Ti
N、Cu//Ta、Cu//TaN構造でX線回折によるCu(111)と(20
0)ピークの強度比はそれぞれ、2.4、49、44であり、タ
ンタルまたはタンタルナイトライド上でCuの(111)配向
性が向上していることがわかる。このようにMOCVD-TiN
バリアメタルを用いたCu配線は(111)配向性が低く配線
のエレクトロマイグレーション耐性が低いことが問題で
ある。
【0012】しかしMOCVD-TiN膜はCVD法で成膜している
ためカバレッジがよく側壁にもほぼ100%の膜厚が成膜で
きるという利点がある。これに対してTa,TaN膜はスパッ
タ成膜しているためカバレッジが悪く、コンタクト底部
に比べ側壁の膜厚が薄くなり、バリア性が劣化し側壁の
絶縁膜中にCuが拡散しやすくなるという問題点がある。
【0013】本発明は、バリア性に優れるMOCVD-TiN等
のアモルファスなバリアメタル上のCu膜の(111)配向性
を向上させることで、これまでよりもエレクトロマイグ
レーション耐性が向上した銅配線とその製造方法を提供
するものである。
【0014】
【課題を解決するための手段】本願発明者は、Cuの下に
(002)配向したTi膜があるとタンタル膜上のCuよりも(11
1)配向性が高くなることを見出した。図12でシリコン
窒化膜上にTiをスパッタ法で10nm堆積後、表面を空気に
さらした後Cuを50nmスパッタ法で堆積したCu//Ti積層構
造ではCuの(111)/(200)X線回折強度比は339であるのに
対し、同様な方法で形成したCu//Ta構造は49しかないこ
とがわかる。Ti膜自体はCu膜に対するバリア性は350℃
程度と言われているため、Cu配線においては別のバリア
メタル膜と組み合わせて必要がある。
【0015】実際、アモルファスなMOCVD-TiN膜上にCu
を堆積した、Cu//MOCVD-TiN構造ではCuの(111)/(200)X
線回折強度比は2.4であるが、下地に(002)配向したTiを
有するCu//MOCVD-TiN/Ti構造では257とCu//Ta構造の49
よりもCuの(111)配向性が高いことがわかる。
【0016】この理由は以下のように考えられる。まず
Ti上でCu(111)の配向性が高いのは、図9に示すように
(002)配向したTi膜は面内原子間隔が2.95ÅとCu(111)面
内の面内原子間隔2.55Åとそれぞれ、7倍(2.95×7=20.
65)、8倍(2.55×8=20.40)で格子整合するためではな
いかと考えられる。そして(002)配向されたTiが下にあ
るとその影響でMOCVD-TiN膜も面内原子間隔が3.00ÅのT
iN(111)面を形成するような微結晶化が進行すると考え
られる。すると(111)配向したTiN膜は面内原子間隔が3.
00ÅとCu(111)面内の面内原子間隔2.55Åとそれぞれ、6
倍(3.00×5=18.00)、7倍(2.55×7=17.85)で格子整
合し、上層Cu膜の(111)配向性が向上するためではない
かと考えられる。
【0017】実際、図8、図14に示すX線回折の測定
結果を見ても、図8(b)のTiのみの下地では(002)面の格
子定数2.34Åに近い2.3865Åのところにブロードなピー
クがあるが、図8(c)のMOCVD-TiN/Ti下地ではピーク位
置がTiN(111)面の格子定数2.45Åに近い2.4571Åにシフ
トしていることからもMOCVD-TiN中の微結晶化が進んで
いることは明らかであると考えられる。ただしピークの
高さはどちらも600カウント程度と低いこととピークが
ブロードであることから、MOCVD-TiNの結晶性は依然と
してアモルファス性が強いと考えられる。この結果はTE
Mによっても確認された。図10にCu//MOCVD-TiN/Ti構
造においてTi膜厚を増やすとCu(111)の配向性が向上す
るという実験結果を示す。Tiの厚さは5nm程度で十分で
あることがわかる。
【0018】以上の理由より、本発明の請求項1、7に
記載の第1の半導体装置とその製造方法は、Cu埋め込み
配線の一部として、アモルファスまたは微結晶を含む状
態のバリア膜の下に(002)配向したTi膜を設けること
で、バリア膜の結晶性を高め、上のCu膜の(111)配向性
を高めることができる。
【0019】図12よりMOCVD-TiN/Ti構造上よりTi上の
ほうがCu(111)配向性はよいことがわかる。
【0020】そのため、本発明の請求項2、9に記載の
第2の半導体装置は、Cu埋め込み配線の一部として、ア
モルファスまたは微結晶を含む状態のバリア膜とCu膜の
間に前記バリア膜上の(002)配向したTi膜を設けること
で、バリア膜の結晶性を変化させずに、Cuの(111)配向
性を高めることができる。バリア膜はアモルファスなほ
どバリア性が高いと言われているのでこの構造ではバリ
ア性を損なわずにCuの(111)配向性を高めることができ
るという利点がある。
【0021】更に、本願発明者は、(002)配向したTi膜
の堆積前に絶縁膜上をArプラズマにさらすことによりCu
(111)配向性をさらに高めることができることを見出し
た。図11に示すように酸化膜エッチング量換算5nm程
度のArプラズマ処理を行うことでCuの(111)/(200)X線回
折強度比は257から405まで向上する。この理由としてAr
プラズマ処理はシリコン酸化膜やシリコン窒化膜の表面
をシリコンリッチにすると言われており、その結果Ti膜
の(002)結晶性が向上したのではないかと考えられる。
【0022】以上の理由より本発明の請求項8に記載の
第3の半導体装置の製造方法は、(002)配向したTi膜を
形成する工程の前に層間絶縁膜表面をArプラズマにさら
すことにより、Tiの(002)配向性を高めることにより、
その上層のCu膜の(111)配向性を高めることができる。
【0023】また、本発明の請求項3、10に記載の第
4の半導体装置とその製造方法は、埋め込み配線内の(0
02)配向したTi膜は配線溝底面で厚く、配線側面では薄
くかつ必ずしも(002)配向していないようにすることに
より、溝配線側面に垂直に<111>軸が向くようなCu膜の
成長を抑制し、配線底部に垂直に<111>軸が向くような
成長をさせることにより、溝配線におけるCu(111)配向
性を向上させることができる。
【0024】請求項6、14に記載の半導体装置とその
製造方法は、本発明で有効であるCu配線用アモルファス
または微結晶を含む状態のバリア膜として、MOCVD
法によって堆積されたチタンナイトライド膜またはスパ
ッタまたはCVD法によって堆積されたタンタルナイト
ライド膜またはタングステンナイトライド膜が存在する
ことを示している。
【0025】請求項4、11に記載の第5の半導体装置
とその製造方法は、配線パターンをエッチングで形成す
る方法をとっている場合であり、Cu(111)配向性が向上
する理由は請求項1、7に記載の第1の半導体装置とそ
の製造方法で述べたのと同じである。
【0026】請求項5、13に記載の第6の半導体装置
とその製造方法は、配線パターンをエッチングで形成す
る方法をとっている場合のみであり、Cu(111)配向性が
向上する理由は請求項2、9に記載の第2の半導体装置
とその製造方法で述べたのと同じである。
【0027】本発明の請求項12に記載の第7の半導体
装置の製造方法は、 配線パターンをエッチングで形成
する方法をとっている場合のみであり、Cu(111)配向性
が向上する理由は請求項8に記載の第3の半導体装置の
製造方法で述べたのと同じである。
【0028】(002)配向したTi膜を形成する工程の前に
層間絶縁膜表面をArプラズマにさらすことにより、Tiの
(002)配向性を高めることにより、その上層のCu膜の(11
1)配向性を高めることができる。
【0029】以上のように本発明ではCu膜の(111)配向
性を向上させることによりエレクトロマイグレーション
耐性の高いCu配線を形成することができる。
【0030】
【発明の実施の形態】(第1の実施形態)図1(a)〜(d)
を用いて、本発明の第1の実施形態に係る半導体装置と
その製造方法について説明する。
【0031】まず、図1(a)のように、半導体装置上の
第1の絶縁膜1中にバリアメタル2、第1のCu膜3から
なる溝配線が形成され、第1のシリコン窒化膜4、第2
の絶縁膜5、第2のシリコン窒化膜6、第3の絶縁膜7
で覆われている半導体装置において、約500nmの深さの
コンタクトホール8、約300nmの深さの配線溝9が形成
される。ここで、バリアメタル2とシリコン窒化膜4は
配線工程中の400℃程度の熱処理により第1のCuが絶縁
膜中に拡散するのを防ぐ役割(バリア性)を果たしてい
る。バリアメタル2は例えばチタンナイトライド膜でも
よい。
【0032】次に図1(b)のように、イオン化スパッタ
法等により(002)配向した、Ti膜14を10nm堆積する。
次にMOCVD法により、バリア膜としてMOCVD-TiN(チタン
ナイトライド)膜10を10nm堆積する。TiNの表面を空
気にさらした後、次にスパッタ法でCu膜を堆積し、導電
層となるCuシード層11膜を100nm堆積後、図1(c)のよ
うに電解メッキ法によりCu膜を堆積しCuメッキ膜12を
500nm堆積し、コンタクトホール8、配線溝9を埋め込
む。その後の温度上昇を伴う工程でCuの結晶成長が起こ
り、Cuメッキ膜12とCuシード層11は一つの膜とな
り、第2のCu膜13が形成される。
【0033】次に図1(d)のように、CMP法等により、配
線溝外部のTi膜14、MOCVD-TiN膜10、第2のCu膜1
3を除去し配線を形成する。後はシリコン窒化膜、絶縁
膜を堆積し、図1(a)以降の工程が繰り返され多層配線
が形成される。
【0034】本実施例では、(002)配向されたTiが下に
あるため、MOCVD-TiN膜も面内原子間隔がTi(002)面に近
いTiN(111)面を形成するような微結晶化が進行すると考
えられる。すると(111)配向したTiN膜は面内原子間隔が
3.00ÅとCu(111)面内の面内原子間隔2.55Åとそれぞ
れ、6倍(3.00×5=18.00)、7倍(2.55×7=17.85)で格
子整合し、上層Cu膜の(111)配向性が向上すると考えら
れる。図13に配線部のCuの(111)配向性を測定した結
果を示す。
【0035】Cu//MOCVD-TiN構造では4.5だったCu(111)/
(200)X線ピーク強度比が、Cu//MOCVD-TiN/Ti構造では13
2に向上しており、Cuとバリアメタル堆積の間に空気暴
露しているにも関わらず、エレクトロマイグレーション
耐性の高いと言われている真空中連続堆積したCu/Ta構
造の配線のCu(111)/(200)X線ピーク強度比136とほぼ同
等の値を示すことができた。
【0036】従って本構造を用いれば、側壁カバレッジ
がよくバリア性の高いMOCVD-TiNを用いたCu配線のエレ
クトロマイグレーション特性をタンタルバリアを有する
Cu配線並みに向上させることができる。
【0037】(第2の実施形態)図2(a)〜(d)は、本発
明の第2の実施形態に係る半導体装置の製造方法の説明
図である。
【0038】図2(a)のように、半導体装置上の第1の
絶縁膜1中にバリアメタル2、第1のCu膜3からなる溝
配線が形成され、第1のシリコン窒化膜4、第2の絶縁
膜5、第2のシリコン窒化膜6、第3の絶縁膜7で覆わ
れている半導体装置において、約500nmの深さのコンタ
クトホール8、約300nmの深さの配線溝9が形成され
る。そして0.4mTorr程度の圧力のArプラズマに半導体装
置をさらす。処理時間はSiO2が35nmエッチングする相当
量行う。このときウエーハ側にバイアス電圧がかかって
いてもよい。
【0039】次に図2(b)のように、イオン化スパッタ
法等により(002)配向した、Ti膜14を10nm堆積する。
次にMOCVD法により、バリア膜としてMOCVD-TiN(チタン
ナイトライド)膜10を10nm堆積する。TiNの表面を空
気にさらした後、次にスパッタ法でCu膜を堆積し、導電
層となるCuシード層11膜を100nm堆積後、図2(c)のよ
うに電解メッキ法によりCu膜を堆積しCuメッキ膜12を
500nm堆積し、コンタクトホール6、配線溝7を埋め込
む。その後の温度上昇を伴う工程でCuの結晶成長が起こ
り、Cuメッキ膜12とCuシード層11は一つの膜とな
り、第2のCu膜13が形成される。
【0040】次に図2(d)のように、CMP法等により、配
線溝外部のTi膜14、MOCVD-TiN膜10、第2のCu膜1
3を除去し配線を形成する。後はシリコン窒化膜、絶縁
膜を堆積し、図2(a)以降の工程が繰り返され多層配線
が形成される。
【0041】本実施例では、 Arスパッタ処理によりTi
の(002)配向がさらに向上するため、MOCVD-TiN膜を通し
て、上層Cu膜の(111)配向性が向上すると考えられる。
図13に配線部のCuの(111)配向性を測定した結果を示
す。Cu//MOCVD-TiN/Ti構造では132だったCu(111)/(200)
X線ピーク強度比が、Cu//MOCVD-TiN/Ti/Arスパッタ構
造では110にやや低下してたが、Cu(111)ピークのロッキ
ングカーブを測定したところ半値幅は3.84から1.89°に
向上しておりCu(111)配向性はさらに向上していること
がわかった。エレクトロマイグレーション耐性の高いと
言われている真空中連続堆積したCu/Ta構造の配線でもC
u(111)ピークのロッキングカーブは2.42°であった。従
って本構造を用いれば、側壁カバレッジがよくバリア性
の高いMOCVD-TiNを用いたCu配線のエレクトロマイグレ
ーション特性をタンタルバリアを有するCu配線以上に向
上させることができる。また、Ti膜14の有無に対して
コンタクト抵抗を測定した。0.3?m角コンタクトでMOCVD
-TiN構造では平均値1.30?に対しMOCVD-TiN/Ti構造では
0.83?とTi膜14があるほうがコンタクト抵抗上も有利
であることがわかった。
【0042】(第3の実施形態)図3(a)〜(d)は、本発
明の第3の実施形態に係る半導体装置の製造方法の説明
図である。図3(a)の内容は図1(a)の工程と同じなので
省略する。
【0043】次に図3(b)のように、イオン化スパッタ
法等により(002)配向した、Ti膜14を10nm堆積する。
次にMOCVD法により、バリア膜としてMOCVD-TiN(チタン
ナイトライド)膜10を10nm堆積する。さらに、イオン
化スパッタ法等により(002)配向した、Ti膜15を10nm
堆積する。TiNの表面を空気にさらした後、次にスパッ
タ法でCu膜を堆積し、導電層となるCuシード層11膜を
50nm堆積後、図3(c)のように電解メッキ法によりCu膜
を堆積しCuメッキ膜12を500nm堆積し、コンタクトホ
ール6、配線溝7を埋め込む。その後の温度上昇を伴う
工程でCuの結晶成長が起こり、Cuメッキ膜12とCuシー
ド層11は一つの膜となり、第2のCu膜13が形成され
る。
【0044】次に図3(d)のように、CMP法等により、配
線溝外部のTi膜14、MOCVD-TiN膜10、Ti膜15、第
2のCu膜13を除去し配線を形成する。後はシリコン窒
化膜、絶縁膜を堆積し、図3(a)以降の工程が繰り返さ
れ多層配線が形成される。
【0045】本実施例では、 Ti上に直接Cuを堆積して
いるため、Cu(111)配向性はさらに向上する。シード層
までのCu(111)配向性をパターン無しの構造(図12)
で比べてみると、Cu//MOCVD-TiN/Tiに対して、Cu//Ti/M
OCVD-TiN/Ti構造はX線回折強度比で257から351に向上し
ていることがわかる。これは、エレクトロマイグレーシ
ョン耐性の高いと言われている真空中連続堆積したCu/T
a構造のCu(111)/(200) X線ピーク強度比366とほぼ同等
の値である。従って本構造を用いれば、側壁カバレッジ
がよくバリア性の高いMOCVD-TiNを用いたCu配線のエレ
クトロマイグレーション特性をタンタルバリアを有する
Cu配線並みに向上させることができる。
【0046】また、本発明においては、Ti膜14は省略
してもよい。その場合下地Ti膜がないので、MOCVD-TiN
膜10の結晶性を変化させずに、Cuの(111)配向性を高
めることができる。バリア膜はアモルファスなほどバリ
ア性が高いと言われているのでTi膜14を省略した構造
ではバリア性を損なわずにCuの(111)配向性を高めるこ
とができるという利点がある。
【0047】(第4の実施形態)本発明の第4の半導体
装置とその製造方法は、図1〜3に示した埋め込み配線
形成工程において、埋め込み配線内の(002)配向したTi
膜は配線溝底面で厚く、配線側面では薄くかつ必ずしも
(002)配向していないようにすることにより、溝配線側
面に垂直に<111>軸が向くようなCu膜の成長を抑制し、
配線底部に垂直に<111>軸が向くような成長を促進させ
るものである。
【0048】これにより、溝配線におけるCu(111)配向
性を向上させることができる。むしろ本実施形態では、
側壁にTi膜が全く形成されていないほうがCu(111)配向
性は向上する。
【0049】(第5の実施形態)図4(a)〜(d)を用い
て、本発明の第5の実施形態に係る半導体装置とその製
造方法について説明する。
【0050】まず、図4(a)のように、半導体装置上の
第1の絶縁膜上にイオン化スパッタ法等により(002)配
向した、Ti膜14を10nm堆積する。次にMOCVD法によ
り、バリア膜としてMOCVD-TiN膜10を10nm堆積する。T
iNの表面を空気にさらした後、次にスパッタ法でCu膜1
6を300nm堆積する。
【0051】次に図4(b)のように、レジスト17で配
線パターンを形成し、図4(c)のようにドライエッチン
グ法によりTi膜14、MOCVD-TiN膜10、Cu膜16をエ
ッチングし配線を形成する。最後に図4(d)のように、
シリコン窒化膜18、第2の絶縁膜5で配線のまわりを
囲む。
【0052】本実施例でも、(002)配向されたTiが下に
あるため、TiN膜中に(111)配向した微結晶が増加し、上
層Cu膜の(111)配向性が向上すると考えられる。従って
本構造を用いれば、側壁カバレッジがよくバリア性の高
いMOCVD-TiNを用いたCu配線のエレクトロマイグレーシ
ョン特性をタンタルバリアを有するCu配線並みに向上さ
せることができる。
【0053】(第6の実施形態)図5(a)〜(d)を用い
て、本発明の第6の実施形態に係る半導体装置とその製
造方法について説明する。
【0054】まず、図5(a)のように、半導体装置上の
第1の絶縁膜上にArプラズマ処理を加える。
【0055】次に図5(b)のようにイオン化スパッタ法
等により(002)配向した、Ti膜14を10nm堆積する。次
にMOCVD法により、バリア膜としてMOCVD-TiN膜10を10
nm堆積する。TiNの表面を空気にさらした後、次にスパ
ッタ法でCu膜16を300nm堆積する。さらにレジスト1
7で配線パターンを形成し、図5(c)のようにドライエ
ッチング法によりTi膜14、MOCVD-TiN膜10、Cu膜1
6をエッチングし配線を形成する。最後に図5(d)のよ
うに、シリコン窒化膜18、第2の絶縁膜5で配線のま
わりを囲む。
【0056】本実施例では、 Arスパッタ処理によりTi
の(002)配向がさらに向上するため、MOCVD-TiN膜を通し
て、上層Cu膜の(111)配向性が向上すると考えられる。
従って本構造を用いれば、側壁カバレッジがよくバリア
性の高いMOCVD-TiNを用いたCu配線のエレクトロマイグ
レーション特性を向上させることができる。
【0057】(第7の実施形態)図6(a)〜(d)を用い
て、本発明の第7の実施形態に係る半導体装置とその製
造方法について説明する。
【0058】まず、図6(a)のように、半導体装置上の
第1の絶縁膜上にイオン化スパッタ法等により(002)配
向した、Ti膜14を10nm堆積する。次にMOCVD法によ
り、バリア膜としてMOCVD-TiN膜10を10nm堆積する。
次に(002)配向した、Ti膜15を10nmスパッタする。Ti
膜15の表面を空気にさらした後、次にスパッタ法でCu
膜16を300nm堆積する。
【0059】次に図6(b)のように、レジスト17で配
線パターンを形成し、図6(c)のようにドライエッチン
グ法によりTi膜14、MOCVD-TiN膜10、Ti膜15、Cu
膜16をエッチングし配線を形成する。最後に図6(d)
のように、シリコン窒化膜18、第2の絶縁膜5で配線
のまわりを囲む。
【0060】本実施例では、Ti上に直接Cuを堆積してい
るため、実施例3と同じ理由から、Cu(111)配向性はさ
らに向上する。従って本構造を用いれば、側壁カバレッ
ジがよくバリア性の高いMOCVD-TiNを用いたCu配線のエ
レクトロマイグレーション特性をタンタルバリアを有す
るCu配線並みに向上させることができる。
【0061】また、本発明においては、Ti膜14は省略
してもよい。その場合下地Ti膜がないので、MOCVD-TiN
膜10の結晶性を変化させずに、Cuの(111)配向性を高
めることができる。バリア膜はアモルファスなほどバリ
ア性が高いと言われているのでTi膜14を省略した構造
ではバリア性を損なわずにCuの(111)配向性を高めるこ
とができるという利点がある。
【0062】以上の実施形態において、第1のCu膜3、
第2のCu膜13、Cu膜16は純Cuを用いたが、他のCu合
金を成膜してもよい。また、Cuシード層11とCuメッキ
膜12の2つの膜を堆積して第2のCu膜13としたが、
Cuシード層堆積やCuメッキ膜堆積を行わずに、CVD法や
無電解メッキ法CVD+高温スパッタ法、スパッタ+リフ
ロー法やイオンプレーティング法等で第2のCu膜13を
一度に成膜してもよい。
【0063】また、第1、第2、第3の絶縁膜は、塗布
膜やSiO2膜やCを含む誘電率の低いCVD膜を用いてもよ
い。また、配線構造としてコンタクトホールと配線溝を
同時に埋め込む方法を用いたが、どちらか一方を本方法
で埋め込んでもよい。また、バリアメタルとして、MOCV
D-TiN膜を用いたが、アモルファスまたは微結晶を含む
高融点金属とその化合物ならばタングステンナイトライ
ド膜等の他のバリアメタルを用いてもよい。例えばもと
もとMOCVD-TiN上よりもCuの(111)配向性が高いタンタル
ナイトライド膜をバリアメタルとして用いればさらにCu
(111)配向性を改善することができる可能性がある。
【0064】
【発明の効果】本発明の請求項1、7に記載の第1の半
導体装置とその製造方法は、Cu埋め込み配線の一部とし
て、アモルファスまたは微結晶を含む状態のバリア膜の
下に(002)配向したTi膜を設けることで、バリア膜の結
晶性を高め、上のCu膜の(111)配向性を高めることがで
きる。
【0065】本発明の請求項2、9に記載の第2の半導
体装置は、Cu埋め込み配線の一部として、アモルファス
または微結晶を含む状態のバリア膜とCu膜の間に前記バ
リア膜上の(002)配向したTi膜を設けることで、バリア
膜の結晶性を変化させずに、Cuの(111)配向性を高める
ことができる。バリア膜はアモルファスなほどバリア性
が高いのでこの構造ではバリア性を損なわずにCuの(11
1)配向性を高めることができるという利点がある。
【0066】本発明の請求項8に記載の第3の半導体装
置の製造方法は、(002)配向したTi膜を形成する工程の
前に層間絶縁膜表面をArプラズマにさらすことにより、
Tiの(002)配向性を高めることで、その上層のCu膜の(11
1)配向性を高めることができる。
【0067】本発明の請求項3、10に記載の第4の半
導体装置とその製造方法は、埋め込み配線内の(002)配
向したTi膜は配線溝底面で厚く、配線側面では薄くかつ
必ずしも(002)配向していないようにすることにより、
溝配線側面に垂直に<111>軸が向くようなCu膜の成長を
抑制し、配線底部に垂直に<111>軸が向くような成長を
させることにより、溝配線におけるCu(111)配向性を向
上させることができる。
【0068】本発明の請求項4、11に記載の第5の半
導体装置とその製造方法は、配線パターンをエッチング
で形成する方法をとっている場合であり、Cu(111)配向
性が向上する理由は請求項1、7に記載の第1の半導体
装置とその製造方法で述べたのと同じである。
【0069】請求項5、13に記載の第6の半導体装置
とその製造方法は、配線パターンをエッチングで形成す
る方法をとっている場合のみであり、Cu(111)配向性が
向上する理由は請求項2、9に記載の第2の半導体装置
とその製造方法で述べたのと同じである。
【0070】本発明の請求項12に記載の第7の半導体
装置の製造方法は、 配線パターンをエッチングで形成
する方法をとっている場合のみであり、Cu(111)配向性
が向上する理由は請求項8に記載の第3の半導体装置の
製造方法で述べたのと同じである。
【0071】(002)配向したTi膜を形成する工程の前に
層間絶縁膜表面をArプラズマにさらすことにより、Tiの
(002)配向性を高めることにより、その上層のCu膜の(11
1)配向性を高めることができる。
【0072】以上のように本発明ではCu膜の(111)配向
性を向上させることによりエレクトロマイグレーション
耐性の高いCu配線を形成することができる。
【図面の簡単な説明】
【図1】第1の実施形態における半導体装置の製造方法
を示す断面図
【図2】第2の実施形態における半導体装置の製造方法
を示す断面図
【図3】第3の実施形態における半導体装置の製造方法
を示す断面図
【図4】第5の実施形態における半導体装置の製造方法
を示す断面図
【図5】第6の実施形態における半導体装置の製造方法
を示す断面図
【図6】第7の実施形態における半導体装置の製造方法
を示す断面図
【図7】従来技術の半導体装置用銅配線の製造方法を示
す断面図
【図8】シリコン窒化膜上Cu膜の配向性をしめすXRDス
ペクトルを示す図
【図9】各金属膜の配向面と面内原子間隔を示す図
【図10】Cu/MOCVD-TiN/Ti構造におけるCu(111)/(200)
X線ピーク強度比のTi膜厚依存性を示す図
【図11】Cu/MOCVD-TiN/Ti構造におけるCu(111)/(200)
X線ピーク強度比のArスパッタクリーニング量依存性を
示す図
【図12】積層構造と銅配向性の関係を示す図
【図13】積層構造と銅配向性の関係を示す図
【図14】シリコン窒化膜上Cu膜の配向性をしめすXRD
スペクトルを示す図
【符号の説明】
1 第1の絶縁膜 2 バリアメタル 3 第1のCu膜 4 第1のシリコン窒化膜 5 第2の絶縁膜 6 第2のシリコン窒化膜 7 第3の絶縁膜 8 コンタクトホール 9 配線溝 10 MOCVD-TiN膜 11 Cuシード層 12 Cuメッキ膜 13 第2のCu膜 14 Ti膜 15 Ti膜 16 Cu膜 17 レジスト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/768 H01L 21/90 A Fターム(参考) 4K029 BA08 BA17 BA58 BA60 BB02 BD01 CA05 DC37 4K030 AA11 BA17 BA18 BA20 BA38 BB04 BB05 HA02 LA15 4M104 BB04 BB14 BB30 BB32 BB33 BB37 CC01 DD07 DD15 DD17 DD36 DD37 DD43 DD47 DD52 DD78 DD86 EE12 EE17 FF07 FF18 FF22 GG13 HH01 HH15 5F033 HH11 HH18 HH32 HH33 HH34 JJ01 JJ11 JJ18 JJ32 JJ33 JJ34 KK11 KK33 LL07 MM02 MM08 MM12 MM13 NN06 NN07 PP06 PP11 PP15 PP20 PP27 PP33 QQ00 QQ09 QQ14 QQ37 QQ48 QQ72 QQ84 RR06 SS11 SS21 TT01 XX05 XX09

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】埋め込み配線を有する半導体装置であっ
    て、 前記埋め込み配線は、(002)配向したTi膜と前記Ti膜上
    のアモルファス、または微結晶を含む状態のバリア膜、
    前記バリア膜上の(111)配向したCu膜を有することを特
    徴とする半導体装置。
  2. 【請求項2】埋め込み配線を有する半導体装置であっ
    て、 前記埋め込み配線は、アモルファスまたは微結晶を含む
    状態のバリア膜、前記バリア膜上の(002)配向したTi
    膜、前記Ti膜上の(111)配向したCu膜を有することを特
    徴とする半導体装置。
  3. 【請求項3】埋め込み配線内の(002)配向したTi膜は配
    線溝底面で厚く、配線側面では薄く、かつ(002)配向し
    ていない請求項1または2に記載の半導体装置。
  4. 【請求項4】Cu配線を有する半導体装置であって、 前記Cu配線は、(002)配向したTi膜と前記Ti膜上のアモ
    ルファスまたは微結晶を含む状態のバリア膜、前記バリ
    ア膜上の(111)配向したCu膜を有することを特徴とする
    半導体装置。
  5. 【請求項5】Cu配線を有する半導体装置であって、 前記Cu配線は、アモルファスまたは微結晶を含む状態の
    バリア膜、前記バリア膜上の(002)配向したTi膜、前記T
    i膜上の(111)配向したCu膜を有することを特徴とする半
    導体装置。
  6. 【請求項6】アモルファスまたは微結晶を含む状態のバ
    リア膜がMOCVD法によって堆積されたチタンナイトライ
    ド膜、スパッタまたはCVD法によって堆積されたタンタ
    ルナイトライド膜またはタングステンナイトライド膜で
    ある請求項1、2、4、または5に記載の半導体装置。
  7. 【請求項7】半導体基板上に堆積された層間絶縁膜に配
    線用凹部を形成する工程と、前記層間絶縁膜と配線用凹
    部上に、(002)配向したTi膜を形成する工程と、前記Ti
    膜上にアモルファスまたは微結晶を含む状態のバリア膜
    を形成する工程と、前記バリア膜上にCu膜を前記配線用
    凹部が埋め込まれ、(111)配向するように形成する工程
    を有することを特徴とする半導体装置の製造方法。
  8. 【請求項8】(002)配向したTi膜を形成する工程の前に
    層間絶縁膜表面をArプラズマにさらす工程を有する請求
    項7に記載の半導体装置の製造方法。
  9. 【請求項9】半導体基板上に堆積された層間絶縁膜に配
    線用凹部を形成する工程と、前記層間絶縁膜と配線用凹
    部上に、アモルファスまたは微結晶を含む状態のバリア
    膜を形成する工程と、前記バリア膜上に(002)配向したT
    i膜を形成する工程と、前記Ti膜上にCu膜を前記配線用
    凹部が埋め込まれ、(111)配向するように形成する工程
    を有することを特徴とする半導体装置の製造方法。
  10. 【請求項10】(002)配向したTi膜を形成する工程に
    おいて、前記Ti膜は配線溝底面で厚く、配線側面では薄
    くかつ(002)配向していない請求項7、8、または9に
    記載の半導体装置の製造方法
  11. 【請求項11】半導体基板上に堆積された層間絶縁膜上
    に、(002)配向したTi膜を形成する工程と、前記Ti膜上
    にアモルファスまたは微結晶を含む状態のバリア膜を形
    成する工程と、前記バリア膜上に(111)配向したCu膜を
    形成する工程を有することを特徴とする半導体装置の製
    造方法。
  12. 【請求項12】(002)配向したTi膜を形成する工程の前
    に層間絶縁膜表面をArプラズマにさらす工程を有する請
    求項11に記載の半導体装置の製造方法。
  13. 【請求項13】半導体基板上に堆積された層間絶縁膜上
    に、アモルファスまたは微結晶を含む状態のバリア膜を
    形成する工程と、前記バリア膜上に(002)配向したTi膜
    を形成する工程と、前記Ti膜上に(111)配向したCu膜を
    形成する工程を有することを特徴とする半導体装置の製
    造方法。
  14. 【請求項14】アモルファスまたは微結晶を含む状態の
    バリア膜がMOCVD法によって堆積されたチタンナイトラ
    イド膜、またはスパッタまたはCVD法によって堆積され
    たタンタルナイトライド膜またはタングステンナイトラ
    イド膜である請求項7〜13のいずれかに記載の半導体
    装置の製造方法。
JP10357532A 1998-12-16 1998-12-16 半導体装置およびその製造方法 Withdrawn JP2000183064A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10357532A JP2000183064A (ja) 1998-12-16 1998-12-16 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10357532A JP2000183064A (ja) 1998-12-16 1998-12-16 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000183064A true JP2000183064A (ja) 2000-06-30

Family

ID=18454617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10357532A Withdrawn JP2000183064A (ja) 1998-12-16 1998-12-16 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000183064A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340563A (ja) * 1999-05-26 2000-12-08 Nec Corp 半導体装置及びその製造方法
US6348732B1 (en) * 2000-11-18 2002-02-19 Advanced Micro Devices, Inc. Amorphized barrier layer for integrated circuit interconnects
US6504251B1 (en) 2000-11-18 2003-01-07 Advanced Micro Devices, Inc. Heat/cold amorphized barrier layer for integrated circuit interconnects
US6624516B2 (en) 2001-05-15 2003-09-23 Mitsubishi Denki Kabushiki Kaisha Structure for connecting interconnect lines with interposed layer including metal layers and metallic compound layer
KR100443514B1 (ko) * 2001-12-22 2004-08-09 주식회사 하이닉스반도체 확산방지막 형성 방법
WO2006101129A1 (ja) * 2005-03-23 2006-09-28 Tokyo Electron Limited 基板処理方法、成膜方法、成膜装置及びコンピュータプログラム
US7265038B2 (en) * 2003-11-25 2007-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a multi-layer seed layer for improved Cu ECP
JP2012509576A (ja) * 2008-11-19 2012-04-19 マイクロン テクノロジー, インク. 導電物質を形成する方法、導電物質を選択的に形成する方法、プラチナを形成する方法、及び、導電構造を形成する方法
JP2012199520A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 半導体装置およびその製造方法
JP2013172083A (ja) * 2012-02-22 2013-09-02 Toshiba Corp 半導体装置の製造方法
JP2014034479A (ja) * 2012-08-07 2014-02-24 Asahi Glass Co Ltd Ti膜付きガラス基板及びこれを用いた金属膜付きガラス基板、Ti膜付きガラス基板及びこれを用いた金属膜付きガラス基板の製造方法、ならびにガラス基板表面の平坦度評価方法
WO2017010263A1 (ja) * 2015-07-10 2017-01-19 ソニー株式会社 固体撮像装置、製造方法、および電子機器
JP2018006452A (ja) * 2016-06-29 2018-01-11 東京エレクトロン株式会社 銅膜を形成する方法
CN107604331A (zh) * 2017-09-05 2018-01-19 中国人民解放军陆军装甲兵学院 一种运用固相反应技术制备Cu/Ti非晶多层膜的方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340563A (ja) * 1999-05-26 2000-12-08 Nec Corp 半導体装置及びその製造方法
US6348732B1 (en) * 2000-11-18 2002-02-19 Advanced Micro Devices, Inc. Amorphized barrier layer for integrated circuit interconnects
US6504251B1 (en) 2000-11-18 2003-01-07 Advanced Micro Devices, Inc. Heat/cold amorphized barrier layer for integrated circuit interconnects
US6624516B2 (en) 2001-05-15 2003-09-23 Mitsubishi Denki Kabushiki Kaisha Structure for connecting interconnect lines with interposed layer including metal layers and metallic compound layer
US6780769B2 (en) 2001-05-15 2004-08-24 Renesas Technology Corp. Method of manufacturing structure for connecting interconnect lines including metal layer with thickness larger than thickness of metallic compound layer
KR100443514B1 (ko) * 2001-12-22 2004-08-09 주식회사 하이닉스반도체 확산방지막 형성 방법
US7265038B2 (en) * 2003-11-25 2007-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a multi-layer seed layer for improved Cu ECP
KR100954735B1 (ko) * 2005-03-23 2010-04-23 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 성막 방법, 성막 장치 및 컴퓨터 판독 가능한 기억 매체
US7699945B2 (en) 2005-03-23 2010-04-20 Tokyo Electron Limited Substrate treatment method and film forming method, film forming apparatus, and computer program
WO2006101129A1 (ja) * 2005-03-23 2006-09-28 Tokyo Electron Limited 基板処理方法、成膜方法、成膜装置及びコンピュータプログラム
JP2006269623A (ja) * 2005-03-23 2006-10-05 Tokyo Electron Ltd 基板処理方法、成膜方法、成膜装置およびコンピュータプログラム
JP2012509576A (ja) * 2008-11-19 2012-04-19 マイクロン テクノロジー, インク. 導電物質を形成する方法、導電物質を選択的に形成する方法、プラチナを形成する方法、及び、導電構造を形成する方法
US8753933B2 (en) 2008-11-19 2014-06-17 Micron Technology, Inc. Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
US9023711B2 (en) 2008-11-19 2015-05-05 Micron Technology, Inc. Methods for forming a conductive material and methods for forming a conductive structure
JP2012199520A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 半導体装置およびその製造方法
US10325805B2 (en) 2012-02-22 2019-06-18 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
JP2013172083A (ja) * 2012-02-22 2013-09-02 Toshiba Corp 半導体装置の製造方法
US10741443B2 (en) 2012-02-22 2020-08-11 Kioxia Corporation Method for manufacturing a semiconductor device
JP2014034479A (ja) * 2012-08-07 2014-02-24 Asahi Glass Co Ltd Ti膜付きガラス基板及びこれを用いた金属膜付きガラス基板、Ti膜付きガラス基板及びこれを用いた金属膜付きガラス基板の製造方法、ならびにガラス基板表面の平坦度評価方法
US10453887B2 (en) 2015-07-10 2019-10-22 Sony Corporation Solid-state image sensing device, manufacturing method, and electronic apparatus
WO2017010263A1 (ja) * 2015-07-10 2017-01-19 ソニー株式会社 固体撮像装置、製造方法、および電子機器
JP2018006452A (ja) * 2016-06-29 2018-01-11 東京エレクトロン株式会社 銅膜を形成する方法
CN107604331A (zh) * 2017-09-05 2018-01-19 中国人民解放军陆军装甲兵学院 一种运用固相反应技术制备Cu/Ti非晶多层膜的方法

Similar Documents

Publication Publication Date Title
US7875977B2 (en) Barrier layers for conductive features
US7470612B2 (en) Method of forming metal wiring layer of semiconductor device
US6518177B1 (en) Method of manufacturing a semiconductor device
US6057237A (en) Tantalum-containing barrier layers for copper
CN107836034A (zh) 用于互连的钌金属特征部填充
JPH1098011A (ja) 半導体装置及びその製造方法
US6998342B2 (en) Electronic device manufacturing method
JP2009231497A (ja) 半導体装置及び半導体装置の製造方法
JP2000183064A (ja) 半導体装置およびその製造方法
US6359160B1 (en) MOCVD molybdenum nitride diffusion barrier for CU metallization
KR100489920B1 (ko) 통합된플러그/상호접속금속부를위해선택적cvda1을사용하는인슈트캐핑된알루미늄플러그(캡)형성방법
US9865812B2 (en) Methods of forming conductive elements of semiconductor devices and of forming memory cells
US20090108452A1 (en) Semiconductor device and method for manufacturing the same
US20030054628A1 (en) Method of forming a low resistance multi-layered TiN film with superior barrier property using poison mode cycling
KR100896159B1 (ko) 반도체 장치 및 그 제조 방법
JPH0922907A (ja) 埋め込み導電層の形成方法
JP2003045878A (ja) 半導体素子の配線形成方法
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
US6724087B1 (en) Laminated conductive lines and methods of forming the same
US20030186498A1 (en) Method for fabricating metal interconnection with reliability using ionized physical vapor deposition
JP2000124310A (ja) 半導体装置およびその製造方法
TWI323497B (en) Method of fabricating a dual-damascene copper structure
US6624073B2 (en) Optimized TaCN thin film diffusion barrier for copper metallization
US7169706B2 (en) Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
JP2007067360A (ja) 半導体素子の金属配線およびその製造方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040319