JPH0684911A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0684911A
JPH0684911A JP5009215A JP921593A JPH0684911A JP H0684911 A JPH0684911 A JP H0684911A JP 5009215 A JP5009215 A JP 5009215A JP 921593 A JP921593 A JP 921593A JP H0684911 A JPH0684911 A JP H0684911A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
forming
reaction
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5009215A
Other languages
English (en)
Other versions
JP2545184B2 (ja
Inventor
Sang-In Lee
相忍 李
Chang-Soo Park
昌洙 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0684911A publication Critical patent/JPH0684911A/ja
Application granted granted Critical
Publication of JP2545184B2 publication Critical patent/JP2545184B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 半導体装置の配線層を提供する。 【構成】 半導体装置は半導体基板１０１、開口部（接
触口またはブァイア）を有する絶縁膜１０８、開口部の
側壁に形成された反応スペーサ１１１ａまたは開口部の
側壁および底面上に形成された反応層１１１ｂおよび絶
縁膜１０８上に形成され開口部を完全に埋立てる第１導
電層を含む。反応スペーサ１１１ａまたは層が開口部の
側壁に形成されており、第１導電層の物質を蒸着する場
合に大きな島が形成されスパッタされたアルミニウム膜
の大きい粒子をなす。また、反応スペーサまたは層を提
供することにより溶融点以下の高温で熱処理して開口部
を埋立てる間に第１導電層のリフローを向上させる。こ
れにより、スパッタされたアルミニウムで開口部を完全
に埋立てることが保障される。大きさが１μｍ以下でア
スペクト比が１以上の全ての接触口をアルミニウムで埋
立てられるので半導体装置の配線の信頼性が向上され
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に係り、特に配線を含む半導体装置および配線形
成方法に関する。本発明は１９９０年９月１９日の日付
で出願され、現在放棄されたアメリカ合衆国特許出願第
０７／５８５，２１８のＣＩＰ出願として１９９２年８
月２４日の日付でアメリカ合衆国に出願して現在係属中
のアメリカ合衆国特許第０７／８７９，２９４の改良発
明であり、その内容を本出願に参考として記載する。
【０００２】
【従来の技術】半導体装置の技術が超高集積化されるこ
とにより、半導体配線方法は半導体装置の収率、性能
（例えば、動作速度）および信頼性を決定する要因とな
るので半導体装置製造技術において一番重要とみなされ
ている。アスペクト比（幅に対する深さの比率）が低い
接触口や深さが低い段差等のような比較的に屈曲が少な
いい外面的形状により従来の密集度が低い半導体装置に
おいて金属段差塗布性はそれほど問題にならなかった。
しかし、半導体装置の集積度が増加することにより接触
口は顕著に小さくなり半導体基板の表面部位に形成され
た不純物領域はずっと薄くなった。このような現在のよ
り大きい集積度の半導体装置においての接触口のアスペ
クト比の増加および段差の大きな深さにより、標準設計
目的である半導体装置の高速性能、高収率および良好な
信頼性のため、従来のアルミニウム配線工程は改善の必
要がでてきた。より具体的に、高集積半導体装置におい
て従来のＡｌ配線工程を用いると接触口の高いアスペク
ト比およびスパッタされたＡｌの不良な段差塗布性に起
因したアルミニウム相互接触の失敗、および信頼性低
下、Ｓｉ沈殿に起因した接触抵抗の増加およびアルミニ
ウムスパイキングにより浅い接合特性の劣化等のような
問題点を起すことになる。
【０００３】図１は、ボイド形成を示す従来の方法によ
り収得された金属配線を有する半導体ウェーハの部分断
面図を示す。図１を参照すると、半導体基板１上に絶縁
膜５を形成し、半導体基板１の表面部位に形成された不
純物ドーピング領域３を露出させ、アスペクト比が１以
上の接触口を前記絶縁膜５と前記不純物ドーピング領域
３上に形成する。次いで、絶縁膜５、接触口の内面およ
び不純物ドーピング領域３の露出された表面上に拡散防
止膜７を形成し、通常的なスパッタリング方法により金
属層９ａを蒸着させる。ここで、接触口の高いアスペク
ト比により、接触口上には蒸着された金属層９ａのオー
バーハング部位が形成され、接触口内ではボイド１１ａ
形成が生じ、半導体装置の金属層９ａの信頼性を劣化さ
せる。
【０００４】このような従来のＡｌ金属化工程の問題点
を解決するために、各種の新しい方法が提案されてき
た。例えば、前記したアルミニウム接触の失敗による半
導体装置の信頼性低下を防止するために次のような方法
が公知されている。日本国特許公開公報第６２−１３２
３４８号（Yukiyasu Sugano 等）、日本国特許公開公報
第６３−９９５４６号（Shinpei Iijima等）、日本国特
許公開公報第６２−１０９３４１号（Masahiro Shimizu
等）、日本国特許公開公報第６２−２１１９１５号（Hi
dekazu Wakabayasi 等）、日本国特許公開公報第１−２
４６８３１号（Seiichi Iwamatu 等）、日本国特許公開
公報第５９−１７１３７４号（Masaki Stou 等）、およ
びヨーロッパ特許出願第８７３０６０８４．３（Ryouic
hi Mukai等）溶融法が開示されている。特に、Yukiyasu
Sugano 等の教示によると、Ａｌ、Ｓｎ、Ｉｎ、Ｐｂ、
Ｍｇ、Ｚｎ等またはこれらの合金のような低融点金属か
ら構成された金属配線層を溶融させ平坦化する。
【０００５】前述した方法によると、接触口はアルミニ
ウムやアルミニウム合金を溶融させリフローして埋立て
る。要約すると、リフローの段階で、アルミニウムまた
はアルミニウム合金の金属層はその溶融点以上に加熱し
て溶融された金属が接触口に流動してこれを埋立てる。
このようなリフロー段階は次のような短点がある。第一
に、半導体ウェーハは水平的に置き流動する溶融物質が
接触口を適切に埋立てるようにさせること。第二に、接
触口を埋立てる前記液相金属層は表面張力を縮めようと
するだろうし、したがって固化時には収縮するか歪むの
で低部の半導体物質を露出させることになる。また、熱
処理温度は正確に調節できないので同一な結果を収得し
にくい。さらに、前記方法によると接触口を埋立てられ
るとしても、金属膜の残り部分（接触口地域以外の部
分）は荒くなり後続フォトリソグラフィー工程ができな
くなる。したがって、金属層のこのような荒い地域を緩
和させる平坦化するために二次的な金属形成工程が必要
になりえる。
【０００６】一方、Ono 等は、半導体基板を５００℃以
上で保つ場合にＡｌ−Ｓｉの液体性が急に増加すると発
表した（Hisako Ono, et al., inProc., 1990 VMIC Con
ference June 11-12, pp76-82)。Ono 等によると、Ａｌ
−１％Ｓｉ膜のストレスは５００℃で急激に変り、前記
温度でＡｌ−１％Ｓｉ膜のストレス弛緩が急激に発生す
る。また接触口を満足に埋立てるには基板温度を５００
℃〜５５０℃に保たなければならない。
【０００７】また、Yoda Takashi等は配線と半導体基板
または絶縁層間の反応を防止するために接触口の内面に
二重障壁層を形成した後Ono 等の論文でのように、半導
体基板を加熱して５００℃〜５５０℃の所期温度を保ち
ながらＡｉ−Ｓｉのようなアルミニウム合金のような蒸
着した金属で接触口を埋立てることを含む半導体装置の
製造方法を提示した（１９８９年３月１４日に出願され
た日本国特許出願第１−６１５５７号に対応する韓国特
許公開第９０−１５２７７号およびヨーロッパ特許出願
第９０１０４１８４．０号）。
【０００８】Yoda Takashi等の方法およびOno 等の方法
によると、５００℃〜５５０℃の温度でＡｌ−Ｓｉ膜が
蒸着する。このようにして収得したＡｌ−Ｓｉ膜は約１
０ミクロンの成長した大きな直径の結晶粒子を有する。
したがって、Ａｌ−Ｓｉ膜は電子移動に対しては強い耐
性を有するが、ストレス移動に対しては弱い耐性を有す
る確率が高い。また、Ａｌ−Ｓｉ膜の結晶粒子間の境界
面で高抵抗なＳｉが結晶化される。したがって、接触口
以外の地域のＡｌ−Ｓｉ膜を除去する必要があり、金属
化工程は複雑になる。さらに、高温でＡｌ−Ｓｉ膜が蒸
着するので、ボイドが形成されるか、金属層の不連続部
が生じる。図２は高温で、金属層を蒸着するときのボイ
ド１１ｂ形成を示す。同図で、高温で蒸着された金属層
９ｂとボイド１１ｂを除外しては参照番号は図１と同一
な意味を示す。また、図３は高温で金属層を蒸着する場
合、接触口に形成される金属層９ｃの不連続部を示す。
同図で、高温で蒸着された金属層９ｃと不連続部１３を
除外しては参照番号は図１と同一な部材を指す。
【０００９】接触口埋立のためのアルミニウムやアルミ
ニウム合金を溶融させる方法の代わりに、金属の段差塗
布性を向上させるため、アメリカ合衆国特許第４，９７
０，１７６号（Tracy 等）では多段階金属配線方法が記
載されている。前記した特許によると、低温で半導体ウ
ェーハ上に所定の厚さの厚い第１金属層を蒸着させた
後、金属がリフローするように温度を高温（約４００〜
５００℃）にあげながら所定の厚さの金属層の残りの薄
い部分を蒸着させる。金属層のリフローは粒子成長、再
決定およびバルク拡散を通じて生じる。
【００１０】Tracy 等の方法によると、アスペクト比が
大きい接触口（ビアホール）の段差塗布性は向上されう
るが金属層が高温で蒸着されるので、図２のようなボイ
ド１１ｂや図３のような不連続部１３が形成される可能
性が高く、また、アスペクト比が１以上で、直径が１μ
ｍ以下の接触口はアルミニウムまたはアルミニウム合金
で完全に埋没されない。
【００１１】また、本発明者を含んだC.S.Park等は１０
０℃以下の低温で３０００Åの厚さに蒸着させた後、５
５０℃の温度で１８０秒の間前記蒸着されたアルミニウ
ム合金を後熱処理してアスペクト比が大きい接触口をア
ルミニウム合金で完全に埋立てることを特徴とする接触
口を通じて金属配線層を形成する方法を開示し、（Pro
c.,1991 VMIC Conference June 11 and 12、 pp 326-32
8）、前記方法は、発明の名称が「半導体装置の金属層
形成方法」としてアメリカ合衆国に特許出願され（アメ
リカ合衆国特許出願第０７／５８５，２１８号）、現在
放棄し、現在アメリカ合衆国特許庁に係属中のその一部
が係属出願（アメリカ合衆国特許第０７／８９７，２９
４号）に含まれている。
【００１２】図４から図６は前記発明による金属配線層
形成方法を示す。図４は第１金属層形成段階を示す。半
導体基板２１上に塗布された絶縁膜２５に大きさが０．
８μｍであり上部に段差部が形成された接触口２２を形
成する。次に、基板２１をスパッタリング反応チャンバ
（図示せず）に入れ、ここで、所定の真空度で１５０℃
以下の温度で金属、例えばＡｌかＡｌ合金を蒸着して第
１金属層２７を形成する。このようにして形成された第
１金属層２７はアルミニウムグレインサイズが小さく表
面自由エネルギが大きい。
【００１３】図５は接触口２２を埋没する段階を示す。
より具体的には、前記で収得した半導体ウェーハを真空
を壊さず他のスパッタリング反応チャンバ（図示せず）
内に移送し、望ましくは５５０℃の温度で２分以上前記
第１金属層２７を熱処理して前記接触口２２を金属で埋
没させる。このとき、アルミニウム原子の表面自由エネ
ルギが大きくなるように可能な限り反応チャンバ内の圧
力が低い方が望ましい。このような方法で、より容易に
金属原子は接触口に移動して接触口を埋立てる。参照番
号２７ａは接触口２２を埋立てる金属層を示す。
【００１４】図５に示した熱処理温度範囲は金属溶融点
の８０％から金属溶融点であり、用いられる特定のアル
ミニウム合金やアルミニウムによって変わる。前記金属
層はアルミニウムの溶融点以下の温度で熱処理するので
金属層は溶融されない。例えば、５５０℃で、１５０℃
以下の温度でスパッタリングにより蒸着されたＡｌ原子
は高温で熱処理時に溶けず移動する。このような移動は
周囲の原子と完全に接触しない表面原子のうちのエネル
ギ増加に起因して表面地域が不平衡か粗粒状のとき増加
する。したがって、初期にスパッタリング粗粒状層は熱
処理時に原子移動増加を示す。
【００１５】図６は第２金属層２９を形成する段階を示
す。より具体的に、前記第２金属層２９は半導体装置の
所期信頼性を基準として選択された温度、例えば、３５
０℃以下の温度で金属層所期総厚さの残り部分を蒸着さ
せ形成する。これにより、（複合）金属層全体を形成す
る。前記方法によると、従来の蒸着方法に用いられる同
一スパッタリング装置を用いた後、蒸着された金属をア
ニリングして接触口を容易で完全に金属で埋立てられ
る。したがって、アスペクト比が大きい接触口は完全に
埋立てられる。しかし、接触口にボイドが形成されるか
金属層の段差塗布性が適切でない場合は、金属層が蒸着
された半導体ウェーハを所期温度および真空度で保つと
しても接触口は埋没されない。また、予め蒸着された第
１金属層を有する半導体ウェーハ上に第２金属層が後続
に形成されるとしても、接触口の良好な段差塗布性が保
証されず、このような不適切な段差塗布性に起因して製
造された半導体装置の信頼性が低下する。
【００１６】ボイド形成を防止し、配線層の良好な段差
塗布性と平坦な表面を収得するために、S.I.Lee （本発
明者のうちの一人）等は発明の名称が「半導体装置の製
造方法」であり、アメリカ合衆国特許出願第０７／８２
８，４５８号として出願され、現在アメリカ合衆国特許
庁に係属中の発明をしたことがある。この発明は半導体
装置の接触口を通じて金属配線層を形成する方法に関す
るもので、基板上に形成されている接触口を有する絶縁
膜で塗布された半導体基板上に第１金属層を形成し、第
１金属層を熱処理して接触口を第１金属層の金属で完全
に埋立て、第１金属層上に第２金属層を形成した後、第
２金属層を熱処理してその表面を平坦にする段階から構
成されている。
【００１７】Lee 等の出願に記載された発明によると、
第２金属層は第１金属層と同様に熱処理して金属層の表
面を平坦にすることにより、金属配線パターンを形成す
るための後続写真食刻工程を向上させる。また、Ｓｉ成
分を含有しない金属とＳｉ成分を含有する金属を順次的
に蒸着して複合層を形成する。半導体基板の温度が下が
ると、Ｓｉ成分を含有しない金属層はＳｉ成分を含有す
る金属層から、Ｓｉ原子を吸収する。したがって、配線
パターンを形成した後に半導体基板の表面にＳｉ残渣が
生じない。しかし、前記の発明によって複合金属層を形
成する場合に、Ｓｉ残渣の形成は防止されるとしても、
接触口の内面に脆弱な拡散障壁層が存在すると、接合ス
パイキングが起こり、これにより接合は劣化され、時間
が経過しながら漏れ電流が増加する。
【００１８】このような微細な接合スパイキングを防止
するために、Lee 等は、また発明の名称が「半導体装置
およびその製造方法」であり、アメリカ合衆国特許出願
第０７／９１０，８９４号として出願され、現在アメリ
カ合衆国特許庁に係属中の発明をしたことがある。ま
た、Ａｌスパイキングによる浅い接合特性の低下を防止
して半導体装置の信頼性を向上させるために、半導体ウ
ェーハ上に形成された接触口に障壁層を形成できること
は公知である。例えば、反応性スパッタリング法により
窒化チタニウム膜を形成することが文献(J.Vac,Sci,Tec
hnol.,A4(4),1986,pp1850-1854) に開示されている。ア
メリカ合衆国特許第４，８９７，７０９号（Natuki Yok
oyama等）には配線と半導体基板間の反応を防止するた
めに接触口内に障壁層として窒化チタニウム膜を含む半
導体装置が記載されている。前記窒化チタニウム膜は低
温形ＣＶＤ装置を使用し、低圧ＣＶＤ法により形成さ
れ、アスペクト比が大きい非常に微細な接触口で良好な
段差塗布性を有する優れた特性がある。前記窒化チタニ
ウム膜形成後アルミニウム合金を用いてスパッタリング
方法により配線層を形成させる。
【００１９】また、前記Yoda Takashi等の特許公報に
も、配線層と半導体基板または絶縁膜間の反応を防止す
るために、接触口の内面に二重障壁層を形成する段階を
含む半導体装置の製造方法が開示されている。また、日
本国特許公開公報第６１−１８３９４２号には、Ｍｏ、
Ｗ、ＴｉまたはＴａのような金属を蒸着して耐化金属層
を形成し、前記耐化金属層上に窒化チタニウム層を形成
し、耐化金属層および窒化チタニウム層を熱処理して耐
化金属層と半導体基板との反応により前記層の界面に耐
化金属シリサイド層を形成させることから構成された障
壁層形成方法が開示されている。したがって、障壁特性
が向上される。このような拡散障壁層を熱処理する工程
は４５０℃の温度で、約３０分間窒素雰囲気でアニリン
グして遂行することになる。拡散障壁層をアニリングし
ない場合には４５０℃以上の温度でアルミニウムやアル
ミニウム合金をスパッタリングするか以後シンタリング
する場合、接合スパイキング現状が生じて望ましくな
い。
【００２０】また、拡散障壁層を形成した後、金属配線
層を形成するためにはウェーハをスパッタリング装置に
移送しなければならないので拡散障壁層が大気に露出さ
れる。拡散障壁層がアニリング工程や大気に露出される
場合に、拡散障壁層の微量の原子が酸素と反応して非常
に薄い酸化物層が拡散障壁層の表面部位に形成され拡散
障壁効果が増進する。これをスタッフィング効果と称す
る。
【００２１】酸化物層上ではアルミニウム原子の移動度
が低くなり、Ａｌ−１％Ｓｉ−０．５％Ｃｕ合金を約
６，０００Å程度に常温蒸着するとき、収得した金属層
は０．２μｍ程度の大きさの小さい粒子を有する。した
がって、スパッタされたＡｌの段差塗布性が不充分であ
る。一方、大気またはアニリング工程に露出されていな
い拡散障壁層では、高温で後続熱処理段階や高温でスパ
ッタリングしてアルミニウム膜を蒸着する場合に、アル
ミニウムが拡散障壁層と反応して拡散障壁層の障壁特性
を劣化させる。また、アルミニウ金属層の表面が非常に
荒くなり、表面の反射率が落ちて後続写真工程の効率を
低下させる。したがって、アニリング工程は必須的であ
る。
【００２２】Hagita Masafumi は障壁金属とアルミニウ
ム配線との湿潤性を向上させるために、拡散障壁層であ
るＴｉＮ層を熱処理した後ＳｉかＯ2 をイオン注入する
方法を含む拡散障壁層形成方法を提示した（日本国特許
公開公報第２−２６０５２号）。Dipankar Pramanik 等
は各種下地膜に関して研究した粒子の大きさおよびアル
ミニウム膜の内部粒子の組面図を発表したことがある
（参照文献；Effect of under-layer on sputtered al
uminum grain structure and its correlation with st
ep coverage in submicron vias" by Dipankar Praman
ik and Vivek Jain,June 12-13, 1990 VMIC Conference
, pp 332-334）。Dipankar Pramanik 等によると、Ａ
ｌ蒸着の初期段階で、側壁に大きな島が形成すると、優
れた段差塗布性が収得され連続的なＡｌ膜を生成する。
これから、側壁の粒子の大きさが大きい場合には、連続
的な金属膜が形成されうるし、C.S.Park方法によって金
属層を熱処理すると、金属層の不連続なしに接触口に容
易に移動できることが判る。これは下地膜とスパッタさ
れたアルミニウム間の湿潤性が向上されたことに起因す
る。
【００２３】本発明者等は接触口の側壁にスパッタされ
たアルミニウムと良好な湿潤性を有し、したがって、初
期スパッタリング段階で大きな島（すなわち、スパッタ
されたＡｌ膜の大きい粒子）を生成させる反応性スぺー
サを提供することがスパッタされたＡｌ膜の段差塗布性
と接触口へのＡｌ金属層のリフローを向上させることを
発見し、これに基づき本発明を完成した。
【００２４】
【発明が解決しようとする課題】従って、本発明の目的
は、接触口の側壁に形成され初期蒸着段階ではスパッタ
されたＡｌ膜の湿潤性を向上させ金属層のボイド形成を
防止し、接触口埋立のための後続熱処理段階でスパッタ
されたＡｌ膜のリフローを向上させ金属層の不連続を防
止する反応スぺーサまたは層を含む信頼性ある配線層を
含む半導体装置を提供することにある。
【００２５】本発明の他の目的は、前記配線層を含む半
導体装置の製造方法を提供することにある。
【００２６】
【課題を解決するための手段】前記目的を達成するため
に本発明の半導体装置は、凹部の側壁に形成され、導電
層の蒸着時に段差塗布性を向上させ、前記導電層形成後
前記導電層の後続熱処理により前記導電層を構成する物
質をリフローさせる段階で前記物質のリフローを向上さ
せる反応スぺーサを含む半導体装置を提供する。
【００２７】また、本発明は凹部の内面上に形成され、
導電層の蒸着時に段差塗布性を向上させ、導電層形成後
前記導電層の後続熱処理により前記導電層を構成する物
質をリフローさせる段階で前記物質のリフローを向上さ
せる反応層を含む半導体装置を提供する。前記した凹部
を例えると、接触口またはブァイアのような開口部や溝
がある。
【００２８】また、前記目的を達成するために本発明の
半導体装置は、半導体基板と、前記半導体基板に形成さ
れ、その下地膜の表面の一部を露出させる開口部を有す
る絶縁膜と、前記開口部の側壁に形成された反応スぺー
サと、前記絶縁膜、前記反応スぺーサおよび露出された
前記下地膜の表面上に形成されている第１導電層から構
成された配線層を含むことを特徴とする。前記開口部は
半導体の表面まで延長され前記半導体基板の表面の一部
を露出させる接触口または多層接続構造で上部導電層と
下部導電層を接続し、前記絶縁層の下部にある下部導電
性層の一部を露出させるブァイアである。
【００２９】本発明の一態様によると前記反応スぺーサ
または層は第１導電層の物質の融点を低める元素から構
成される。第１導電層の物質の溶融点を低める元素であ
る限り、任意の元素を使用できる。本発明で用いられる
元素には、Ｇｅ、Ｍｇ、Ｓｎ、Ｉｎ、Ｐｂ、Ｚｎ等があ
る。本発明の他の態様によると、前記反応スぺーサまた
は層は、Ｔｉ、Ｍｏ、Ｔａ、Ｗ等のような遷移金属また
はＴｉＮのようなこれらの遷移金属化合物から構成され
る。
【００３０】また、本発明によると、半導体基板上に絶
縁層を形成する段階と、前記絶縁層に前記絶縁層の下地
膜の表面の一部を露出させる開口部を形成する段階と、
前記開口部の側壁に反応スペーサを形成する段階と、前
記絶縁層、前記反応スペーサおよび前記下地膜の露出さ
れた表面上に第１導電層を形成する段階で構成された配
線層を有する半導体装置の製造方法を提供する。前記反
応スぺーサは、前記開口部の側壁および前記下地膜の露
出された表面上に反応物質を蒸着して反応物質層を形成
し、前記絶縁層上および前記下地膜の露出された表面上
の反応物質層をエッチバック工程により選択的に除去し
て前記反応スぺーサを形成する。
【００３１】また、本発明は、半導体基板上に絶縁層を
形成する段階と、前記絶縁層に前記絶縁層の下地膜の表
面の一部を露出させる開口部を形成する段階と、前記開
口部の側壁に反応スペーサを形成する段階と、前記絶縁
層、前記反応スペーサおよび前記下地膜の露出された表
面上に第１導電層を形成する段階と、前記第１導電層を
形成した後、真空を壊さず適切な時間の間熱処理して、
前記開口部を第１導電層の物質で埋立てる段階から構成
された配線層を有する半導体装置の製造方法を提供す
る。
【００３２】また、本発明は、半導体基板上に絶縁層を
形成する段階と、前記絶縁層に前記絶縁層の下地膜の表
面の一部を露出させる開口部を形成する段階と、前記開
口部の側壁および前記下地膜の露出された表面上に反応
層を形成する段階と、前記絶縁層および前記反応層上に
第１導電層を形成する段階と、前記第１導電層を形成し
た後、真空を壊さず適切な時間の間熱処理して、前記開
口部を第１導電層の物質で埋立てる段階で構成された配
線層を有する半導体装置の製造方法を提供する。
【００３３】
【作用】反応スぺーサまたは層が開口部の側壁に形成さ
れており、第１導電層の物質を蒸着する場合、大きな島
が形成されスパッタされたアルミニウム膜の大きい粒子
をなす。また、反応スぺーサまたは層を提供することに
より溶融点以下の高温で熱処理して開口部を埋立てる間
に第１導電層のリフローを向上させる。
【００３４】
【実施例】図７から図１２は本発明による配線層の実施
例を示す。図７は本発明の一実施例による配線層の断面
図である。図７に示したように、本実施例の配線層は、
表面部位に不純物がドーピングされた領域３３を有する
半導体基板３１、開口部としての接触口を有する絶縁層
３４、絶縁層３４の表面、接触口の内面および前記不純
物ドーピング領域３３が形成された半導体基板３１の露
出された表面上に形成された拡散障壁層３５、接触口の
側壁に形成されている反応スぺーサ３７ａ、拡散障壁３
５および反応スぺーサ３７ａ上に形成され接触口を完全
に埋立てる第１導電層３９ａ、および第１導電層３９ａ
上に形成され平坦な表面を有する第２導電層４１ａおよ
び第２導電層４１ａ上に形成された反射防止膜４３から
構成されている。
【００３５】本発明で用いられる絶縁層としては、Ｓｉ
Ｏ2 、ＢＰＳＧ層、ＳＯＧ層、ＢＳＧ層のような通常的
な絶縁層がある。そのうち特にＢＰＳＧ層を用いること
が望ましい。本実施例で接触口の直径として定義される
接触口の大きさは約０．８μｍであり、アスペクト比は
約１．０以上である。拡散障壁層３５はＴｉのような遷
移金属から構成された第１拡散障壁層と窒化チタニウム
のような遷移金属化合物から構成された第２拡散障壁層
から構成されている。第１および第２拡散防止膜の厚さ
は望ましくはそれぞれ２００〜５００Åおよび約３００
〜１５００Åである。
【００３６】反応スぺーサ３７ａはＴｉまたはＴｉＮか
ら構成されており、その幅は約１００〜２００Å、望ま
しくは１５０Åである。ＴｉまたはＴｉＮの代わりに、
Ｍｏ、Ｔａ、Ｗ等のような他の遷移金属またはこれらの
化合物を用いられる。またＴｉまたはＴｉＮの代わりに
第１導電層の物質の融点を低める金属をも使用しうる。
そのような金属には、Ｇｅ、Ｍｇ、Ｉｎ、Ｐｂ、Ｚｎ等
がある。反応スぺーサ３７ａは導電層形成のための蒸着
段階でスパッタされたＡｌの湿潤性を増加させる。その
結果、蒸着初期段階で、接触口の側壁に大きな島が形成
され、スパッタされたＡｌ膜の比較的大きい粒子をな
す。したがって、Ａｌ膜の段差塗布性が優れて、スパッ
タされたＡｌ膜のリフローが増加して、接触口を完全に
埋立てる。
【００３７】第１導電層３９ａはＡｌ−０．５％Ｃｕ合
金から構成されている。本発明の他の態様によると第１
導電層３９ａはＳｉ成分を含有する第１金属層とＳｉ成
分を含有しない第２金属層から構成されている。Ｓｉ成
分を含有する金属にはＡｌ−Ｓｉ合金（Ａｌ−１％Ｓｉ
合金）、Ａｌ−Ｃｕ−Ｓｉ合金（Ａｌ−０．５％Ｃｕ−
１％Ｓｉ合金）等がある。Ｓｉ成分を含有しない金属に
は、純粋アルミニウム、Ａｌ−Ｃｕ合金（Ａｌ−０．５
％Ｃｕ合金）、Ａｌ−Ｔｉ合金等がある。
【００３８】スパッタリング法により形成された第１導
電層が０．８Ｔｍ〜Ｔｍ（Ｔｍは第１導電層３９ａを構
成する金属の融点、第１導電層３９ａが第１金属層と第
２金属層から構成された複合層の場合には第１金属の融
点である。）の温度で熱処理して接触口を埋立てるのに
充分で、蒸着段階中にオーバーハング部位が形成されな
いとすれば、第１導電層の厚さは制限がない。絶縁層上
の第１導電層の厚さは、望ましくは、配線層所定の厚さ
の約１／３〜２／３である。より具体的に、接触口の大
きさが０．８μｍであり、配線層の厚さが０．６μｍの
場合に第１導電層の厚さは望ましくは約２，０００〜
４，０００Åである。第１導電層が前記したように、第
１金属層と第２金属層から構成される場合には、第１導
電層がＳｉ残渣を起こさない限り第１金属層および第２
金属層の厚さは制限がない。第１および第２金属層の厚
さは均一性を考慮すると約５００Å以上の方が望まし
い。Ｓｉ残渣の形成を防止するために、第１金属層の厚
さは金属層所定厚さの１／４以下の方が望ましく、第２
金属層の厚さは金属層所定厚さの５／１２以上の方が望
ましい。第１および第２金属層は蒸着後熱処理段階中に
接触口内に流入するので、接触口での第１金属層と第２
金属層間の境界（図示せず）が明らかにならないことあ
り得るが、絶縁層上には依然として存在する。
【００３９】平坦な表面を有する第２導電層４１ａは前
記したＳｉ成分がない金属から構成される。第２導電層
４１ａの厚さは、配線層の所定厚さの約１／３〜２／３
の方が望ましい。より具体的に、本実施例で、第２導電
層４１ａの厚さは絶縁層３４上で約２０００〜４０００
Åである。例えば、配線パターンを形成するための後続
フォトリソグラフィー段階で好ましくない反射を防止す
るために、第２導電層４１ａ上に反射防止膜４３を形成
できる。反射防止膜４３は窒化チタニウムのような遷移
金属化合物から構成されることが望ましい。
【００４０】
【実施例】図８は本発明の他の実施例による配線層の断
面図である。図８に示したように、本実施例の配線層
は、表面部位に不純物がドーピングされた領域５３を有
する半導体基板５１、接触口を有する絶縁層５４、絶縁
層５４の表面、接触口の内面および前記不純物ドーピン
グ領域６３が形成された半導体基板５１の露出された表
面上に形成された拡散障壁層５５、接触口の側壁および
底面上に形成された反応層５７ａ、拡散障壁層５５およ
び反応層５７ａ上に形成され接触口を完全に埋立てる第
１導電層５９ａ、第１導電層５９ａ上に形成され平坦な
表面を有する第２導電層６１ａおよび第２導電層６１ａ
上に形成された反射防止膜６３から構成されている。
【００４１】絶縁層５４、接触口、拡散障壁層５５、第
１および第２導電層５９ａ、６１ａおよび反射防止膜６
３は図７と同一で、従って、これらに対する説明は図７
に関連する記載と同一である。反応層５７ａに関して
は、反応層５７ａが接触口の側壁および底面に形成され
たことを除外しては図７の反応スペーサ３７ａで記載し
たのと同様に説明できる。
【００４２】図９は本発明のさらに他の実施例による配
線層の断面図である。図９に示したように、本実施例の
配線層は、半導体基板７１、凹部である溝（groove）を
有する絶縁層７４、溝の内面上に形成された拡散障壁層
７５、溝の拡散障壁層７５上に形成されている反応層７
６、および溝を完全に埋立てて、反応層７６上に形成さ
れた平坦な導電層７９ａおよび平坦な導電層７９ａ上に
形成された反射防止膜８３から構成されている。
【００４３】絶縁層７４、拡散障壁層７５および反応層
７６は図８と同一である。従って、これらに対する説明
は図８に関連して記載したのと同一である。平坦な導電
層７９ａはＡｌまたはＡｌ合金から構成された単一層ま
たは複合層であり得る。複合層の場合には、第１および
第２導電層５９ａおよび６１ａで記載したのと同一に説
明できる。
【００４４】図１０は本発明のさらに他の実施例による
配線層の断面図である。図１０に示したように、本実施
例の配線層は、半導体基板９１、凹部である溝を有する
絶縁層９４、溝の内面上に形成された拡散障壁層９５、
溝の側壁に形成されている反応スペーサ９６、および溝
を完全に埋立てて、拡散障壁層９５および反応スペーサ
９６上に形成された平坦な導電層９７ａおよび平坦な導
電層９７ａ上に形成された反射防止膜１０３から構成さ
れている。
【００４５】絶縁層９４、拡散障壁層９５および反応ス
ペーサ９６は図７と同一である。従って、これらに対す
る説明は図７に関連して記載したのと同一である。ま
た、平坦な導電層９７ａは図９のものと同一である。従
って、これに対する詳しい説明は省略する。図１１およ
び図１２は配線層が上部配線層を下部配線層に連結する
ためのブァイアを有する絶縁膜上に形成されている本発
明のさらに他の実施例による配線層の断面図である。
【００４６】図１１および図１２の配線層全ては、表面
部位に不純物がドーピングされた領域１０２を有する半
導体基板１０１、不純物ドーピング領域１０２を露出さ
せ、下部配線層をこれに接触する接触口を有する絶縁層
１０３、接触口の内面（すなわち、接触口の側壁および
半導体基板１０１の露出された表面）および絶縁層１０
３上に形成された第１拡散障壁層１０５、第１拡散障壁
層１０５上に形成されており、接触口を完全に埋立て
て、不純物ドーピング領域１０２に電気的に接続されて
いる下部配線層１０６、下部配線層１０６上に形成され
た反射防止膜１０７、下部配線層１０６を覆い、上部配
線層をこれに連結させるブァイアを有する層間絶縁膜１
０８、層間絶縁膜１０８、ブァイアの内面および下部配
線層１０６の露出された表面上に形成されている第２の
拡散障壁層１１０および層間絶縁膜１０８上に形成され
ていてブァイアを通じて下部配線層に接続されている上
部導電層１１２を備える。図１１の上部導電層１１２は
ブァイアの側壁に形成されている反応スペーサ１１１ａ
を含み、図１２の上部導電層１１２はブァイアの内面お
よびブァイアの底面（すなわち、ブァイアの第２拡散障
壁層）上に形成された反応層１１１ｂを含む。
【００４７】第２拡散障壁層１１０、反応スペーサおよ
び反応１１１ａ、１１１ｂに対しては、図７および図８
に記載されたのと説明が同一である。図１１および図１
２の他の部分に対しては下記実施例で、具体的に説明す
る。以下、下記実施例を参照に本発明による配線層形成
方法を詳しく説明する。 実施例１ 図１３〜図２０は本発明による配線形成方法の一実施例
を示す。
【００４８】図１３は絶縁膜３４に接触口４０を形成す
る段階を示す。より具体的に、半導体基板３１上に厚さ
約１．２μｍの絶縁層３４を形成し、絶縁層３４が備え
られた半導体基板３１上に下地層の表面の一部を露出さ
せる開口部を形成した後半導体基板を洗浄する。ここ
で、開口部は直径が０．８μｍの接触口４０であり、そ
のアスペクト比は約１．５である。接触口４０は半導体
基板３１に形成された不純物がドーピングされた領域３
３の表面の一部を露出させる。絶縁層３４はＢＰＳＧか
ら構成されている。絶縁層３４としてＢＰＳＧ層が用い
られる場合に、絶縁層３４と半導体基板３１の間に、高
温酸化物層（ＨＴＯ layer ）（図示せず）が形成され
ていることが望ましい。
【００４９】図１４は拡散障壁層３５の形成段階を示
す。図１３の段階以後に、絶縁層３４の全表面、接触口
４０の内面および半導体基板３１の露出された表面上に
厚さ約２００〜１５００Åの拡散障壁層３５を形成す
る。拡散障壁層３５はＴｉのような遷移金属およびＴｉ
Ｎのような遷移金属化合物で構成された群から選択され
た物質で構成される。拡散障壁層３５としてはＴｉＮか
ら構成された単一層を形成する。しかしながら、拡散障
壁層３５として遷移金属からなる第１拡散障壁層および
遷移金属化合物からなる第２拡散障壁層で構成された複
合層を形成することが望ましい。拡散障壁層３５として
の複合層は、Ｔｉのような遷移金属を絶縁層３４の表
面、接触口４０の内面および半導体基板３１の露出され
た表面部位に蒸着して約２００〜５００Å、望ましくは
厚さ３００Åの第１拡散障壁層を形成し、第１拡散障壁
層上に、ＴｉＮのような遷移金属化合物を蒸着して約３
００〜１５００Å、望ましくは厚さ１０００Åの第２拡
散障壁層を形成して収得できる。ここで、ＴｉＮはＤＣ
マグネトロンスパッタリングチャンバーで、反応性スパ
ッタリング方法により蒸着する。Ａｒ＋Ｎ2 に対するＮ
2 のモール比を４０％に調整して、ＡｒとＮ2 ガスを真
空チャンバに導入した後、４ｍＴｏｒｒで、ＴｉＮを蒸
着する。このとき、基板に２０〜１００Ｖのバイアスを
加えることもできる。次いで、拡散障壁層３５を窒素ま
たはアンモニア雰囲気で約３０〜６０分間、約４５０〜
６００℃の温度でアニリング（すなわち、熱処理）して
障壁効果を向上させる。より良好な拡散障壁層を収得す
るために、ＴｉＮ蒸着およびアニリングを反復すること
もできる。例えば、ＴｉＮ層を５００Åの厚さに蒸着し
た後、前記のように３０分間アニリングし、追加にＴｉ
Ｎを厚さ５００Åに蒸着してアニリングする。
【００５０】図１５は反応物質層３７の形成段階を示
す。拡散障壁層３５を形成した後、拡散障壁層３５上に
ＴｉまたはＴｉＮのような反応物質を蒸着して厚さ１５
０Åの反応物質層３７を形成する。ＴｉまたはＴｉＮの
代わりに、Ｍｏ、Ｔａ、Ｗ等のような他の遷移金属また
はこれらの化合物を用いることもできる。また、Ｔｉま
たはＴｉＮの代わりに後続工程で形成される第１導電層
の物質の融点を低められる金属を用いることもできる。
このような金属にはＧｅ、Ｍｇ、Ｉｎ、Ｐｂ、Ｚｎ等が
ある。例えば、反応スペーサを形成するために、Ｇｅを
蒸着し、Ａｌを反応スペーサ上に蒸着すると、接触口４
０の側壁ではＧｅはＡｌと反応して共融点が４２３℃の
Ｇｅ−Ａｌ合金を形成する。従って、反応スペーサとＡ
ｌ間の湿潤性が増加してＡｌ粒子の移動度を向上させ
る。その結果、後続熱処理工程で、Ａｌ原子は容易に接
触口４０内に移動する。前記金属はＴｉまたはＴｉＮを
蒸着するときも同様な方法で常温により４ｍＴｏｒｒ以
下の真空で蒸着して、厚さ１５０Åの反応物質層３７を
形成する。
【００５１】図１６は接触口４０の側壁に反応スペーサ
３７ａを形成する段階を示す。反応物質層３７を形成し
た後、半導体基板３１を真空を壊さずエッチバック工程
のための装置に移送した後、反応物質層３７をエッチバ
ックして接触口４０の側壁に反応スペーサ３７ａを形成
する。半導体基板３１は５×１０-7Ｔｏｒｒ以下の真空
でエッチバック工程のための装置に移送される。エッチ
バック工程はＡｒかフッ素または塩素含有ガスを用いて
ＲＦ（Radio Frequency ）スパッタリングエッチバック
方法により遂行できる。
【００５２】図１７は第１導電層３９の形成段階を示
す。反応スペーサ３７ａを形成した後、１５０℃以下の
低温でＡｌ−０．５％Ｃｕ合金のような金属を蒸着して
拡散障壁層３５および反応性スペーサ３７ａ上に配線層
の所定厚さ（例えば約６０００Å）の約１／３〜２／３
の厚さの第１導電層を形成する。ここで、蒸着段階中に
半導体基板３１に２００〜４００Ｖのバイアス電圧を加
えられる。蒸着は１０ｍＴｏｒｒのＡｒ雰囲気下で１０
０Å／ｓｅｃの蒸着速度で遂行する。基板の温度調節は
１ｍＴｏｒｒのＡｒを利用して後面Ａｒ伝導方式により
遂行される。このとき、反応スペーサ３７ａを形成した
後、真空を壊さず連続的に第１導電層３９を形成しなけ
ればならない。第１導電層３９形成以前に真空が壊れる
と、大気中の酸素原子が反応スペーサ３７ａの分子と反
応して反応スペーサ３７ａの表面部位に薄い酸化物層を
形成することになる。この酸化物層は後続熱処理段階で
第１導電層３９の分子移動度を減少させ接触口４０が第
１導電層３９の物質で完全に埋立てられることを妨害す
る。
【００５３】反応スペーサがなく、Ａｌ−１％Ｓｉ−
０．５％Ｃｕを用いて厚さ４０００Åの金属層を蒸着す
る場合に、蒸着された金属層は粒子が０．１〜０．２μ
ｍの大きさを有する。これに反して、本発明により反応
スペーサ３７ａを形成した後、蒸着工程を遂行すると、
蒸着された金属層は反応スペーサ３７ａ上で粒子が０．
３〜０．４μｍの大きさを有する。これは金属層の移動
度が増加することを証明する。より具体的に、反応スペ
ーサ３７ａは蒸着された金属層のバルク拡散を向上させ
る。反応スペーサの存在するか否かは蒸着された金属層
の初期状態を決定し、従って蒸着工程は反応スペーサの
存在下では１０００Å／分の速度まで遂行させられる。
【００５４】Ａｌ−０．５％Ｃｕの代わりに、後続工程
でのＳｉ残渣の形成を防止するために前述したのと同一
に低温真空中に第１金属を蒸着して第１金属層を形成
し、第２金属を蒸着して第２金属層を形成して第１導電
層３９である複合層を形成することもできる。第１金属
はＡｌ−Ｓｉ合金（Ａｌ−１％Ｓｉ）またはＡｌ−Ｃｕ
−Ｓｉ合金（Ａｌ−０．５％Ｃｕ−１％Ｓｉ）のように
Ｓｉ成分を含有するアルミニウム合金であり、第２金属
は純粋アルミニウムまたはＡｌ−Ｃｕ合金（Ａｌ−０．
５％Ｃｕ合金）またはＡｉ−Ｔｉ合金のようにＳｉ成分
がないアルミニウム合金である。第１および第２金属は
１５０℃以下の低温でスパッタリング法により蒸着され
る。配線層の厚さが６０００Åの場合に第１金属層の厚
さは１５００Å以下であり、第２金属層の厚さは２５０
０Å以上である。第１金属層の厚さは約７５０〜１５０
０Åであり、第２金属層の厚さは約２５００〜３２５０
Åが望ましい。
【００５５】図１８は第１導電層２９の物質で接触口４
０を埋立てる段階を示す。より具体的に、半導体ウェー
ハを真空ブレークなしに他のスパッタリング反応チャン
バ（図示せず）に入れ、アルゴン伝導法を利用して第１
導電層を約５００〜５５０℃で約１〜５分間熱処理し
て、アルミニウム原子およびアルミニウム合金を接触口
４０内に移動させる。アルミニウム原子の移動はその表
面自由エネルギを減少させ、従って表面積を減少させ、
第１導電層３９の物質で開口部３３を完全に埋立てる。
反応スペーサ３７ａがなくても、（米国特許出願第07/8
79,294号、第07/828,458号および第 07/910,894 号に開
示したのと同様に）接触口は図１８に示したように第１
導電層物質で埋立てられる。しかし、拡散障壁層を形成
した後、半導体ウェーハは大体は大気に露出される。そ
の結果、拡散障壁層上に非常に薄い酸化物層が形成さ
れ、熱処理の途中に第１導電層の金属原子の移動を妨害
する。特に、酸化物層が接触口４０の側壁に形成されて
いる場合には、移動は顕著に減少する。従って、半導体
ウェーハの全ての接触口が第１導電層物質で完全に埋立
てられない。接触口４０の側壁に反応スペーサ３７ａを
形成することにより第１導電層３９を構成する金属原子
の移動度を向上させ、熱処理により第１導電層３９の金
属で半導体ウェーハの全ての接触口を完全に埋立てるこ
とになる。
【００５６】ＴｉまたはＴｉＮから構成された反応スペ
ーサ３７ａを形成した後、５００℃以上の温度で第１導
電層３９を熱処理すると、反応スペーサ３７ａの原子は
第１導電層３９の原子と反応して（Ｔｉ反応スペーサの
場合に）チタニウムアルミナイドまたは（ＴｉＮ反応ス
ペーサの場合に）チタニウムアルミナイドと窒化チタニ
ウムを形成する。熱処理段階の間この反応は引き続き、
また接触口４０への第１導電層３９の原子の移動も引き
続き接触口４０を埋立てる。チタニウムアルミナイドの
融点はＡｌよりも高いのでその移動度はＡｌより低い。
しかし、接触口４０以外の領域の拡散障壁層３５上に形
成されたＡｌ原子の移動度は接触口４０内のそれらより
大きい。このような原子移動度の差が熱処理段階の途中
の第１導電層３９の不連続を防止し、従って接触口４０
内への第１導電層３９の連続的な移動をもたらす。従っ
て、第１導電層３９の物質で接触口４０を完全に埋立て
ることになる。
【００５７】Ｇｅのような第１導電層３９の物質の融点
を低める金属から構成された反応スペーサ３７ａを形成
した後、５００℃以上の温度で第１導電層３９を熱処理
すると、反応スペーサ３７ａの原子は第１導電層３９の
原子と反応して共融点が４２３℃のＡｌ−Ｇｅ合金のよ
うなＡｌより融点が低い合金を形成する。これは第１導
電層３９と反応スペーサ３７ａ間の湿潤性を顕著に向上
させ、従って、第１導電層３９のリフローが増加する。
従って、また第１導電層３９の物質で接触口４０を完全
に埋立てられる。
【００５８】Ｓｉ成分を含有する金属とＳｉ成分を含有
しない金属を連続的に蒸着させ第１導電層である複合金
属層を形成する場合に、Ｓｉ成分を含有しない金属層は
Ｓｉ成分を含有する金属層から熱処理段階中にＳｉ原子
を吸収する。従って、配線パターン形成後半導体基板の
表面上にＳｉ残渣が発生せず、Ａｌスパイキングも除去
される。
【００５９】この熱処理段階は不活性ガス（例えばＮ
2 、Ａｒ）または還元性ガス（例えばＨ2 ）雰囲気でも
遂行させられる。前記アルゴン伝導法の代わりに、ＲＴ
Ａ（Rapid Thermal Annealing ）法、ランプ加熱法等の
ような他の熱処理法を用いられる。これら熱処理方法を
単独でまたは他の方法と組み合わせて用いられる。図１
８で、３９ａは接触口４０を完全に埋立てる第１導電層
を示す。
【００６０】図１９は前記熱処理された第１導電層３９
ａ上に第２導電層４１を形成する段階を示す。より具体
的に、３５０℃以下の温度で真空を壊さず、スパッタリ
ング方法により金属を蒸着して配線層が所定の厚さを有
するように金属層を形成して第２導電層４１を形成す
る。配線層所定の厚さが６０００Åの場合に第２導電層
４１の厚さは約２０００〜４０００Åが望ましい。第１
導電層３９がＡｌ−０．５％ＣｕのようにＳｉ成分がな
い金属から構成された場合には、Ａｌ−１％Ｓｉ−０．
５％ＣｕのようにＳｉ成分を含有する金属を蒸着して第
２導電層４１を形成することが望ましい。第１導電層３
９が前記のような複合層の場合には、Ａｌ−Ｃｕ合金
（Ａｌ−０．５％Ｃｕ合金）またはＡｌ−Ｔｉ合金のよ
うなＳｉ成分がない金属を蒸着して第２導電層４１０を
形成することが望ましい。
【００６１】ここで、第２導電層４１０のための金属の
蒸着は１０ｍＴｏｒｒ以下のＡｒ雰囲気で１００Å／ｓ
ｅｃ以上の速度で遂行する。また、第２導電層４１０の
蒸着段階の途中に半導体基板３１に２００〜４００Ｖの
バイアス電圧を加えることもできる。図２０は第２導電
層４１を熱処理して配線層の表面を平坦化する段階を示
す。４１ａは熱処理された第２導電層を示す。この段階
は真空を壊さず第１導電層と同様な方法で遂行する。
【００６２】この段階を遂行することにより、金属層の
原子を接触口４０に移動させ接触口４０をより完全に埋
没することにより平坦化された配線層を生成することに
なる。従って、後続フォトリソグラフィー工程がより容
易で効果的に遂行できる。しかし、この段階は任意的で
ある。次いで、熱処理された第２導電層４１ａの表面上
にスパッタリング方法により窒化チタニウムを２００〜
５００Åの厚さに蒸着して反射防止膜（図示せず）を形
成する。これは後続フォトリソグラフィー工程を向上さ
せる。
【００６３】反射防止膜を形成した後、半導体装置の配
線パターンのため所定レジストパターン（図示せず）を
反射防止膜上に通常的なフォトリソグラフィー工程によ
り形成し、前記レジストパターンをエッチングマスクと
して用いて反射防止膜、第２導電層４１ａ、第１導電層
３９ａおよび拡散障壁層３４を順次的にエッチングして
本発明による図７に示したような配線層を完成する。
【００６４】実施例２ 図２１〜図２７は本発明による配線層形成方法の第２実
施例を示す。図２１は拡散障壁層５５および反応物質層
５６の形成段階を示す。より具体的には、厚さが約０．
８〜１．６μｍの絶縁層５４を表面部位に不純物ドーピ
ング領域５３が形成されている半導体基板５１上に形成
する。次いで、前記絶縁層５４に不純物ドーピング領域
５３上に開口部である接触口６０を提供する。
【００６５】ここで、開口部は大きさが０．８μｍの接
触口６０であり、不純物がドーピングされた領域５３が
形成された半導体基板５１の表面部位を露出させる。前
記接触口６０のアスペクト比（幅に対する深さの比）は
約１〜２である。次いで、実施例１と同様な方法で厚さ
が３００ÅであるＴｉ層と厚さが１０００ÅであるＴｉ
Ｎ層から構成された拡散障壁層５５を形成した後熱処理
し、次に厚さ２００Åの反応物質層５７を形成する。
【００６６】図２２は反応層形成のためのフォトレジス
トパターン５８の形成段階を示す。反応物質層５７を形
成した後、結果物の全面にフォトレジストを塗布してフ
ォトレジスト膜を形成する。次いで、接触口６０パター
ンと逆パターンを有するフォトマスクを用いて収得した
フォトレジスト膜を露光し、露光されたフォトレジスト
膜を現像して反応層形成のためのフォトレジストパター
ン５８を得る。
【００６７】図２３は接触口６０の側壁および接触口６
０の底面、すなわち、接触口６０の拡散障壁層５５上に
反応層５７ａを形成する段階を示す。フォトレジストパ
ターン５８を形成した後、フォトレジストパターン５８
を食刻マスクとして用いて反応物質層５７をエッチング
して接触口６０の側壁および接触口６０の底面上に反応
層５７ａを形成する。反応物質層５７のエッチングはＣ
Ｆ4 を利用した反応イオンエッチング法（ＲＩＥ）やＨ
Ｃｌ＋ＨＮＯ3 ＋ＨＦかＨＮＯ3 ＋ＣＨ3 ＣＯＯＨ＋Ｈ
Ｆ溶液を利用した湿式食刻法により遂行できる。次い
で、フォトレジストパターン５８を除去する。
【００６８】本実施例は反応層５７ａがフォトリソグラ
フィー工程により形成されることを示すが、反応層５７
ａはエッチバック工程により形成されうる。すなわち、
反応層５７ａは反応物質層５７上にフォトレジスト層を
形成した後、フォトレジスト層と反応物質層５７を同時
にエッチバックして形成することもできる。図２４は第
１導電層５９の形成段階を示す。反応層５７ａを形成し
た後、実施例１と同様な方法でＡｌ−０．５％Ｃｕ合金
のような金属を蒸着して拡散障壁層５５および反応層５
７ａ上に厚さ４０００Å（配線層の厚さが６０００Åの
場合）の第１導電層５９を形成する。
【００６９】図２５は第１導電層５９の物質で接触口６
０を埋立てる段階を示す。半導体ウェーハを真空ブレー
クなしに他のスパッタリング反応チャンバに入れ、実施
例１と同様な方法で第１導電層を熱処理して、接触口６
０を第１導電層物質で完全に埋立てる。図２５で、５９
ａは接触口６０を完全に埋立てる第１導電層を示す。
【００７０】図２６は前記熱処理された第１導電層５９
ａ上に第２導電層６１を形成する段階を示す。実施例１
と同様な方法で、３５０℃以下の温度で真空を壊さず、
スパッタリング方法により金属を蒸着して配線層が所期
厚さを有するように金属層を形成して（配線層所期厚さ
が６０００Åの場合に）厚さ２０００Åの第２導電層６
１を形成する。
【００７１】図２７は第２導電層６１を熱処理して配線
層の表面を平坦化する段階を示す。６１ａは熱処理され
た第２導電層を示す。この段階は真空を壊さず第１導電
層と同様な方法で遂行する。次いで、実施例１と同様な
方法で、熱処理された第２導電層６１ａの表面上に反射
防止膜（図示せず）を形成した後、半導体装置の配線パ
ターンのために所期レジストパターン（図示せず）を反
射防止膜上に通常的なフォトリソグラフィー工程により
形成し、前記レジストパターンをエッチングマスクとし
て用いて反射防止膜、第２導電層６１ａ、第１導電層５
９ａおよび拡散障壁層５５を順次的にエッチングして本
発明による図８に示したような配線層を完成する。
【００７２】実施例３ 図２８〜図３０は本発明による配線層形成方法の第３実
施例を示す。図２８は拡散障壁層７５および反応層７６
の形成段階を示す。より具体的には厚さ１．５μｍの絶
縁層７４を半導体基板７１上に形成する。次いで前記絶
縁層７４に通常的のフォトリソグラフィー工程を通じて
凹部としての深さ０．３〜０．７μｍの溝を配線層が形
成される部位に提供する。
【００７３】次いで、実施例１と同様な方法で拡散障壁
層７５を形成した後に熱処理し、次に実施例２と同様な
方法で反応物質層を蒸着した後、溝７３以外の反応物質
層部位をエッチングして溝７３の内面上に厚さ２００Å
の反応層７６を形成する。図２９は導電層７９の形成段
階を示す。反応層７６を形成した後、実施例１と同様な
方法でＡｌ−０．５％Ｃｕ合金のような金属を蒸着して
拡散障壁層７５および反応層７６上に厚さ６０００Åの
導電層７９を形成する。
【００７４】図３０は導電層７９の熱処理段階を示す。
半導体ウェーハを真空ブレークなしに他のスパッタリン
グ反応チャンバに入れ、実施例１と同様な方法で導電層
７９を熱処理して、平坦な導電層７９ａを収得する。図
３０で、７９ａは溝７３上に平坦な表面を有する導電層
を示す。本実施例は単一導電層を利用した配線層形成方
法を示すが、実施例１および２のような複合層が本実施
例で用いられる。また、配線層の信頼性をより向上させ
るために第２熱処理段階が適用されうる。
【００７５】次いで、実施例１と同様な方法で、平坦な
導電層７９ａ上に反射防止膜（図示せず）を形成した
後、半導体装置の配線パターンのために所定レジストパ
ターン（図示せず）を反射防止膜上に通常的なフォトリ
ソグラフィー工程により形成し、前記レジストパターン
をエッチングマスクとして用いて反射防止膜、平坦な導
電層７９ａ、および拡散障壁層７５を順次的にエッチン
グして本発明による図９に示したような配線層を完成す
る。
【００７６】実施例４ 図３１および図３２は本発明による配線層形成方法の第
４実施例を示す。図３１は拡散障壁層９５、反応スペー
サ９６および導電層９７の形成段階を示す。より具体的
には厚さ１．５μｍの絶縁層９４を半導体基板９１上に
形成した後、実施例３でのように絶縁層９４に凹部であ
る深さ０．３〜０．７μｍの溝を配線層が形成される部
位に提供する。
【００７７】次いで、実施例１と同様な方法で拡散障壁
層９５を形成した後に熱処理し、反応物質層を異方性エ
ッチングして溝の側壁に反応スペーサ９６を形成する。
次いで、実施例１と同様な方法でＡｌ−０．５％Ｃｕ合
金のような金属を蒸着して拡散障壁層９５および反応ス
ペーサ９６上に厚さ６０００Åの導電層９９を形成す
る。
【００７８】図３２は導電層９９の熱処理段階を示す。
半導体ウェーハを真空ブレークなしに他のスパッタリン
グ反応チャンバに入れて、実施例１と同様な方法で導電
層９９を熱処理して、平坦な導電層９９ａを収得する。
次いで、実施例１と同様な方法で、平坦な導電層９９ａ
上に反射防止膜（図示せず）を形成した後、半導体装置
の配線パターンのために所定レジストパターン（図示せ
ず）を反射防止膜上に通常的なフォトリソグラフィー工
程により形成し、前記レジストパターンをエッチングマ
スクとして用いて反射防止膜、平坦な導電層９９ａ、お
よび拡散障壁層９５を順次的にエッチングして本発明に
よる図１０に示したような配線層を完成する。
【００７９】実施例５ 図１１を参照して本発明の第５実施例を説明する。不純
物ドーピング領域１０２を有する半導体基板１０１上
に、不純物ドーピング領域１０２を露出させ、下部配線
層を不純物ドーピング領域１０２に接続する接触口を有
する絶縁層１０３を形成する。次に、接触口の内面（す
なわち、接触口の側壁および半導体基板１０１の露出さ
れた表面）および絶縁膜１０３上に第１拡散障壁層１０
５を形成した後、第１拡散障壁層１０５上に接触口を完
全に埋立て、不純物ドーピング領域に電気的に接続する
導電層を形成する。次に、導電層に反射防止膜１０７を
形成した後、パターニングして下部配線層１０６を完成
する。この段階まで、下部導電層は本発明の方法または
通常的な方法により行える。
【００８０】下部配線層１０６を完成した後、厚さ０．
８〜１．５μｍの層間絶縁膜１０８を塗布して下部配線
層１０６を覆い、層間絶縁膜１０８に上部配線層と下部
配線層を接続するブァイアを大きさが１．０×１．０μ
ｍ以下になるように形成する。次に、層間感絶縁膜１０
８およびブァイアの内面および下部配線層の露出された
表面上に、実施例１と同様な方法で、第２拡散障壁層を
形成する。次に、反応スペーサ１１１ａおよび導電層を
図１５〜１７または図３１に記載したように形成する。
【００８１】実施例１と同様な方法で、導電層を熱処理
し、反射防止膜（図示せず）を形成した後、導電層をパ
ターニングして本発明による上部配線層を完成する。本
実施例で、導電層の熱処理段階は、必要ない場合には、
省略できる。図１１は熱処理なしに形成された上部配線
層１１２を示す。 実施例６ 図１２を参照して本発明の第６実施例を説明する。
【００８２】反応スペーサ１１１ａの代わりに、図２１
〜２３と関連して実施例２に記載したように反応層１１
１ｂを形成することを除いては実施例５と同様な方法で
図１２の上部配線層１１２を収得する。前記実施例１お
よび２による配線層に対して接触口の埋立て度および配
線層の反射度に対して試験した。同一な試験を反応スペ
ーサや反応層なしに米国特許出願第０７／８７９，２９
４号に記載された方法による配線層に対して遂行した。
これらそれぞれの試験はアスペクト比が１．５であり、
大きさが０．８μｍの接触口１０，０００個に対して遂
行し、配線層の接触口埋立てと反射度は第１導電層の第
１熱処理段階後に測定した。結果を表１に示す。
【００８３】
【表１】 表１で判るように、本発明によって反応スペーサまたは
反応層を提供することにより、１以上の高いアスペクト
比を有する接触口の埋立て度が向上する。これは接触口
または半導体装置の多層間相互接続部であるブァイアの
信頼性を向上させ、半導体装置の配線層の電子移動およ
びストレス移動耐性も向上させる。また、反応スペーサ
または層が金属層（本発明の第１導電層）と接触口のみ
反応し、接触口以外では金属層と反応スペーサまたは層
間の反応がないので、第１導電層である金属層の反射度
は以前の方法と同一である。従って、接触口以外の他の
地域で発生する問題点はない。
【００８４】以上、実施例により本発明を具体的に説明
したが、本発明の範囲はこれに制限されない。
【図面の簡単な説明】
【図１】従来のスパッタリング方法により接触口を有す
る半導体ウェーハ上に金属層を蒸着するときのボイド形
成を示す図である。
【図２】従来の方法により高温で金属層を蒸着するとき
のボイド形成を示す図である。
【図３】従来の方法により高温で金属層を蒸着する場合
に接触口に形成される金属層の不連続部を示す図であ
る。
【図４】以前の金属配線層形成方法（米国特許出願第０
７／８９７，２９４号）を示す図である。
【図５】以前の金属配線層形成方法（米国特許出願第０
７／８９７，２９４号）を示す図である。
【図６】以前の金属配線層形成方法（米国特許出願第０
７／８９７，２９４号）を示す図である。
【図７】本発明による配線層の実施例を示す図である。
【図８】本発明による配線層の実施例を示す図である。
【図９】本発明による配線層の実施例を示す図である。
【図１０】本発明による配線層の実施例を示す図であ
る。
【図１１】本発明による配線層の実施例を示す図であ
る。
【図１２】本発明による配線層の実施例を示す図であ
る。
【図１３】本発明による配線層形成方法の第１実施例を
示す図である。
【図１４】本発明による配線層形成方法の第１実施例を
示す図である。
【図１５】本発明による配線層形成方法の第１実施例を
示す図である。
【図１６】本発明による配線層形成方法の第１実施例を
示す図である。
【図１７】本発明による配線層形成方法の第１実施例を
示す図である。
【図１８】本発明による配線層形成方法の第１実施例を
示す図である。
【図１９】本発明による配線層形成方法の第１実施例を
示す図である。
【図２０】本発明による配線層形成方法の第１実施例を
示す図である。
【図２１】本発明による配線層形成方法の第２実施例を
示す図である。
【図２２】本発明による配線層形成方法の第２実施例を
示す図である。
【図２３】本発明による配線層形成方法の第２実施例を
示す図である。
【図２４】本発明による配線層形成方法の第２実施例を
示す図である。
【図２５】本発明による配線層形成方法の第２実施例を
示す図である。
【図２６】本発明による配線層形成方法の第２実施例を
示す図である。
【図２７】本発明による配線層形成方法の第２実施例を
示す図である。
【図２８】本発明による配線層形成方法の第３実施例を
示す図である。
【図２９】本発明による配線層形成方法の第３実施例を
示す図である。
【図３０】本発明による配線層形成方法の第３実施例を
示す図である。
【図３１】本発明による配線層形成方法の第４実施例を
示す図である。
【図３２】本発明による配線層形成方法の第４実施例を
示す図である。
【符号の説明】
１０１ 半導体基板 １０２ 不純物ドーピング領域 １０３ 絶縁層 １０５ 第１拡散障壁層 １０６ 下部配線層 １０７ 反射防止膜 １０８ 層間絶縁膜 １１０ 拡散障壁層 １１１ａ 反応スペーサ １１１ｂ 反応層 １１２ 上部導電層

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 前記半導体基板に形成され、その下地膜の表面の一部を
    露出させる開口部を有する絶縁膜と、 前記開口部の側壁に形成された反応スぺーサと、 前記絶縁膜、前記反応スぺーサおよび露出された前記下
    地膜の表面上に形成されている第１導電層から構成され
    た配線層を含む半導体装置。
  2. 【請求項２】 前記反応スぺーサは第１導電層の物質の
    融点を低める元素から構成されたことを特徴とする請求
    項１記載の半導体装置。
  3. 【請求項３】 前記元素はＧｅ、Ｍｇ、Ｓｎ、Ｉｎ、Ｐ
    ｂおよびＺｎで構成された群から選択されたいずれか一
    つで構成されたものであることを特徴とする請求項２記
    載の半導体装置。
  4. 【請求項４】 前記反応スぺーサは遷移金属または遷移
    金属化合物で構成された群から選択されたいずれか一つ
    で構成されたものであることを特徴とする請求項１記載
    の半導体装置。
  5. 【請求項５】 前記反応スぺーサは、Ｔｉ、Ｍｏ、Ｔａ
    およびＷおよびこれらの化合物で構成された群から選択
    されたいずれか一つで構成されたものであることを特徴
    とする請求項４記載の半導体装置。
  6. 【請求項６】 半導体基板と、 前記半導体基板に形成され、その下地膜の表面の一部を
    露出させる開口部を有する絶縁膜と、 前記開口部の側壁に形成された反応スペーサと、 前記絶縁膜上に形成され、前記開口部を完全に埋立てる
    第１導電層と、 前記第１導電層上に形成された第２導電層から構成され
    た配線層を含む半導体装置。
  7. 【請求項７】 半導体基板と、 前記半導体基板に形成され、その下地膜の表面の一部を
    露出させる開口部を有する絶縁膜と、 前記開口部の側壁および前記下地膜の露出された表面上
    に形成された反応層と、 前記絶縁膜上に形成され、前記開口部を完全に埋立てる
    第１導電層から構成された配線層を含む半導体装置。
  8. 【請求項８】 半導体基板上に絶縁層を形成する段階
    と、 前記絶縁層に前記絶縁層の下地膜の表面一部を露出させ
    る開口部を形成する段階と、 前記開口部の側壁に反応スペーサを形成する段階と、 前記絶縁層、前記反応スペーサおよび前記下地膜の露出
    された表面上に第１導電層を形成する段階で構成された
    配線層を有する半導体装置の製造方法。
  9. 【請求項９】 半導体基板上に絶縁層を形成する段階
    と、 前記絶縁層に前記絶縁層の下地膜の表面の一部を露出さ
    せる開口部を形成する段階と、 前記開口部の側壁に反応スペーサを形成する段階と、 前記絶縁層、前記反応スペーサおよび前記下地膜の露出
    された表面上に第１導電層を形成する段階と、 前記第１導電層を形成した後、真空を壊さず適切な時間
    の間熱処理して、前記開口部を第１導電層の物質で埋立
    てる段階で構成された配線層を有する半導体装置の製造
    方法。
  10. 【請求項１０】 半導体基板上に絶縁層を形成する段階
    と、 前記絶縁層に前記絶縁層の下地膜の表面の一部を露出さ
    せる開口部を形成する段階と、 前記開口部の側壁および前記下地膜の露出された表面上
    に反応層を形成する段階と、 前記絶縁層、前記反応スペーサおよび前記下地膜の露出
    された表面上に第１導電層を形成する段階で構成された
    配線層を有する半導体装置の製造方法。
  11. 【請求項１１】 凹部の側壁に形成され、導電層の蒸着
    時に段差塗布性を向上させ、前記導電層形成後前記導電
    層の後続熱処理により前記導電層を構成する物質をリフ
    ローさせる段階で前記物質のリフローを向上させる反応
    スぺーサを含む半導体装置。
  12. 【請求項１２】 凹部の内面上に形成され、導電層の蒸
    着時に段差塗布性を向上させ、導電層形成後前記導電層
    の後続熱処理により前記導電層を構成する物質をリフロ
    ーさせる段階で前記物質のリフローを向上させる反応層
    を含む半導体装置。
JP5009215A 1992-01-23 1993-01-22 半導体装置およびその製造方法 Expired - Fee Related JP2545184B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1992P904 1992-01-23
KR1019920000904A KR960001601B1 (ko) 1992-01-23 1992-01-23 반도체 장치의 접촉구 매몰방법 및 구조

Publications (2)

Publication Number Publication Date
JPH0684911A true JPH0684911A (ja) 1994-03-25
JP2545184B2 JP2545184B2 (ja) 1996-10-16

Family

ID=19328196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5009215A Expired - Fee Related JP2545184B2 (ja) 1992-01-23 1993-01-22 半導体装置およびその製造方法

Country Status (6)

Country Link
US (3) US5534463A (ja)
EP (1) EP0552968B1 (ja)
JP (1) JP2545184B2 (ja)
KR (1) KR960001601B1 (ja)
DE (1) DE69322180T2 (ja)
TW (1) TW243542B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026641A (ja) * 2003-07-04 2005-01-27 Nec Electronics Corp 半導体装置およびその製造方法
US7163854B2 (en) 1996-11-07 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of a semiconductor device

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
GB2309337B (en) * 1993-03-02 1997-10-08 Samsung Electronics Co Ltd Semiconductor devices
DE19515564B4 (de) * 1994-04-28 2008-07-03 Denso Corp., Kariya Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
JP3104534B2 (ja) * 1994-06-27 2000-10-30 ヤマハ株式会社 半導体装置とその製法
DE69529775T2 (de) * 1994-08-05 2003-10-16 International Business Machines Corp., Armonk Verfahren zur Herstellung einer Damaszenstruktur mit einer WGe Polierstoppschicht
JP3599199B2 (ja) * 1994-08-31 2004-12-08 富士通株式会社 多層配線を有する半導体装置の製造方法
KR0171069B1 (ko) * 1994-10-27 1999-03-30 문정환 반도체 장치의 접촉부 형성방법
US6285082B1 (en) * 1995-01-03 2001-09-04 International Business Machines Corporation Soft metal conductor
US5738917A (en) * 1995-02-24 1998-04-14 Advanced Micro Devices, Inc. Process for in-situ deposition of a Ti/TiN/Ti aluminum underlayer
US5527736A (en) * 1995-04-03 1996-06-18 Taiwan Semiconductor Manufacturing Co. Dimple-free tungsten etching back process
KR0179827B1 (ko) * 1995-05-27 1999-04-15 문정환 반도체 소자의 배선 형성방법
US5770519A (en) * 1995-06-05 1998-06-23 Advanced Micro Devices, Inc. Copper reservoir for reducing electromigration effects associated with a conductive via in a semiconductor device
US5644166A (en) 1995-07-17 1997-07-01 Micron Technology, Inc. Sacrificial CVD germanium layer for formation of high aspect ratio submicron VLSI contacts
US6239029B1 (en) 1995-07-17 2001-05-29 Micron Technology, Inc. Sacrificial germanium layer for formation of a contact
KR0161422B1 (ko) * 1995-07-31 1999-02-01 김광호 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US5641992A (en) * 1995-08-10 1997-06-24 Siemens Components, Inc. Metal interconnect structure for an integrated circuit with improved electromigration reliability
US6225218B1 (en) 1995-12-20 2001-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US6225222B1 (en) * 1995-12-29 2001-05-01 United Microelectronics Corporation Diffusion barrier enhancement for sub-micron aluminum-silicon contacts
US6420786B1 (en) * 1996-02-02 2002-07-16 Micron Technology, Inc. Conductive spacer in a via
US5700718A (en) * 1996-02-05 1997-12-23 Micron Technology, Inc. Method for increased metal interconnect reliability in situ formation of titanium aluminide
JP2891161B2 (ja) * 1996-02-15 1999-05-17 日本電気株式会社 配線形成方法
US5918149A (en) * 1996-02-16 1999-06-29 Advanced Micro Devices, Inc. Deposition of a conductor in a via hole or trench
FR2747511B1 (fr) * 1996-04-10 1998-09-04 Sgs Thomson Microelectronics Interconnexions multicouches a faible capacite parasite laterale
US5789317A (en) * 1996-04-12 1998-08-04 Micron Technology, Inc. Low temperature reflow method for filling high aspect ratio contacts
US5756396A (en) * 1996-05-06 1998-05-26 Taiwan Semiconductor Manufacturing Company Ltd Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
US5641710A (en) * 1996-06-10 1997-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Post tungsten etch back anneal, to improve aluminum step coverage
KR100223332B1 (ko) * 1996-06-17 1999-10-15 김영환 반도체 소자의 금속배선 및 그 형성방법
US6331482B1 (en) * 1996-06-26 2001-12-18 Micron Technology, Inc. Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization
KR100203905B1 (ko) * 1996-06-27 1999-06-15 김영환 금속배선 제조방법
KR100193897B1 (ko) * 1996-06-28 1999-06-15 김영환 반도체 소자의 플러그 형성 방법
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures
JPH1027797A (ja) * 1996-07-10 1998-01-27 Oki Electric Ind Co Ltd Ａｌ／Ｔｉ積層配線およびその形成方法
US6005277A (en) * 1996-07-15 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. ARC layer enhancement for reducing metal loss during via etch
US5926736A (en) 1996-10-30 1999-07-20 Stmicroelectronics, Inc. Low temperature aluminum reflow for multilevel metallization
US5963828A (en) * 1996-12-23 1999-10-05 Lsi Logic Corporation Method for tungsten nucleation from WF6 using titanium as a reducing agent
US6071810A (en) * 1996-12-24 2000-06-06 Kabushiki Kaisha Toshiba Method of filling contact holes and wiring grooves of a semiconductor device
KR100431708B1 (ko) * 1996-12-27 2004-09-01 주식회사 하이닉스반도체 반도체장치제조방법
KR100295568B1 (ko) * 1997-02-03 2001-09-07 니시무로 타이죠 반도체 장치 및 그의 제조방법
US6143645A (en) * 1997-02-03 2000-11-07 Texas Instruments Incorporated Reduced temperature contact/via filling
US7943505B2 (en) * 1997-03-14 2011-05-17 Micron Technology, Inc. Advanced VLSI metallization
US5913146A (en) * 1997-03-18 1999-06-15 Lucent Technologies Inc. Semiconductor device having aluminum contacts or vias and method of manufacture therefor
KR100265993B1 (ko) * 1997-04-02 2000-10-02 김영환 반도체장치의 금속배선층 형성방법
US6395629B1 (en) * 1997-04-16 2002-05-28 Stmicroelectronics, Inc. Interconnect method and structure for semiconductor devices
US5998296A (en) * 1997-04-16 1999-12-07 Texas Instruments Incorporated Method of forming contacts and vias in semiconductor
US6171957B1 (en) * 1997-07-16 2001-01-09 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of semiconductor device having high pressure reflow process
JPH1174480A (ja) * 1997-08-29 1999-03-16 Oki Electric Ind Co Ltd 半導体メモリ及びその製造方法
US6091148A (en) 1997-09-10 2000-07-18 Micron Technology Inc Electrical connection for a semiconductor structure
US5989984A (en) * 1997-10-07 1999-11-23 Lucent Technologies, Inc. Method of using getter layer to improve metal to metal contact resistance at low radio frequency power
US7253109B2 (en) 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
JP4947834B2 (ja) * 1997-11-26 2012-06-06 アプライド マテリアルズ インコーポレイテッド ダメージフリー被覆刻設堆積法
US6365514B1 (en) * 1997-12-23 2002-04-02 Intel Corporation Two chamber metal reflow process
US5994221A (en) * 1998-01-30 1999-11-30 Lucent Technologies Inc. Method of fabricating aluminum-indium (or thallium) vias for ULSI metallization and interconnects
US6376369B1 (en) 1998-02-12 2002-04-23 Micron Technology, Inc. Robust pressure aluminum fill process
KR100303059B1 (ko) * 1998-03-30 2001-11-30 윤종용 디램셀커패시터의제조방법
KR100292940B1 (ko) * 1998-03-30 2001-07-12 윤종용 디램 셀 캐패시터의 제조 방법
US6140236A (en) * 1998-04-21 2000-10-31 Kabushiki Kaisha Toshiba High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring
JP2956693B1 (ja) * 1998-05-27 1999-10-04 日本電気株式会社 金属窒化膜形成方法
JP4307592B2 (ja) * 1998-07-07 2009-08-05 Ｏｋｉセミコンダクタ株式会社 半導体素子における配線形成方法
US6140217A (en) 1998-07-16 2000-10-31 International Business Machines Corporation Technique for extending the limits of photolithography
US6124205A (en) 1998-09-03 2000-09-26 Micron Technology, Inc. Contact/via force fill process
US6949464B1 (en) 1998-09-03 2005-09-27 Micron Technology, Inc. Contact/via force fill techniques
JP2000223527A (ja) * 1999-01-28 2000-08-11 Mitsubishi Electric Corp 半導体装置
US6319825B1 (en) * 1999-05-12 2001-11-20 Dongbu Electronics Co., Ltd. Metallization process of semiconductor device
JP2001060590A (ja) 1999-08-20 2001-03-06 Denso Corp 半導体装置の電気配線及びその製造方法
US7071557B2 (en) * 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
JP4190118B2 (ja) * 1999-12-17 2008-12-03 三菱電機株式会社 半導体装置、液晶表示装置および半導体装置の製造方法
FR2805084B1 (fr) 2000-02-14 2003-09-26 St Microelectronics Sa Procede de fabrication de pistes metalliques pour des circuits integres
US6335261B1 (en) 2000-05-31 2002-01-01 International Business Machines Corporation Directional CVD process with optimized etchback
KR100382730B1 (ko) * 2000-12-14 2003-05-09 삼성전자주식회사 반도체 소자의 금속 컨택 구조체 및 그 형성방법
KR100399417B1 (ko) * 2001-01-08 2003-09-26 삼성전자주식회사 반도체 집적 회로의 제조 방법
US6476498B1 (en) * 2001-07-13 2002-11-05 Advanced Micro Devices, Inc. Elimination of flux divergence in integrated circuit interconnects
US7067440B1 (en) 2001-08-24 2006-06-27 Novellus Systems, Inc. Gap fill for high aspect ratio structures
JP2003115535A (ja) * 2001-10-04 2003-04-18 Hitachi Ltd 半導体集積回路装置
US6746950B2 (en) 2001-11-14 2004-06-08 Vitesse Semiconductor Corporation Low temperature aluminum planarization process
US6794290B1 (en) 2001-12-03 2004-09-21 Novellus Systems, Inc. Method of chemical modification of structure topography
US6943105B2 (en) * 2002-01-18 2005-09-13 International Business Machines Corporation Soft metal conductor and method of making
CN1272805C (zh) * 2002-06-28 2006-08-30 住友精密工业株式会社 可动电路用导电体及振动式旋转仪
US7122485B1 (en) 2002-12-09 2006-10-17 Novellus Systems, Inc. Deposition profile modification through process chemistry
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20100072622A1 (en) 2003-06-16 2010-03-25 United Microelectronics Corporation Method for forming Barrier Layer and the Related Damascene Structure
US7078312B1 (en) 2003-09-02 2006-07-18 Novellus Systems, Inc. Method for controlling etch process repeatability
US20050112957A1 (en) * 2003-11-26 2005-05-26 International Business Machines Corporation Partial inter-locking metal contact structure for semiconductor devices and method of manufacture
US7344996B1 (en) 2005-06-22 2008-03-18 Novellus Systems, Inc. Helium-based etch process in deposition-etch-deposition gap fill
US7476621B1 (en) 2003-12-10 2009-01-13 Novellus Systems, Inc. Halogen-free noble gas assisted H2 plasma etch process in deposition-etch-deposition gap fill
US7163896B1 (en) 2003-12-10 2007-01-16 Novellus Systems, Inc. Biased H2 etch process in deposition-etch-deposition gap fill
US7217658B1 (en) 2004-09-07 2007-05-15 Novellus Systems, Inc. Process modulation to prevent structure erosion during gap fill
US7176039B1 (en) 2004-09-21 2007-02-13 Novellus Systems, Inc. Dynamic modification of gap fill process characteristics
US7381451B1 (en) 2004-11-17 2008-06-03 Novellus Systems, Inc. Strain engineering—HDP thin film with tensile stress for FEOL and other applications
US7211525B1 (en) 2005-03-16 2007-05-01 Novellus Systems, Inc. Hydrogen treatment enhanced gap fill
JP4694281B2 (ja) 2005-06-23 2011-06-08 レンゴー株式会社 版締め装置
US20070243708A1 (en) * 2006-04-12 2007-10-18 Jens Hahn Manufacturing method for an integrated semiconductor contact structure having an improved aluminum fill
US7482245B1 (en) 2006-06-20 2009-01-27 Novellus Systems, Inc. Stress profile modulation in STI gap fill
US8030215B1 (en) * 2008-02-19 2011-10-04 Marvell International Ltd. Method for creating ultra-high-density holes and metallization
US8133797B2 (en) * 2008-05-16 2012-03-13 Novellus Systems, Inc. Protective layer to enable damage free gap fill
KR20100053063A (ko) * 2008-11-12 2010-05-20 주식회사 동부하이텍 이미지센서의 제조방법
US8089144B2 (en) 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
KR101461633B1 (ko) * 2008-12-26 2014-11-13 삼성전자주식회사 이미지 센서 및 그의 제조방법
WO2019094228A1 (en) * 2017-11-07 2019-05-16 Everspin Technologies, Inc. Angled surface removal process and structure relating thereto
US10964590B2 (en) * 2017-11-15 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact metallization process
CN113316840A (zh) * 2019-03-28 2021-08-27 东京毅力科创株式会社 半导体装置的制造方法
US20210384140A1 (en) * 2020-06-08 2021-12-09 Nanya Technology Corporation Semiconductor device with adjustment layers and method for fabricating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893255A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体装置の製造方法
JPH0191438A (ja) * 1987-10-02 1989-04-11 Toshiba Corp 半導体装置
JPH02116124A (ja) * 1988-10-25 1990-04-27 Nec Corp 半導体集積回路の製造方法
JPH036827A (ja) * 1989-06-05 1991-01-14 Sharp Corp 半導体装置の製造方法
EP0430403A2 (en) * 1989-11-30 1991-06-05 STMicroelectronics, Inc. Method for fabricating interlevel contacts
JPH03257926A (ja) * 1990-03-08 1991-11-18 Matsushita Electron Corp 半導体装置の製造方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507853A (en) * 1982-08-23 1985-04-02 Texas Instruments Incorporated Metallization process for integrated circuits
JPS59171374A (ja) * 1983-03-18 1984-09-27 Hitachi Denshi Ltd テレビ放送システム
US4720908A (en) * 1984-07-11 1988-01-26 Texas Instruments Incorporated Process for making contacts and interconnects for holes having vertical sidewalls
US4641420A (en) * 1984-08-30 1987-02-10 At&T Bell Laboratories Metalization process for headless contact using deposited smoothing material
US4589196A (en) * 1984-10-11 1986-05-20 Texas Instruments Incorporated Contacts for VLSI devices using direct-reacted silicide
JPS61183942A (ja) * 1985-02-08 1986-08-16 Fujitsu Ltd 半導体装置の製造方法
US4630357A (en) * 1985-08-02 1986-12-23 Ncr Corporation Method for forming improved contacts between interconnect layers of an integrated circuit
JPS62109341A (ja) * 1985-11-07 1987-05-20 Mitsubishi Electric Corp 半導体装置の製造方法
JPS62111421A (ja) * 1985-11-09 1987-05-22 Mitsubishi Electric Corp 金属シリサイド膜組成比制御方法
JPS62132348A (ja) * 1985-12-04 1987-06-15 Sony Corp 半導体装置の製造方法
JPS62211915A (ja) * 1986-03-12 1987-09-17 Nec Corp 導電薄膜の堆積法
JPS62274640A (ja) * 1986-05-22 1987-11-28 Fuji Xerox Co Ltd 半導体装置およびその製造方法
EP0252742B1 (en) * 1986-07-11 1991-10-02 Mobil Oil Corporation Process for conversion of lower aliphatic oxygenates to olefins and aromatics with gallium containing zsm-5 catalyst
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
JPS6399546A (ja) * 1986-10-16 1988-04-30 Hitachi Ltd 半導体装置の製造方法
JPS63162854A (ja) * 1986-12-25 1988-07-06 Fujitsu Ltd 金属膜形成方法
US4753709A (en) * 1987-02-05 1988-06-28 Texas Instuments Incorporated Method for etching contact vias in a semiconductor device
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JPH0622235B2 (ja) * 1987-05-21 1994-03-23 日本電気株式会社 半導体装置の製造方法
US4910580A (en) * 1987-08-27 1990-03-20 Siemens Aktiengesellschaft Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy
US4963511A (en) * 1987-11-30 1990-10-16 Texas Instruments Incorporated Method of reducing tungsten selectivity to a contact sidewall
US4872050A (en) * 1988-03-15 1989-10-03 Mitsubishi Denki Kabushiki Kaisha Interconnection structure in semiconductor device and manufacturing method of the same
JPH01246831A (ja) * 1988-03-29 1989-10-02 Seiko Epson Corp 多層電極配線法
JP2751223B2 (ja) * 1988-07-14 1998-05-18 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2701239B2 (ja) * 1989-01-11 1998-01-21 ローム 株式会社 半導体装置の製造方法
US4938079A (en) * 1989-03-06 1990-07-03 Ivac Corporation Thermal transit time flow measurement system
JP2537413B2 (ja) * 1989-03-14 1996-09-25 三菱電機株式会社 半導体装置およびその製造方法
JPH0727879B2 (ja) * 1989-03-14 1995-03-29 株式会社東芝 半導体装置の製造方法
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
US5136362A (en) * 1990-11-27 1992-08-04 Grief Malcolm K Electrical contact with diffusion barrier
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
JP2811131B2 (ja) * 1991-04-26 1998-10-15 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
JPH05160067A (ja) * 1991-07-23 1993-06-25 Seiko Epson Corp 半導体装置およびその製造方法
US5254873A (en) * 1991-12-09 1993-10-19 Motorola, Inc. Trench structure having a germanium silicate region
KR930020669A (ko) * 1992-03-04 1993-10-20 김광호 고집적 반도체장치 및 그 제조방법
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
US5213989A (en) * 1992-06-24 1993-05-25 Motorola, Inc. Method for forming a grown bipolar electrode contact using a sidewall seed
US5262352A (en) * 1992-08-31 1993-11-16 Motorola, Inc. Method for forming an interconnection structure for conductive layers
JPH0915277A (ja) * 1995-04-24 1997-01-17 Matsushita Electric Ind Co Ltd インピーダンス演算方法及びインピーダンス演算装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893255A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体装置の製造方法
JPH0191438A (ja) * 1987-10-02 1989-04-11 Toshiba Corp 半導体装置
JPH02116124A (ja) * 1988-10-25 1990-04-27 Nec Corp 半導体集積回路の製造方法
JPH036827A (ja) * 1989-06-05 1991-01-14 Sharp Corp 半導体装置の製造方法
EP0430403A2 (en) * 1989-11-30 1991-06-05 STMicroelectronics, Inc. Method for fabricating interlevel contacts
JPH03257926A (ja) * 1990-03-08 1991-11-18 Matsushita Electron Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163854B2 (en) 1996-11-07 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of a semiconductor device
US7470580B2 (en) 1996-11-07 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of a semiconductor device
JP2005026641A (ja) * 2003-07-04 2005-01-27 Nec Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5534463A (en) 1996-07-09
US5589713A (en) 1996-12-31
DE69322180T2 (de) 1999-06-24
TW243542B (ja) 1995-03-21
EP0552968A2 (en) 1993-07-28
KR930017100A (ko) 1993-08-30
EP0552968A3 (en) 1993-09-29
KR960001601B1 (ko) 1996-02-02
EP0552968B1 (en) 1998-11-25
DE69322180D1 (de) 1999-01-07
JP2545184B2 (ja) 1996-10-16
US5869902A (en) 1999-02-09

Similar Documents

Publication Publication Date Title
JP2545184B2 (ja) 半導体装置およびその製造方法
JP3435194B2 (ja) 半導体装置の配線層形成方法及び半導体装置
JP3006735B2 (ja) 半導体装置およびその製造方法
KR970001883B1 (ko) 반도체장치 및 그 제조방법
US5266521A (en) Method for forming a planarized composite metal layer in a semiconductor device
US5939787A (en) Semiconductor device having a multi-layer contact structure
US5290731A (en) Aluminum metallization method
JP3353874B2 (ja) 半導体装置及びその製造方法
KR960011865B1 (ko) 반도체 장치의 금속층 형성방법
JPH07201984A (ja) アルミニウムコンタクト形成方法
JPH0653163A (ja) 集積回路障壁構造体とその製法
US6306761B1 (en) Method of manufacturing semiconductor device
JP3586899B2 (ja) 半導体装置およびその製造方法
US5702983A (en) Method for manufacturing a semiconductor device with a metallic interconnection layer
JPH0922907A (ja) 埋め込み導電層の形成方法
JPH0963992A (ja) 金属層形成方法及び配線形成方法
JPH08139190A (ja) 半導体装置の製造方法
JPH0722415A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070725

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees