JP3535893B2 - 半導体装置の金属層形成方法 - Google Patents

半導体装置の金属層形成方法

Info

Publication number
JP3535893B2
JP3535893B2 JP15149094A JP15149094A JP3535893B2 JP 3535893 B2 JP3535893 B2 JP 3535893B2 JP 15149094 A JP15149094 A JP 15149094A JP 15149094 A JP15149094 A JP 15149094A JP 3535893 B2 JP3535893 B2 JP 3535893B2
Authority
JP
Japan
Prior art keywords
metal layer
forming
temperature
heat treatment
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15149094A
Other languages
English (en)
Other versions
JPH0799170A (ja
Inventor
相忍 李
吉鉉 崔
永受 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0799170A publication Critical patent/JPH0799170A/ja
Application granted granted Critical
Publication of JP3535893B2 publication Critical patent/JP3535893B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5806Thermal treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/046Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76856After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864Thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thermal Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の金属層形成
方法に係り、更に詳細には半導体装置の金属層の表面不
良を防止するための半導体装置の金属層形成方法に関す
る。
【0002】
【従来の技術】半導体装置の技術が超高集積化されるに
つれ、半導体装置の収率、性能(動作速度など)および
信頼性を決定する要因となる半導体配線方法は半導体装
置製造技術のうち最も重要と見なされるようになった。
アスペクト比(幅に対する深さの比率)の低い接触口や
深さの浅い段差などのような比較的屈曲の少ない外面的
形状のため、従来の密集度の低い半導体装置では金属層
の段差塗布性はあまり問題とならなかった。しかし、半
導体装置の集積度が増加するにつれて接触口は著しく小
さくなり、半導体基板の表面部分に形成された不純物領
域は一層浅くなった。このように、集積度の大きい半導
体装置では接触口のアスペクト比の増加および段差の激
しい深さのため、標準設計目的である半導体装置の高速
性能、高収率および良好な信頼性のために従来のアルミ
ニウム配線工程を改善する必要がある。より具体的に
は、高集積半導体装置で従来のアルミニウム配線工程を
用いれば、接触口の高アスペクト比およびスパッタされ
たアルミニウムの不良な段差塗布性によるアルミニウム
相互接触の不良および信頼性の低下、Si沈澱による接
触抵抗の増加およびアルミニウムスパイキングによる浅
い接合特性の劣化等のような問題が生じる。
【0003】このような従来のアルミニウム金属化工程
の問題点を解決するために、種々の新しい方法が提案さ
れてきた。例えば、前記のアルミニウム接触の不良によ
る半導体装置の信頼性低下を防止するために、日本国特
許公開公報第62−132348号(菅野幸保)、日本
国特許公開公報第63−99546号(飯島普平)、日
本国特許公開公報第62−109341号(清水雅
裕)、日本国特許公開公報第62−211915号(ワ
カバヤシ ヒデカズ等)、日本国特許公開公報第1−2
46831号(イワマツ セイイチ)、日本国特許公開
公報第59−171374号(サトウ マサキ)および
ヨーロッパ特許出願第87306084.3(ムカイ
リョウイチ等)の溶融法などが開示されている。
【0004】前述した方法によると、アルミニウムやア
ルミニウム合金を溶融させた後、リフローして接触口を
埋め立てる。すなわち、リフロー段階でアルミニウムま
たはアルミニウム合金の金属層は溶融点以上に加熱さ
れ、この溶融した金属が接触口に流動してこれを埋め立
てる。このようなリフロー段階は次のような欠点があ
る。(1)溶融物質が接触口を適当に埋め立てるように半
導体ウェハーを水平に位置する必要があるため、半導体
ウェハーの処理量が低下する。(2)接触口を埋め立てる
液状金属層は表面張力を小さくしようとし、よって、固
化時に収縮したり捩じれたりして底部の半導体物質を露
出させる。また、熱処理温度は正確に調節できないので
同一の結果が得にくい。さらに、前記方法によると接触
口を埋め立てることはできても、金属膜の残余部分(接
触口地域以外の部分)は粗くなり、後続くフォトリソグ
ラフィ工程ができなくなる。このため、金属層の粗い部
分を緩和したり平坦化するために2次的な金属形成工程
が必要となる。
【0005】接触口埋立のためにアルミニウムやアルミ
ニウム合金を溶融させる方法の代わりに、金属の段差塗
布性を向上させるために、米国特許第4、970、17
6号(トレーシ(Tracy) ら)には多段階金属配線方法が
記載されている。前述した特許によると、低温で半導体
ウェハー上に所定厚みの厚い金属層を蒸着させた後、金
属がリフローするように温度を高温(約400〜500
℃)に上げながら所定厚みの金属層の残りの薄い部分を
蒸着させる。金属層のリフローは粒子成長、再結晶およ
びバルク拡散を通じて生ずる。
【0006】トレーシらの方法によると、アスペクト比
の大きい接触口(バイアホール)の段差塗布性は向上さ
れ得るが、金属層が高温で蒸着されるので、アスペクト
比が1以上、直径が1μm以下の接触口はアルミニウム
あるいはアルミニウム合金で完全に埋め立てられない。
一方、オノらは、半導体基板を500℃以上で保つ場合
に、Al−Siの液体性が急に増加すると発表した(Hi
sako Ono, et al., in Proc., 1990 VMIC Conference J
une 11〜12, pp76〜82)。この論文によると、Al−1
%Si膜のストレスは500℃で急激に変化し、前記温
度でAl−1%Si膜のストレス弛緩が急激に発生す
る。また、接触口を満足に埋め立てるには基板温度を5
00℃〜550℃に維持すべきである。
【0007】また、依田孝らは配線と半導体基板あるい
は絶縁層間の反応を防止するために接触口の内面に二重
障壁層を形成した後、オノらの論文のように、半導体基
板を加熱して500℃〜550℃の所定温度を保ちなが
ら、Al−Siのようなアルミニウム合金のような蒸着
された金属で接触口を埋め立てることを含む半導体装置
の製造方法を提示した(1989年3月14日に出願さ
れた日本国特許願平1−61557号に対応する韓国特
許公開第90−15277号およびヨーロッパ特許出願
第90104184.0号)。
【0008】依田孝およびオノらの方法によると、50
0℃〜550℃の温度でAl−Si膜が蒸着される。こ
うして得られたAl−Si膜は約10ミクロンに成長し
た直径の大きい結晶粒子を有する。したがって、Al−
Si膜は電子移動に対しては強い耐性を有するが、スト
レス移動に対しては耐性が弱い確率が高い。また、Al
−Si膜の結晶粒子間の境界面で高抵抗のSiが結晶化
される。よって、接触口以外の地域のAl−Si膜を取
り除く必要があり、金属化工程は複雑になる。しかも、
高温でAl−Si膜が蒸着されるため、ボイドが形成さ
れたり金属層の断線が起こったりする。
【0009】また、本発明者のうち一人を含んだ朴昌洙
らは、前記蒸着されたアルミニウム合金を150℃以下
の低温で3000Åの厚さで蒸着させた後550℃の温
度で180秒間熱処理してアスペクト比の高い接触口を
アルミニウム合金で完全に埋め立てることを特徴とす
る、接触口を通じて金属配線層を形成する方法を開示し
ている(Proc., 1991 VMIC Conference June 11 and 1
2, pp326〜328 )。前記方法は、発明の名称が「半導
体装置の金属層形成方法」で、米国に特許出願され(米
国特許出願第07/585,218号)放棄され、その
一部係属出願として米国特許庁から許された出願(米国
許出願第07/897,294号)に含まれている。
【0010】前記従来技術による金属配線層形成方法を
図1〜図3に示す。図1は第1金属層形成段階を示す。
半導体基板21上に形成された絶縁膜25に大きさが
0.8μmであり上部に段差部の形成された接触口22
を形成する。次に、基板21をスパッタリング反応室
(図示せず)に入れ、ここで所定の真空度で150℃以
下の温度で金属、例えばアルミニウムやアルミニウム合
金を蒸着し厚さ500〜3000Åの第1金属層27を
形成する。こうして形成された第1金属層27はアルミ
ニウムグレンサイズが小さくアルミニウムグレンの表面
自由エネルギーが大きい。
【0011】図2は接触口22を埋没する段階を示す。
より具体的には、前記第1金属層形成段階で得られた半
導体ウェハーを真空を破らず他のスパッタリング反応室
(図示せず)内に移送し、前記第1金属層27を熱処理
して前記接触口22を金属で埋没させる。熱処理の条件
は、望ましくは550℃の温度で2分以上である。この
際、アルミニウム原子の表面自由エネルギーが大きくな
るように出来る限り反応室内の圧力を低くすることが好
ましい。これにより、より容易に金属原子が接触口に移
動し接触口22を埋め立てる。27aは接触口22を埋
め立てる金属層を示す。
【0012】図2に示した段階の熱処理は金属溶融点の
80%から金属溶融点までの温度範囲で行われ、この温
度範囲は使用される特定のアルミニウム合金やアルミニ
ウムによって変わる。前記第1金属層27はアルミニウ
ムの溶融点以下の温度で熱処理するので溶融されない。
例えば、150℃以下の温度でスパッタリングにより蒸
着されたアルミニウム原子は、550℃での高温熱処理
時に溶けず移動する。このような移動は周囲の原子と完
全に接触しない表面原子中のエネルギー増加に基づき、
表面地域が平らでなかったり粒状(grainy)だったりす
るとき移動性は増加する。したがって、初期にスパッタ
リングされた粒状層は熱処理時に原子移動増加を示す。
【0013】図3は第2金属層29を形成する段階を示
す。より具体的には、前記第2金属層29は半導体装置
の所定の信頼性を基準として選択された温度、例えば、
350℃以下の温度で金属層の所定の総厚さの残りの部
分を蒸着させて形成する。これによって、複合金属層全
体を形成する。前記方法によると、従来の蒸着方法に用
いられる同一のスパッタリング装置を使用した後、蒸着
された金属をアニーリングして接触口を容易に完全に金
属で埋め立てる。したがって、アスペクト比の高い接触
口(アスペクト比が1以上)の場合にも、非常に薄い金
属層(約500Å厚さ)を形成した後、熱処理して接触
口を完全に埋め立てることができる。よって、アスペク
ト比が大きく(1以上)、1ミクロン以下の接触口が完
全に埋め立てられる。また、依田孝らの方法のようなエ
ッチング段階も不要である。
【0014】しかしながら、接触口にボイドが形成され
たり金属層の段差塗布性が適当でない場合には、金属層
の蒸着された半導体ウェハーを所定温度および真空度で
保っても接触口は埋没され得ない。また、あらかじめ蒸
着された第1金属層を有する半導体ウェハー上に第2金
属層が続いて形成されるとしても、接触口の良好な段差
塗布性が保障されず、このような不適当な段差塗布性に
基づいて製造された半導体装置の信頼性は低下する。
【0015】一般に、金属層を低温で形成してから前記
金属層の形成された半導体基板を冷却させた後、後続の
半導体製造工程を遂行する。前述したような、低温で金
属を蒸着した後に金属を溶融点以下の高温で熱処理して
金属粒子をリフローさせる方法によると、半導体基板の
冷却過程において金属粒子間の境界部分が激しく凹むよ
うになりグルーブ(凹部)が形成される。これをグルー
ビング現象という。このようにグルーブの形成された金
属層上に反射防止膜を形成する場合、前記反射防止膜に
は金属層を構成する粒子の間に形成されるグルーブによ
りスリット形の不良が生ずる。
【0016】前記のようにグルーブの発生する現象は、
界面張力によるものと考えられる。この界面張力は高温
から低温に急速に冷却する場合には更に増加し、アルミ
ニウムまたはアルミニウム合金から構成された金属層の
グルービング現象はこれにより更に増加する。図4Aお
よび図4Bは前記グルービング現象を説明するためのア
ルミニウム粒子の概略図である。図4に示す50は半導
体基板であり、52はアルミニウムまたはアルミニウム
合金から構成される金属層を示し、54はグルーブを示
し、符号Ga、Gb、Gb′およびGcは前記金属層5
2を構成する金属粒子をそれぞれ示す。
【0017】アルミニウムあるいはアルミニウム合金か
ら構成された金属層52に低温および高温熱処理を繰り
返して遂行すると、粒子内部に転位スリットが発生す
る。このとき、ストレイン弛緩に基づいて粒子回転が生
ずる。図4Aおよび図4Bを参照して具体的に説明すれ
ば、アルミニウムまたはアルミニウム合金から構成され
た蒸着された金属膜は<111>配向性を有する非常に
強い繊維質構造を有するが、一部の粒子(図4AのG
b)は、<111>面がアルミニウムあるいはアルミニ
ウム合金膜の表面と完全な平行を成さず、傾いて存在す
る。図4Aで、粒子Gbは角度ωだけ傾いている。図4
Aで金属層52が熱処理工程を経れば、粒子Gbは膜表
面と平行な<111>配向性を有するように回転する。
図4Bは前記図4Aの金属層52が熱処理工程を経た後
の粒子配列状態を示し、粒子Gb′は図4Aの粒子Gb
が回転され<111>配向性を有する粒子を示す。この
ような場合の大きな粒子の回転現象は膜表面の粗さおよ
びグルービング現象を深化させ、冷却時に引張ストレイ
ンによる塑性変形によりグルービング現象が更に増加す
る。
【0018】このようなグルーブが生ずると、アルミニ
ウムまたはアルミニウム合金から構成された金属層をパ
タニングする時、グルーブを通じてアルミニウム粒子境
界部分に化学薬品が浸透するようになり腐食性ピッチン
グを誘発する。前記金属層上にTiNなどを使用してキ
ャッピングする場合にも大きなグルーブの形成された部
分にはTiNなどが十分に蒸着されずキャッピング効果
がなくなる。
【0019】図5は前記グルービング現象を説明するた
めの斜視断面図である。図5において、42はTiで構
成された第1拡散防止膜とTiNで構成された第2拡散
防止膜から構成された複合膜とからなる拡散防止膜を示
し、44はアルミニウム合金から構成された金属層を示
し、46はTiNから構成された反射防止膜を示し、G
1、G2およびG3は前記金属層44を構成する粒子を
示し、48は前記粒子G1、G2およびG3の間に形成
されるグルーブを示し、50は前記反射防止膜46に形
成されるスリット形の不良部分を示す。
【0020】図6は前述した図1〜図3に示したような
方法により金属層を形成する場合にグルービング現象が
発生し金属膜の表面状態が粗くなることを示す、アルミ
ニウム合金から構成された金属層の表面を示すSEM写
真である。同図で、前記低温で金属を蒸着した後に高温
熱処理して蒸着された金属層をリフローさせる方法によ
ると、グルービング現象が甚だしく現れる部分が部分的
に存在する。このような部分ではTiNの塗布が不良で
あって図5に示したようにTiN層がスリット形に裂
け、後続く工程でフォトレジスト層を現像するときに現
像液など化学薬品の浸透を受けたり、相対的に腐食性ピ
ッチングが発生したり、あるいは化学薬品がスリットの
間に入ってエッチング後も残留物が残るようになりライ
ンショートを誘発したりする。
【0021】本発明者らは、アルミニウムまたはアルミ
ニウム合金から構成された金属層の冷却速度を調節した
り金属層の蒸着前に下支膜の表面状態を調整して<11
1>配向性を有する粒子で構成されたアルミニウムまた
はアルミニウム合金層を蒸着させることによりこのよう
なグルービング現象を防止できることを見出してこれに
基づいて本発明を完成した。
【0022】
【発明が解決しようとする課題】本発明の目的は、低温
で蒸着された金属層を溶融点以下の高温で熱処理して金
属層をリフローさせるとき、金属層のグルービング現象
の発生を防止することにより、半導体装置の金属配線の
信頼性を向上させる半導体装置の金属層形成方法を提供
することである。
【0023】
【課題を解決するための手段】前記目的を達成するため
に本発明の半導体装置の金属層形成方法は、半導体基板
の絶縁膜に設けられた開口部を覆うように形成された
拡散防止膜上に真空中で低温で金属層を蒸着する段階
と、前記金属層を前記真空を破らず溶融点以下の高温で
熱処理して前記金属層の粒子をリフローさせる段階とを
含む半導体装置の金属層形成方法において、前記金属層
の形成方法は前記低温と前記高温との間の中間温度で前
記半導体基板を一定時間の間維持し前記金属層の粒子の
間のグルーブ形成を防止する中間熱処理段階を更に含む
ことを特徴とする。前記低温は200℃以下であること
が好ましい。前記高温は0.6Tm〜Tm(Tm=前記
金属層を構成する金属の溶融点)の範囲が望ましい。前
記朴昌洙などの方法によると前記金属層の高温熱処理温
度は0.8Tm〜Tmと記載してあるが、これは熱処理
装置の温度を意味し、前記熱処理装置の温度の実際アル
ミニウム表面の温度を精密に測定すれば前記装置の温度
より些か低い温度と観測される。したがって、実際にア
ルミニウムまたはアルミニウム合金から構成された金属
層の熱処理は、0.6Tm以上の温度で遂行すればリフ
ローが生ずると考えられる。前記中間温度は200〜4
00℃の間の温度であることが望ましい。前記中間熱処
理段階は好ましくは30秒以上遂行する。
【0024】
【作用】本発明の一例によると、前記中間熱処理段階は
前記金属層を形成する段階以前に遂行できる。このよう
に、金属層形成段階前に半導体基板を中間熱処理するこ
とによって、下支膜(通常は拡散防止膜)の粒子の間に
混入されている水蒸気やアルゴン、窒素などの不純物が
取り除かれて蒸着されるアルミニウムあるいはアルミニ
ウム合金粒子の<111>配向性を増加させグルービン
グ現象の発生を抑制する。この場合には、前記金属層を
リフローさせた後、後続する半導体装置の製造工程を遂
行する工程前に、前記半導体基板を真空中に放置して前
記金属層を徐々に冷却させることが望ましい。その理由
は、収縮の大きいアルミニウムと小さいSiとの差によ
る応力が緩和するための時間を与えて亀裂を防ぐためで
ある。
【0025】本発明の他の例によると、前記中間熱処理
段階は前記金属層をリフローさせる段階以後に遂行でき
る。このように中間熱処理段階をリフローさせてから遂
行することによって、アルミニウム粒子の引張ストレイ
ンが抑制でき、グルービング現象が防止できる。この場
合には、前記中間熱処理段階後、後続する半導体装置の
製造工程を遂行する工程前に、前記半導体基板を冷媒と
して用いて前記金属層を迅速に冷却させることが望まし
い。
【0026】前記金属層をリフローする段階後、前記リ
フローされた金属層上に、例えばTiNから構成された
反射防止膜が形成できる。前記反射防止膜は後続のリソ
グラフィー工程の効率を向上させるために形成する。本
発明で、金属層はアルミニウムあるいはアルミニウム合
金を使用して形成させ得る。望ましくは、Siの含量が
0.5%以下のアルミニウム合金を用いて形成する。
【0027】
【実施例】以下、添付した図面に基づき本発明を詳細に
説明する。実施例1 図7〜図10は本発明の方法による半導体装置の配線層
形成方法の一実施例を示すための概略図である。
【0028】図7は拡散防止膜67の形成段階を示す。
具体的には、不純物ドーピング領域63の形成されてい
る半導体基板61上に絶縁層65を形成する。絶縁層6
5は含燐含硼素ガラスBPSGを使用して約0.8μm
〜1.6μmの厚さで形成した。次に、前記絶縁層65
に半導体基板61の不純物ドーピング領域63の表面一
部を露出させる接触口66を形成した。形成された開口
部の大きさ(直径または幅)は0.5μm〜1.0μm
である。
【0029】次いで、絶縁層65の全表面、接触口66
の内面および半導体基板61の露出された表面上に拡散
防止膜67を形成した。更に詳細には、7mTorr のアル
ゴン雰囲気下でスパッタリング方法によりTiを約20
0〜500Å、望ましくは300Åの厚さで蒸着して第
1拡散防止膜を形成した後、全体圧力7mTorr 、N2
圧が40%のアルゴン雰囲気下でスパッタリング方法に
よりTiNを約500〜1000Å、望ましくは900
Åの厚さで蒸着して第2拡散防止膜を形成し、第1拡散
防止膜と第2拡散防止膜との複合層から構成された拡散
防止膜67を形成した。この際、基板の温度はTiを蒸
着する時もTiNを蒸着する時も双方とも200℃であ
る。
【0030】次に、前記拡散防止膜67を450℃〜5
00℃の温度で、30分〜60分間N2 雰囲気下でアニ
ーリングした。この際、微量の酸素が混入されて拡散防
止膜の表面にTiO2 、TiO、Ti2 3 などのよう
な酸化物層が形成され、粒子間の境界部分の拡散経路を
遮断させ拡散障壁効果を増進させる。これをスタッフィ
ング(stuffing)効果という。
【0031】図8は金属層の形成段階を示す。図7の段
階後、拡散防止膜67上に低温で真空中で金属層を蒸着
して厚さ6000Åの金属層69を形成する。前記金属
層69はAl−Si合金(Al−1%Si合金)または
Al−0.5%Cu−1%Si合金のようにSi成分を
含むアルミニウム合金を使用して形成された第1金属層
と、純アルミニウムまたはAl−Cu合金(Al−0.
5%Cu合金)またはAl−Ti合金のようにSi成分
のないアルミニウム合金を使用して形成された第2金属
層とから構成された複合層として形成するかまたは、S
i成分を0.5%以下含有する金属層を使用して単一層
として形成する。望ましくは、0.5%以下のSiを含
むアルミニウム合金(例;Al−0.2%Si−0.5
%Cu合金)を用いて前記金属層69を形成する。
【0032】前記金属は200℃以下の低温で4mTorr
以下のアルゴン雰囲気下でスパッタリング法により10
0〜150Å/sec の速度で蒸着した。この際、基板に
バイアス電圧を−20V〜−200V程度加えてもよ
い。前記金属の蒸着温度が低いほど前記金属の表面エネ
ルギーが大きく、リフロー特性が良好である。したがっ
て、前記金属は出来る限り低温で蒸着することが有利で
ある。更に望ましいことは常温で蒸着させることであ
る。
【0033】また、接触口66の側壁の金属層69の被
覆性を向上させるために、より低い真空下で、即ち2mT
orr のアルゴン雰囲気下でスパッタリングしたり、垂直
入射される粒子成分を多く有するようにスパッタリング
できるコリメーターを利用したコリメーションスパッタ
リング方法により3000Å位を蒸着した後、通常の方
法でスパッタリングして残りの厚さの金属を蒸着する多
段階方法によって前記金属層69を形成することも可能
である。このような場合、接触口66の埋没により優れ
た効果が得られた。本実施例では2mTorr のアルゴン雰
囲気下で125Å/sec の蒸着速度で前記金属を蒸着さ
せた。
【0034】図9は前記金属層69の金属で接触口66
を埋め立てる段階および中間熱処理段階を示す。より具
体的には、前記図8の金属層69を形成した後、半導体
ウェハーを真空を破らず他のチャンバ(chamber 、図示
せず)に入れて、背面加熱方式のアルゴン伝導法を利用
して前記金属層69を約500〜550℃の温度で約4
0秒以上、望ましくは1分30秒間熱処理してアルミニ
ウム合金粒子を接触口66内に移動させた。このとき、
前記金属層69の表面温度は前記チャンバの調節温度よ
り低く約400〜500℃の温度で維持される。アルミ
ニウム原子の移動はその自由エネルギーを減少させ、し
たがって表面積を減少させて金属層69の金属で接触口
66を完全に埋め立てる。
【0035】前記熱処理段階は不活性ガス(例:N2
Ar)または還元性ガス(例:H2)雰囲気下で遂行す
ることもできる。前記アルゴン伝導法の代わりに、RT
A(Rapid Thermal Annealing )法、ランプ加熱法など
のような他の熱処理法も使用できる。また、これらの熱
処理方法を単独であるいは他の方法と組み合わせて使用
することもできる。
【0036】図9で、69aは接触口を完全に埋め立て
た金属層を示す。上記の方法により接触口66を完全に
埋め立てた後、中間熱処理段階を遂行した。この段階で
は、半導体基板61を中間温度で一定時間の間維持させ
た。半導体基板を維持する温度が200℃以下である
と、半導体基板に形成されたアルミニウムまたはアルミ
ニウム合金粒子が急速な冷却過程を経るようになりグル
ービング現象が生じる。このグルービング現象は温度が
低いほど深刻になり好ましくない。また、半導体基板を
維持する温度が高すぎると冷却効率が落ちる。したがっ
て、200〜400℃、望ましくは250〜350℃の
温度で前記中間熱処理段階を遂行する。また、中間熱処
理段階の期間が短すぎると冷却効果が減少して粒子の引
張ストレインを減少させるに不十分であり、長すぎると
半導体ウェハーの処理量が減少して望ましくない。この
ため、前記中間熱処理段階は20秒〜120秒間、好ま
しくは約30秒間遂行する。本実施例では、装置の調節
温度が約300℃で半導体基板61の温度が約250℃
のとき、30秒間前記中間熱処理段階を遂行した。
【0037】このように中間熱処理段階を経ることによ
り、アルミニウムあるいはアルミニウム合金粒子間の引
張ストレインを緩和して金属層69の粒子の焼成変形を
防止し、図4Bのようなグルービング現象の発生を抑制
した。前記中間熱処理段階後、半導体ウェハーをテフロ
ンで製造されたキャリヤ(ウェハーカセットともいう)
に入れるために100℃以下に冷却した。この際、前記
冷却はアルゴンや冷却水のような冷媒を利用して背面冷
却方式により速やかに行った。このように迅速に冷却さ
せることにより、グルービング現象が抑制された状態を
保つことができる。
【0038】次に、後続するフォトリソグラフィ工程を
向上させるために、熱処理された金属層69aの表面上
にスパッタリング方法によりTiNを200〜500Å
の厚さで蒸着して反射防止膜(図示せず)を形成した
後、半導体装置の配線パターンのために所定のレジスト
パターン(図示せず)を反射防止膜上に通常のフォトリ
ソグラフィ工程により形成し、前記レジストパターンを
エッチングマスクとして使用して反射防止膜、金属層6
9aおよび拡散防止膜67を順次にエッチングして半導
体装置の配線層を形成した。
【0039】図10は前記実施例1の方法により得られ
た金属層の表面状態を示すSEM写真である。本発明の
実施例1の方法によって得られた金属層はグルービング
現象が抑制され極めて良好な表面状態を示した。比較例1 前記中間熱処理段階を200℃以下の温度で遂行するこ
とを除いては前記実施例1と同様の方法で金属層を形成
した。
【0040】得られた金属層を電子顕微鏡で観察したと
ころ、図6のようにグルービング効果が現れることを確
認した。中間熱処理温度が低いほどグルービング現象が
甚だしく現れた。実施例2 実施例1ではテフロンで製造されたウェハーキャリヤを
使用したため、半導体ウェハーをキャリヤに入れる前に
100℃以下の温度に冷却させなければならなかった。
本実施例では金属より製造された半導体ウェハーキャリ
ヤを使用する場合を示す。
【0041】拡散防止膜67を形成した後、中間熱処理
段階を遂行した後に半導体ウェハーを他のチャンバへ移
送して金属層69を形成することを除いては実施例1記
載と同様の方法で、接触口を埋没する金属層69aを形
成した。前記拡散防止膜67は熱処理後に柱状構造を有
し、拡散防止膜67の粒子の境界部分に存する水蒸気や
Ar、N2 のような不純物を除去し、初期蒸着段階でア
ルミニウム原子の吸着状態は良好になり優れた<111
>配向性を有するアルミニウム膜が形成された。したが
って、グルービング現象は生じなくなった。
【0042】次いで接触口66を埋没させた後、半導体
ウェハーを金属より製造されたウェハーキャリヤ(カセ
ット)に入れて真空中に放置し、半導体ウェハーを冷却
させた。半導体ウェハーキャリヤが金属よりなる場合に
は、すぐにウェハーをキャリヤに入れることができた。
このとき、冷却時間は2〜5分間であることが望まし
い。真空中に半導体ウェハーが放置されているため、熱
伝導による半導体ウェハーの冷却は生じない。よって、
半導体ウェハーは徐々に冷却された。次に、後続く半導
体製造工程を遂行した。得られた金属層の表面からグル
ービング現象を電子顕微鏡で観測した。
【0043】比較例2 前記中間熱処理工程を略することを除いては前記実施例
2と同一の方法で金属層を形成した。得られた金属層の
表面からグルービング現象を電子顕微鏡で観測した。比較例3 前記中間熱処理工程を接触口埋没段階後に遂行すること
を除いては前記実施例2と同一の方法で金属層を形成し
た。得られた金属層の表面からグルービング現象を電子
顕微鏡で観測した。
【0044】比較例4 前記中間熱処理工程を金属層形成段階前だけでなく接触
口埋没段階後にも遂行することを除いては前記実施例2
と同一の方法で金属層を形成した。得られた金属層の表
面からグルービング現象を電子顕微鏡で観測した。前記
実施例2および比較例2〜4のグルービング現象観測結
果を下記表1に示す。
【0045】
【表1】 前記表1から、本発明の方法により得られた金属層は、
粒子間の境界部分からグルービング現象が発生せず良好
な表面を有することが分かる。前記の中間熱処理段階を
金属層形成前に遂行する場合には、接触口埋没工程後に
真空中で徐々に冷却することが望ましい。このような場
合、良好な配向性を持って形成された金属層の粒子がリ
フロー後に徐々に冷却されることにより、初期状態のよ
うな配向性を維持するために十分な期間を有するように
なる。
【0046】前記中間熱処理段階は金属層形成段階前ま
たは接触口の埋没段階以後に選択的に遂行することが望
ましい。比較例3および4のように接触口の埋没段階後
に前記中間熱処理段階を施した場合、冷却を徐々に行う
とむしろ表面状態が不良になる。このような現象は、一
定した配向性を持って形成された粒子が徐々に冷却され
ることによって初期のような配向性を有するが、中間熱
処理段階を遂行すれば、前記中間熱処理段階はむしろ再
配向されるのが抑えられグルービングが発生すると考え
られる。
【0047】
【発明の効果】以上、本発明によると、金属層の高温リ
フロー方法におけるグルービング現象の発生を抑制する
ことにより、半導体装置金属配線層の収率が増加し不良
率が減少する。また、より平滑な表面を有する金属層が
形成されるため後続く工程が容易であるだけでなく、反
射防止膜の形成時には反射防止膜の被覆性が向上され金
属層の耐薬品性および耐腐食性が向上される。
【図面の簡単な説明】
【図1】従来技術による金属配線層形成方法の一例を示
す概略図である。
【図2】従来技術による金属配線層形成方法の一例を示
す概略図である。
【図3】従来技術による金属配線層形成方法の一例を示
す概略図である。
【図4】AおよびBはグルービング現象の発生を説明す
るためのアルミニウム粒子の概略図である。
【図5】グルービング現象を説明するための斜視断面図
である。
【図6】グルービング現象が発生して金属膜の表面状態
が粗くなったことを示す、アルミニウム合金から構成さ
れた金属層の表面を示すSEM写真である。
【図7】本発明の方法による半導体装置の配線層形成方
法の一実施例を示すための概略図である。
【図8】本発明の方法による半導体装置の配線層形成方
法の一実施例を示すための概略図である。
【図9】本発明の方法による半導体装置の配線層形成方
法の一実施例を示すための概略図である。
【図10】本発明の方法により得られた金属層の表面状
態を示すSEM写真である。
【符号の説明】
61 半導体基板 65 絶縁層 66 接触口 67 拡散防止膜 69 金属層 69a 金属層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田 永受 大韓民国 京畿道 安養市 虎渓3洞 805−7番地 京郷アパート 12棟 508 号 (56)参考文献 特開 平4−65831(JP,A) 特開 平2−81421(JP,A) 特開 昭63−99546(JP,A) 特開 昭62−132348(JP,A) 特開 昭62−211915(JP,A) 特開 平1−246831(JP,A) 特開 昭62−109341(JP,A) 特開 平2−239665(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 301 H01L 21/768

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上の絶縁膜に設けられた開口
    部を覆うように形成された拡散防止膜上に真空中で低温
    で金属層を蒸着する段階と、前記金属層を前記真空を破
    らず溶融点以下の高温で熱処理して前記金属層の粒子を
    リフローさせる段階とを含む半導体装置の金属層形成方
    法において、 前記金属層の形成方法は、前記金属層を形成する段階以
    前、又は前記金属層の粒子をリフローさせる段階の後
    に、前記低温と前記高温との間の中間温度で前記半導体
    基板を一定時間維持し前記金属層の粒子の間のグルーブ
    形成を防止する中間熱処理段階を更に含み、 前記低温は常温〜200℃以下の温度であり、 前記高温は0.6Tm〜Tm(Tm=前記金属層を構成
    する金属の溶融点)の範囲の温度であり、 前記中間温度は200〜400℃の間の温度である こと
    を特徴とする半導体装置の金属層形成方法。
  2. 【請求項2】 前記中間熱処理段階は前記金属層を形成
    する段階以前に遂行することを特徴とする請求項1記載
    の半導体装置の金属層形成方法。
  3. 【請求項3】 前記金属層をリフローさせてから後続す
    る半導体装置の製造工程を遂行する工程前に、前記半導
    体基板を真空中に放置して前記金属層を徐々に冷却させ
    る段階を更に含むことを特徴とする請求項2記載の半導
    体装置の金属層形成方法。
  4. 【請求項4】 前記中間熱処理段階は前記金属層をリフ
    ローさせる段階以後に遂行することを特徴とする請求項
    1記載の半導体装置の金属層形成方法。
  5. 【請求項5】 前記中間熱処理段階後、後続する半導体
    装置の製造工程を遂行する工程前に、前記金属層を形成
    した前記半導体基板を冷媒を使用して迅速に冷却させる
    段階を更に含むことを特徴とする請求項4記載の半導体
    装置の金属層形成方法。
  6. 【請求項6】 前記中間熱処理段階は20秒〜120秒
    間遂行することを特徴とする請求項1記載の半導体装置
    の金属層形成方法。
  7. 【請求項7】 前記金属層をリフローさせる段階後、前
    記リフローされた金属層上に反射防止膜を形成する段階
    を更に含むことを特徴とする請求項1記載の半導体装置
    の金属層形成方法。
  8. 【請求項8】 前記反射防止膜はTiNから構成された
    ことを特徴とする請求項記載の半導体装置の金属層形
    成方法。
  9. 【請求項9】 前記金属層はSiの含量が0.5%以下
    のアルミニウム合金から構成されたことを特徴とする請
    求項1記載の半導体装置の金属層形成方法。
  10. 【請求項10】 半導体基板を200〜400℃の間の
    所定温度で一定時間の間維持させる段階と、 前記半導体基板上の絶縁膜に設けられた開口部を覆うよ
    うに形成された拡散防止膜上に真空中で200℃以下の
    低温で金属層を蒸着する段階と、 前記金属層を前記真空を破らず0.6Tm〜Tm(Tm
    =前記金属層を構成する金属の溶融点)の範囲の高温で
    熱処理して前記金属層の粒子をリフローさせる段階と、 前記半導体基板を真空中に放置して前記金属層を徐々に
    冷却させる段階とを含む半導体装置の金属層形成方法。
  11. 【請求項11】 前記金属層をリフローさせる段階後、
    前記リフローされた金属層上に反射防止膜を形成する段
    階を更に含むことを特徴とする請求項10記載の半導体
    装置の金属層形成方法。
  12. 【請求項12】 半導体基板上の絶縁膜に設けられた開
    口部を覆うように形成された拡散防止膜上に真空中で2
    00℃以下の低温で金属層を蒸着する段階と、 前記金属層を前記真空を破らず、0.6Tm〜Tm(T
    m=前記金属層を構成する金属の溶融点)の範囲の高温
    で熱処理して前記金属層の粒子をリフローさせる段階
    と、 前記金属層を前記低温と高温との間の中間温度で一定時
    間の間熱処理する段階と、 前記金属層の形成された基板を冷媒を使用して速やかに
    冷却させる段階とを含む半導体装置の金属層形成方法。
  13. 【請求項13】 前記金属層をリフローさせる段階後、
    前記リフローされた金属層上に反射防止膜を形成する段
    階を更に含むことを特徴とする請求項12記載の半導体
    装置の金属層形成方法。
JP15149094A 1993-06-10 1994-06-08 半導体装置の金属層形成方法 Expired - Fee Related JP3535893B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1993P10567 1993-06-10
KR1019930010567A KR960011865B1 (ko) 1993-06-10 1993-06-10 반도체 장치의 금속층 형성방법

Publications (2)

Publication Number Publication Date
JPH0799170A JPH0799170A (ja) 1995-04-11
JP3535893B2 true JP3535893B2 (ja) 2004-06-07

Family

ID=19357198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15149094A Expired - Fee Related JP3535893B2 (ja) 1993-06-10 1994-06-08 半導体装置の金属層形成方法

Country Status (3)

Country Link
US (1) US5665659A (ja)
JP (1) JP3535893B2 (ja)
KR (1) KR960011865B1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355554B1 (en) 1995-07-20 2002-03-12 Samsung Electronics Co., Ltd. Methods of forming filled interconnections in microelectronic devices
US6238533B1 (en) * 1995-08-07 2001-05-29 Applied Materials, Inc. Integrated PVD system for aluminum hole filling using ionized metal adhesion layer
US5985103A (en) * 1995-12-19 1999-11-16 Micron Technology, Inc. Method for improved bottom and side wall coverage of high aspect ratio features
US6309971B1 (en) 1996-08-01 2001-10-30 Cypress Semiconductor Corporation Hot metallization process
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
US6436246B1 (en) * 1997-01-27 2002-08-20 Micron Technology, Inc. Collimated sputter deposition monitor using sheet resistance
US6140228A (en) 1997-11-13 2000-10-31 Cypress Semiconductor Corporation Low temperature metallization process
JP3957856B2 (ja) * 1998-02-19 2007-08-15 富士通株式会社 半導体装置の製造方法
US6316356B1 (en) * 1998-03-10 2001-11-13 Micron Technology, Inc. Thermal processing of metal alloys for an improved CMP process in integrated circuit fabrication
US6187667B1 (en) 1998-06-17 2001-02-13 Cypress Semiconductor Corp. Method of forming metal layer(s) and/or antireflective coating layer(s) on an integrated circuit
JP4307592B2 (ja) 1998-07-07 2009-08-05 Okiセミコンダクタ株式会社 半導体素子における配線形成方法
US6180480B1 (en) 1998-09-28 2001-01-30 International Business Machines Corporation Germanium or silicon-germanium deep trench fill by melt-flow process
US6352620B2 (en) 1999-06-28 2002-03-05 Applied Materials, Inc. Staged aluminum deposition process for filling vias
US6969448B1 (en) 1999-12-30 2005-11-29 Cypress Semiconductor Corp. Method for forming a metallization structure in an integrated circuit
US6455427B1 (en) 1999-12-30 2002-09-24 Cypress Semiconductor Corp. Method for forming void-free metallization in an integrated circuit
JP2001298028A (ja) * 2000-04-17 2001-10-26 Tokyo Electron Ltd 半導体デバイス製造方法
US6492281B1 (en) 2000-09-22 2002-12-10 Advanced Micro Devices, Inc. Method of fabricating conductor structures with metal comb bridging avoidance
JP3973467B2 (ja) * 2002-03-20 2007-09-12 Necエレクトロニクス株式会社 半導体装置の製造方法
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7431959B1 (en) * 2003-07-31 2008-10-07 Advanced Cardiovascular Systems Inc. Method and system for irradiation of a drug eluting implantable medical device
US7509738B2 (en) * 2005-01-26 2009-03-31 Honeywell International, Inc. Solid-free-form fabrication of hot gas valve discs
JP4621645B2 (ja) * 2006-08-25 2011-01-26 Okiセミコンダクタ株式会社 半導体装置の製造方法
JP2012248613A (ja) 2011-05-26 2012-12-13 Elpida Memory Inc 半導体装置の製造方法
KR101984697B1 (ko) * 2012-12-21 2019-05-31 삼성전자주식회사 그래핀 구조체, 이를 포함한 그래핀 소자 및 그 제조 방법
CN105448654A (zh) * 2014-09-02 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构的制作方法
US10529662B2 (en) 2018-01-29 2020-01-07 International Business Machines Corporation Method and structure to construct cylindrical interconnects to reduce resistance
US11674216B2 (en) * 2019-12-24 2023-06-13 Applied Materials, Inc. Methods and apparatus for depositing aluminum by physical vapor deposition (PVD) with controlled cooling

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758533A (en) * 1987-09-22 1988-07-19 Xmr Inc. Laser planarization of nonrefractory metal during integrated circuit fabrication
US5175126A (en) * 1990-12-27 1992-12-29 Intel Corporation Process of making titanium nitride barrier layer
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5171412A (en) * 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing

Also Published As

Publication number Publication date
US5665659A (en) 1997-09-09
KR950001993A (ko) 1995-01-04
JPH0799170A (ja) 1995-04-11
KR960011865B1 (ko) 1996-09-03

Similar Documents

Publication Publication Date Title
JP3535893B2 (ja) 半導体装置の金属層形成方法
US5939787A (en) Semiconductor device having a multi-layer contact structure
US5589713A (en) Semiconductor device having an improved wiring layer
JP3006735B2 (ja) 半導体装置およびその製造方法
US5266521A (en) Method for forming a planarized composite metal layer in a semiconductor device
JP3435194B2 (ja) 半導体装置の配線層形成方法及び半導体装置
JP3584054B2 (ja) 半導体装置及びその製造方法
JP3353874B2 (ja) 半導体装置及びその製造方法
US4937652A (en) Semiconductor device and method of manufacturing the same
US5763953A (en) Semiconductor device and method of manufacturing the same
JPH07335759A (ja) 半導体装置およびその形成方法
JPH07201984A (ja) アルミニウムコンタクト形成方法
KR0183729B1 (ko) 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법
US6346480B2 (en) Method for forming aluminum interconnection
JP3398543B2 (ja) 半導体装置の製造方法
KR20010026044A (ko) 반도체 장치의 금속층 형성 방법
JP3638678B2 (ja) 配線孔、及び配線孔製造方法
JP3417193B2 (ja) 半導体装置の製造方法
JPH09219381A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees