JP3417193B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にＡｌ若しくはＡｌ合金膜を有する配線
層の信頼性を高める半導体装置の製造方法に関する。

【０００２】

【従来の技術】一般に、配線層は、下層よりチタン（Ｔ
ｉ）膜、窒化チタン（ＴｉＮ）膜、主配線となるアルミ
ニウム合金（ＡｌＳｉＣｕ合金）膜、およびＴｉＮ膜の
順で積層された多層構造が採られている。

【０００３】ここで、Ｔｉ膜は配線層を導電性基板等に
電気的に接続させる際、接続面でオーミックコンタクト
を得る為に設けられる膜であり、下層のＴｉＮ膜は下地
基板とＡｌ合金膜間の拡散を防止する為のバリア層であ
る。ＡｌＳｉＣｕ合金上に設けられる上層のＴｉＮ膜
は、フォトリソグラフィ時の露光光の反射を防止する為
の反射防止膜である。

【０００４】素子の集積化に伴う配線幅の微細化は、配
線層中の電流密度の増大をもたらしている。この電流密
度の増大に起因して、「エレクトロマイグレーション」
と呼ばれる現象が発生している。「エレクトロマイグレ
ーション」とは、配線層中のＡｌ原子が、電流とともに
移動する現象をいう。エレクトロマイグレーションが発
生すると、ＡｌＳｉＣｕ合金膜の結晶粒界や、ＡｌＳｉ
Ｃｕ合金膜と上層ＴｉＮ膜の界面等にボイドを生じ、や
がてこれらのボイドが、配線層の抵抗値の増大や断線を
引き起こすことがある。

【０００５】最近では、配線層のエレクトロマイグレー
ション耐性を向上させる目的で、ＡｌＳｉＣｕ合金膜と
上層のＴｉＮ膜との間にさらにＴｉ膜を形成する試みが
行われている。

【０００６】半導体基板上に配線層を形成する場合、配
線層は層間絶縁層上に形成されることが多い。通常、層
間絶縁層に形成されたコンタクトホールを介して、配線
層をコンタクトホール底面に露出した導電性基板に電気
的に接続することが必要となる。

【０００７】従来の配線層形成方法では、まず、コンタ
クトホールの内面、および層間絶縁層の上面にＴｉ膜、
ＴｉＮ膜、ＡｌＳｉＣｕ合金膜の順に、各膜をそれぞれ
個別のスパッタリング装置を用いて形成する。コンタク
トホールの埋め込み特性を改善する為に、先に用いたス
パッタリング装置とは別個のリフロー装置を用いてＡｌ
ＳｉＣｕ合金膜のリフロー処理を行う。リフロー後、リ
フロー装置より取り出した基板を先にＴｉ膜を形成した
スパッタリング装置に移し、ＡｌＳｉＣｕ合金膜上にＴ
ｉ膜を形成し、さらに先にＴｉＮ膜を形成したスパッタ
リング装置に移して、Ｔｉ膜上にＴｉＮ膜を形成する。

【０００８】

【発明が解決しようとする課題】ＡｌＳｉＣｕ合金膜上
にＴｉ膜を有する配線層では、Ｔｉ膜がないものに較
べ、エレクトロマイグレーション耐性が向上する。しか
しながら、現状のレベルではまだ十分なものとはいえな
い。

【０００９】本発明の目的は、エレクトロマイグレーシ
ョン耐性を改善できる配線層の作製方法を提供すること
である。

【００１０】

【課題を解決するための手段】本発明による半導体装置
の製造方法は、導電性領域を表面に有する基板上に、前
記導電性領域の一部が底面に露出するコンタクトホール
を備えた絶縁層を形成する工程と、前記コンタクトホー
ル内、及び前記絶縁層の上に、Ａｌ若しくはＡｌ合金膜
を形成する工程と、圧力５×１０^-7ｔｏｒｒ以下の高真
空中で、前記基板を加熱して、前記Ａｌ若しくはＡｌ合
金膜をリフローさせるリフロー工程と、前記Ａｌ若しく
はＡｌ合金膜上に４００℃以上の基板温度で上層Ｔｉ膜
を堆積する工程とを有し、前記リフロー工程と前記上層
Ｔｉ膜堆積工程とを、内壁にＴｉ膜が被着されている同
一チャンバ内で連続かつ複数の基板に対して繰り返し行
い、前記リフロー工程後前記上層Ｔｉ膜堆積工程までの
雰囲気圧力を、前記上層Ｔｉ膜堆積工程によりチャンバ
内壁に被着された前記上層Ｔｉ膜のゲッタリング作用に
より、５×１０^-7ｔｏｒｒ以下に維持することを特徴と
する。

【００１１】 本発明による別の半導体装置の製造方法
は、導電性領域を表面に有する基板上に、前記導電性領
域の一部が底面に露出するコンタクトホールを備えた絶
縁層を形成する工程と、前記コンタクトホール内、及び
前記絶縁層の上に、Ａｌ若しくはＡｌ合金膜を形成する
工程と、圧力５×１０^-7ｔｏｒｒ以下の高真空中で、前
記基板を加熱して、前記Ａｌ若しくはＡｌ合金膜をリフ
ローさせるリフロー工程と、前記Ａｌ若しくはＡｌ合金
膜上に４００℃未満の基板温度で前記Ａｌ若しくはＡｌ
合金膜上に上層Ｔｉ膜を堆積する第１サブ工程と、該第
１サブ工程後に、４００℃以上の基板温度で前記基板を
熱処理する第２サブ工程と、を含む上層Ｔｉ膜堆積工程
とを有し、前記リフロー工程と前記上層Ｔｉ膜堆積工程
とを、内壁にＴｉ膜が被着されている同一チャンバ内で
連続かつ複数の基板に対して繰り返し行い、前記リフロ
ー工程後前記上層Ｔｉ膜堆積工程までの雰囲気圧力を、
前記上層Ｔｉ膜堆積工程によりチャンバ内壁に被着され
た前記上層Ｔｉ膜のゲッタリング作用により、５×１０
^-7ｔｏｒｒ以下に維持することを特徴とする。

【００１２】このように、Ａｌ若しくはＡｌ合金膜をリ
フロー後、上層Ｔｉ膜の堆積開始まで、高真空雰囲気を
維持し、上層Ｔｉ膜の堆積を開始すると、Ａｌ若しくは
Ａｌ合金膜表面に酸化層が形成されにくい。また、基板
温度を４００℃以上として上層Ｔｉ膜を形成するか、ま
たは上層Ｔｉを堆積した後に基板を４００℃以上に熱処
理すれば、Ａｌ若しくはＡｌ合金膜と上層Ｔｉ膜の界面
に、ＡｌとＴｉの合金層が形成されやすい。

【００１３】さらに、本発明の半導体装置の製造方法
は、前記リフロー工程と前記上層Ｔｉ膜堆積工程とを同
一チャンバ内で連続して行ってもよい。例えば、チャン
バ内でＴｉのスパッタリングが行われると、チャンバ内
壁にはＴｉ膜が被着する。この被着したＴｉ膜にはゲッ
タリング作用がある為、一旦Ｔｉのスパッタリングがさ
れた後のチャンバ内でリフローを行うと、リフロー時の
チャンバ内を高真空に維持し易い。

【００１４】

【発明の実施の形態】シリコン（Ｓｉ）基板表面に配線
層を形成する場合を例にとって、本発明の実施例を説明
する。Ｓｉ基板表面には、例えば、図１に示すような一
般的な構造を有するＭＯＳトランジスタ等が形成されて
いる。例えば、ｎ型シリコン基板ｓｕｂ表面にｐ型ウェ
ルＷが形成されている。ウェルＷの周囲は、フィールド
酸化膜ＦＯＸで囲まれている。なお、ウェル構造を有し
ないｐ型基板を用いてもよい。導電型を全て反転しても
よい。

【００１５】ＭＯＳトランジスタは、ｎ型ソース領域１
０１、ｎ型ドレイン領域１０２、ゲート電極１０３、及
びｐ型ウェルコンタクト領域１０４を有する。これらの
それぞれの領域には導電層が接続され、ソース電極Ｓ、
ゲート電極Ｇ、ドレイン電極Ｄ、およびウェルコンタク
ト電極Ｃを形成する。なお、基板上には複数のｐ型ウェ
ルが形成され、同様のｎチャネルトランジスタが形成さ
れる。また、ｎ型基板、またはｎ型基板に形成したｎ型
ウェルにｐチャネルトランジスタが同様な構造で形成さ
れる。

【００１６】トランジスタ構造上には、通常、層間絶縁
層が形成されており、層間絶縁膜中のコンタクトホール
を介して電極の引出しが行われる。なお、電極はそのま
ま配線を形成する場合が多いので、以下配線層と呼ぶ。
以下、本発明の実施例によるドレイン領域等と配線層と
の接続部分での配線層の作製方法を説明する。

【００１７】図２（Ａ）に示すように、配線層を接続す
べきドレイン領域等が表面に露出したＳｉ基板１１を準
備する。簡単のため、トランジスタ構造は図示を省略す
る。図２（Ｂ）に示すように、化学気相成長（ＣＶＤ）
により、Ｓｉ基板１１の表面上に厚さ１００ｎｍのフォ
スフォシリケートガラス（ＰＳＧ）膜２及び厚さ８００
ｎｍのボロンフォスフォシリケートガラス（ＢＰＳＧ）
膜３を積層する。

【００１８】図２（Ｃ）に示すように、ＢＰＳＧ膜３の
表面上にレジスト膜４を塗布し、レジスト膜４に直径
０．５〜１．０μｍの開口５を形成する。開口５を通し
てＢＰＳＧ膜３の上層部を一部エッチングする。このエ
ッチングは、例えば、エッチングガスとしてＣＦ₄ ＋Ｏ
₂ を用いた等方性のドライエッチングにより行う。ＢＰ
ＳＧ膜３が横方向にもエッチングされるため、開口５の
径よりも大きな径の開口面及び斜面状の側面を有する凹
部６が形成される。

【００１９】図２（Ｄ）に示すように、開口５を通して
ＢＰＳＧ膜３及びＰＳＧ膜２を連続的にエッチングす
る。このエッチングは、例えば、エッチングガスとして
ＣＦ₄＋ＣＨＦ₃ を用いた異方性のエッチングにより行
う。エッチングがほとんど下方にのみ進むため、開口５
とほぼ同径の凹部が形成される。

【００２０】図３（Ａ）に示すように、レジスト膜４を
除去すると、開口面近傍にテーパ状の内周面を有するコ
ンタクトホール１３が形成される。図３（Ｂ）に示すよ
うに、ＰＳＧ膜２及びＢＰＳＧ膜３よりなる層間絶縁層
１２の上面、及びコンタクトホール１３の内面を覆う厚
さ２０ｎｍの下層Ｔｉ膜１４を形成する。

【００２１】下層Ｔｉ膜１４は、例えば、ターゲットと
してＴｉ、スパッタガスとして圧力５ｍｔｏｒｒのアル
ゴン（Ａｒ）ガスを用いたＤＣスパッタリングにより、
ＤＣ入力電力を３ｋＷ、基板温度を２００℃として形成
する。

【００２２】次に、下層Ｔｉ膜１４の表面上に、厚さ１
００ｎｍの下層ＴｉＮ膜１５を形成する。下層ＴｉＮ膜
１５は、例えば、ターゲットとしてＴｉ、スパッタガス
として圧力４ｍｔｏｒｒの窒素（Ｎ₂ ）ガスを用いたリ
アクティブＤＣスパッタリングにより、ＤＣ入力電力を
６ｋＷ、基板温度を３００℃として形成する。

【００２３】次に、下層ＴｉＮ膜１５の表面上に、厚さ
約５００ｎｍのＡｌＳｉＣｕ合金膜１６を形成する。Ａ
ｌＳｉＣｕ合金膜１６は、例えば、ターゲットとしてＡ
ｌＳｉＣｕ合金、スパッタガスとして圧力２ｍｔｏｒｒ
のＡｒガスを用いたＤＣスパッタリングにより、ＤＣ入
力電力を１０ｋＷ、基板温度を２００℃として形成す
る。なお、Ｓｉ及びＣｕの含有量は、例えばそれぞれ１
重量％及び０．５重量％とする。

【００２４】コンタクトホール１３の内部にはスパッタ
膜が堆積しにくいため、コンタクトホール１３の内壁面
に形成された膜の厚さは、層間絶縁層１２の上面上に形
成された膜の厚さよりも薄くなる。

【００２５】図３（Ｃ）に示すように、リフロー処理を
行いコンタクトホール１３内をＡｌＳｉＣｕ合金膜１６
で埋め込む。リフロー処理は、１８０秒間５００℃に加
熱して行う。なお、良好なリフロー表面を得る為には、
圧力５×１０^-7ｔｏｒｒ以下の高真空中、好ましくは圧
力２×１０^-8ｔｏｒｒ以下の高真空中でリフローを行
う。

【００２６】図３（Ｄ）に示すように、リフロー処理に
よって得られたＡｌＳｉＣｕ合金膜１６の表面上に厚さ
約１０ｎｍの上層Ｔｉ膜１７を形成する。なお、ＡｌＳ
ｉＣｕ合金膜１６のリフロー工程後、Ｔｉの堆積開始ま
での間は、リフロー時の圧力とほぼ等しい５×１０^-7ｔ
ｏｒｒ〜２×１０^-8ｔｏｒｒ以下の圧力、好ましくは、
２×１０^-8ｔｏｒｒの圧力以下の高真空を維持する。

【００２７】上層Ｔｉ膜１７は、例えば、ターゲットと
してＴｉ、スパッタガスとして圧力５ｍｔｏｒｒのＡｒ
ガスを用いたＤＣスパッタリングにより、ＤＣ入力電力
を３ｋＷとして形成する。

【００２８】なお、圧力５×１０^-7ｔｏｒｒ以下の背圧
を維持したまま、スパッタガスであるＡｒガスの導入を
開始し、チャンバ内を所定圧力５ｍｔｏｒｒとして、上
層Ｔｉ膜の堆積を開始する。

【００２９】基板温度については、リフロー時の基板温
度とほぼ等しい４８０℃±１０℃をスパッタリング開始
後もそのまま維持する。上層Ｔｉ膜１７の表面上に、反
射防止膜として作用する上層ＴｉＮ膜１８を約４０ｎｍ
形成する。上層ＴｉＮ膜１８は、上述した下層ＴｉＮ膜
１５の作製条件と同じ条件で作製する。

【００３０】図４は、実施例の配線層の作製に使用する
スパッタリング装置の概略平面図を示す。図４に示すよ
うに、実施例で使用するスパッタリング装置は、搬送チ
ャンバ２０の周囲に放射状に、スッパタチャンバ２１、
２２及び２３、リフローとスパッタリングのいずれも可
能な複合チャンバ２４とロードロックチャンバ２５及び
２６が接続されている。各チャンバ２１〜２６と搬送チ
ャンバ２０との間には、それぞれゲートバルブ３１〜３
６が設けられている。各チャンバ２０〜２６内は、それ
ぞれ独立に真空排気することができる。

【００３１】搬送チャンバ２０内にロボットアーム４１
が設置されている。ロボットアーム４１は、各チャンバ
２１〜２６間でウエハを移送することができる。

【００３２】図３（Ａ）に示した基板をロードロックチ
ャンバ２６内に装填する。ロボットアーム４１がロード
ロックチャンバ２６内の基板をスパッタチャンバ２１内
に移送する。スパッタチャンバ２１内でＴｉターゲット
を用いたスパッタリングにより、下層Ｔｉ膜１４を形成
する。

【００３３】ロボットアーム４１がスパッタチャンバ２
１内の基板をスパッタチャンバ２２内に移送する。スパ
ッタチャンバ２２内でＴｉターゲットを用いたリアクテ
ィブスパッタリングにより、下層ＴｉＮ膜１５を形成す
る。

【００３４】ロボットアーム４１がスパッタチャンバ２
２内の基板をスパッタチャンバ２３内に移送する。スパ
ッタチャンバ２３内でＡｌＳｉＣｕターゲットを用いた
スパッタリングにより、ＡｌＳｉＣｕ合金膜１６を形成
する。

【００３５】ロボットアーム４１がスパッタチャンバ２
３内の基板を複合チャンバ２４内に移送する。実施例で
は、複合チャンバ２４内を圧力５×１０^-7ｔｏｒｒ以
下、好ましくは圧力２×１０^-8ｔｏｒｒ以下の高真空と
なるまで真空排気する。基板温度を約５００℃として、
約１８０秒間、ＡｌＳｉＣｕ合金膜１６のリフロー処理
を行う。

【００３６】リフロー処理の後、続けて同一チャンバ２
４内で、Ｔｉターゲットを用いたスパッタリングを行
い、リフロー後のＡｌＳｉＣｕ合金膜１６上に、上層Ｔ
ｉ膜１７を形成する。スパッタガスの導入まで、複合チ
ャンバ２４内を圧力５×１０^-7ｔｏｒｒ以下の高真空に
維持する。リフロー開始からスパッタリング終了時ま
で、基板温度を、例えばリフロー温度とほぼ等しい温度
である４８０±１０℃に維持する。

【００３７】ロボットアーム４１が複合チャンバ２４内
の基板を再度スパッタチャンバ２２に移送する。スパッ
タチャンバ２２内でＴｉターゲットを用いたリアクティ
ブスパッタリングにより、上層ＴｉＮ膜１８を形成す
る。

【００３８】ロボットアーム４１が、スパッタチャンバ
２２内の基板をロードロックチャンバ２５内に移送す
る。配線層が形成された基板がロードロックチャンバ２
５から外部に搬出される。

【００３９】上述の実施例の方法で作製した配線層と、
従来の方法で作製した配線層について、エレクトロマイ
グレーション耐性の試験を行った。なお、従来の方法で
は、リフロー工程とこれに続くＴｉのスパッタリング工
程を別々のチャンバで行っており、途中チャンバ移送の
際、圧力５．０×１０^-7Ｔｏｒｒより高い圧力雰囲気に
基板を曝している。いずれの配線層もＡｌＳｉＣｕ合金
膜上に上層Ｔｉ膜を有する。

【００４０】試料の配線の幅は２μｍである。試験時の
配線層の温度Ｔｊを１９０℃、電流密度ｊを１．５×１
０⁶ Ａ／ｃｍ² とし、通常の使用環境より高負荷の環境
下とし、エレクトロマイグレーションを発生させ、これ
に起因する配線層の故障発生状態を評価した。試験時間
に対する配線の抵抗値の上昇率が１０％以上になった時
間を、故障発生時間と認定した。

【００４１】試験結果を図５に示す。縦軸は配線層の累
積故障率を単位「％」で表し、横軸は試験時間を単位
「時間」で表している。グラフ中の白抜きの丸が、実施
例の方法で作製した配線層のものであり、グラフ中の白
抜きの菱形が、従来の方法で作製した配線層のデータで
ある。試験時間が同じであれば、実施例の方法で作製し
た配線層の累積故障率は、従来の方法で作製した配線層
の累積故障率より低い。このように、グラフより明らか
なように、従来の方法で作製した配線層に較べ実施例の
方法で作製した配線層のエレクトロマイグレーション耐
性が向上した。

【００４２】なお、グラフ上のプロットを直線近似し
て、累積不良率５０％になる時間を平均故障時間とする
と、グラフ中に示したデータより見積もられた配線層の
平均故障時間は、従来の方法で作製した配線層では、２
６３．８時間であったのに対し、実施例の方法で作製し
た配線層では、７３６．０時間であった。

【００４３】従来の方法で作製した配線層においては、
ＡｌＳｉＣｕ合金膜と上層Ｔｉ膜の界面に酸化層が形成
されていることが確認された。また、不良が発生した配
線層のＡｌＳｉＣｕ合金膜と上層Ｔｉ膜の界面に、多く
のボイドの発生が確認された。ボイドは、エレクトロマ
イグレーションの結果を示すと考えられる。

【００４４】一方、実施例の方法で作製した配線層にお
いては、ＡｌＳｉＣｕ合金膜と上層Ｔｉ膜の界面にこの
ような酸化層の存在はなく、界面部分にボイドが多く発
生する傾向はみられなかった。

【００４５】従来の配線層の作製方法では、ＡｌＳｉＣ
ｕ合金膜のリフロー後、リフロー装置より基板を取り出
し、別のスパッタチャンバに基板を移して上層Ｔｉ膜を
形成していた。この基板の移送の際、リフロー時の高真
空状態が破られ、これに伴うＯ₂ やＨ₂ Ｏの分圧の上昇
が、Ａｌリフロー後の表面に酸化層が形成される要因に
なったものと考えられる。

【００４６】これに対し、実施例では、ＡｌＳｉＣｕ合
金膜のリフロー処理後、Ｔｉのスパッタリング工程に移
る過程で、圧力５×１０^-7ｔｏｒｒ以下の高真空を維持
している為、ＡｌＳｉＣｕ合金膜表面に酸化層が形成さ
れにくいと考えられる。

【００４７】このように、実施例の方法で作製した配線
層では、ＡｌＳｉＣｕ合金膜表面に酸化層ができていな
いことが、エレクトロマイグレーション耐性を向上させ
る一要因となっているものと予想できる。

【００４８】図６（Ａ）〜図６（Ｃ）は、ＡｌＳｉＣｕ
合金膜と上層Ｔｉ膜の界面についての知見を得るため
に、本発明者等がＡｌ膜とＴｉ膜の２層膜を用いて行っ
たＡｌ／Ｔｉ界面の解析結果を示す。

【００４９】同一チャンバ内で、スパッタリングにより
半導体基板上にまず基板温度１５０℃でＴｉ膜を形成
し、さらに連続してＴｉ膜上に基板温度１５０℃でＡｌ
膜を形成し、Ａｌ／Ｔｉの２層膜を作製した。その後、
この２層膜を熱処理した。熱処理により、Ｔｉ膜とＡｌ
膜の界面付近の組成がどのように変化するかをオージェ
電子分光（ＡＥＳ）法を用いて解析した。

【００５０】ＡＥＳ法は、試料表面に電子ビームを照射
し、この際に放出される元素特有のエネルギーとその元
素量に比例した強度のオージェ電子を測定する。試料表
面の原子に電子ビームが照射されると、電子ビームのエ
ネルギーを受けて、その原子が電離し、電子軌道の内殼
に空孔が形成される。この空孔を埋める為に外郭から内
郭に電子が遷移する際の余分なエネルギをもらって外部
に放出される電子がオージェ電子である。

【００５１】図６（Ａ）は、熱処理前の２層膜、図６
（Ｂ）は、この２層膜を４５０℃の温度で熱処理したも
の、図６（Ｃ）は、５５０℃の温度で熱処理したものの
深さ方向の組成分布を示すグラフである。

【００５２】グラフの縦軸は、Ｔｉ、Ａｌ、Ｏのそれぞ
れの組成比を単位「原子％」で示す。グラフの横軸は、
解析時のスパッタエッチング時間を、単位「秒」で示
す。スパッタエッチング時間はほぼ膜の深さに対応す
る。図中左端が、膜表面に相当し、右に行く程膜の深い
領域となる。

【００５３】図６（Ａ）に示すように、熱処理前の２層
膜の表面近傍には、Ｏの存在が認められるが、Ａｌおよ
びＴｉの組成比を示す線が互いに重なりあうＡｌ／Ｔｉ
の界面では、Ｏの存在はほとんど認められない。なお、
グラフ上Ａｌ／Ｔｉの界面で、Ａｌ層とＴｉ層が互いに
混じり合っているかのように見えるが、これは、スパッ
タエッチングされた膜表面のエッチング形状等に起因し
て、ＡＥＳ解析の深さ方向の解像度が良くない為であ
る。実際には、Ａｌ膜とＴｉ膜は互いの組成が混じるこ
となく界面でほぼ分離しているものと考えられる。

【００５４】図６（Ｂ）に示すように、この２層膜を４
５０℃で熱処理すると、図６（Ａ）に示す熱処理前の界
面付近の状態と比較して、Ａｌ／Ｔｉ界面付近でＡｌと
Ｔｉの存在を示す線がより広い領域で重なりあっている
ことがわかる。これは、界面付近にＡｌとＴｉの合金層
が形成されたためと推定される。図６（Ｃ）に示すよう
に、２層膜を５５０℃で熱処理した場合は、界面付近で
ＡｌとＴｉが互いの層に侵入する傾向がさらに顕著にな
り、より広い範囲でＡｌとＴｉの合金層が形成されてい
ることが推定される。

【００５５】又、熱処理前の２層膜を徐々に加熱し、こ
の時の加熱温度とシート抵抗の関係を調べたところ、加
熱温度が４００℃を越えると、シート抵抗が上昇し始め
ることがわかった。このシート抵抗の上昇は、Ａｌ／Ｔ
ｉ界面の合金層の形成が起因しているものと考えられ
る。

【００５６】これらの結果から、ＡｌとＴｉの界面に酸
化層が存在しない場合は、この界面を約４００℃以上に
加熱するとＡｌとＴｉの合金層が形成されること、及び
アニール温度を４５０℃から５５０℃に上昇させると相
互拡散が増大している解析結果から加熱温度が高い程合
金層の幅が広がることが予想できる。

【００５７】実施例の方法で作製された配線層は、リフ
ロー後のＡｌＳｉＣｕ合金膜上に、５００℃の基板温度
で、上層Ｔｉ膜を形成している。また、上述したよう
に、実施例の方法で作製された配線層には、ＡｌＳｉＣ
ｕ合金膜と上層Ｔｉ膜との界面近傍に酸化層が形成され
ていない。よって、実施例の方法で作製した配線層のＡ
ｌＳｉＣｕ合金膜と上層Ｔｉ膜の界面付近には、Ａｌと
Ｔｉの合金層が形成されているものと推定される。

【００５８】このように、実施例の方法を用いて作製し
た配線層では、ＡｌＳｉＣｕ合金膜と上層Ｔｉ膜の界面
に、従来のような酸化層が存在しないことに加え、Ａｌ
とＴｉの合金層が形成されていることが、ＡｌＳｉＣｕ
合金膜と上層Ｔｉ層の界面におけるボイドの発生を抑制
し、エレクトロマイグレーション耐性を向上させたもの
と思われる。

【００５９】なお、従来の解析結果から、一旦ＡｌＳｉ
Ｃｕ合金膜の表面に酸化層が形成されると、その上に４
００℃以上の温度で上層Ｔｉ膜をスパッタリングして
も、酸化層の存在により、界面にＡｌとＴｉの合金層を
形成することは困難となると考えられる。よって、Ａｌ
ＳｉＣｕ合金膜と上層Ｔｉ膜の界面に、ＡｌとＴｉ膜の
合金層を形成する為には、ＡｌＳｉＣｕ合金膜表面に酸
化層を形成しない作製条件とすることが好ましい。

【００６０】本発明者らの別の実験によれば、リフロー
工程後、これに続くＴｉのスパッタリング開始までの過
程で、基板をリフローチャンバから雰囲気圧力１×１０
^-6ｔｏｒｒの搬送チャンバに一旦移すと、その後Ｔｉの
スパッタリングを実施例と同様な条件で行っても十分な
エレクトロマイグレーション耐性を有する配線層を得る
ことはできなかった。この条件下では、ＡｌＳｉＣｕ合
金膜の表面上に酸化層が形成された為と考えられる。

【００６１】ＡｌＳｉＣｕ合金膜表面に酸化層を形成し
ない為には、リフロー工程後、これに続くＴｉのスパッ
タリング開始までの過程で、チャンバ内の圧力が１×１
０^-6ｔｏｒｒより低くなければならないと言える。な
お、本実施例の条件である約５×１０^-7ｔｏｒｒ以下の
圧力を維持すると酸化層は形成されない。

【００６２】上述の実施例では、リフロー工程と上層Ｔ
ｉのスパッタリング工程を複合チャンバを用いて同一チ
ャンバ内で行っているが、同一チャンバを用いることは
必ずしも必要条件ではない。例えば、図４に示した搬送
チャンバ２０内を排気量の大きいポンプを用いて、圧力
５×１０^-7ｔｏｒｒ以下に維持できれば、リフロー工程
後、基板を上層Ｔｉ膜の形成の為に、別のスパッタチャ
ンバに搬送する際も基板を高真空雰囲気中に維持可能な
ので、ＡｌＳｉＣｕ合金膜表面に酸化層は形成されない
と考えられる。

【００６３】上述の実施例では、上層Ｔｉ膜を形成する
際のスパッタリング時の基板温度を５００℃としている
が、ＡｌＳｉＣｕ合金膜と上層Ｔｉ膜の界面に、Ａｌと
Ｔｉの合金層を形成するには、約４００℃以上の温度に
加熱すればよい。

【００６４】４００℃以上に加熱するのは、Ｔｉのスパ
ッタリング時でもよいし、スパッタリング後でもよい。
即ち、４００℃以上の基板温度でＴｉのスパッタリング
を行ってもよいし２００℃程度の基板温度で上層Ｔｉ膜
を成膜した後に４００℃以上の温度で熱処理を行っても
よいだろう。なお、基板温度が高い程、ＡｌとＴｉの合
金層を形成しやすくなるが、通常はＡｌの融点（約６６
０℃）以下の温度で行う。

【００６５】ところで、実施例のように、ＡｌＳｉＣｕ
合金膜のリフローと上層Ｔｉ膜のスパッタリングを同一
の複合チャンバ内で行うことは、個別のチャンバでリフ
ロー工程と上層Ｔｉ膜の形成をそれぞれ行う場合に較べ
次のような別の効果も生じる。

【００６６】リフロー後、これに続くＴｉのスパッタリ
ング開始時まで、リフロー時の高真空を維持することが
容易となる。従来のように、リフロー工程とこれに続く
スパッタリング工程を別チャンバで行う場合は、リフロ
ーチャンバから基板を搬出する際、基板温度を下げてい
る。しかし、同一チャンバ内でリフロー工程とスパッタ
リング工程を行う場合は、リフロー時に昇温した基板温
度を下げる必要がなく、リフロー時の基板温度を維持し
たまま、次に続くスパッタリングを連続して行える。圧
力の調整や、基板温度の上げ下げに要する時間や労力を
省略できるので、生産性を上げることができる。

【００６７】また、一旦複合チャンバ内でＴｉのスパッ
タリングが実行されると、複合チャンバ内の内壁にＴｉ
膜が被着する。被着したＴｉ膜には、ゲッタリング作用
があるので、複合チャンバ内の高真空の維持が容易とな
る。通常、装置は繰り返し利用される為、リフローがな
される際には、既に複合チャンバ内の内壁にＴｉ膜が被
着されており、リフロー時の高真空の維持が容易にな
る。

【００６８】本発明者の別の実験によれば、チャンバ内
壁にＴｉ膜を被着させないでリフローを開始すると、リ
フロー時間の経過とともに主に層間絶縁層から出る水蒸
気（Ｈ₂ Ｏガス）等の影響により、チャンバ内の圧力が
徐々に上昇することが確認されている。この場合、チャ
ンバ内の圧力を２×１０^-8ｔｏｒｒ以下に保つことは容
易ではない。

【００６９】しかし、チャンバ内壁にＴｉ膜が被着され
ていると、Ｔｉ膜のゲッタリング作用により、このＨ₂
Ｏガス等によるチャンバ内の圧力上昇が抑制される。こ
の為、比較的容易にリフローチャンバ内の圧力を２×１
０^-8ｔｏｒｒ以下に維持できる。リフロー時の圧力が上
がると、ＡｌＳｉＣｕ合金膜中に雰囲気圧力を内在した
ボイドが発生し、埋め込み不良となることがあるが、そ
のような心配がなく、良好な埋め込みを行うことができ
る。

【００７０】以上に説明したように、ＡｌＳｉＣｕ合金
膜をリフローした後、Ｔｉのスパッタリングを開始する
までの間、少なくとも圧力５×１０^-7ｔｏｒｒ以下の高
真空を維持し、かつ上層Ｔｉ膜形成の際のスパッタリン
グ時、若しくはスパッタリング後、４００℃以上の基板
加熱を行うことにより、良好なエレクトロマイグレーシ
ョン耐性を有する配線層を形成できる。

【００７１】また、同一チャンバ内で連続してＡｌＳｉ
Ｃｕ合金膜のリフロー工程とＴｉのスパッタリングを行
うと、高い生産性を得ることができる。さらに、チャン
バ内壁に被着したＴｉ膜のゲッタリング効果により、高
真空を維持できるので、良好な埋め込み特性を得ること
ができる。

【００７２】上記実施例では、ＡｌＳｉＣｕ合金膜を主
配線層としているが、Ａｌ単体膜、ＡｌＣｕ膜、その他
のＡｌ合金膜を主配線層として用いた場合においても、
同様な効果を得ることができる。

【００７３】上記実施例では、バリヤ層としてＴｉＮ膜
を形成しているが、ＴｉＯＮ膜を用いてもよい。また、
その他高融点金属合金を形成してもよい。上記実施例で
は、反射防止膜としてＴｉＮ膜を形成しているが、Ｔｉ
ＯＮ膜、Ｓｉ膜等同様な効果を有する膜で置き換えるこ
とができる。

【００７４】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。

【００７５】

【発明の効果】以上説明したように、本発明によれば、
良好なエレクトロマイグレーション耐性を有する配線層
を形成することができる。

【００７６】さらに、Ａｌ若しくはＡｌ合金膜のリフロ
ー処理と上層Ｔｉ膜の形成を同一チャンバ内で行えば、
良好な埋め込み特性を有する配線層を、高い生産性で形
成できる。

【図面の簡単な説明】

【図１】 実施例の半導体装置に形成されるＭＯＳトラ
ンジスタの概略断面図を示す。

【図２】 実施例の半導体装置の製造方法を説明する為
の各製造工程における半導体装置の断面図を示す。

【図３】 実施例の半導体装置の製造方法を説明する為
の各製造工程における半導体装置の断面図を示す。

【図４】 本発明の実施例で使用するスパッタリング装
置の概略平面図である。

【図５】 本発明の実施例の方法で作製した配線層、お
よび従来の方法で作製した配線層のエレクトロマイグレ
ーション耐性を示すグラフである。

【図６】 Ａｌ膜とＴｉ膜の２層膜の界面状態と処理温
度の関係を示すグラフである。

【符号の説明】

１１・・・Ｓｉ基板、１２・・・層間絶縁層、１３・・
・コンタクトホール、１４・・・Ｔｉ膜、１５・・・Ｔ
ｉＮ膜、１６・・・ＡｌＳｉＣｕ合金膜、１７・・・Ｔ
ｉ膜、１８・・・ＴｉＮ膜、２０・・・搬送チャンバ、
２１〜２３・・・スパッタチャンバ、２４・・・複合チ
ャンバ、２５〜２６・・・ロードロックチャンバ、３１
〜３６・・・ゲートバルブ、４１・・・ロボットアーム

フロントページの続き (56)参考文献 特開 平６−112203（ＪＰ，Ａ) 特開 平６−244138（ＪＰ，Ａ) 特開 平４−116821（ＪＰ，Ａ) 特開 昭63−291421（ＪＰ，Ａ) 特開 平６−349833（ＪＰ，Ａ) 特開 平８−17829（ＪＰ，Ａ) 特開 平７−86401（ＪＰ，Ａ) 特開 平７−58110（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 導電性領域を表面に有する基板上に、前
   記導電性領域の一部が底面に露出するコンタクトホール
   を備えた絶縁層を形成する工程と、 前記コンタクトホール内、及び前記絶縁層の上に、Ａｌ
   若しくはＡｌ合金膜を形成する工程と、 圧力５×１０^-7ｔｏｒｒ以下の高真空中で、前記基板を
   加熱して、前記Ａｌ若しくはＡｌ合金膜をリフローさせ
   るリフロー工程と、 前記Ａｌ若しくはＡｌ合金膜上に４００℃以上の基板温
   度で上層Ｔｉ膜を堆積する工程とを有し、 前記リフロー工程と前記上層Ｔｉ膜堆積工程とを、内壁
   にＴｉ膜が被着されている同一チャンバ内で連続かつ複
   数の基板に対して繰り返し行い、前記リフロー工程後前
   記上層Ｔｉ膜堆積工程までの雰囲気圧力を、前記上層Ｔ
   ｉ膜堆積工程によりチャンバ内壁に被着された前記上層
   Ｔｉ膜のゲッタリング作用により、５×１０^-7ｔｏｒｒ
   以下に維持する半導体装置の製造方法。
2. 【請求項２】 導電性領域を表面に有する基板上に、前
   記導電性領域の一部が底面に露出するコンタクトホール
   を備えた絶縁層を形成する工程と、 前記コンタクトホール内、及び前記絶縁層の上に、Ａｌ
   若しくはＡｌ合金膜を形成する工程と、 圧力５×１０^-7ｔｏｒｒ以下の高真空中で、前記基板を
   加熱して、前記Ａｌ若しくはＡｌ合金膜をリフローさせ
   るリフロー工程と、 前記Ａｌ若しくはＡｌ合金膜上に４００℃未満の基板温
   度で前記Ａｌ若しくはＡｌ合金膜上に上層Ｔｉ膜を堆積
   する第１サブ工程と、該第１サブ工程後に、４００℃以
   上の基板温度で前記基板を熱処理する第２サブ工程と、
   を含む上層Ｔｉ膜堆積工程とを有し、 前記リフロー工程と前記上層Ｔｉ膜堆積工程とを、内壁
   にＴｉ膜が被着されている同一チャンバ内で連続かつ複
   数の基板に対して繰り返し行い、前記リフロー工程後前
   記上層Ｔｉ膜堆積工程までの雰囲気圧力を、前記上層Ｔ
   ｉ膜堆積工程によりチャンバ内壁に被着された前記上層
   Ｔｉ膜のゲッタリング作用により、５×１０^-7ｔｏｒｒ
   以下に維持する半導体装置の製造方法。
3. 【請求項３】 前記Ａｌ若しくはＡｌ合金膜を形成する
   工程と、前記リフロー工程及び前記上層Ｔｉ膜堆積工程
   とを別チャンバ内で行う請求項１または２に記載の半導
   体装置の製造方法。
4. 【請求項４】 さらに、前記絶縁層を形成する工程の
   後、前記Ａｌ若しくはＡｌ合金膜を形成する工程の前
   に、 前記コンタクトホールの内面、及び前記絶縁層の上面に
   下層Ｔｉ膜を形成する工程と、 前記下層Ｔｉ膜上に、ＴｉＮ膜若しくはＴｉＯＮ膜を形
   成する工程と、 前記上層Ｔｉ膜堆積工程後に、前記上層Ｔｉ膜上にＴｉ
   Ｎ膜を形成する工程とを有する請求項１から３までのい
   ずれか１項に記載の半導体装置の製造方法。
5. 【請求項５】 前記コンタクトホールは、テーパ状の内
   周面を有するコンタクトホールである請求項１から４ま
   でのいずれか１項に記載の半導体装置の製造方法。