JPH09219381A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH09219381A
JPH09219381A JP8022594A JP2259496A JPH09219381A JP H09219381 A JPH09219381 A JP H09219381A JP 8022594 A JP8022594 A JP 8022594A JP 2259496 A JP2259496 A JP 2259496A JP H09219381 A JPH09219381 A JP H09219381A
Authority
JP
Japan
Prior art keywords
wiring layer
aluminum
silicon
layer
interconnection layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8022594A
Other languages
English (en)
Inventor
Hidenobu Terajima
秀信 寺島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8022594A priority Critical patent/JPH09219381A/ja
Publication of JPH09219381A publication Critical patent/JPH09219381A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】バリアメタルを用いない場合でも、信頼性の高
い配線層を有する半導体装置及びその製造方法を提供す
る。 【解決手段】第1配線層31を、下層配線層31aと上
層配線層31bとから構成し、下層配線層31aをアル
ミニウム−シリコン合金で構成し、第2配線層と接続す
る上層配線層31bをシリコンを含有しないアルミニウ
ム−高融点金属合金から構成し、好ましくはこの上層配
線層のアルミニウム粒界に高融点金属が析出52bした
構造とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高信頼性の配線を
有する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】半導体装置におけるシリコン基板に形成
された拡散層とアルミニウム配線のコンタクトにおいて
は、層間絶縁膜形成やコンタクト特性改善のための熱処
理などの後工程で受ける熱処理により、アルミニウムと
シリコン基板が相互拡散し、その結果アロイスパイクが
形成され、接合が破壊される現象が生じる。
【0003】これを防止するため、アルミニウム合金配
線の下に、予めチタン系高融点金属及びその化合物(T
iN、TiON、TiW等)の層をバリヤメタルとして
設け、アルミニウムとシリコン基板との反応を防止する
方法が一般的に用いられている。
【0004】また、バリアメタルを用いない方法として
は、アルミニウム配線形成後の熱履歴における最大の温
度での固溶度以上のシリコンを予めアルミニウムに含有
させて、シリコン基板の拡散層からのシリコンの拡散を
防止したアルミニウム−シリコン合金を採用する方法が
ある。あるいはアルミニウム配線の下に数十nmの薄い
ポリシリコン層を設け、シリコンとアルミニウムの相互
拡散をポリシリコン層だけに限定させ、シリコン基板か
らのシリコンの拡散を防止するという方法がある。これ
らのバリアメタルを用いない方法は、簡便で実用性の高
い技術である。
【0005】
【発明が解決しようとする課題】しかしながら、バリヤ
メタルを用いないアルミニウム配線には次のような問題
がある。即ち、バリヤメタルを用いないアルミニウム配
線コンタクトでは、アルミニウム−シリコン合金を採用
した場合でも、ポリシリコン層を介在させる方法でも、
共にアルミニウム配線中には固溶度以上のシリコンが含
有されている。これはアロイスパイク防止のためのマー
ジンとしての設定であるが、この過剰なシリコンは、そ
の後の工程で受ける熱により移動し、移動したシリコン
は、核を中心として析出する。この析出したシリコン析
出粒(Siノジュール)はかなりの大きさを持つ場合も
存在し、高抵抗なため電気伝導には寄与せず、障害とな
る。即ち、コンタクトではコンタクト面積減少によるコ
ンタクト抵抗増大、配線では局所的な実効配線断面積の
減少により、エレクトロマイグレーション耐性劣化など
の問題が生じる。
【0006】また、とりわけ問題となるのは、アルミニ
ウム配線を多層配線に用いた場合に生じる問題である。
ここで、図3(A)は、基板10の上に形成された酸化
膜21上に第1アルミニウム配線層31が形成され、そ
の第1配線層31を覆う層間絶縁層23にその上にパタ
ーニングされたレジストR1を介してスルーホール40
がエッチングで形成された状態を示す。この図に示すよ
うに、シリコン基板10と直接接続する第1配線層31
と、その上の層間絶縁層23を介して配線される第2配
線層32とを接続する接続孔(以下、スルーホールとも
いう)40の加工は、通常、フルオロカーボン系のガス
を用い、配線間絶縁膜である酸化膜23をレジストパタ
ーンR1に従いドライエッチングで行われる。この際、
酸化膜23のウエハ面内の不均一性、エッチング速度の
ウエハ面内の不均一性などの制約が存在し、これによる
エッチング不足での加工不良を避けるため、十分な過剰
エッチング(以下、オーバーエッチという)を行うのが
通例である。
【0007】上述したシリコン析出粒50は、図3
(A)に示すように、第1配線層31の膜厚と同等程度
の高さに析出することがあり、そのような場合、シリコ
ン析出粒50は配線を縦断するような形となり、アルミ
ニウム配線31表面にシリコンが析出することになる。
この状態では、スルーホール加工に用いられるフルオロ
カーボン系のガスは、シリコンに対してもエッチング種
となりシリコンを浸食する。このため、オーバーエッチ
の際にアルミニウム配線層31の表面に露出した部分か
らシリコン析出粒50のエッチングが進行し、さらには
配線下地の酸化膜21までエッチングされ、シリコン基
板10に達するまでの穴が形成される場合がある。
【0008】その後、第2アルミニウム配線層32を形
成する際、図3(B)に示すように、スルーホール加工
時に生じたシリコン基板10に達する穴にアルミニウム
が侵入し、シリコン基板10に形成されている拡散層1
1と電気的導通32aがとられ(ショートする)、デバ
イスの動作不良を引き起こす。また、アルミニウム配線
31表面に露出するほどの大きさを持つシリコン析出粒
が存在しない場合でも、層間絶縁膜23形成時に生じた
熱膨張係数差によってアルミニウムが受ける熱ストレ
ス、あるいは、層間絶縁膜23からの膜応力によって、
アルミニウム粒界52に生じやすいアルミニウム欠損5
4(以下、ボイドという)を通して、スルーホール加工
時にエッチング種が侵入し、やはり上記と同様に第2配
線層のアルミニウムがボイドに侵入して導通32bを引
き起こすことがある。
【0009】本発明は、上記問題点に鑑みなされたもの
で、バリアメタルを用いない場合でも、信頼性の高い配
線層を有する半導体装置及びその製造方法を提供するこ
とを目的とする。
【0010】
【課題を解決するための手段】本発明は、上記目的を達
成するため、次の半導体装置及びその製造方法を提供す
る。 (1)基板と直接接続する第1配線層と、この第1配線
層の上に層間絶縁膜を介して配線されている第2配線層
とが接続された構造を有する半導体装置において、上記
第1配線層が、下層配線層と上層配線層とを有し、該下
層配線層が、アルミニウム−シリコン合金で構成され、
基板と直接接続しており、該上層配線層が、珪素を含有
しないアルミニウム−高融点金属合金で構成され、上記
第2配線層と接続されていることを特徴とする半導体装
置。 (2)第1配線層の上層配線層が、アルミニウム粒界に
高融点金属成分が析出している構造を有する上記(1)
記載の半導体装置。 (3)基板に、該基板と直接接続し、アルミニウム−シ
リコン合金で構成される下層配線層と、珪素を含有しな
いアルミニウム−シリコン合金で構成され、第2配線層
と接続される上層配線層とを有する第1配線層を形成す
る工程と、該第1配線層を被覆する層間絶縁膜を形成す
る工程と、該層間絶縁層形成後、熱処理を行う工程と、
該層間絶縁膜に接続孔を開口する工程と、該層間絶縁膜
の上に第2配線層を形成して、第2配線層と第1配線層
とを上記接続孔を介して接続する工程とを有することを
特徴とする半導体装置の製造方法。 (4)上記熱処理工程が、第1配線層中の上層配線層の
アルミニウム粒界間にその中に含有されていた高融点金
属成分を析出させる上記(3)記載の半導体装置の製造
方法。
【0011】本発明の半導体装置における第1配線層
は、下層配線層と上層配線層を少なくとも有し、アルミ
ニウム−シリコン合金で構成される下層配線層が基板と
接続され、また、第2配線層と接続する上層配線層がシ
リコンを含有しないアルミニウム−高融点金属合金から
構成され、好ましくはこの上層配線層のアルミニウム粒
界に高融点金属が析出した構造を有する。
【0012】このため、第1配線層の基板と接する下層
配線層は、シリコンを含有するため、コンタクト部での
拡散層のシリコンとアルミニウムの相互拡散によるアロ
イスパイクの生成を防止する。また、アルミニウム−高
融点金属合金は、エレクトロマイグレーション耐性が良
好であるので、上層配線層はエレクトロマイグレーショ
ン耐性に優れる。しかも、下層配線層のアルミニウム−
シリコン合金層は、珪素を含有しないアルミニウム合金
に比べて配向性の良い膜が得られ、下層配線層と上層配
線層の何れもアルミニウム合金であるので、優先配向性
の面間隔は等しく、下層配線層の配向性が上層配線層の
配向性に影響するため、上層配線層の結晶配向性も向上
する。その結果、これらの下層配線層と上層配線層を有
する第1配線層はエロクトロマイグレーション耐性の強
い配線となる。その上、上層配線層のアルミニウム−高
融点金属合金には、珪素が含まれていないため、珪素析
出粒が生成せず、この点もエレクトロマイグレーション
耐性向上に寄与する。
【0013】更に、上層配線層のアルミニウム粒界に高
融点金属が析出していると、下層配線層に珪素析出粒が
生じたとしても、この珪素析出粒が上層配線層のアルミ
ニウム合金層に拡大成長することを防止することができ
る。そのため、従来の珪素含有アルミニウム合金に比べ
ても、珪素析出粒を小さく抑制することができ、珪素析
出粒が上層面に露出することはない。また、アルミニウ
ム粒界に析出した高融点金属は、アルミニウム原子の粒
界拡散を防止することができるので、高いエレクトロマ
イグレーション耐性が実現でき、更に、層間絶縁層の膜
応力や熱膨張係数差に起因したアルミニウムグレインの
移動及びそれによって生じるアルミニウムの欠損(ボイ
ド)を防止することができる。
【0014】従って、本発明の半導体装置は、上記下層
配線層と上層配線層から構成される第1配線層を有する
ので、エレクトロマイグレーション耐性が高く、電気的
導通等の不都合が生じることもなく、配線層の信頼性が
高い。また、本発明の半導体装置の製造方法によれば、
上記材料の下層配線層と上層配線層とで第1配線層を形
成すると共に、層間絶縁膜形成後に、熱処理を行って、
上層配線層のアルミニウム粒界に高融点金属を析出させ
るようにしたので、上記の信頼性に優れた配線層を確実
に形成することができる。
【0015】
【発明の実施の形態】以下、本発明の実施の形態につい
て、具体的に図面を参照しながら説明する。なお、本発
明は、下記の実施態様に限定されるものではない。図1
は、本発明の半導体装置の製造工程を示すフローチャー
トである。
【0016】まず、図1(A)に至る工程を説明する
と、シリコン基板10に拡散層11と酸化膜21を常法
に従って形成する。そして、コンタクト孔(図示せず)
を開口後、第1アルミニウム配線層31の下層配線層3
1aとして、アルミニウム−シリコン合金層を例えばP
VD(スパッタリング法)等で形成する。これにより、
下層配線層31aは、直接シリコン基板10と接するこ
とになる。このアルミニウム−シリコン合金層31a
は、シリコンを含有するため、コンタクト部での拡散層
のシリコンと第1配線層のアルミニウム合金中のアルミ
ニウムの相互拡散によるアロイスパイク生成を防止する
役割を果たす。このため、下層配線層31aを構成する
アルミニウム−シリコン合金の組成は、本半導体が製造
工程中に受ける最も高い温度におけるシリコンの固溶度
(例えば400℃で0.25重量%、450℃で0.5
重量%)以上とすることが好ましい。また、下層配線層
31aの膜厚は、アロイスパイクを防止するために必要
な膜厚と、エレクトロマイグレーション耐性の観点か
ら、それ自体が十分な配向性を有するような膜厚から決
定される。具体的には、100nm程度である。
【0017】次に、第1配線層31を構成する上層配線
層31bを下層配線層31aの上に形成する。この上層
配線層31bは、Cu、Ti、W、Mo、Co等の高融
点金属の1種又は2種以上を含有し、かつシリコンを含
有しないアルミニウム合金層で構成される。このアルミ
ニウム−高融点金属合金層31bは、エレクトロマイグ
レーション耐性に優れており、しかも、シリコンを含有
していないために、珪素析出粒が生成せず、この点でも
エレクトロマイグレーション耐性向上に寄与できる。ま
た、下層配線層31aを構成するアルミニウム−シリコ
ン合金は、珪素を含有しないアルミニウム合金と比較し
て配向性の良好な膜が得られ、かつ本発明では下層配線
層31aと上層配線層31bの両方がアルミニウム合金
であるため、優先配向面の面間隔は等しく、下層配線層
31aの配向性がその上の上層配線層31bの配向に影
響を与えるため、上層配線層31bの結晶配向性も向上
する。この結果、第1アルミニウム配線層31を構成す
る下層配線層31aと上層配線層31bの両者が結晶配
向性が良好であるので、第1アルミニウム配線層31は
エレクトロマイグレーション耐性の強い配線となる。上
層配線層31bの膜厚は、例えば300nm程度であ
る。
【0018】その後、例えばプラズマTEOS(Tetrae
thyloxysilane )膜のような層間絶縁膜23を形成して
第1配線層31を埋め、図1(A)に示すような構造を
得る。この状態では、上層配線層31bには、アルミニ
ウム粒界52が生じているが、高融点金属53はアルミ
ニウム中に存在している。
【0019】そして、適当な熱処理を加えて、図1
(B)に示すように、第1配線層31の上層配線層31
bに含有されている高融点金属をアルミニウム粒界52
に析出させ、粒界全てを高融点金属の析出物52aで埋
めるようにすることが好ましい。この熱処理の条件は、
十分な析出を達成するために、高融点金属の含有量や配
線膜厚等によって最適化して適用できるが、例えば25
0〜450℃の範囲で15分〜4時間、具体的には30
0℃程度の温度で数時間の条件を採用することができ
る。これは、1993年、春期応用物理学会で川崎製鉄
(株)の根本らが報告(30p−ZY−10)してい
る。
【0020】この熱処理により、第1配線層31の下層
配線層31aに用いられているアルミニウム−シリコン
合金層にはシリコン析出粒50が発生する場合がある
が、上層配線層31bのアルミニウム粒界52に析出し
た高融点合金52aによって、シリコン析出粒50が上
層配線層31bへ拡大することを防止することができ
る。このため、従来のアルミニウム−シリコン合金配線
に比べても、シリコン析出粒は小さく抑制される。従っ
て、シリコン析出粒50が第1配線層31の表面に露出
することもない。また、上層配線層31bに析出した高
融点金属52aは、アルミニウム原子の粒界拡散を防止
するので、高いエレクトロマイグレーション耐性を実現
することができると共に、層間絶縁膜の膜応力や熱膨張
係数差に起因したアルミニウムグレインの移動及びそれ
に伴うアルミニウムの欠損(ボイド)を防止することが
可能となる。また、この熱処理は層間絶縁膜形成後に行
っているので、極端なヒロック(Hill Rock )成長はな
く、比較的低温でアルミニウム粒界処理が可能となる。
【0021】図2は、第1アルミニウム配線層31の表
面、即ち上層配線層31bの熱処理による高融点金属の
析出状態を模式的に示すものである。図2(A)は、上
層配線層31bに対して適切な熱処理が行われた場合を
示し、全てのアルミニウム粒界52には、高融点金属成
分52aが析出している。
【0022】熱処理が不十分な場合、図2(B)に示す
ように、アルミニウム粒界52に高融点金属成分が一部
析出52aするが、アルミニウムグレイン内に高融点金
属成分53が多量に残存し、アルミニウム粒界には高融
点金属成分が未析出のアルミニウム粒界52が存在し、
ボイド54が発生する場合がある。
【0023】過剰な熱処理を施した場合、図2(C)に
示すように、高融点金属成分が偏析してしまい、アルミ
ニウム粒界52にはボイド54が発生する場合がある。
再び、半導体装置の製造工程の続きを説明すると、図1
(C)に示すように、レジストR1をスピンコートなど
で塗布後、露光してパターニングし、このレジストをマ
スクとしてフルオロカーボン系のガスによるエッチャン
トを用いて層間絶縁膜23のドライエッチングを行い、
スルーホール40を開口する。ここでも十分なオーバー
エッチングが行われるが、エッチャントに接する上層配
線層31bにはシリコン析出粒やシリコンの移動に伴う
ボイドが生じないので、上層配線層31bに穴が生じる
ことはない。また、アルミニウム粒界はフルオロカーボ
ン系のガスによるエッチャントでは非常にエッチレート
の低い高融点金属成分で埋め込まれており、ボイドの発
生も抑えられているので、酸化膜21のエッチングは発
生しない。このため、エッチングが上層配線層31bを
貫通して下層配線層31a、更にはシリコン基板10に
到達することはない。
【0024】そして、図1(D)に示すように、レジス
トR1を除去後、第2アルミニウム配線層32を堆積、
パターニングして形成し、第1配線層31の上層配線層
31bと第2配線層32とを接続する。この場合、第1
配線層31はエッチングにより浸食されていないので、
アルミニウムが上層配線層31bを貫通して下層配線層
31a、更にはシリコン基板10に到達することはな
く、ショートのおそれはない。
【0025】このようにして得られた半導体装置は、基
板10と直接接続する第1配線層31と、この第1配線
層31の上に層間絶縁膜23を介して配線されている第
2配線層32とが接続された構造を有し、第1配線層3
1が、アルミニウム−シリコン合金で構成され、基板と
直接接続する下層配線層と31bと、珪素を含有しない
アルミニウム−高融点金属合金で構成され、上記第2配
線層と接続され、かつ、アルミニウム粒界に高融点金属
が析出している上層配線層31bとで構成されている。
かかる構造から、本発明の半導体装置は、配線の信頼性
が高いと共に、歩留まりが高い。なお、上記第1配線層
と第2配線層より多い多層配線層としても良いことは勿
論である。
【0026】
【発明の効果】本発明の半導体装置は、エレクトロマイ
グレーション耐性が高く、信頼性が高い配線層を有す
る。また、本発明の半導体装置の製造方法によれば、第
1配線層の材料と製造工程の工夫により、エレクトロマ
イグレーション耐性が高く、信頼性が高い配線層を有す
る半導体装置を製造することができる。
【図面の簡単な説明】
【図1】(A)〜(D)は、本発明の半導体装置の製造
工程を示すフローチャートである。
【図2】(A)〜(C)は、熱処理による上層配線層の
状態を模式的に示した平面図である。
【図3】従来の問題点を示したもので、(A)は第1配
線層にシリコン析出粒が発生した状態、(B)は第2ア
ルミニウム配線層のアルミニウムが基板に到達する状態
を示すそれぞれ断面図である。
【符号の説明】
10:基板、23:層間絶縁層、31:第1配線層、3
1a:下層配線層、31b:上層配線層、32:第2配
線層、50:シリコン析出粒、52:シリコン粒界、5
2a:高融点金属析出物、53:高融点金属、54:ボ
イド

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】基板と直接接続する第1配線層と、この第
    1配線層の上に層間絶縁膜を介して配線されている第2
    配線層とが接続された構造を有する半導体装置におい
    て、 上記第1配線層が、下層配線層と上層配線層とを有し、 該下層配線層が、アルミニウム−シリコン合金で構成さ
    れ、基板と直接接続しており、 該上層配線層が、珪素を含有しないアルミニウム−高融
    点金属合金で構成され、上記第2配線層と接続されてい
    ることを特徴とする半導体装置。
  2. 【請求項2】第1配線層の上層配線層が、アルミニウム
    粒界に高融点金属成分が析出している構造を有する請求
    項1記載の半導体装置。
  3. 【請求項3】基板に、該基板と直接接続し、アルミニウ
    ム−シリコン合金で構成される下層配線層と、珪素を含
    有しないアルミニウム−シリコン合金で構成され、第2
    配線層と接続される上層配線層とを有する第1配線層を
    形成する工程と、 該第1配線層を被覆する層間絶縁膜を形成する工程と、 該層間絶縁層形成後、熱処理を行う工程と、 該層間絶縁膜に接続孔を開口する工程と、 該層間絶縁膜の上に第2配線層を形成して、第2配線層
    と第1配線層とを上記接続孔を介して接続する工程とを
    有することを特徴とする半導体装置の製造方法。
  4. 【請求項4】上記熱処理工程が、第1配線層中の上層配
    線層のアルミニウム粒界間にその中に含有されていた高
    融点金属成分を析出させる請求項3記載の半導体装置の
    製造方法。
JP8022594A 1996-02-08 1996-02-08 半導体装置及びその製造方法 Pending JPH09219381A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8022594A JPH09219381A (ja) 1996-02-08 1996-02-08 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8022594A JPH09219381A (ja) 1996-02-08 1996-02-08 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09219381A true JPH09219381A (ja) 1997-08-19

Family

ID=12087176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8022594A Pending JPH09219381A (ja) 1996-02-08 1996-02-08 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH09219381A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690092B2 (en) * 1998-10-06 2004-02-10 Oki Electric Industry Co., Ltd. Multilayer interconnection structure of a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690092B2 (en) * 1998-10-06 2004-02-10 Oki Electric Industry Co., Ltd. Multilayer interconnection structure of a semiconductor device
US7215029B1 (en) * 1998-10-06 2007-05-08 Oki Electric Industry Co., Ltd. Multilayer interconnection structure of a semiconductor

Similar Documents

Publication Publication Date Title
US5380678A (en) Bilayer barrier metal method for obtaining 100% step-coverage in contact vias without junction degradation
JP2985692B2 (ja) 半導体装置の配線構造及びその製造方法
JP2580096B2 (ja) 半導体装置の製造方法
US5920794A (en) Electromigration resistant metallization process microcircuit interconnections with RF-reactively sputtered titanium tungsten and gold
US5665659A (en) Method for forming metal layer of a semiconductor device
JPH07211776A (ja) 半導体基板に導体路を形成する方法
JP3365112B2 (ja) 半導体装置の配線形成方法
US5395795A (en) Method for fabricating a semiconductor device
KR20000048295A (ko) 반도체 장치의 배선 구조 및 그 제조 방법
JP3382357B2 (ja) 配線形成方法
US6372645B1 (en) Methods to reduce metal bridges and line shorts in integrated circuits
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JP2800788B2 (ja) 半導体装置の製造方法
US7897508B2 (en) Method to eliminate Cu dislocation for reliability and yield
KR0183729B1 (ko) 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법
US20010031555A1 (en) Method for forming aluminum interconnection
JPH09219381A (ja) 半導体装置及びその製造方法
JP3339255B2 (ja) コンタクトプラグの形成方法
US6083830A (en) Process for manufacturing a semiconductor device
JP3234762B2 (ja) 半導体装置の製造方法
JPH02185025A (ja) 半導体装置の製造方法
JPH065674B2 (ja) 半導体装置の製造方法
JP3407516B2 (ja) 半導体装置及びその製造方法
JP3337758B2 (ja) 半導体装置の製造方法
JP3291885B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees