JPH02185025A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02185025A
JPH02185025A JP384489A JP384489A JPH02185025A JP H02185025 A JPH02185025 A JP H02185025A JP 384489 A JP384489 A JP 384489A JP 384489 A JP384489 A JP 384489A JP H02185025 A JPH02185025 A JP H02185025A
Authority
JP
Japan
Prior art keywords
contact hole
barrier metal
dry etching
metal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP384489A
Other languages
English (en)
Other versions
JPH0636411B2 (ja
Inventor
Kiyoyoshi Kajiyana
鍛治梁 喜代儀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP1003844A priority Critical patent/JPH0636411B2/ja
Publication of JPH02185025A publication Critical patent/JPH02185025A/ja
Publication of JPH0636411B2 publication Critical patent/JPH0636411B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体と配線金属の間にバリヤメタルを設は耐
熱性が良好で信頼性が高い半導体装置の製造方法に関す
るものである。
(従来の技術) 半導体装置の微細化により素子間を電気的に結合する配
線には高密度の電流が流れ、コンタクト部の温度はかな
り上昇する。また、半導体装置の多機能化や光速化によ
り、配線形成後も熱工程を行なう必要が生じる場合も多
い。例えば、現在−船釣に使用されているアルミニウム
lシリコンコンタクト構造では温度が上昇すると、アル
ミニウム中に含有されているシリコンが長期通電後にコ
ンタクトホール内に析出することにより電流が流れる有
効断面積を小さくする。一方、三次元IC製造プロセス
のように高融点金属lシリコン配線形成後に高温の熱工
程を行なう場合は、シリコンと高融点金属が反応したり
シリコン中の不純物が金属中に拡散してコンタクト抵抗
が増大する。この為に、半導体装置の性能及び信頼性は
著しく低下する。これらの問題を解決するためには、配
線のための金属とシリコンの間に熱的に安定で且つ不純
物の拡散を防止するち密なバリヤ金属層を入れて耐熱性
及び信頼性の高い配線が必要になる。
バリヤ金属膜形成方法として蒸着法やスパッタ法により
全面に成長させている。しかし、これらの方法ではコン
タクト内での被覆性が良くないのでアスペクト非が大き
いコンタクトホール底部に一様に形成するのは困難であ
る。選択気相成長タングステンはアルミニウムに対して
は500°C程度までは有効なバリヤ金属となり得るが
、それ以上の耐熱性はない。また現在のところ目的に合
ったバリヤ金属が選択気相成長できるとは限らない。最
近、900°C以上の耐熱性を有する可能性がある窒化
チタンの気相成長は可能となった(1988年春季応用
物理学関連連合講演会講演予稿集P608、r LPC
VD法によるTiNバリア層形成技術」)。気相成長に
よりコンタクトホール底部も含めて全面に段差被覆性良
く均一な膜圧のバリヤ金属が形成できる。
しかし、全面にバリヤ金属を成長させると、選択成長に
よるコンタクトホールの埋め込みができなくなる。選択
気相成長によりコンタクトホールの埋め込みを可能にす
るには、アスペクト比が大きいコンタクトホールの底部
のみにバリヤ金属を残し他の部分のバリヤ金属を除去し
なければならない。エッチバックによる平坦化では、工
程数が多く長時間を要する。そして、ゴミの付着や平坦
化剤の残留あるいは平坦化剤中の不純物の残留等による
汚染により、歩留り低下や熱工程や高温動作によって配
線抵抗の増大を生じる可能性がある。
本発明の目的は、アスペクト比の大きいコンタクトホー
ルの埋め込みを短い工程数でしかも汚染せずに行なう方
法を提供することにある。
(課題を解決するための手段) 本発明では、コンタクトホールを開孔し、気相成長法に
より全面にバリヤ金属を形成する。次に、等方的なドラ
イエツチングを行ない、コンタクトホール内のバリヤ金
属のエツチング速度を最小限に抑え、表面に形成された
不用な金属を重点的に取り除く。次に選択気相成長法に
よりコンタクトホールを金属膜で埋め込む。このあとタ
ングステンやモリブデンなどの高融点金属やシリサイド
、アルミニウム等を成膜し配線としてバターニングする
(作用) 本発明においては、気相成長法により全面にバリヤ金属
を形成し、次に等方的なドライエツチングを行ない表面
に形成された不用なバリヤ金属のみを除去する。等方的
なドライエツチングでは、表面に形成されたバリヤ金属
は全方向からエツチングされエツチング速度は大きい。
一方、コンタクトホール内のバリヤ金属は入射角が90
°近傍のエツチングガスイオンによってしかエツチング
さFL ftい。従って、等方的なドライエツチングは
平坦化工程と同じ効果を持つ。従って、本手法を選択気
相成長法と組み合せるとアスペクト比の大きいコンタク
トホールを短い工程数でしかも汚染せずに埋め込むこと
ができる。
(実施例) 一実施例について第1図〜第3図を用いて説明する。コ
ンタクト電極形成前の形状は第1図(a)の様になって
いる。つまり半導体素子(図示せず)を形成したSi基
板11上にCVD法で厚さ0.5〜0.1pm (7)
Si02膜12を形成し、次に異方性ドライエツチング
技術を使い直径0.5〜1.5pm程度のコンタクトホ
ールを開孔する。このコンタクトホールはアスペクト比
が大きいのでスパッタ法や蒸着法ではコンタクトホール
を底部に均一にバリヤ金属を形成できない。これにバリ
ヤ金属として窒化チタンを気相成長法により300〜a
oooA成長させる。窒化チタンは四塩化チタンとアン
モニアを用いることによって気相成長できる。気相成長
によって全面に一様に窒化チタン13が形成され、第1
図(b)の様になる。
次に、六ツ化硫黄(SF6)等をエツチングガスとして
導入し、等方的にドライエツチングを行なう。
等方的なドライエツチングは、100mTorr以上の
高い圧力にし、供給電力を小さくして放電のエネルギー
密度を下げることにより可能となる。等方的なエツチン
グでは、表面での窒化チタンのエツチング速度は大きく
、コンタクトホール内の窒化チタンのエツチング速度は
小さい。これは、圧力が高いためにイオン化した六フッ
化硫黄が数多くの気体分子と衝突し、放電のエネルギー
密度が小さいためにイオンの加速電圧が小さいので、エ
ツチングガスイオンは全方向の速度成分を持つ。このた
め、表面の窒化チタン膜13のエツチング速度は全方向
からエツチングを受けるので大きいが、コンタクトホー
ル底部の窒化チタン膜13のエツチング速度はコンタク
トホール底部には入射角が90’近傍の粒子しか到達で
きないため表面より大幅に小さくなる。
従って等方的なエツチング後、窒化チタン膜13は、第
1図(C)の様に底部及びその近傍の部分にだけ残る。
窒化チタン13がコンタクトホール側面に残ることもあ
るがそれでもかまわない。また、窒化チタンの膜厚が薄
くエツチングによって半導体基板がダメージを受は半導
体装置の電気特性が劣化する恐れがある場合は、第2図
(a)の様に窒化チタン保護のため全面にタングステン
膜14を気相成長させればよい。このようにして等方的
なエツチングを行なうと第2図(b)の様にタングステ
ン膜14で基板11を保護できる。
最後に、選択気相成長法によってタングステン膜15を
成長させコンタクトホールを埋め込むと、第1図(e)
は第3図(a)に、第2図(b)は第3図(b)の様に
なる。この一連プロセスによりコンタクトホールをタン
グステンl窒化チタンlシリコン構造で埋め込むことが
できる。タングステンはシリコンとシリサイド反応を起
こしやすい材料であるが、窒化チタンを間に入れること
で高い温度でも反応を抑えられる耐熱性が向上する。
本実施例では、シリコンデバイスについて述べたが、ガ
リウム砒素などの他の半導体デバイスでも良い。また、
バリヤ金属として窒化チタンを例にとり配線材料として
タングステンについて記述したが、窒化タングステンと
アルミニウム等の他の材料の組み合せでも構わない。ア
ルミニウムはエレクトロマイグレーヨンや半導体材料と
のアロイを起こしやすい材料であるが、本発明の方法を
使うとバリヤ金属を入れであるため抑えることができ信
頼性の高いアルミ配線が形成できる。
(発明の効果) 本方法を用いると、バリヤ金属を形成後にコンタクトホ
ール以外のバリヤ金属を除去するためのバターニング工
程は必要としない。従って、工程数が減少するだけでな
く、コンタクト抵抗に悪影響を与えるバリヤ合金の汚染
の心配もない。さらに、気相成長は真空チャンバー内で
行なわれ、装置にドライエツチング機能を付加すること
や真空チャンバーを複数化することは容易であり、ウェ
ハーを大気に晒すことなく、コンタクトホールの底部以
外のバリヤ金属を除去しかつコンタクトホールを埋め込
むことができる。
【図面の簡単な説明】
第1図〜第3図は、本発明の実施例を示す概略断面図で
ある。 11・・・Si基板、12・・・5i02膜、13・・
・窒化チタン膜、14・・・タングステン膜、15・・
・タングステン膜。

Claims (1)

    【特許請求の範囲】
  1. 基板上に半導体素子を形成しその上に絶縁膜を形成し所
    望の部分にコンタクトホールを開孔して配線を形成する
    半導体装置の製造方法において、コンタクトホール開孔
    のあと気相成長法によりバリヤ金属を形成し、次いで等
    方的なドライエッチングを行ないコンタクトホールの底
    部以外のバリヤ金属を除去する工程と、選択気相成長に
    よりコンタクトホールを金属膜で埋め込む工程を持つこ
    とを特徴とする半導体装置の製造方法。
JP1003844A 1989-01-12 1989-01-12 半導体装置の製造方法 Expired - Lifetime JPH0636411B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1003844A JPH0636411B2 (ja) 1989-01-12 1989-01-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1003844A JPH0636411B2 (ja) 1989-01-12 1989-01-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH02185025A true JPH02185025A (ja) 1990-07-19
JPH0636411B2 JPH0636411B2 (ja) 1994-05-11

Family

ID=11568494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1003844A Expired - Lifetime JPH0636411B2 (ja) 1989-01-12 1989-01-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0636411B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224721B1 (ko) * 1996-11-07 1999-10-15 윤종용 반도체장치의 금속배선 형성방법
KR20000015075A (ko) * 1998-08-27 2000-03-15 윤종용 반도체소자의 경계금속막 형성방법
KR100323719B1 (ko) * 1999-12-28 2002-02-19 박종섭 반도체소자의 금속배선 및 그 제조방법
KR100744798B1 (ko) * 2001-12-29 2007-08-01 매그나칩 반도체 유한회사 반도체 소자의 컨택 플러그 형성 방법
US8193058B2 (en) 2007-06-26 2012-06-05 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
CN104124201A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 导电结构的形成方法
JP2020059911A (ja) * 2018-10-12 2020-04-16 東京エレクトロン株式会社 成膜方法及び基板処理システム

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224721B1 (ko) * 1996-11-07 1999-10-15 윤종용 반도체장치의 금속배선 형성방법
KR20000015075A (ko) * 1998-08-27 2000-03-15 윤종용 반도체소자의 경계금속막 형성방법
KR100323719B1 (ko) * 1999-12-28 2002-02-19 박종섭 반도체소자의 금속배선 및 그 제조방법
KR100744798B1 (ko) * 2001-12-29 2007-08-01 매그나칩 반도체 유한회사 반도체 소자의 컨택 플러그 형성 방법
US8193058B2 (en) 2007-06-26 2012-06-05 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
CN104124201A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 导电结构的形成方法
CN104124201B (zh) * 2013-04-28 2017-12-01 中芯国际集成电路制造(上海)有限公司 导电结构的形成方法
JP2020059911A (ja) * 2018-10-12 2020-04-16 東京エレクトロン株式会社 成膜方法及び基板処理システム

Also Published As

Publication number Publication date
JPH0636411B2 (ja) 1994-05-11

Similar Documents

Publication Publication Date Title
KR100303873B1 (ko) 집적회로구조물의하부패턴화된금속층과전기적으로연결되는비아에저저항성알루미늄플러그를형성하는방법
JP3179212B2 (ja) 半導体装置の製造方法
US4283439A (en) Method of manufacturing a semiconductor device by forming a tungsten silicide or molybdenum silicide electrode
JPH01243431A (ja) 電子装置の一部を構成する下部構造に電気的接続を形成する方法
US5093710A (en) Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same
CN107507767A (zh) 碳化硅的等离子体切割
JP2800788B2 (ja) 半導体装置の製造方法
JPH02185025A (ja) 半導体装置の製造方法
CN108321083A (zh) 半导体结构及其形成方法
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
JPS6390838A (ja) 電気的相互接続部の製造方法
JP2000091266A (ja) タングステン・エッチ・バック処理のためのアルミニウム金属化組織の改良方法。
US7041585B2 (en) Process for producing an integrated electronic component
KR100193897B1 (ko) 반도체 소자의 플러그 형성 방법
JP3248234B2 (ja) 埋め込みプラグの形成方法
JPH11233453A (ja) 半導体装置の製造方法
JPH10172923A (ja) 半導体素子の金属配線形成方法
US6316355B1 (en) Method for forming metal wire using titanium film in semiconductor device having contact holes
JPH1187508A (ja) 半導体素子の金属配線形成方法
JPH10270442A (ja) 半導体集積装置の製造方法、および半導体集積装置
JPH0794448A (ja) 半導体装置の製造方法
JPH05217940A (ja) 半導体装置の製造方法
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
KR0163544B1 (ko) 알루미늄 배선막의 형성방법
JP2706388B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term