KR20000015075A - 반도체소자의 경계금속막 형성방법 - Google Patents

반도체소자의 경계금속막 형성방법 Download PDF

Info

Publication number
KR20000015075A
KR20000015075A KR1019980034798A KR19980034798A KR20000015075A KR 20000015075 A KR20000015075 A KR 20000015075A KR 1019980034798 A KR1019980034798 A KR 1019980034798A KR 19980034798 A KR19980034798 A KR 19980034798A KR 20000015075 A KR20000015075 A KR 20000015075A
Authority
KR
South Korea
Prior art keywords
metal film
boundary metal
forming
film
etching
Prior art date
Application number
KR1019980034798A
Other languages
English (en)
Inventor
이재욱
장성대
오성태
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980034798A priority Critical patent/KR20000015075A/ko
Publication of KR20000015075A publication Critical patent/KR20000015075A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 경계금속막 형성방법에 관한 것이다.
본 발명의 경계금속막 형성방법은, 반도체기판 상에 절연막을 형성시킨 후, 콘택홀이 형성되도록 상기 절연막을 제거시키는 단계; 상기 콘택홀을 포함하는 반도체기판의 절연막의 표면을 따라 제1경계금속막을 형성시키는 단계; 및 상기 콘택홀에 형성시킨 제1경계금속막의 스텝커버리지를 용이하게 확보할 수 있도록 상기 콘택홀을 포함하는 영역의 제1경계금속막을 식각시키는 단계를 구비하여 이루어짐을 특징으로 한다.
따라서, 본 발명에 의하면 콘택홀의 영역에 형성시키는 경계금속막의 스텝커버리지를 용이하게 확보하여 이에 따른 불량의 발생을 최소화시킴으로써 반도체소자의 제조에 따른 생산성이 향상되는 효과가 있다.

Description

반도체소자의 경계금속막 형성방법
본 발명은 반도체소자의 경계금속막 형성방법에 관한 것으로서, 보다 상세하게는 콘택홀(Contact Hole)에 형성시키는 경계금속막(Barrier Metal Film)의 스텝커버리지(Spet Coverage)를 용이하게 확보할 수 있는 반도체소자의 경계금속막 형성방법에 관한 것이다.
일반적으로 반도체소자는 상기 반도체소자로 제조할 수 있는 웨이퍼(Wafer) 즉, 반도체기판 상에 소정의 막을 형성시킨 후, 상기 소정의 막을 상기 반도체소자의 특성에 따른 설정된 패턴(Pattern) 등으로 형성시킴으로써 제조된다.
그리고 최근의 반도체소자는 고집적화에 따른 디자인룰(Design Rule)의 미세화로 상기 반도체소자로 제조할 수 있는 웨이퍼(Wafer) 즉, 반도체기판 상에 형성시키는 막(Film)들의 단차가 커져가고 있는 추세이다.
이에 따라 상기 막 즉, 절연막 등을 이용하여 패턴 등으로 형성시킬 수 있는 콘택홀(Contact Hole) 등과 같은 패턴의 선폭(CD : Critical Dimension) 또한 상대적으로 미세해지는 추세로 진행되고 있다.
따라서 종래에는 도1에 도시된 바와 같이 상기 콘택홀을 포함하는 반도체기판(10)의 절연막(12)의 표면을 따라 형성시키는 경계금속막(14) 중에서 상기 콘택홀의 영역에 형성시키는 경계금속막(14)의 스텝커버리지를 용이하게 확보하지 못하였다.
이에 따라 콘택홀의 입구가 막히는 것을 최소화시키고, 또한 콘택홀 내부의 측벽과 바닥에 충분한 두께를 가지는 경계금속막(14)을 형성시키기 위하여 최근에는 엘티에스(LTS) 또는 씨디에스(CDS) 등을 수행하여 상기 경계금속막(14)을 형성시키는 방법이 개발되었으나, 상기 콘택홀의 선폭의 미세화로 인하여 그 스텝커버리지의 확보에는 한계가 있었다.
이러한 스텝커버리지의 확보가 용이하지 못함에 따라 후속되는 금속막(도시되지 않음)의 형성시 그 입구를 막아버리는 현상 등으로 인하여 보이드(Void) 등과 같은 불량의 소스(Source)로 작용하였다.
따라서 종래에는 콘택홀의 영역에 형성시키는 경계금속막의 스탭커버리지를 용이하게 확보하지 못하여 이로 인한 빈번한 불량의 발생으로 인하여 반도체소자의 제조에 따른 생산성이 저하되는 문제점이 있었다.
본 발명의 목적은, 콘택홀의 영역에 형성시키는 경계금속막의 스텝커버리지를 용이하게 확보하여 이에 따른 불량의 발생을 최소화시킴으로써 반도체소자의 제조에 따른 생산성을 향상시키기 위한 반도체소자의 경계금속막 형성방법을 제공하는 데 있다.
도1은 일반적인 반도체소자의 경계금속막 형성방법을 설명하기 위한 단면도이다.
도2 내지 도4는 본 발명에 따른 반도체소자의 경계금속막 형성방법의 일 실시예를 설명하기 위한 단면도이다.
※도면의 주요부분에 대한 부호의 설명
10, 20 : 반도체기판 12, 22 : 절연막
14, 24 : 제1경계금속막 26 : 제2경계금속막
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 경계금속막 형성방법은, 반도체기판 상에 절연막을 형성시킨 후, 콘택홀이 형성되도록 상기 절연막을 제거시키는 단계; 상기 콘택홀을 포함하는 반도체기판의 절연막의 표면을 따라 제1경계금속막을 형성시키는 단계; 및 상기 콘택홀에 형성시킨 제1경계금속막의 스텝커버리지를 용이하게 확보할 수 있도록 상기 콘택홀을 포함하는 영역의 제1경계금속막을 식각시키는 단계를 구비하여 이루어짐을 특징으로 한다.
상기 제1경계금속막의 식각으로 인한 손실을 보상할 수 있도록 상기 식각이 이루어진 제1경계금속막 상에 제2경계금속막을 형성시키는 단계 및 상기 제2경계금속막을 식각시키는 단계를 반복하여 수행하는 것이 바람직한 것으로써, 이에 따라 상기 콘택홀에 형성되는 제1경계금속막 및 제2경계금속막은 그 스텝커버리지를 용이하게 확보할 수 있다.
상기 제1경계금속막은 티타늄막 및 질화티타늄막을 순차적으로 형성시키는 것이 바람직한 것으로써, 상기 티타늄막은 약 100Å 정도의 두께로 형성시킬 수 있고, 상기 질화티타늄막은 약 900Å 정도의 두께로 형성시킬 수 있다.
또한 상기 제1경계금속막의 식각은 고주파를 이용한 플라즈마식각을 수행하는 것이 바람직한 것으로써, 그 전면에 대한 식각 또는 상기 콘택홀이 형성된 영역이 오픈된 포토레지스트를 마스크로 이용하여 상기의 식각을 수행할 수 있다.
여기서 상기 제2경계금속막은 상기 제1경계금속막과 마찬가지로 티타늄막 및 질화티타늄막을 순차적으로 형성시키는 것이 바람직하고, 상기 제2경계금속막의 식각 또한 상기 제1경계금속막의 식각과 마찬가지로 고주파를 이용한 플라즈마식각을 수행하는 것이 바람직하다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도2 내지 도4는 본 발명에 따른 반도체소자의 경계금속막 형성방법의 일 실시예를 설명하기 위한 단면도이다.
본 발명은 콘택홀을 포함하는 반도체기판의 절연막의 표면을 따라 그 스텝커버리지를 용이하게 확보할 수 있는 경계금속막을 형성시키기 위한 것으로써, 도1에 도시된 바와 같이 콘택홀을 포함하는 반도체기판(10)의 절연막(12)의 표면을 따라 경계금속막(14)을 형성시킨 후, 도2에 도시된 바와 같이 상기 경계금속막 즉, 제1경계금속막(24)을 식각시킨다.
여기서 도1에 도시된 경계금속막(14)은 일반적인 공정을 수행하여 형성시킬 수 있는 것으로써, 이는 본 발명에 종사하는 자라면 누구나 용이하게 형성시킬 수 있다.
또한 도2에 도시된 본 발명의 제1경계금속막(24)은 티타늄막(Ti Film) 및 질화티타늄막(TiN Film)을 순차적으로 형성시킬 수 있는 것으로써, 상기 티타늄막은 약 100Å 정도의 두께로 형성시킬 수 있고, 상기 질화티타늄막은 약 900Å 정도의 두께로 형성시킬 수 있다.
즉, 본 발명은 도2에 도시된 바와 같이 상기 반도체기판(20)의 절연막(22)의 패턴인 콘택홀을 포함하는 영역에 형성시킨 제1경계금속막(24)의 스텝커버리를 용이하게 확보할 수 있도록 상기 콘택홀을 포함하는 영역의 제1경계금속막(24)을 식각시키는 것이다.
여기서 본 발명은 상기 제1경계금속막(24)의 식각을 고주파(RF)를 이용한 플라즈마식각(Plasma Etching)을 수행하여 이루어지는 것으로써, 그 전면(全面)에 대한 식각 또는 상기 콘택홀이 형성된 영역을 오픈(Open)시킬 수 있는 포토레지스트(Photoresist)를 마스크(Mask)로 이용한 식각 등을 수행할 수 있다.
계속해서 본 발명은 도3 및 도시된 바와 같이 상기 제1경계금속막(24)의 식각으로 인한 보상 즉, 그 두께의 손실을 보상할 수 있도록 상기 식각이 이루어진 제1경계금속막(24) 상에 제2경계금속막(26)을 형성시킨 후, 상기 콘택홀이 형성된 영역에 스텝커버리지를 용이하게 확보할 수 있도록 상기 제2경계금속막(26)을 식각시킨다.
이러한 제2경계금속막(26) 및 그에 따른 식각은 상기 경계금속막(제1경계금속막 및 제2경계금속막을 포함한다.)의 설정된 두께 정도가 형성될 수 있도록 반복하여 수행할 수 있다.
여기서 상기 제2경계금속막(26)은 상기 제1경계금속막(24)과 마차가지로 티타늄막 및 질화티타늄막을 순차적으로 형성시킬 수 있다.
그리고 상기 제2경계금속막(26)의 식각 또한 상기 제1경계금속막(24)의 식각과 마찬가지로 고주파를 이용한 플라즈마식각을 수행할 수 있다.
이러한 구성으로 이루어지는 본 발명은 상기와 같이 경계금속막(24, 26)을 형성시킨 후, 고주파를 이용한 플라즈마식각 등을 수행함으로써 상기 콘택홀을 포함하는 영역에 형성시키는 경계금속막(24, 26)의 스텝커버리지를 용이하게 확보할 수 있다.
이에 따라 본 발명은 그 선폭이 미세화되어가는 최근의 반도체소자의 제조에 적극적으로 응용할 수 있다.
즉, 본 발명은 상기와 같이 미세한 선폭을 가지는 콘택홀에 스텝커버리지를 용이하게 확보할 수 있는 경계금속막(24, 26)을 형성시킬 수 있고, 이에 따라 후속되는 공정의 수행시 상기 콘택홀의 입구가 막혀버리는 현상 즉, 오버행(Over Hang)으로 인한 보이드와 같은 불량을 최소화시킬 수 있다.
따라서, 본 발명에 의하면 콘택홀의 영역에 형성시키는 경계금속막의 스텝커버리지를 용이하게 확보하여 이에 따른 불량의 발생을 최소화시킴으로써 반도체소자의 제조에 따른 생산성이 향상되는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (6)

  1. 반도체기판 상에 절연막을 형성시킨 후, 콘택홀(Contact Hole)이 형성되도록 상기 절연막을 제거시키는 단계;
    상기 콘택홀을 포함하는 반도체기판의 절연막의 표면을 따라 제1경계금속막을 형성시키는 단계; 및
    상기 콘택홀에 형성시킨 제1경계금속막의 스텝커버리지(Step Coverage)를 용이하게 확보할 수 있도록 상기 콘택홀을 포함하는 영역의 경계금속막을 식각시키는 단계;
    를 구비하여 이루어짐을 특징으로 하는 반도체소자의 경계금속막 형성방법.
  2. 제 1 항에 있어서,
    상기 제1경계금속막의 식각으로 인한 손실을 보상할 수 있도록 상기 식각이 이루어진 제1경계금속막 상에 제2경계금속막을 형성시키는 단계 및 상기 제2경계금속막을 식각시키는 단계를 반복하여 수행하는 것을 특징으로 하는 상기 반도체소자의 경계금속막 형성방법.
  3. 제 1 항에 있어서,
    상기 제1경계금속막은 티타늄막(Ti Film) 및 질화티타늄막(TiN Film)을 순차적으로 형성시키는 것을 특징으로 하는 상기 반도체소자의 경계금속막 형성방법.
  4. 제 1 항에 있어서,
    상기 제1경계금속막의 식각은 고주파(RF)를 이용한 플라즈마식각(Plasma Etching)을 수행하는 것을 특징으로 하는 상기 반도체소자의 경계금속막 형성방법.
  5. 제 2 항에 있어서,
    상기 제2경계금속막은 티타늄막 및 질화티타늄막을 순차적으로 형성시키는 것을 특징으로 하는 상기 반도체소자의 경계금속막 형성방법.
  6. 제 2 항에 있어서,
    상기 제2경계금속막의 식각은 고주파를 이용한 플라즈마식각을 수행하는 것을 특징으로 하는 상기 반도체소자의 경계금속막 형성방법.
KR1019980034798A 1998-08-27 1998-08-27 반도체소자의 경계금속막 형성방법 KR20000015075A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980034798A KR20000015075A (ko) 1998-08-27 1998-08-27 반도체소자의 경계금속막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980034798A KR20000015075A (ko) 1998-08-27 1998-08-27 반도체소자의 경계금속막 형성방법

Publications (1)

Publication Number Publication Date
KR20000015075A true KR20000015075A (ko) 2000-03-15

Family

ID=19548442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980034798A KR20000015075A (ko) 1998-08-27 1998-08-27 반도체소자의 경계금속막 형성방법

Country Status (1)

Country Link
KR (1) KR20000015075A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185025A (ja) * 1989-01-12 1990-07-19 Agency Of Ind Science & Technol 半導体装置の製造方法
JPH09283463A (ja) * 1996-04-15 1997-10-31 Tokyo Electron Ltd バリヤメタル層及びその形成方法
JPH10163127A (ja) * 1996-12-04 1998-06-19 Shibaura Eng Works Co Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185025A (ja) * 1989-01-12 1990-07-19 Agency Of Ind Science & Technol 半導体装置の製造方法
JPH09283463A (ja) * 1996-04-15 1997-10-31 Tokyo Electron Ltd バリヤメタル層及びその形成方法
JPH10163127A (ja) * 1996-12-04 1998-06-19 Shibaura Eng Works Co Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6140242A (en) Method of forming an isolation trench in a semiconductor device including annealing at an increased temperature
KR20010058774A (ko) 반도체 소자의 제조 방법
US6579808B2 (en) Method of fabricating a semiconductor device
US6001699A (en) Highly selective etch process for submicron contacts
KR100258875B1 (ko) 다층배선용 비아형성방법
US6291359B1 (en) Methods of forming openings and methods of controlling the degree of taper of openings
JP2000150641A (ja) 半導体装置の製造方法
JP2000150632A (ja) 半導体装置の製造方法
KR100325600B1 (ko) 반도체 소자의 접촉구 형성 방법
KR20000015075A (ko) 반도체소자의 경계금속막 형성방법
JP2000183027A (ja) 半導体装置の製造方法
KR20010106956A (ko) 반도체 장치의 트렌치내 버블 결함을 방지하는 방법
KR100712984B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100353403B1 (ko) 반도체소자의 콘택 형성방법
KR100325601B1 (ko) 반도체 소자의 접촉구 형성 방법
KR100688778B1 (ko) 반도체 소자의 제조 방법
KR100333698B1 (ko) 다층 배선의 형성 방법
KR100617044B1 (ko) 반도체 소자의 금속배선 형성방법
KR101051949B1 (ko) 반도체 장치의 패턴 형성 방법
KR100505427B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100364814B1 (ko) 반도체소자의 트랜치 형성방법
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100688777B1 (ko) 반도체 소자의 제조 방법
KR0156168B1 (ko) 반도체 소자의 커패시터 제조방법
KR20050002010A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application