TW556249B - Graded composition diffusion barriers for chip wiring applications - Google Patents

Graded composition diffusion barriers for chip wiring applications Download PDF

Info

Publication number
TW556249B
TW556249B TW89116447A TW89116447A TW556249B TW 556249 B TW556249 B TW 556249B TW 89116447 A TW89116447 A TW 89116447A TW 89116447 A TW89116447 A TW 89116447A TW 556249 B TW556249 B TW 556249B
Authority
TW
Taiwan
Prior art keywords
barrier film
patent application
scope
semiconductor device
item
Prior art date
Application number
TW89116447A
Other languages
English (en)
Inventor
Cyprian E Uzoh
Daniel C Edelstein
Andrew H Simon
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW556249B publication Critical patent/TW556249B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0084—Producing gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/30—Self-sustaining carbon mass or layer with impregnant or other layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

556249 五、發明說明d) 發明領域 以電錢一傳導 別地是，本發 次微米結構。 本發明有關於半導體裝置。特別是，本發明有關於一 體料至一在一基板中或上之傳導特徵。更 明關係到電鍵金屬以填滿一基板中所形成: 本發明也有關於該金屬填滿之次微米結構。 發明背景 在遠產生之 鍍在半導體裝 傳導線，如接 一包含鍍在該 微電子裝置中，金屬會為了不同目的而被電 置中及上。該金屬被沉積以形成通孔及/ 線結構。典型地，金屬被鍍於電池中或持
基板上之至少一金屬；5 、人/V 儲液槽中 屬及/或合金之電解液之 本發明提供 礙薄膜包含一 障礙薄膜也包 薄膜内變化之 發明概述 人：半？ 裝置結構之障礙薄膜。該障 各有虱及至少鈦或钽其中二 含在該障礙薄膜内變化之pi組合物。该 氧濃度。 内又化之I農度及在該障礙 本發明也提供一半導體步署6士 區域、-電性傳導材料區^:^包含—電性絕緣材料 中之電性絕緣材料區域間之該電性傳導材料區域 含有氮及至少鈦或如”之巧。該障礙薄膜包含-障礙薄膜内變化，及產夕，曲由且合物’氮之濃度其在該 本發明也提供―用：：成辰章礙薄膜内變化。 方法包含在一電性絕缘材21奴裝置結構之方法。該 薄膜包含-含有氮及至少鈦：-物該障礙 五、發明說明（2) 滚产JL > 内；;匕在：障礙薄膜内變化：及氧之濃度其在該障礙薄膜 上。 —電性傳導材料係沉積在至少一部份之障礙薄膜 士將從^明之其它目的及優點對那些熟知此項技藝之人 僅顯示及却RS ‘ & 又行易於了解的，其中，它係 式說明以"田一 5明之具體實施例’單是利用該最好的模 它及“發明。”了解的，本發明係具有其 同明顯方面S二二知例f力，及它的一些細節係能夠在不 明係自然視明=離本發明。據此，胃圖式及說 作為5兄明的而非作為限制的。 本發明>，圖式之簡單說明 \月之上述及優去 地被了解，其中：田、、·σ s遠附圖作考慮時將會更清楚 ^知半導體裝置結構之剖面i ; 圖；及 、置、，，°構之另一具體實施例剖面 圖3表示—根據 施例之剖面圖。 σ半導體裝置結構之具體實 發明之詳纟田今、Β日 在半導體裝置社構中々田δ兄明 屬漂移至圍繞之材马I阻止來自電性傳導結構之金 結構前先前J 4 f —障礙結構會在形成該電性傳導 自接線結構之金眉、、西 任日日片接線應用中，為了阻止來 線結構之介電如制冰移至圍繞之材料中，例如，圍繞該接 丨早礙一般會在沉積金屬以形成該電
苐5頁 兄料，一隆yh? , 556249
性傳導結構前先沉積 方法沉積。 障礙薄膜係在沉積金屬前先以波 典型 I导破從仏 丨平喊主錄金廣之、、西銘日土 杰 導材料或该圍繞之材料_起作用。同日寺， =二 礙對於該傳導材料及該圍繞之材料具有低電 i气如圍繞晶片接線結構之介電材料。該障礙= 料。該障礙之其它特性也是】二=結；=電材 薄膜中’在其它特徵中它需要黏、；在障礙 及整合度之平衡。 电阻率、接觸電阻、 一般用於障礙薄膜之二材 於銅或铭，它們純的形式之鈦』鈦；f:型地’對 然而’導因於钽或鈦及氮間 ：t子的障礙。 之擴散障礙作用之傾向。反應-有_比純鈦或純鈕較佳 卜----- 學$m ’钽二亂化物不但以具有不同之化學計量 以是立方形氣化组或六角，：們可 性向於跟隨氮含量而增加。在另一/伤二板之溥膜黏 增加薄膜電阻率。然而， 、，，較咼之氮含量會 較高之電阻率。 如上述，亚不期待該薄膜具有一 =每單位之增加所増加之薄膜電阻率對於氮 疋線性的。例如，對於且古 ^ _ 一个 二 i 度増加會產生薄膜電阻率。以上述 而έ，在某些例子中，會須在具有較低電阻率與最低 556249 五、發明說明（4) 限度黏性之薄膜及1亡Λ β 率。 ，、/、有乜良黏性但非常高的相對性電阻 八S障礙材料顯示在障礙材料中特性之平衡。例如，富 虱化鈦對於銅及鋁會是一良好的障礙一方面， 含氮之氮化鈦及碟氮根據另-例子’富 微歐姆QQ)。另一方面是大於每公分250 於每公分8 0。微歐姆。 …之鼠化钽之阻率會是大 本發明對於上述問題利用提供一最佳化該薄膜之障礙及 ^特性之障礙薄膜來提供一溶液及其它。典型地，根據 叙明之一障礙薄膜包含一含氮及至少鈦或鈕其中之一組 :物。換言之’根據本發明之一障礙薄膜包含氮化鈦及/ 或=化鈕。該組合物之正確組合會改變。換言之，在組成 =陣礙缚膜之組合物中，鈦及/或鈕及氮-之原子量會改 =一 ^氮及鈦及/或钽之組合物外，還有根據本發明之 :早礙溥膜也包含氧及/或氮。在該障礙薄膜之某些位置 士 ’ ：亥氮含量將會高於該障礙薄膜内變化。換言之，在該 某些位置上，該氮含量將會高於該障礙薄膜中 ΐ二Γ;。料，在該障礙薄膜之某些位置上，該氧濃 度將會大於該障礙薄膜中之其它位置。沿 淨装 2障礙薄膜上所鍍之金層附近中或位在該障礙薄膜；： 材料附近中具有較大氮含量之優點。此導致至柃 於氧及/或氮具有如上述之該障礙薄膜材料之效；；。
第7頁 556249 五、發明說明（5) 利用改變 控制以提供 例如，位在 具有較佳的 性會較不重 組合物會使 另一方面 近，可期待 面電性傳導 此有助於在 之電傳導率 可期待該障 如上述， 中氧及/或 在該障礙薄 結構並最佳 沿著上面 合金附近， 金屬，—障： —下面之電 及/或氧濃 氮濃度係以 比例可以利 面，位在至 一障礙 在該薄 該障礙 黏性特 要。結 它傾向 ，一在 該障礙 材料如 一位在 是特別 礙具有 一障礙 氮濃度 膜内之 化該薄 薄膜之 膜之不 薄膜下 性。在 果，位 於增加 該障礙 薄膜具 金屬附 障礙薄 重要的 增加該 薄膜之 之控制 不同位 膜之障 氮及/ 同位置 之材料 這些區 在該障 下面材 薄膜上 有改進 近之組 膜上之 。然而 上面金 黏性及 而影響 置上被 礙特性 或含量，該 中具有不同 P付近，可期 域中該障礙 礙薄膜下之 料之障礙薄 之區域中所 之電性特性 合物會因此 電性傳導材 ’在該上面 屬黏性傾向 電性特性會 。該氧及 最佳化以穩 薄瞑特 優勢之 待該障 薄膜之 材料附 膜黏性 沉積之 。所以 目的而 料内確 金屬附 之特性 受該障 或氮含 定該薄 斗寺性。 電性特 & ’該 礙材料 量也會 膜之微 的線，位在覆蓋在該障礙薄膜上至少一金屬或 如用於晶片接線應用而沉積在該障礙薄膜上之 礙薄膜區域比較於該障礙薄膜之其它區域，如 性絕緣或介電質材料附近區域，會有較低之氮 度。在該障礙薄膜之一下面絕緣材料附近中之 未加權之原子數比例約5 0 %及約5 0 %叙為之。亨 用SIMS或Auger電子光譜學來量化。另一方 少一金屬及/或合金之下面區域附近中，該障 556249
五、發明說明（6) 域薄膜之氮含量約為2〇%。 另一方面，該障礙薄膜之氧含量可以從位在一下面電性 系巴緣材料附近中約〇 %至位在一上面金屬及/或合金附近中 約〇 · 5 %中作變化。 如來自上面所顯示的，在該薄膜中之氧及/或氮濃度在 一下面電性絕緣材料附近中會是最高的而在一上面金屬及 /或合金附近中會是最低的。在該障礙薄膜包含氧及氮兩 者之事件中，該氧濃度在該氮濃度係最高處會是最高的。 反之’該氮濃度在該氧濃度係最高處會是最高的。
—该氧濃度及該氮濃度兩者在_下面電性絕緣材料附近中 會=最高的。若該障礙薄膜包含氧及氮兩者，該氧濃度在 °亥，礙薄膜之氮含量係最低處會是最低的。反之，在該障 礙薄膜包含氧及氮兩者之事件中，在該障礙薄膜之氮濃度 在該氧濃度係最低處會是最低的。 - /在該障礙薄膜之氮可以是氮氣形式，而在障礙薄膜之氧 ，式可以是氧氣。該氧及氮也可以是元素型氧及氮形式。 α亥元素型氧及氮可以被钽束缚。換言之，該薄膜可以是氮 化鈕或氧化鈕。其它化學計量學也可以由那些熟知此項技 藝之人士來決定而無不當的實驗。
該障礙薄膜也可包含碳。該碳濃度會在該障礙薄膜内變 化以改變該障礙薄膜之特性。沿著這些線，該碳濃度在一 下面電性絕緣材料附近中會疋最低的而在一上面電性傳導 材料附近中會是最高的。若該障礙薄膜除了碳外還包含氧 及/或氮，該氧、氮及/或碳在該障礙薄膜之相同區域中
第9頁 556249 五、發明說明（7) 會全為最低的且在該障礙镇 的。 潯犋之相同區域中會全為最高 在該障礙薄膜之氧、氮及/々山、 化。在-上面電性傳導材料附：：濃度：因f種理由而變 及/或碳含量典型地係足以幫=，：亥[章礙溥膜之氧、氮 沿著這些線，至少在一上面心確保該溥膜之低電阻率。 礙薄膜之電阻率會至少約為各八電傳‘材料附近中，該障 此區域之障礙薄膜電阻率會:、：2二〇微歐姆。另外’在 該障礙薄膜之氧、氮每公分_微歐姆。 礙薄膜對至少一上面金屬及)二3里也會被變化以使該障 礙。典型i也，該氧及碳之攙嗤：合金之漂移係-有效之障 例係原子百分比。另：方於約至約"％，該比 至約_，又被表示為原子百八V量二典型範圍係約_ 係受-在該障礙薄膜之電阻率V V 之^ 典型地，提供-良好的障礙= 上=限制。 率將約為20。"『cm。然而=最士電阻 ΠΟΟ/ζΩ-。,之電阻率。 …早礙…具有-兩達約 »亥：濤巧之氧、氮及//或碳含量變化率會有變化。例 σ，Μ I5早礙薄膜之氧、氮及/或碳含量會遍及該障礙薄膜 以一固定速率從在下面電性絕緣區域附近中之一值改變至 在一下面電性傳導區域附近中之另一值。該固定速率可以 是線性或非線性。 * β亥卩早礙4膜之氧、氮及/或碳含量也可以遍及該障礙薄 膜在不同速率下作變化。換言之’在該障礙薄膜之某區域
第10頁 556249 五、發明說明（8) 1之2、氮及/或碳含量會以某速率變化，而在障礙薄 ::匕位置上。速率變化在該障礙薄膜之某些部份可以 在其它部份係變數。該不同速率可以是線性及/ =線性。沿著這些線，該障礙薄膜之氧、氮及/或碳含 線性方式變化。在一部份該障礙薄膜中及該障礙 ，專胲之另一區域或區域們之非線性方式或方式們中。 :障，薄膜之氧、氮及/或碳含量會以一受控 :二匕。该上面電性傳導材料之組合物及/或該障礙薄膜合 =技制以正確地搭配該電性傳導材料至該障礙薄膜並^ 性保該障礙薄膜黏性及該障礙薄膜具有令人欣賞的電性特 本發明也包含一含有一電性絕緣材料區$、一 ^枓區域及一在該電性絕緣材料區 ^ =之障礙薄膜之半導體裝置結構，*中'該障專 n t上所述。s此，該障礙薄膜、該電性傳導材料ιί 絕緣材料區域之含量具有如上述之組合及s 以電H緣材料可以是任何適合電性絕緣之材戸 :本發明會被用作電性絕緣材料之例子包含二氧化矽、J 夕夕似鑽石石反、攙入碳之矽、氟矽玻璃、在不同吒> 夕孔的及/或低介電常數形式之一氧化矽、太空膠、、、 = er〇gels)、氟矽玻璃、F〇x、siL〖、si⑶η、及 勿’如聚醯亞氨、silsesquioxanes、聚芳香族氣丫 ;、說聚合物、其它。該障礙薄膜包含至少氮化：二乙 鈦及磷氮化鶴其中之—如上述濃度 / 乱化
556249 五、發明說明（9) 本發明也包含一用以形成一半導體 方法包含沉積一障礙薄膜在一電二之方法。該 礙薄膜係實際上如上所述。一電性=料區域上，該障 至少一部份該障礙薄膜上。沉積$ v材料接著被沉積在 及至少欽及組其中之一的組含沉積含氮 氧氣及/或氮氣。 I接者曝露該組合物至 碳會被單獨或與氧及/ 中。或許，引進碳至該薄財之最^引進至該障礙薄膜 f中，該期待量之碳被混入該鈕或鈦=式！共同錢鍍， 若也要氧，則氧及碳會以具一=立α 1目標中。另外， 來引進，例如，約le —6 t〇rr，以//7壓力之反應性濺鍍 氮化碳結合典型所用之 —虱化碳、一氧化碳及 物氣體，如甲燒或四說=物或碳氣化合 可能引起該期待之障礙薄膜變：：：：待的，因該氫或氣 障礙薄膜可能分成細層。、 腫脹、蝕刻及該期待之 〇%至約m，該比例仍° “八，碳及氧之典型範圍是約 這類材料黏性可以釗/、 刀比0 該剝落強度在所有介面^ f又為代表表示。典型地，期待 U〇ules)。若面，大於約每米平方1〇〇〇焦* 40 0焦耳至約每乎％ /月待该剝落強度大於約每米平方 該障礙薄：之未二方二焦耳。 Ω-cm或更小；二^匕重要特性包含電阻率約機1〇〇 # 出現互連缺陷；吊阿或耐火的熔點致使處理超額焦耳熱 絕緣體及該互連主| 刻或化學式機械拋光（CMP，出現該 連主要金屬，如銅）之正確選擇及移除率；
1 111
_I 第12頁 556249 —------— 五、發明說明（10) __ 無有害的或電化學的或直+ CMP期間引耜产舳· "L弘的耦合至該銅之互連以在 連；對下L Λ 1 環後，無攙雜或破壞該銅互 二ΛΓ二〜:接觸電阻，例如，少於約卜” Ω m ，良好的熱機械穩定卢 400 °C無分餾，·良好的步階1二’對典型溫度超過約 沉積在又深又窄或高縱橫比Vv: 使一連續被 外rr立 、孔及互連瀵準内。 之;U = : =各種方法來形成。用於障礙薄膜形成 I -PVD、物理匕^ 性濺鍍或離子化反應性濺鍍(PVD、 標中使用二，法）’其從一純的 氧化Μ :: , ^，也有可能使用氧氣、二氧化碳或-A 之部份厂堅力範圍中。這些係有可能使用 電磁管:賤：ΪΪ”的直流電磁電管或離子化射頻直流 動率、直流及射頻電源類、個別氣體流 出用在沉積之最佳條：。及基板〉皿度典型地全被變化以找 構【1人代一表厚雷已广半導體裝置結構之剖面圖。圖1所示之沾 間之材料1 一層電性傳導材料3及一在^ 其它;;：該障礙薄膜包含始終為固定位準之氣或、 面Ξ2代/: 一已知半導體裝置結構之另—具體實施例之剖 、Θ 。圖2所示之結構包含一層電性絕緣材料7、一 傳導材料9及一在其間之障礙薄膜丨丨。該障礙薄膜勺“八杜 份，-第-部份13及一第二部份15。該二障礙薄匕含 、、且5物係不同的以提供在該電性絕緣材料附近及該電性之 第13頁 556249 五、發明說明（11) __ 導材料附近中之不同特，〖生。 圖3代表一根據本發明 例之剖面圖。圖3所示之妗=二凌置結構之—具體實施 一層電性傳導料1 9、及甘匕3 一層電性絕緣材料1 7及 25所示，在該障礙薄膜了 2之，礙薄膜21。如層23及 内變化。不像圖2所示之姓鼠&奴及氧含量會在該障礙薄膜 均句區域，在該障礙薄；中構之、其在:亥障礙薄膜中包含二 3所示之具體實施例般 平鼠及/或奴含量會如圖 發明之前述顯示及說明遍本及上個障礙薄膜變化。 說明本發明《較佳具體實Λ Λ夕卜’该揭不㈣示及 係能用於不同之1它：广：，但如前述，將了解本發明 所示之本發明觀：】；：、修改及環境中，且能在如在此 千，;^ :: 圍改變或修改，其等量於上面教 例/ Ϊ依附技蟄之技術或知識。其上所述之具體實 方也例係進一步要說明竑Α . Ά χΈ ,.. 兄月^仃本發明所知最佳模式及使熟知此 兮姓Ϊ之人士利用本發明於此或其它具體實施例及具有由 =疋應用所需之不同修改或使用本；务明。料，該說明 曰^用於限制本發明於此所揭示之形式中。同時，附上之 申月專利範圍係要架構來包含其它方面之具體實施例。
第14頁

Claims (1)

  1. 556249 _案號89116447_$(年《月"曰__ 六、申請專利範圍 1 . 一種半導體裝置結構，包括： 一電性絕緣材料區域； 一電性傳導材料區域；及 一在該電性絕緣材料區域及該電性傳導材料區域間之障 礙薄膜，該障礙薄膜包括一含有氮及鈦或鈕至少其中之一 之組合物，在該障礙薄膜内變化之氮濃度，及在該障礙薄 膜内變化之氧濃度； 其中該障礙薄膜之氮含量從在該電性絕緣材料附近中原 子百分比約3 0 %至約6 0 %改變至在該電性傳導材料附近中約 0% ;及 其中該障礙薄膜之氧含量從在該電性絕緣材料附近中原 子百分比約0 %改變至在該電性傳導材料附近中約1 %至約 5%。 2 .根據申請專利範圍第1項之半導體裝置結構，其中， 該氮係至少為氮氣及氮原子其中之一之形式。 3. 根據申請專利範圍第1項之半導體裝置結構，其中， 該氧係至少為氧氣及氧原子其中之一之形式。 4. 根據申請專利範圍第1項之半導體裝置結構，其中， 一在該障礙薄膜最靠近電性傳導材料之區域如比較於該障 礙薄膜之其它區域時具有較低濃度之氮及氧。 5 .根據申請專利範圍第1項之半導體裝置結構，其中， 在該障礙薄膜之氧濃度及在該障礙薄膜之氮濃度被變化以 增加該障礙薄膜對該電性絕緣材料及該電性傳導材料之黏 性0
    O:\65\65462.ptc 第16頁 556249 _案號89116447_以年$月/ί曰 修正_ 六、申請專利範圍 6 .根據申請專利範圍第1項之半導體裝置結構，其中， 在該障礙薄膜進一步包括碳，其中，在該障礙薄膜之碳濃 度在該障礙薄膜内作變化。 7. 根據申請專利範圍第6項之半導體裝置結構，其中， 在電性傳導材料附近中於該障礙薄膜之一區域如比較於障 礙薄膜之其它區域時具有一較低濃度之碳。 8. 根據申請專利範圍第6項之半導體裝置結構，其中， 在該障礙薄膜之碳濃度被變化以增加該障礙對該電性絕緣 材料及該電性傳導材料之黏性。 - 9. 根據申請專利範圍第1項之半導體裝置結構，其中， 該障礙薄膜之氮含量在該電性絕緣材料附近係大於在該 性傳導材料附近。 1 0 .根據申請專利範圍第1項之半導體裝置結構，其中， 該障礙薄膜之氧含量在該電性絕緣材料附近係大於在該電 性傳導材料附近。 1 1 .根據申請專利範圍第1項之半導體裝置結構，其中， 該障礙薄膜之氧含量在一該障礙薄膜具有最低氮含量 區域附近係最低的。 1 2.根據申請專利範圍第1項之半導體裝置結構，其中， 該障礙薄膜之氧含量及氮含量係足以幫助在該電性傳導材 料附近中確保該薄膜之低電阻率。 1 3.根據申請專利範圍第1項之半導體裝置結構，其中· 該障礙薄膜之氧含量及氮含量係足以幫助確保該薄膜係一 對該電性傳導材料有效之障礙。
    O:\65\65462.ptc 第17頁 556249 _案號89116447_9ί年9月11曰 修正_ 六、申請專利範圍 1 4.根據申請專利範圍第1項之半導體裝置結構，其中， 該障礙薄膜具有一約至少250 // Ω/cm之電阻率。 1 5 .根據申請專利範圍第1項之半導體裝置結構，其中， 該障礙薄膜具有一約至少800 // Ω/cm之電阻率。 1 6 .根據申請專利範圍第1項之半導體裝置結構，其中， 該障礙薄膜之氮含量在該障礙薄膜中以一固定速率變化。 1 7.根據申請專利範圍第1項之半導體裝置結構，其中， 該障礙薄膜之氧含量在該障礙薄膜中以一固定速率變化。 1 8 .根據申請專利範圍第1項之半導體裝置結構，其中-， 該障礙薄膜之氮含量在該障礙薄膜中以不同速率變化。 1 9 .根據申請專利範圍第1項之半導體裝置結構，其中馨 該障礙薄膜之氧含量在該障礙薄膜中以不同速率變化。 2 0 .根據申請專利範圍第6項之半導體裝置結構，其 中，該障礙薄膜之碳含量在一該障礙薄膜具有最低氮含量 之區域附近係最低的。 2 1 .根據申請專利範圍第6項之半導體裝置結構，其中， 該障礙薄膜之碳含量在一該障礙薄膜具有最低氧含量之區 域附近係最低的。 2 2 .根據申請專利範圍第6項之半導體裝置結構，其中， 該障礙薄膜之碳含量係足以幫助在該電性傳導材料附近中 確保該薄膜之低電阻率。 2 3.根據申請專利範圍第6項之半導體裝置結構，其中0 該障礙薄膜之碳含量係足以幫助確保該薄膜係一對該電性 傳導材料有效之障礙。 Ιϋϋ O:\65\65462.ptc 第18頁 556249 案號 89Π6447 f/年彡月丨丨曰 修正 六、申請專利範圍 2 4.根據申請專利範圍第6項之半導體裝置結構，其中， 該障礙薄膜之碳含量在該障礙薄膜中以一固定速率變化。 2 5 .根據申請專利範圍第6項之半導體裝置結構，其中， 該障礙薄膜之碳含量在該障礙薄膜中以不同速率變化。 2 6 .根據申請專利範圍第1項之半導體裝置結構，其中， 該電性絕緣材料包括選自由二氧化矽、氮化矽、類鑽石 碳、摻雜碳的矽玻璃、氟矽玻璃、純的一氧化矽、多孔的 一氧化矽、低介電常數的一氧化矽、太空膠、FSG、FOX、 SiLK、SiCOH、有機聚合物、聚醯亞氨、 - silsesquioxanes、聚芳香族經基烯乙醚、及氟聚合物所 組成之組群中至少其中之一。 _ 2 7.根據申請專利範圍第1項之半導體裝置結構，其 中，該電性絕緣材料包括銅或鋁。 2 8.根據申請專利範圍第1項之半導體裝置結構，其中， 該障礙薄膜包括氮化鉅、氮化鈦及磷氨化鎢中至少其中之 2 9 .根據申請專利範圍第1項之半導體裝置結構，其中， 該障礙薄膜之碳含量從該電性絕緣材料附近中原子百分比 約1 0 %改變至該電性傳導材料附近中約0 %。 3 0 .根據申請專利範圍第1項之半導體裝置結構，其中， 該障礙層具有一剝落強度約為1 0 0 0焦耳/平方米。 3 1 .根據申請專利範圍第1項之半導體裝置結構，其中I 該障礙層具有一剝落強度約至少為4 0 0焦耳/平方米。 3 2. —種用以形成一半導體裝置結構之方法，該方法包
    O:\65\65462.ptc 第19頁 556249 案號 89Π6447 年 月 曰 修正 障礙薄膜包 氮之濃度其 薄膜内變 材料， 料附近中原 料附近中約 料附近中原 約1 %至約I ，沉積該障 少鈦及钽其 或氮氣。 ，沉積該障 中之一的化 合之組群中 ，該障礙層 標中。 邊 六、申請專利範圍 括： 在一電性絕緣材料區域上沉積一障礙膜，該 含一含有氮及至少鈦或艇其中之一之化合物， 在該障礙薄膜内變化，及氧之濃度其在該障礙 化；及 在至少一部份之障礙薄膜上沉積一電性傳導 其中該障礙薄膜之氮含量從在該電性絕緣材 子百分比約3 0 %至約6 0 %改變至在該電性傳導材 0% ;及 其中該障礙薄膜之氧含量從在該電性絕緣材 子百分比約0%改變至在該電性傳導材料附近中 5% ° 3 3 .根據申請專利範圍第3 2項之方法，其中 礙薄膜包括沉積該障礙薄膜包含沉積含氮及至 中之一的化合物，及曝露該化合物至氧氣及/ 3 4.根據申請專利範圍第3 2項之方法，其中 礙薄膜進一步包括曝露含該氮及至少鈦及钽其 合物至由二氧化碳、一氧化碳、及氮化碳所組 所選擇至少其中之一氣體形式之碳中。 3 5.根據申請專利範圍第32項之方法，其中 包含碳且係藉濺鍍法沉積而碳被併入該濺鍍目
    O:\65\65462.ptc 第20頁
TW89116447A 1999-08-18 2000-08-15 Graded composition diffusion barriers for chip wiring applications TW556249B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/377,330 US6337151B1 (en) 1999-08-18 1999-08-18 Graded composition diffusion barriers for chip wiring applications

Publications (1)

Publication Number Publication Date
TW556249B true TW556249B (en) 2003-10-01

Family

ID=23488675

Family Applications (1)

Application Number Title Priority Date Filing Date
TW89116447A TW556249B (en) 1999-08-18 2000-08-15 Graded composition diffusion barriers for chip wiring applications

Country Status (4)

Country Link
US (2) US6337151B1 (zh)
JP (1) JP4126148B2 (zh)
KR (1) KR100376609B1 (zh)
TW (1) TW556249B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737727B2 (en) * 2001-01-12 2004-05-18 International Business Machines Corporation Electronic structures with reduced capacitance
US6599839B1 (en) * 2001-02-02 2003-07-29 Advanced Micro Devices, Inc. Plasma etch process for nonhomogenous film
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US6946408B2 (en) * 2001-10-24 2005-09-20 Applied Materials, Inc. Method and apparatus for depositing dielectric films
KR100502407B1 (ko) * 2002-04-11 2005-07-19 삼성전자주식회사 고유전막과 높은 도전성의 전극을 갖는 게이트 구조체 및그 형성 방법
JP4086673B2 (ja) * 2003-02-04 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4917249B2 (ja) * 2004-02-03 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US7165830B2 (en) * 2004-05-14 2007-01-23 Lexmark International, Inc. Resistor protective layer for micro-fluid ejection devices
JP4370206B2 (ja) * 2004-06-21 2009-11-25 パナソニック株式会社 半導体装置及びその製造方法
US7863179B2 (en) * 2006-10-31 2011-01-04 Lam Research Corporation Methods of fabricating a barrier layer with varying composition for copper metallization
US7605469B2 (en) * 2004-06-30 2009-10-20 Intel Corporation Atomic layer deposited tantalum containing adhesion layer
US20060071338A1 (en) * 2004-09-30 2006-04-06 International Business Machines Corporation Homogeneous Copper Interconnects for BEOL
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
US20060091495A1 (en) * 2004-10-29 2006-05-04 Palanduz Cengiz A Ceramic thin film on base metal electrode
US7375412B1 (en) * 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US7629269B2 (en) * 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
JP4925601B2 (ja) * 2005-04-18 2012-05-09 三菱電機株式会社 半導体装置
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
US7550385B2 (en) * 2005-09-30 2009-06-23 Intel Corporation Amine-free deposition of metal-nitride films
US9127362B2 (en) 2005-10-31 2015-09-08 Applied Materials, Inc. Process kit and target for substrate processing chamber
US8647484B2 (en) * 2005-11-25 2014-02-11 Applied Materials, Inc. Target for sputtering chamber
JP4498391B2 (ja) * 2006-07-21 2010-07-07 株式会社東芝 半導体装置の製造方法
US7601624B2 (en) * 2006-09-13 2009-10-13 Texas Instruments Incorporated Device comprising an ohmic via contact, and method of fabricating thereof
DE102007019994A1 (de) * 2007-04-27 2008-10-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Transparente Barrierefolie und Verfahren zum Herstellen derselben
US8968536B2 (en) 2007-06-18 2015-03-03 Applied Materials, Inc. Sputtering target having increased life and sputtering uniformity
US7901552B2 (en) 2007-10-05 2011-03-08 Applied Materials, Inc. Sputtering target with grooves and intersecting channels
US7727882B1 (en) 2007-12-17 2010-06-01 Novellus Systems, Inc. Compositionally graded titanium nitride film for diffusion barrier applications
US8969195B2 (en) * 2008-02-22 2015-03-03 International Business Machines Corporation Methods of manufacturing semiconductor devices and a semiconductor structure
US8336204B2 (en) * 2009-07-27 2012-12-25 International Business Machines Corporation Formation of alloy liner by reaction of diffusion barrier and seed layer for interconnect application
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9755039B2 (en) * 2011-07-28 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a metal gate electrode stack
US20150021772A1 (en) * 2013-07-16 2015-01-22 Intermolecular Inc. Mixed-metal barrier films optimized by high-productivity combinatorial PVD
US9583417B2 (en) 2014-03-12 2017-02-28 Invensas Corporation Via structure for signal equalization
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US10014383B2 (en) * 2014-12-17 2018-07-03 Infineon Technologies Ag Method for manufacturing a semiconductor device comprising a metal nitride layer and semiconductor device
WO2018063406A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Microelectronic devices and methods for enhancing interconnect reliability performance using tungsten containing adhesion layers to enable cobalt interconnects
US10741442B2 (en) 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature
WO2023162264A1 (ja) * 2022-02-28 2023-08-31 株式会社レゾナック 半導体装置の製造方法、及び半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3877063A (en) 1973-06-27 1975-04-08 Hewlett Packard Co Metallization structure and process for semiconductor devices
DE3172935D1 (en) 1980-02-28 1986-01-02 Toshiba Kk Iii - v group compound semiconductor light-emitting element and method of producing the same
US4486286A (en) * 1982-09-28 1984-12-04 Nerken Research Corp. Method of depositing a carbon film on a substrate and products obtained thereby
US4702967A (en) 1986-06-16 1987-10-27 Harris Corporation Multiple-layer, multiple-phase titanium/nitrogen adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection
JPH081950B2 (ja) * 1986-11-21 1996-01-10 株式会社東芝 半導体装置の製造方法
US4784973A (en) 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
JPH0666287B2 (ja) 1988-07-25 1994-08-24 富士通株式会社 半導体装置の製造方法
US5330853A (en) 1991-03-16 1994-07-19 Leybold Ag Multilayer Ti-Al-N coating for tools
US5747361A (en) * 1991-05-01 1998-05-05 Mitel Corporation Stabilization of the interface between aluminum and titanium nitride
US5389575A (en) 1991-07-12 1995-02-14 Hughes Aircraft Company Self-aligned contact diffusion barrier method
KR0126457B1 (ko) * 1992-01-08 1997-12-26 기타오카 다카시 집적회로, 그 제조방법 및 그 박막형성장치
US5329153A (en) * 1992-04-10 1994-07-12 Crosspoint Solutions, Inc. Antifuse with nonstoichiometric tin layer and method of manufacture thereof
US5286676A (en) 1992-06-15 1994-02-15 Hewlett-Packard Company Methods of making integrated circuit barrier structures
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
DE19518739A1 (de) * 1995-05-22 1996-11-28 Basf Ag N-Aminopyridonderivate
US5747879A (en) 1995-09-29 1998-05-05 Intel Corporation Interface between titanium and aluminum-alloy in metal stack for integrated circuit
JPH09266289A (ja) 1996-03-29 1997-10-07 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP2675775B2 (ja) * 1996-08-08 1997-11-12 株式会社東芝 半導体装置
US6028003A (en) * 1997-07-03 2000-02-22 Motorola, Inc. Method of forming an interconnect structure with a graded composition using a nitrided target
US6091148A (en) * 1997-09-10 2000-07-18 Micron Technology Inc Electrical connection for a semiconductor structure
US6174799B1 (en) * 1999-01-05 2001-01-16 Advanced Micro Devices, Inc. Graded compound seed layers for semiconductors

Also Published As

Publication number Publication date
KR20010021194A (ko) 2001-03-15
US6337151B1 (en) 2002-01-08
US20020058163A1 (en) 2002-05-16
JP2001102382A (ja) 2001-04-13
KR100376609B1 (ko) 2003-03-19
US6569783B2 (en) 2003-05-27
JP4126148B2 (ja) 2008-07-30

Similar Documents

Publication Publication Date Title
TW556249B (en) Graded composition diffusion barriers for chip wiring applications
JP3955386B2 (ja) 半導体装置及びその製造方法
TWI286750B (en) Vertical elevated pore phase change memory
TWI222170B (en) Interconnect structures containing stress adjustment cap layer
WO2000038224A1 (en) Semiconductor chip interconnect barrier material and fabrication method
US8169077B2 (en) Dielectric interconnect structures and methods for forming the same
US20050110142A1 (en) Diffusion barriers formed by low temperature deposition
US6992390B2 (en) Liner with improved electromigration redundancy for damascene interconnects
US10541199B2 (en) BEOL integration with advanced interconnects
TW201013840A (en) Structure and process for conductive contact integration
TW200403808A (en) Semiconductor device and manufacturing method thereof
TWI283444B (en) Method for manufacturing semiconductor device
KR20210052172A (ko) 배선 구조체 및 이를 포함한 전자 장치
US10217809B2 (en) Method of forming resistors with controlled resistivity
TW434824B (en) An interconnect structure for use in an integrated circuit
US10211280B2 (en) Method of forming tunable resistor with curved resistor elements
JPH08204013A (ja) 半導体装置の配線形成方法
CN100472750C (zh) 与互连结构中电介质材料成一体的扩散阻挡叠层及其形成方法
TW201225230A (en) Method for segregating the alloying elements and reducing the residue resistivity of copper alloy layers
CN1360346B (zh) 电子结构及其形成方法
TW544838B (en) Method for forming refractory metal-silicon-nitrogen capacitors and structures formed
TW200919635A (en) Electromigration resistant interconnect structure
Wong et al. Barriers for copper interconnections
Wilson et al. Achieving low contact resistance to aluminum with selective tungsten deposition
Gupta et al. Diffusion and barrier layers

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees