WO2023162264A1 - 半導体装置の製造方法、及び半導体装置 - Google Patents

半導体装置の製造方法、及び半導体装置 Download PDF

Info

Publication number
WO2023162264A1
WO2023162264A1 PCT/JP2022/008405 JP2022008405W WO2023162264A1 WO 2023162264 A1 WO2023162264 A1 WO 2023162264A1 JP 2022008405 W JP2022008405 W JP 2022008405W WO 2023162264 A1 WO2023162264 A1 WO 2023162264A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
barrier metal
insulating film
substrate
semiconductor device
Prior art date
Application number
PCT/JP2022/008405
Other languages
English (en)
French (fr)
Inventor
正也 鳥羽
一行 満倉
裕一 乃万
Original Assignee
株式会社レゾナック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社レゾナック filed Critical 株式会社レゾナック
Priority to PCT/JP2022/008405 priority Critical patent/WO2023162264A1/ja
Priority to PCT/JP2023/006566 priority patent/WO2023163070A1/ja
Priority to TW112106502A priority patent/TW202336840A/zh
Publication of WO2023162264A1 publication Critical patent/WO2023162264A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate

Definitions

  • the present disclosure relates to a semiconductor device manufacturing method and a semiconductor device.
  • Patent Document 1 and Non-Patent Document 1 disclose an example of three-dimensional mounting of a semiconductor chip.
  • a minute positional deviation S may occur in bonding between the terminal electrodes (the first electrode 113 and the second electrode 123).
  • Such a positional deviation S is caused, for example, by miniaturization of the terminal electrode itself or by a difference in thermal expansion coefficient due to heating during bonding.
  • the copper or the like forming the terminal electrodes is eluted into the resin forming the insulating films (the first insulating film 112 and the second insulating film 122), thereby insulating the electrodes such as copper. There is a possibility that migration may occur at the interface with the film.
  • An object of the present disclosure is to provide a method for manufacturing a semiconductor device and a semiconductor device capable of suppressing migration at the interface between an electrode and an insulating film.
  • One aspect of the present disclosure relates to a method for manufacturing a semiconductor device.
  • This method of manufacturing a semiconductor device comprises: a) a first supporting substrate, a first insulating film provided on the first supporting substrate, and a first insulating film provided in a first concave portion of the first insulating film and in the first insulating film. b) a second supporting substrate, a second insulating film provided on the second supporting substrate, and a second insulating film provided on the second supporting substrate; 2) preparing a second substrate having a second electrode provided in the recess and exposed from the second surface side of the second insulating film; and d) joining the first electrode of the first substrate and the second electrode of the second substrate.
  • the first electrode includes a first electrode body provided in the first recess, a first barrier metal provided on at least one of an inner surface and a bottom surface of the first recess and covering a part of the first electrode body, and the first recess. and a second barrier metal covering the surface of the first electrode main body on the opening side of the second barrier metal.
  • the first electrode provided on the first insulating film includes a first barrier metal covering a portion of the first electrode body and a surface of the first electrode body covering the opening side of the first recess. and a second barrier metal.
  • the first barrier metal and the second barrier metal suppress the elution of the first electrode body, which is often made of a material that easily dissolves, such as copper.
  • the misalignment referred to here includes an extremely small misalignment as long as it may cause migration. The same applies to the following.
  • the bond between the electrode material such as copper and the resin forming the insulating film is weak and may peel off. Such detachment can be suppressed by covering a part of the first electrode body with the thin film.
  • the entire first electrode main body is covered with the first barrier metal and the second barrier metal. In this case, migration at the interface between the first electrode and the first insulating film can be suppressed more reliably.
  • the thickness of the second barrier metal before joining the first electrode and the second electrode may be 1 ⁇ m or less. In this case, the miniaturization of the terminal electrodes can be performed more reliably.
  • the second electrode includes a second electrode body provided in the second recess and a part of the second electrode body provided on at least one of the inner surface and the bottom surface of the second recess. It is preferable to have a third barrier metal and a fourth barrier metal covering the surface of the second electrode body on the opening side of the second recess.
  • the third and fourth barrier metals suppress the elution of the second electrode body, which is often made of a material that easily dissolves, such as copper.
  • migration at the interface between the second electrode and the second insulating film can be suppressed even if a positional deviation occurs between the first electrode and the second electrode at some stage.
  • the bond between the electrode material such as copper and the resin forming the insulating film is weak and may peel off. Such peeling can be suppressed by covering a part of the second electrode main body with the second electrode main body.
  • the entire second electrode main body is covered with the third barrier metal and the fourth barrier metal. In this case, migration at the interface between the second electrode and the second insulating film can be suppressed more reliably.
  • the thickness of the fourth barrier metal before joining the first electrode and the second electrode may be 1 ⁇ m or less.
  • the terminal electrodes can be made finer even on the second substrate side.
  • the second barrier metal and the fourth barrier metal when joining the first electrode and the second electrode, may be joined.
  • a part of at least one of the second barrier metal and the fourth barrier metal is bonded to the resin, and the first electrode body and the This prevents the second electrode main body from being joined to the resin. This makes it possible to more reliably suppress migration at the interface between the first electrode and the first insulating film and at the interface between the second electrode and the second insulating film.
  • the second barrier metal and the fourth barrier metal preferably contain at least one selected from titanium, nickel, palladium, chromium, tantalum, tungsten, cobalt, and gold. More preferably, the second barrier metal and the fourth barrier metal contain at least one selected from nickel, cobalt and tungsten. These materials have a low ionization tendency and thus a high barrier ability. When the second barrier metal and the fourth barrier metal contain such materials with high barrier properties, migration at the interface between the first electrode and the first insulating film and at the interface between the second electrode and the second insulating film can be further suppressed. can be reliably suppressed.
  • the first recess and the second recess preferably have an opening diameter or opening width of 5 ⁇ m or more and 50 ⁇ m or less. According to this semiconductor device manufacturing method, migration can be suppressed even when a terminal electrode or a wiring electrode is formed in such a fine recess, so that a semiconductor device having fine wiring can be manufactured.
  • the first insulating film and the second insulating film may include an organic insulating film.
  • foreign matter (debris) adhering to the surfaces of the first substrate and the second substrate is absorbed into the insulating film by the organic material, which is a relatively soft material, and the first substrate and the second substrate are separated. connection failure can be reduced.
  • the organic insulating material included in the insulating film may be polyimide, polyimide precursor, polyamideimide, benzocyclobutene (BCB), polybenzoxazole (PBO), or PBO precursor. Since these materials are liquid or soluble in a solvent, it becomes easy to form an insulating film by, for example, spin coating, and to form a thin film.
  • each insulating film of the first insulating film and the second insulating film one part may be formed from an inorganic insulating film, and the other part (for example, the surface side) may be formed from an organic insulating film.
  • the first insulating film and the second insulating film may include an inorganic insulating film.
  • the insulating film includes an inorganic insulating film, recesses for forming terminal electrodes and the like can be easily miniaturized, making it possible to manufacture a semiconductor device having finer wiring.
  • the inorganic materials are easily bonded to each other firmly, the bonding strength between the first substrate and the second substrate can be increased, and the connection reliability of the semiconductor device can be improved.
  • the steps of a) preparing a first substrate include: a1) forming a first insulating film on a first supporting substrate; a3) forming a first barrier metal on the inner surface and the bottom surface of the first recess; a4) forming a first electrode in a region within the first recess and surrounded by the first barrier metal; and a5) forming a second barrier metal on the surface of the first electrode body.
  • the step of b) preparing the second substrate comprises: b1) forming a second insulating film on the second supporting substrate; b2) forming at least one second recess in the second insulating film; b3) forming a third barrier metal on the inner surface and the bottom surface of the second recess; b4) forming a second electrode main body in a region within the second recess and surrounded by the third barrier metal; b5) forming a fourth barrier metal on the surface of the second electrode body.
  • the step of a4) forming the first electrode body includes disposing a conductive material on the first barrier metal and the first insulating film in the first recess so as to fill the first recess. and grinding the deposited conductive material to form the first electrode body.
  • forming the second electrode main body includes disposing a conductive material on the third barrier metal and the second insulating film in the second recess so as to fill the second recess; and grinding the material to form the second electrode body.
  • the step of a4) forming the first electrode body may include grinding the conductive material and then polishing the first insulating film
  • b4) forming the second electrode body may include the step of A step of further polishing the second insulating film after grinding the material may be included.
  • Surface roughness of each of the polished first insulating film and second insulating film may be 0.1 ⁇ m or less. By setting the surface roughness of each of the first insulating film and the second insulating film to be 0.1 ⁇ m or less, it is possible to increase the bonding strength when the first insulating film and the second insulating film are bonded together.
  • the surface roughness used here is the arithmetic mean roughness Ra when measured with a laser microscope at a magnification of 20 times, and is the arithmetic mean roughness Ra defined by JIS B 0601 2001.
  • the step a5) of forming the second barrier metal may form the second barrier metal so as to cover the surface of the first electrode main body after the step of grinding the conductive material
  • the fourth barrier metal may be formed so as to cover the surface of the second electrode main body after the step of grinding the conductive material.
  • the bonding strength between the first electrode body and the second barrier metal and the bonding strength between the second electrode body and the fourth barrier metal can be increased.
  • the first electrode is formed such that the surface of the second barrier metal is recessed inward from the first surface of the first insulating film
  • the second electrode is formed such that the surface of the fourth barrier metal is It may be formed to protrude outside the second surface of the second insulating film.
  • the projecting portion of the fourth barrier metal is fitted into the recessed region of the second barrier metal.
  • the second barrier metal and the fourth barrier metal may be formed by plating. In this case, a thinner and finer barrier metal can be easily produced.
  • the step of preparing the first substrate includes, before the step of forming the second barrier metal, irradiating the surface of the first electrode main body with ultraviolet rays, electron beams, and ozone. It may have a step of surface modification by at least one of water treatment, corona discharge treatment, and plasma treatment. In this case, the bonding strength of the second barrier metal to the first electrode main body can be improved, and peeling of the second barrier metal can be suppressed, thereby suppressing migration.
  • the surface of the second electrode body may be subjected to the same treatment.
  • At least one semiconductor element is arranged in the first support substrate or on the surface of the first support substrate opposite to the surface on which the first insulating film is formed. good. At least one semiconductor element may be arranged in the second support substrate or on the surface of the second support substrate opposite to the surface on which the second insulating film is formed.
  • This semiconductor device includes a first substrate and a second substrate.
  • the first substrate includes a first supporting substrate, a first insulating film provided on the first supporting substrate, and a first concave portion provided in the first insulating film and exposed from the first surface side of the first insulating film. and a first electrode.
  • the second substrate includes a second supporting substrate, a second insulating film provided on the second supporting substrate, and a second recess provided in the second insulating film and exposed from the second surface side of the second insulating film. and a second electrode.
  • the first insulating film and the second insulating film are bonded together, and the first electrode and the second electrode are bonded.
  • the first electrode includes a first electrode body provided in the first recess, a first barrier metal provided on at least one of an inner surface and a bottom surface of the first recess and covering a part of the first electrode body, and the first recess. and a second barrier metal covering the surface of the first electrode main body on the opening side of the second barrier metal.
  • the first electrode provided on the first insulating film includes a first barrier metal covering a portion of the first electrode main body and a second barrier metal covering the surface of the first electrode main body on the opening side of the first recess. metal.
  • the first barrier metal and the second barrier metal suppress the elution of the first electrode body, which is often made of a material that easily dissolves, such as copper. This can suppress migration at the interface between the first electrode and the first insulating film.
  • the bond between the electrode material such as copper and the resin forming the insulating film is weak and may peel off. Such peeling can also be suppressed by covering a portion of the first electrode body with a thin film.
  • the second electrode includes a second electrode body provided in the second recess and a third barrier provided on at least one of the inner surface and the bottom surface of the second recess and covering a part of the second electrode body. It may have a metal and a fourth barrier metal covering the surface of the second electrode main body on the opening side of the second recess.
  • the third and fourth barrier metals suppress the elution of the second electrode body, which is often made of a material that easily dissolves, such as copper. This can suppress migration at the interface between the second electrode and the second insulating film.
  • the bond between the electrode material such as copper and the resin forming the insulating film is weak and may peel off. Such peeling can also be suppressed by covering a part of the second electrode main body with a thin film.
  • FIG. 1 is a cross-sectional view showing an example of a semiconductor device manufactured by a method according to an embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view showing an enlarged electrode junction A in the semiconductor device shown in FIG.
  • FIG. 3 is a cross-sectional view for explaining a method of manufacturing the semiconductor device shown in FIG. 1, and shows an example of steps for manufacturing the first substrate and the second substrate.
  • FIG. 4 is a cross-sectional view showing an enlarged region B shown in FIG. 3(d).
  • FIG. 5 is a cross-sectional view for explaining the method of manufacturing the semiconductor device shown in FIG. 1, and shows an example of the step of bonding the first substrate and the second substrate following the step of FIG. FIG.
  • FIG. 6 is a cross-sectional view showing an example of a case where positional deviation occurs in the process shown in FIG. (a) of FIG. 7 is a cross-sectional view showing a case in which a positional deviation occurs at a joint portion of a semiconductor device manufactured by the method according to the present embodiment
  • (b) of FIG. 7 is a method according to a comparative example.
  • 1 is a cross-sectional view showing a case in which a positional deviation occurs at a joint portion of a semiconductor device manufactured by .
  • 8A and 8B are cross-sectional views for explaining a first modification of the method for manufacturing a semiconductor device according to the present embodiment.
  • FIG. 8A is a cross-sectional view before bonding electrodes
  • FIG. 8A is a cross-sectional view before bonding electrodes
  • FIG. 9 is a cross-sectional view for explaining a second modification of the method for manufacturing a semiconductor device according to this embodiment.
  • FIG. 10 is a cross-sectional view for explaining a third modification of the method for manufacturing a semiconductor device according to this embodiment.
  • the term “layer” includes not only a shape structure formed over the entire surface but also a shape structure formed partially when observed as a plan view.
  • the term “step” as used herein refers not only to an independent step, but also to the term if the desired action of the step is achieved even if it cannot be clearly distinguished from other steps. included. Further, a numerical range indicated using “-” indicates a range including the numerical values described before and after "-" as the minimum and maximum values, respectively.
  • FIG. 1 is a cross-sectional view showing an example of a semiconductor device manufactured by a method according to an embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view showing an enlarged electrode junction A in the semiconductor device shown in FIG.
  • a semiconductor device 1 is an example of a semiconductor package, for example, and includes a first substrate 10 and a second substrate 20 as shown in FIGS. In the semiconductor device 1, the first substrate 10 and the second substrate 20 are bonded together.
  • the first substrate 10 may include a semiconductor chip 30 (semiconductor element), and the second substrate 20 may include a semiconductor chip 40 (semiconductor element).
  • the semiconductor chip 30 may be arranged on the surface of the first substrate 10 opposite to the second substrate 20 (lower surface in FIG.
  • the semiconductor chip 40 may be arranged on the surface of the second substrate 20 opposite to the first substrate 10 (upper surface in FIG. 1).
  • the semiconductor chips 30 and 40 are, for example, semiconductor chips such as LSI (Large scale Integrated Circuit) chips, CMOS (Complementary Metal Oxide Semiconductor) sensors, and memories. Semiconductor chips 30 and 40 may be other types of semiconductor chips.
  • the first substrate 10 has a first supporting substrate 11 , a first insulating film 12 and a plurality of first electrodes 13 .
  • the first insulating film 12 is provided on the first support substrate 11 .
  • Each first electrode 13 is provided in a first concave portion 14 formed in the first insulating film 12 and formed to be exposed from the first surface 12 a of the first insulating film 12 .
  • the first support substrate 11 is not particularly limited, but may be, for example, a silicon plate, a glass plate, a SUS plate, a substrate containing glass cloth, or a sealing resin containing a semiconductor element. It is preferable that the first support substrate 11 be a substrate having high rigidity.
  • the thickness of the first support substrate 11 is preferably in the range of 0.2 mm to 2.0 mm, for example. When the thickness is 0.2 mm or more, the handleability of the first support substrate 11 can be improved. Moreover, since the thickness is 2.0 mm or less, it is possible to reduce the material cost, and the thickness of the semiconductor device 1 can be reduced.
  • the shape of the first support substrate 11 in plan view may be either a wafer shape (disc shape) or a panel shape (rectangular shape).
  • the size (size) of the first support substrate 11 is not particularly limited. may The semiconductor chip 30 may be provided inside the first support substrate 11 or on the surface of the first support substrate 11 opposite to the second substrate 20 (lower surface in FIG. 1).
  • the first insulating film 12 is made of an organic insulating material or an inorganic insulating material.
  • the organic insulating material forming the first insulating film 12 is, for example, a photosensitive organic insulating material or a thermosetting organic insulating material.
  • the inorganic insulating material forming the first insulating film 12 is, for example, a silicon-containing material such as silicon nitride (SiN), silicon dioxide (SiO 2 ), or silicon oxynitride (SiON). More specifically, the organic insulating material forming the first insulating film 12 is, for example, polyimide, polyimide precursor, polyamideimide, benzocyclobutene (BCB), polybenzoxazole (PBO), or PBO precursor.
  • the organic insulating material forming the first insulating film 12 may be a liquid or film-like material, preferably a film-like material from the viewpoint of film thickness flatness and cost.
  • the first insulating film 12 may contain filler in an organic insulating material, and the average particle size of the filler contained in the insulating material is preferably 500 nm or less.
  • the first insulating film 12 may not contain filler.
  • the particle size of the filler can be measured by a laser diffraction particle size distribution measurement method.
  • the first insulating film 12 When the first insulating film 12 is formed by laminating a film-like organic insulating material on the first support substrate 11, it is preferably laminated in a low-temperature process. It is preferably an organic insulating film. Since the temperature at which the photosensitive insulating film used for the first insulating film 12 can be laminated is 40° C. or higher, the tackiness at room temperature can be weakened to facilitate handling. Since the temperature at which the photosensitive insulating film used for the first insulating film 12 can be laminated is 120° C. or lower, warping of the photosensitive insulating film after lamination can be reduced. The thermal expansion coefficient of the cured organic insulating material used for the first insulating film 12 is preferably 80 ppm/° C.
  • the coefficient of thermal expansion of the insulating material used for the first insulating film 12 after curing is preferably 20 ppm/° C. or more from the viewpoint of obtaining stress relaxation properties and high-definition patterns.
  • the thickness of the first insulating film 12 is preferably 10 ⁇ m or less, more preferably 5 ⁇ m or less, and even more preferably 3 ⁇ m or less. By setting the thickness of the first insulating film 12 to such a thickness, the first concave portion 14 formed in the first insulating film 12 can be miniaturized. From the viewpoint of ensuring electrical reliability, the thickness of the first insulating film 12 is preferably 1 ⁇ m or more.
  • the first electrode 13 is an electrode formed within the first insulating film 12, and has a first electrode body 13a, a first barrier metal 13b, and a second barrier metal 13c.
  • the first electrode 13 may be a terminal electrode such as a bump, or may be a wiring electrode.
  • the first electrode body 13a is provided in the first recess 14 formed in the first insulating film 12, and is made of a highly conductive material such as copper, aluminum, or silver, for example.
  • the first barrier metal 13b is provided on the inner surface 14a and the bottom surface 14b of the first recess 14 to cover the side surface and bottom surface of the first electrode body 13a.
  • the thickness of the first barrier metal 13b is, for example, in the range of 0.1 ⁇ m to 0.8 ⁇ m.
  • the second barrier metal 13c covers the surface of the first electrode body 13a on the opening side of the first recess 14 .
  • the thickness of the second barrier metal 13c ranges, for example, from 0.1 ⁇ m to 0.8 ⁇ m, and is 1 ⁇ m or less before being joined to the second electrode.
  • the first electrode body 13a is entirely covered with a first barrier metal 13b and a second barrier metal 13c.
  • the first barrier metal 13b and the second barrier metal 13c are parts for preventing elution of the first electrode main body 13a, which is made of a material that is easily ionized, into the resin, and are made of a conductive material with a low ionization tendency. It is The first barrier metal 13b and the second barrier metal 13c contain, for example, at least one selected from titanium, nickel, palladium, chromium, tantalum, tungsten, cobalt, and gold. The first barrier metal 13b and the second barrier metal 13c are preferably plated films (for example, electroless plated films). It is preferably an alloy plating film containing at least one of palladium, cobalt and gold.
  • the first barrier metal 13b and the second barrier metal 13c are preferably nickel-plated films or palladium-plated films. In addition, these materials have a low ionization tendency and high barrier performance to prevent elution of materials such as copper forming the first electrode main body 13a. From the viewpoint of barrier performance, the first barrier metal 13b and the second barrier metal 13c preferably contain at least one selected from nickel, cobalt and tungsten.
  • the second substrate 20 has a second supporting substrate 21 , a second insulating film 22 and a plurality of second electrodes 23 .
  • the second insulating film 22 is provided on the second support substrate 21 .
  • Each second electrode 23 is provided in a second concave portion 24 formed in the second insulating film 22 and is formed so as to be exposed from the second surface 22a of the second insulating film 22 .
  • the second substrate 20 may have the same configuration as the first substrate 10 .
  • the configuration of the second support substrate 21 may be the same as the configuration of the first support substrate 11 .
  • the configuration of the second insulating film 22 may be the same as the configuration of the first insulating film 12 . Since the structure of the second substrate 20 corresponds to the structure of the first substrate 10, the description of the structures of the second supporting substrate 21 and the second insulating film 22 is omitted.
  • the second electrode 23 has the same configuration as the first electrode 13, and has a second electrode body 23a, a third barrier metal 23b, and a fourth barrier metal 23c.
  • the second electrode 23 is an electrode that is joined to correspond to the first electrode 13, and like the first electrode 13, it may be a terminal electrode such as a bump, or it may be a wiring electrode.
  • the second electrode body 23a is provided in the second recess 24 formed in the second insulating film 22, and is made of a highly conductive material such as copper, aluminum, or silver, for example.
  • the third barrier metal 23b is provided on the inner surface 24a and the bottom surface 24b of the second recess 24 to cover the side surface and bottom surface of the second electrode body 23a.
  • the thickness of the third barrier metal 23b is, for example, in the range of 0.1 ⁇ m to 0.8 ⁇ m.
  • the fourth barrier metal 23c covers the surface of the second electrode body 23a on the opening side of the second recess 24 .
  • the thickness of the fourth barrier metal 23c is, for example, in the range of 0.1 ⁇ m to 0.8 ⁇ m, and is 1 ⁇ m or less before being joined to the first electrode 13.
  • the second electrode body 23a is entirely covered with a third barrier metal 23b and a fourth barrier metal 23c.
  • the third barrier metal 23b and the fourth barrier metal 23c are portions for preventing elution of the second electrode body 23a made of an easily ionizable material into the resin. Like the metal 13c, it is made of a conductive material with a low ionization tendency.
  • the third barrier metal 23b and the fourth barrier metal 23c contain, for example, at least one selected from titanium, nickel, palladium, chromium, tantalum, tungsten, cobalt, and gold.
  • the third barrier metal 23b and the fourth barrier metal 23c are preferably plated films (for example, electroless plated films), such as nickel plated films, palladium plated films, cobalt plated films, gold plated films, nickel It is preferably an alloy plating film containing at least one of palladium, cobalt and gold.
  • the third barrier metal 23b and the fourth barrier metal 23c are preferably nickel-plated films or palladium-plated films. In addition, these materials have a low ionization tendency and high barrier performance to prevent elution of materials such as copper forming the second electrode main body 23a.
  • the third barrier metal 23b and the fourth barrier metal 23c preferably contain at least one selected from nickel, cobalt and tungsten.
  • the second barrier metal 13c of the first electrode 13 and the fourth barrier metal 23c of the second electrode 23 are joined together.
  • FIG. 3 is a cross-sectional view for explaining the method of manufacturing the semiconductor device 1, showing an example of steps for manufacturing the first substrate 10 and the second substrate 20 respectively.
  • FIG. 4 is a cross-sectional view showing an enlarged region B shown in FIG. 3(d).
  • FIG. 5 is a cross-sectional view for explaining the method of manufacturing the semiconductor device 1, and shows an example of the process of bonding the first substrate 10 and the second substrate 20 following the process of FIG.
  • the semiconductor device 1 can be manufactured, for example, through the following steps (a) to (d). a) a first supporting substrate, a first insulating film provided on the first supporting substrate, and a first insulating film provided in a first concave portion of the first insulating film and exposed from the first surface side of the first insulating film providing a first substrate having an electrode; b) a second supporting substrate, a second insulating film provided on the second supporting substrate, and a second insulating film provided in the second concave portion of the second insulating film and exposed from the second surface side of the second insulating film providing a second substrate having electrodes; c) a step of bonding the first insulating film of the first substrate and the second insulating film of the second substrate together; d) bonding the first electrode of the first substrate and the second electrode of the second substrate;
  • the step a) of preparing the first substrate includes the following steps. a1) forming a first insulating film on a first supporting substrate; a2) forming at least one first recess in the first insulating film; a3) forming a first barrier metal on the inner surface and the bottom surface of the first recess; a4) forming a first electrode body within the first recess and within a region surrounded by the first barrier metal; a5) forming a second barrier metal on the surface of the first electrode body; and b)
  • the step of preparing the second substrate includes the following steps.
  • Step (a) A method of manufacturing (preparing) the first substrate 10 will be described.
  • the first support substrate 11 is, for example, a substrate having a thickness of 0.2 mm to 2.0 mm, and is a wafer-shaped or panel-shaped substrate.
  • the first support substrate 11 may have other configurations.
  • a first insulating film 12 is formed on the first support substrate 11 .
  • the first insulating film 12 is formed of a photosensitive insulating film
  • the first insulating film 12 is formed by laminating a photosensitive insulating film on the first support substrate 11 .
  • the lamination temperature may be, for example, 40°C to 120°C.
  • the photosensitive insulating film used here may contain a thermosetting organic insulating material.
  • the method for forming the first insulating film 12 is not limited to this, and other methods may be used. For example, when the first insulating film 12 is formed of a liquid organic insulating material, the first insulating film 12 is removed by rotating the first supporting substrate 11 after applying the insulating material on the first supporting substrate 11 . may be formed.
  • the thickness of the first insulating film 12 formed on the first support substrate 11 is, for example, 10 ⁇ m or less, preferably 5 ⁇ m or less, and more preferably 3 ⁇ m or less. Also, the thickness of the first insulating film 12 may be 1 ⁇ m or more.
  • the first insulating film 12 may be formed from an inorganic material.
  • the first concave portion 14 can be formed using, for example, laser ablation, photolithography, imprinting, or the like. If a photolithography process is used, it is possible to produce the fine first concave portion 14 at low cost.
  • a photolithography process it is preferable to use a film-like photosensitive insulating material for the first insulating film 12 .
  • a normal projection exposure method, a contact exposure method, a direct drawing exposure method, or the like can be used.
  • a method of developing using an alkaline aqueous solution of sodium carbonate or TMAH can be used.
  • the insulating material (thermosetting material) forming the first insulating film 12 may be further heated to be cured.
  • the heating temperature in this case may be, for example, 100° C. to 200° C., and the heating time may be, for example, between 30 minutes and 3 hours.
  • the first concave portion 14 formed by the above method has an opening diameter or opening width of 5 ⁇ m or more and 50 ⁇ m or less.
  • the first barrier metal 13b is formed on the inner surface 14a and the bottom surface 14b of the first recesses 14. Then, as shown in FIG. In the step of forming the first barrier metal 13b, as shown in FIG. 3B, a first metal layer is formed on the inner surface 14a and the bottom surface 14b of the first recess 14 and the first surface 12a of the first insulating film 12.
  • a conductive material 3A forming the barrier metal 13b is formed by plating (electroless plating) or the like.
  • the conductive material 3A forming the first barrier metal 13b contains, for example, at least one selected from titanium, nickel, palladium, chromium, tantalum, tungsten, cobalt, and gold. Since the first barrier metal 13b also functions as a seed layer for forming the first electrode main body 13a, which will be described later, it is made of titanium, copper, nickel, nickel alloys (NiP, NiB, CoNiP), cobalt, tungsten alloys (Taw). may be any one of These materials are applied, for example, by electroless plating.
  • the first electrode main body 13a is formed within the first recess 14 and within the region surrounded by the first barrier metal 13b.
  • a conductive material 3B forming the main body 13a is formed by electrolytic plating or the like.
  • the conductive material 3B forming the first electrode body 13a contains at least one selected from, for example, copper, aluminum, and silver.
  • the first electrode main body 13a (conductive material 3B) is formed by electrolytic plating using the first barrier metal 13b (conductive material 3A) functioning as a seed layer as a power feeding layer.
  • a conductive material such as copper is deposited on the first barrier metal 13 b in the first recess 14 and on the first insulating film 12 so as to fill the first recess 14 .
  • the conductive material 3A of the first barrier metal 13b and the conductive material 3B of the first electrode body 13a are ground to remove unnecessary portions. to form a first barrier metal 13b and a first electrode main body 13a with a predetermined thickness.
  • the first insulating film 12 may be ground together with the conductive material 3A and the conductive material 3B to a predetermined thickness.
  • the first surface 12a of the first insulating film 12 is polished.
  • a grinder for electronic material processing or a method such as CMP (Chemical Mechanical Polishing) can be used. This polishing reduces the surface roughness of the first surface 12a of the first insulating film 12 to 0.1 ⁇ m or less.
  • the surface roughness used here is the arithmetic mean roughness Ra when measured with a laser microscope at a magnification of 20 times, and is the arithmetic mean roughness Ra specified in JIS B 0601 2001.
  • the surface of the first electrode main body 13a and the first surface 12a of the first insulating film 12 may be flush with each other, or the surface of the first electrode main body 13a may be the surface of the first insulating film. 12, or may be polished under the condition that the surface of the first electrode body 13a is recessed inwardly from the first surface 12a of the first insulating film 12. .
  • the first insulating film 12 is polished so that the surface of the first electrode body 13a is slightly recessed inward from the first surface 12a of the first insulating film 12 .
  • Such conditions can be controlled by appropriately adjusting the polishing liquid used for CMP, the polishing conditions, and the like.
  • the surface of the first electrode body 13a is subjected to ultraviolet irradiation, electron beam irradiation, ozone water treatment, corona discharge treatment, and plasma treatment. At least one of the treatments modifies the surface.
  • This surface modification is a pretreatment for forming a second barrier metal 13c, which will be described later.
  • a second barrier metal 13c is formed on the surface of the first electrode body 13a.
  • the second barrier metal is formed so as to cover the surface of the first electrode body 13a after the above steps of polishing the conductive material and pre-treating the surface of the first electrode body.
  • the second barrier metal 13c is formed on the first electrode body 13a by electroless plating, for example.
  • the second barrier metal 13c is made of, for example, a material containing at least one selected from titanium, nickel, palladium, chromium, tantalum, tungsten, cobalt, and gold.
  • the second barrier metal 13c is made of a material with a low ionization tendency.
  • the material When forming the second barrier metal 13c by electroless plating, the material may be formed so as to cover the first surface 12a of the first insulating film 12 as in the formation of the first barrier metal 13b. Excess material is then ground or polished as described above. Through the steps described above, the first substrate 10 is prepared.
  • Step (b) Since the method for manufacturing the second substrate 20 is the same as the method for manufacturing the first substrate 10, detailed description thereof will be omitted, but the second substrate 20 is manufactured through the steps shown in FIG. In the examples shown in FIGS. 3 and 5, the second substrate 20 has the same configuration as the first substrate 10, but it does not have to have the completely same configuration as the first substrate 10.
  • the thickness or forming material of the substrate 21 , the thickness or forming material of the second insulating film 22 , the presence or absence of the semiconductor chip, and the like may be different from those of the first substrate 10 .
  • Step (c) Next, when the preparation of the first substrate 10 and the second substrate 20 is completed, the first insulating film 12 of the first substrate 10 and the second insulating film 22 of the second substrate 20 are bonded together.
  • the first substrate 10 and the second substrate 10 are separated so that the first electrode 13 of the first substrate 10 and the second electrode 23 of the second substrate 20 correspond to each other. 20 are aligned. Both the first substrate 10 and the second substrate 20 may be aligned. For such alignment, at least one of the first substrate 10 and the second substrate 20 may be provided with an alignment mark or the like.
  • step (c) organic substances or metal oxides adhering to the surfaces of the first substrate 10 and the second substrate 20 are removed, and then the second substrate 20 is aligned with the first substrate 10 .
  • the first insulating film 12 of the first substrate 10 and the second insulating film 22 of the second substrate 20 are bonded together by hybrid bonding.
  • the first insulating film 12 of the first substrate 10 and the second insulating film 22 of the second substrate 20 may be uniformly heated before being bonded.
  • the temperature difference between the first substrate 10 and the second substrate 20 during bonding is preferably 10° C. or less, for example.
  • the first insulating film 12 is mechanically and firmly attached to the second insulating film 22 by thermal bonding at such a uniform temperature.
  • the first electrode 13 of the first substrate 10 and the second electrode 23 of the second substrate 20 are separated from each other and are not bonded (but aligned). Note that the bonding of the first substrate 10 and the second substrate 20 may be performed by other bonding methods, such as room temperature bonding.
  • Step (d) Next, when the bonding of the first substrate 10 and the second substrate 20 is completed, the plurality of first electrodes 13 of the first substrate 10 and the plurality of second electrodes 23 of the second substrate 20 are bonded to each other.
  • step (d) as shown in FIG. 5(b), when the bonding in step (c) is completed, predetermined heat or pressure or both are applied to the first substrate 10 as hybrid bonding.
  • the first electrode 13 and the second electrode 23 of the second substrate 20 are bonded.
  • the annealing temperature in step (d) is preferably 150° C. or higher and 400° C. or lower, and 200° C. or higher and 300° C. or lower. is more preferred.
  • an electrode bonding portion is formed in which the first electrode 13 and the corresponding second electrode 23 are bonded, and the first electrode 13 and the second electrode 23 are mechanically and electrically firmly bonded.
  • the electrode bonding in step (d) may be performed after bonding in step (c), or may be performed simultaneously with bonding in step (c).
  • the semiconductor device 1 shown in FIG. 1 is manufactured.
  • FIG. 6 is a cross-sectional view showing an example of a case in which positional deviation occurs when the first substrate 10 and the second substrate 20 are bonded together and the first electrode 13 and the second electrode 23 are bonded.
  • (a) of FIG. 7 is a cross-sectional view showing a case in which a positional deviation occurs at a joint portion of a semiconductor device 1A manufactured by the method according to the present embodiment, and (b) of FIG. 7 is related to a comparative example.
  • FIG. 6 is a cross-sectional view showing an example of a case in which positional deviation occurs when the first substrate 10 and the second substrate 20 are bonded together and the first electrode 13 and the second electrode 23 are bonded.
  • (a) of FIG. 7 is a cross-sectional view showing a case in which a positional deviation occurs at a joint portion of a semiconductor device 1A manufactured by the method according to the present embodiment
  • (b) of FIG. 7 is related to a comparative example.
  • the first electrode 113 corresponding to the first electrode 13 and the second electrode 123 corresponding to the second electrode 23 are provided with metal caps corresponding to the second barrier metal 13c and the fourth barrier metal 23c. is not provided, and this point is different from the manufacturing method according to the embodiment.
  • Other processes and configurations are the same as in the embodiment.
  • the first electrode main body 113a of the first electrode 113 is shifted to the second position at the positional deviation S. It is exposed on the resin side forming the insulating layer 121 .
  • the second electrode body 123 a of the second electrode 123 is exposed to the resin forming the first insulating layer 111 .
  • the copper or the like constituting the first electrode main body 113a and the second electrode main body 123a is eluted, causing migration between the electrodes and the resin.
  • the terminal electrodes are short-circuited.
  • the surface of the first electrode main body 13a of the first electrode 13 is covered with the second barrier metal 13c, and the first The entire electrode body 13a is covered with the first barrier metal 13b and the second barrier metal 13c.
  • the surface of the second electrode main body 23a of the second electrode 23 is covered with the fourth barrier metal 23c, and the entire second electrode main body 23a is covered with the third barrier metal 23b and the fourth barrier metal 23c.
  • the elution of the first electrode main body 13a and the second electrode main body 23a which are often formed of a material such as copper that is easily eluted, causes the elution of the first barrier metal 13b and the second barrier metal 13c and the third barrier metal 23b and the third barrier metal 23b. 4 barrier metal 23c.
  • the first electrode main body 13a and the second electrode main body 23a which are often formed of a material such as copper that is easily eluted, causes the elution of the first barrier metal 13b and the second barrier metal 13c and the third barrier metal 23b and the third barrier metal 23b. 4 barrier metal 23c.
  • the bond between the electrode material such as copper and the resin forming the insulating film is weak and may peel off.
  • the thickness of the second barrier metal 13c and the fourth barrier metal 23c before joining the first electrode 13 and the second electrode 23 is 1 ⁇ m or less. may In this case, the miniaturization of the terminal electrodes can be performed more reliably.
  • the second barrier metal 13c and the fourth barrier metal 23c are joined.
  • at least one of the second barrier metal 13c and the fourth barrier metal 23c is partially bonded to the resin. This prevents the first electrode body 13a and the second electrode body 23a from being joined to the resin.
  • migration at the interface between the first electrode 13 and the first insulating film 12 and the interface between the second electrode 23 and the second insulating film 22 can be suppressed more reliably.
  • the second barrier metal 13c and the fourth barrier metal 23c are selected from titanium, nickel, palladium, chromium, tantalum, tungsten, cobalt, and gold. It may be formed to contain at least one type. Since the second barrier metal 13c and the fourth barrier metal 23c contain such materials with high barrier properties, the interface between the first electrode 13 and the first insulating film 12 and the interface between the second electrode 23 and the second insulating film 22 migration at the interface can be suppressed more reliably.
  • the first insulating film 12 and the second insulating film 22 may include an organic insulating film.
  • foreign matter (debris) adhering to the surfaces of the first substrate 10 and the second substrate 20 is absorbed into the insulating film by the organic material, which is a relatively soft material. Connection failure with the two substrates 20 can be reduced.
  • the organic insulating material included in the insulating film may be polyimide, polyimide precursor, polyamideimide, benzocyclobutene (BCB), polybenzoxazole (PBO), or PBO precursor.
  • these materials are liquid or soluble in a solvent, it becomes easy to form an insulating film by, for example, spin coating, and to form a thin film.
  • these materials have high heat resistance, they can withstand high temperatures when bonding the first substrate 10 and the second substrate 20, and the bonding between the first substrate 10 and the second substrate 20 can be performed more reliably. can be done.
  • the first insulating film 12 and the second insulating film 22 may include inorganic insulating films.
  • the insulating film includes an inorganic insulating film, recesses for terminal electrodes and the like can be easily miniaturized, so that semiconductor devices 1 and 1A having finer wiring can be manufactured.
  • the inorganic materials are easily bonded to each other firmly, the bonding strength between the first substrate 10 and the second substrate 20 can be increased, and the connection reliability of the semiconductor device can be improved.
  • the first insulating film 12 and the second insulating film 22 may be polished by CMP or the like, and the polished first insulating film 12 and the second insulating film 22 may be polished.
  • the surface roughness of each film 22 may be 0.1 ⁇ m or less.
  • the surface of the first electrode body 13a is subjected to ultraviolet irradiation, electron beam irradiation, ozone water treatment, Surface modification may be performed by at least one of corona discharge treatment and plasma treatment.
  • the bonding strength of the second barrier metal 13c to the first electrode main body 13a can be improved, and peeling of the second barrier metal 13c can be suppressed, thereby suppressing migration.
  • the surface of the second electrode body 23a is subjected to at least one of ultraviolet irradiation, electron beam irradiation, ozone water treatment, corona discharge treatment, and plasma treatment.
  • Surface modification may be performed by any method.
  • FIG. 8 is a cross-sectional view for explaining a first modification of the method for manufacturing a semiconductor device according to this embodiment.
  • the first electrode 13A is formed such that the surface of the second barrier metal 13c is the surface of the first insulating film 12. It is formed so as to be recessed inward from the first surface 12a.
  • the depth of the first recess 14, the thickness of the first barrier metal 13b, the amount of the conductive material forming the first electrode body 13a, or the surface thickness of the first electrode body 13a are required. It can be realized by controlling at least one of the position, the conditions for grinding or polishing the first insulating film 12 and the first electrode main body 13a, the thickness or amount of the second barrier metal 13c to be arranged, and the like.
  • the second electrode 23A has the surface of the fourth barrier metal 23c projected outside the second surface 22a of the second insulating film 22. is formed to In order to form such a projecting portion 23d, the depth of the second recess 24, the thickness of the third barrier metal 23b, the amount of the conductive material forming the second electrode main body 23a, or the surface thickness of the second electrode main body 23a are required. It can be realized by controlling at least one of the position, the conditions for grinding or polishing the second insulating film 22 and the second electrode main body 23a, the thickness or amount of the fourth barrier metal 23c to be arranged, and the like. .
  • step (d) the first electrode 13A and the second electrode 23A are joined.
  • the method of manufacturing a semiconductor device according to the first modification in addition to the effect of preventing the elution of copper or the like by the second barrier metal 13c and the fourth barrier metal 23c, etc., by having such an alignment structure, It is possible to prevent misalignment during bonding. This can further suppress migration at the interface between the electrode and the insulating film.
  • FIG. 9 is a cross-sectional view for explaining a second modification of the method for manufacturing a semiconductor device according to this embodiment.
  • the widths of the first electrode 13 and the second electrode 23 are the same was used for explanation, but the present invention is not limited to this.
  • the width of the first electrode 13B may be wider than the width of the second electrode . In this case, even if the second electrode 23 is slightly displaced with respect to the first electrode 13B, the entire second electrode 23 can be joined to the first electrode 13B.
  • the width of the first electrode 13B may be, for example, greater than 1.0 times and less than or equal to 3.0 times the width of the second electrode 23 . In this case, migration at the interface between the electrode and the insulating film can be suppressed even if some positional displacement occurs.
  • FIG. 10 is a cross-sectional view for explaining a third modification of the method for manufacturing a semiconductor device according to this embodiment.
  • the width of the first electrode 13B is wider than the width of the second electrode 23C.
  • the first electrode 13B has the second barrier metal 13c, but the second electrode 23C does not have the fourth barrier metal 23c.
  • the entire second electrode 23C can be joined to the first electrode 13B.
  • migration at the interface between the electrode and the insulating film can be suppressed.
  • a barrier metal which is a metal cap, on at least one side, migration can be suppressed.
  • Reference Signs List 1 1A semiconductor device 10 first substrate 11 first support substrate 12 first insulating film 12a first surface 13, 13A, 13B first electrode 13a first electrode body, 13b... First barrier metal 13c... Second barrier metal 13d... Recess area 14... First concave part 14a... Inner surface 14b... Bottom surface 20... Second substrate 21... Second support substrate 22... Second Insulating film 22a Second surface 23, 23A, 23C Second electrode 23a Second electrode body 23b Third barrier metal 23c Fourth barrier metal 23d Protruding portion 30, 40 Semiconductor Chip (semiconductor element).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半導体装置の製造方法は、第１支持基板と第１絶縁膜と第１絶縁膜の第１凹部内に設けられる第１電極とを有する第１基板を準備する工程と、第２支持基板と第２絶縁膜と第２絶縁膜の第２凹部内に設けられる第２電極とを有する第２基板を準備する工程と、第１基板の第１絶縁膜と第２基板の第２絶縁膜とを貼り合わせる工程と、第１基板の第１電極と第２基板の第２電極とを接合する工程と、を備える。第１電極は、第１凹部内に設けられた第１電極本体と、第１凹部の内面及び底面の少なくとも一方に設けられ第１電極本体の一部を覆う第１バリアメタルと、第１凹部の開口側において第１電極本体の表面を覆う第２バリアメタルとを有する。

Description

半導体装置の製造方法、及び半導体装置
　本開示は、半導体装置の製造方法、及び半導体装置に関する。
　近年、ＬＳＩの集積度を向上させるために三次元実装が検討されている。特許文献１及び非特許文献１には、半導体チップの三次元実装の一例が開示されている。
米国特許出願公開第２０２１／００２８１５号明細書
F.C. Chen et al., "Systemon Integrated Chips(SoIC TM) for 3D Heterogeneous Integration",2019 IEEE 69th Electronic Components and Technology Conference (ECTC),p.594-599(2019)
　半導体装置を三次元実装で作製する場合、デバイス同士の配線の微細化のため、ハイブリッドボンディング技術を使うことが検討されている。しかしながら、図７の（ｂ）に示すように、ハイブリッドボンディングを行う際、端子電極（第１電極１１３、第２電極１２３）同士の接合に微小な位置ずれＳが生じることがある。このような位置ずれＳは、例えば、端子電極の微細化自体によるもの、又は、ボンディング時の加熱による熱膨張係数の違いによるものなどを原因として生じる。このような位置ずれＳが半導体装置に生じると、端子電極を構成する銅等が絶縁膜（第１絶縁膜１１２、第２絶縁膜１２２）を構成する樹脂に溶出し、銅等の電極と絶縁膜との界面にマイグレーションを生じさせてしまう虞がある。
　本開示は、電極と絶縁膜との界面のマイグレーションを抑制することができる、半導体装置の製造方法、及び、半導体装置を提供することを目的とする。
　本開示は、一側面として、半導体装置の製造方法に関する。この半導体装置の製造方法は、ａ）第１支持基板と、第１支持基板上に設けられた第１絶縁膜と、第１絶縁膜の第１凹部内に設けられ且つ第１絶縁膜の第１表面側から露出する第１電極とを有する第１基板を準備する工程と、ｂ）第２支持基板と、第２支持基板上に設けられた第２絶縁膜と、第２絶縁膜の第２凹部内に設けられ且つ第２絶縁膜の第２表面側から露出する第２電極とを有する第２基板を準備する工程と、ｃ）第１基板の第１絶縁膜と第２基板の第２絶縁膜とを貼り合わせる工程と、ｄ）第１基板の第１電極と第２基板の第２電極とを接合する工程と、を備える。第１電極は、第１凹部内に設けられた第１電極本体と、第１凹部の内面及び底面の少なくとも一方に設けられ第１電極本体の一部を覆う第１バリアメタルと、第１凹部の開口側において第１電極本体の表面を覆う第２バリアメタルとを有する。
　この半導体装置の製造方法では、第１絶縁膜に設けられる第１電極は、第１電極本体の一部を覆う第１バリアメタルと、第１凹部の開口側において第１電極本体の表面を覆う第２バリアメタルとを有している。この場合、銅などの溶出し易い材料から形成されることが多い第１電極本体の溶出が第１バリアメタル及び第２バリアメタルにより抑制される。これにより、何れかの段階で第１電極と第２電極との間に位置ずれが生じても、第１電極と第１絶縁膜との界面のマイグレーションを抑制することができる。なお、ここでいう位置ずれには、マイグレーションを生じる可能性のあるものであれば、極めて微小な位置ずれも含まれる。以降でも同様である。また、銅などの電極材料と絶縁膜を構成する樹脂との結合は弱く剥離してしまうことがあるが、第１バリアメタルを第１絶縁膜の第１凹部の内面及び底面の少なくとも一方に設けて第１電極本体の一部を覆うことにより、このような剥離を抑制することができる。
　上記の半導体装置の製造方法において、第１電極本体の全てが第１バリアメタルと第２バリアメタルとによって覆われていることが好ましい。この場合、第１電極と第１絶縁膜との界面のマイグレーションをより確実に抑制することができる。
　上記の半導体装置の製造方法において、第１電極と第２電極とを接合する前における第２バリアメタルの厚みは、１μｍ以下であってもよい。この場合、端子電極の微細化をより確実に行うことができる。
　上記の半導体装置の製造方法において、第２電極は、第２凹部内に設けられた第２電極本体と、第２凹部の内面及び底面の少なくとも一方に設けられ第２電極本体の一部を覆う第３バリアメタルと、第２凹部の開口側において第２電極本体の表面を覆う第４バリアメタルとを有することが好ましい。この場合、銅などの溶出し易い材料から形成されることが多い第２電極本体の溶出が第３バリアメタル及び第４バリアメタルにより抑制される。これにより、何れかの段階で第１電極と第２電極との間に位置ずれが生じても、第２電極と第２絶縁膜との界面のマイグレーションを抑制することができる。また、銅などの電極材料と絶縁膜を構成する樹脂との結合は弱く剥離してしまうことがあるが、第３バリアメタルを第２絶縁膜の第２凹部の内面及び底面の少なくとも一方に設けて第２電極本体の一部を覆うことにより、このような剥離を抑制することができる。
　上記の半導体装置の製造方法において、第２電極本体の全てが第３バリアメタルと第４バリアメタルとによって覆われていることが好ましい。この場合、第２電極と第２絶縁膜との界面のマイグレーションをより確実に抑制することができる。
　上記の半導体装置の製造方法において、第１電極と第２電極とを接合する前における第４バリアメタルの厚みは、１μｍ以下であってもよい。この場合、第２基板側においても端子電極の微細化をより確実に行うことができる。
　上記の半導体装置の製造方法において、第１電極と第２電極とを接合する際、第２バリアメタルと第４バリアメタルとが接合されてもよい。この場合、第１電極と第２電極との間に位置ずれが生じても第２バリアメタル及び第４バリアメタルの少なくとも一方の一部が樹脂と接合されることになり、第１電極本体および第２電極本体が樹脂と接合されることが防止される。これにより、第１電極と第１絶縁膜との界面及び第２電極と第２絶縁膜との界面のマイグレーションをより確実に抑制することができる。
　上記の半導体装置の製造方法において、第２バリアメタル及び第４バリアメタルは、チタン、ニッケル、パラジウム、クロム、タンタル、タングステン、コバルト、及び、金から選ばれる少なくとも１種を含むことが好ましい。より好ましくは、第２バリアメタル及び第４バリアメタルは、ニッケル、コバルト、及び、タングステンから選ばれる少なくとも１種を含む。これら材料はイオン化傾向が低いことから、バリア能が高い。第２バリアメタル及び第４バリアメタルがこのようなバリア能の高い材料を含むことにより、第１電極と第１絶縁膜との界面及び第２電極と第２絶縁膜との界面のマイグレーションをより確実に抑制することができる。
　上記の半導体装置の製造方法において、第１凹部及び第２凹部は、５μｍ以上５０μｍ以下の開口径又は開口幅を有することが好ましい。この半導体装置の製造方法によれば、このような微細な凹部に端子電極又は配線電極を形成した場合でもマイグレーションを抑制できるため、微細な配線を有する半導体装置を作製することが可能となる。
　上記の半導体装置の製造方法において、第１絶縁膜及び第２絶縁膜は、有機絶縁膜を含んでもよい。この場合、比較的柔らかい材料である有機材料により、第１基板及び第２基板の表面に付着している異物（デブリ）等を当該絶縁膜内に吸収して、第１基板と第２基板との接続不良を低減することができる。絶縁膜に含まれる有機絶縁材料は、ポリイミド、ポリイミド前駆体、ポリアミドイミド、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、又はＰＢＯ前駆体であってもよい。これらの材料は液状又は溶媒に可溶であることから、絶縁膜を例えばスピンコート等で作製し易くなり、薄膜を成膜し易くなる。また、これらの材料は耐熱性が高いため、第１基板と第２基板とを接合する際の高温に耐えることができ、第１基板と第２基板との接合をより確実に行うことが可能となる。なお、第１絶縁膜及び第２絶縁膜の各絶縁膜において、一部を無機絶縁膜から形成し、他部（例えば表面側）を有機絶縁膜から形成してもよい。
　上記の半導体装置の製造方法において、第１絶縁膜及び第２絶縁膜は、無機絶縁膜を含んでもよい。絶縁膜が無機絶縁膜を含む場合、端子電極等を形成するための凹部を微細化しやすいため、より微細な配線を有する半導体装置を作製することが可能となる。また、無機材料同士の接合は強固にし易いことから、第１基板と第２基板との接着強さを高めて、半導体装置としての接続信頼性を向上させることができる。
　上記の半導体装置の製造方法において、ａ）第１基板を準備する工程は、ａ１）第１支持基板上に第１絶縁膜を形成する工程と、ａ２）第１絶縁膜に少なくとも１つの第１凹部を形成する工程と、ａ３）第１凹部の内面及び底面上に第１バリアメタルを形成する工程と、ａ４）第１凹部内であって第１バリアメタルによって囲まれる領域内に第１電極本体を形成する工程と、ａ５）第１電極本体の表面に第２バリアメタルを形成する工程と、を有してもよい。また、ｂ）第２基板を準備する工程は、ｂ１）第２支持基板上に第２絶縁膜を形成する工程と、ｂ２）第２絶縁膜に少なくとも１つの第２凹部を形成する工程と、ｂ３）第２凹部の内面及び底面上に第３バリアメタルを形成する工程と、ｂ４）第２凹部内であって第３バリアメタルによって囲まれる領域内に第２電極本体を形成する工程と、ｂ５）第２電極本体の表面に第４バリアメタルを形成する工程と、を有してもよい。
　上記の半導体装置の製造方法では、ａ４）第１電極本体を形成する工程は、第１凹部内の第１バリアメタル及び第１絶縁膜の上に第１凹部を埋めるように導電材料を配置させる工程と、配置された導電材料を研削して第１電極本体を形成する工程と、を有してもよい。また、ｂ４）第２電極本体を形成する工程は、第２凹部内の第３バリアメタル及び第２絶縁膜の上に第２凹部を埋めるように導電材料を配置させる工程と、配置された導電材料を研削して第２電極本体を形成する工程と、を有してもよい。この場合において、ａ４）第１電極本体を形成する工程は、導電材料を研削した後に第１絶縁膜を研磨する工程を有してもよく、ｂ４）第２電極本体を形成する工程は、導電材料を研削した後に第２絶縁膜を更に研磨する工程を有してもよい。研磨された第１絶縁膜及び第２絶縁膜それぞれの表面粗さは、０．１μｍ以下であってもよい。第１絶縁膜及び第２絶縁膜それぞれの表面粗さが０．１μｍ以下であることにより、第１絶縁膜と第２絶縁膜とを貼り合わせた際の貼合せ強度を高めることができる。なお、ここで用いる表面粗さは、レーザー顕微鏡を用いて倍率２０倍で測定した場合の算術平均粗さＲａであり、ＪＩＳ　Ｂ　０６０１　２００１で規定される算術平均粗さＲａである。
　上記の半導体装置の製造方法において、ａ５）第２バリアメタルを形成する工程は、導電材料を研削する工程の後に第１電極本体の表面を覆うように第２バリアメタルを形成してもよく、ｂ５）第４バリアメタルを形成する工程は、導電材料を研削する工程の後に第２電極本体の表面を覆うように第４バリアメタルを形成してもよい。この場合、第１電極本体と第２バリアメタルとの接合強度、及び、第２電極本体と第４バリアメタルとの接合強度を高めることができる。
　上記の半導体装置の製造方法において、第１電極は、第２バリアメタルの表面が第１絶縁膜の第１表面よりも内側に窪むように形成され、第２電極は、第４バリアメタルの表面が第２絶縁膜の第２表面よりも外側に突出するように形成されてもよい。この場合において、ｃ）第１絶縁膜と第２絶縁膜とを貼り合わせる工程において、第４バリアメタルの突出部分が第２バリアメタルの窪み領域に嵌め合わされることが好ましい。このような凹凸構成により、第１基板と第２基板との位置合わせをより確実に行って位置ずれを防止し、これにより、電極と絶縁膜との界面のマイグレーションをより一層抑制することができる。
　上記の半導体装置の製造方法において、第２バリアメタル及び第４バリアメタルは、めっきにより形成されてもよい。この場合、より薄く微細なバリアメタルを容易に作製することができる。
　上記の半導体装置の製造方法において、ａ）第１基板を準備する工程は、第２バリアメタルを形成する工程の前に、第１電極本体の表面に対して、紫外線照射、電子線照射、オゾン水処理、コロナ放電処理、及びプラズマ処理の少なくとも何れかの方法で表面改質を行う工程を有してもよい。この場合、第１電極本体に対する第２バリアメタルの接合強度を向上することができ、第２バリアメタルの剥離等を抑制して、マイグレーションを抑制することができる。なお、ｂ）第２基板を準備する工程において、第２電極本体の表面に対して、同様の処理を行ってもよい。
　上記の半導体装置の製造方法において、第１支持基板内、または第１支持基板の第１絶縁膜が形成された面とは逆側の面上に、少なくとも１つの半導体素子が配置されていてもよい。また、第２支持基板内、または第２支持基板の第２絶縁膜が形成された面とは逆側の面上に、少なくとも１つの半導体素子が配置されていてもよい。
　本開示は、別の側面として、半導体装置に関する。この半導体装置は、第１基板と第２基板とを備える。第１基板は、第１支持基板と、第１支持基板上に設けられた第１絶縁膜と、第１絶縁膜の第１凹部内に設けられ且つ第１絶縁膜の第１表面側から露出する第１電極とを有する。第２基板は、第２支持基板と、第２支持基板上に設けられた第２絶縁膜と、第２絶縁膜の第２凹部内に設けられ且つ第２絶縁膜の第２表面側から露出する第２電極とを有する。この半導体装置では、第１絶縁膜と第２絶縁膜とは貼り合わされており、第１電極と第２電極とは接合されている。第１電極は、第１凹部内に設けられた第１電極本体と、第１凹部の内面及び底面の少なくとも一方に設けられ第１電極本体の一部を覆う第１バリアメタルと、第１凹部の開口側において第１電極本体の表面を覆う第２バリアメタルとを有する。
　この半導体装置では、第１絶縁膜に設けられる第１電極は、第１電極本体の一部を覆う第１バリアメタルと、第１凹部の開口側において第１電極本体の表面を覆う第２バリアメタルとを有している。この場合、銅などの溶出し易い材料から形成されることが多い第１電極本体の溶出が第１バリアメタル及び第２バリアメタルにより抑制される。これにより、第１電極と第１絶縁膜との界面のマイグレーションを抑制することができる。また、銅などの電極材料と絶縁膜を構成する樹脂との結合は弱く剥離してしまうことがあるが、第１バリアメタルを第１絶縁膜の第１凹部の内面及び底面の少なくとも一方に設けて第１電極本体の一部を覆うことにより、このような剥離を抑制することもできる。
　上記の半導体装置において、第２電極は、第２凹部内に設けられた第２電極本体と、第２凹部の内面及び底面の少なくとも一方に設けられ第２電極本体の一部を覆う第３バリアメタルと、第２凹部の開口側において第２電極本体の表面を覆う第４バリアメタルとを有してもよい。この場合、銅などの溶出し易い材料から形成されることが多い第２電極本体の溶出が第３バリアメタル及び第４バリアメタルにより抑制される。これにより、第２電極と第２絶縁膜との界面のマイグレーションを抑制することができる。また、銅などの電極材料と絶縁膜を構成する樹脂との結合は弱く剥離してしまうことがあるが、第３バリアメタルを第２絶縁膜の第２凹部の内面及び底面の少なくとも一方に設けて第２電極本体の一部を覆うことにより、このような剥離を抑制することもできる。
　本開示によれば、電極と絶縁膜との界面のマイグレーションを抑制することができる。
図１は、本開示の一実施形態に係る方法によって製造される半導体装置の一例を示す断面図である。 図２は、図１に示す半導体装置における電極の接合箇所Ａを拡大して示す断面図である。 図３は、図１に示す半導体装置を製造する方法を説明するための断面図であり、第１基板及び第２基板を製造する工程の一例を示す。 図４は、図３の（ｄ）に示す領域Ｂを拡大して示す断面図である。 図５は、図１に示す半導体装置を製造する方法を説明するための断面図であり、図３の工程に続いて、第１基板と第２基板とを貼り合わせる工程の一例を示す。 図６は、図５に示す工程において位置ずれが生じた場合の例を示す断面図である。 図７の（ａ）は、本実施形態に係る方法によって製造された半導体装置の接合箇所で位置ずれが生じた場合を示す断面図であり、図７の（ｂ）は、比較例に係る方法によって製造された半導体装置の接合箇所で位置ずれが生じた場合を示す断面図である。 図８は、本実施形態に係る半導体装置の製造方法の第１変形例を説明するための断面図であり、（ａ）は、電極を接合する前の断面図であり、（ｂ）は、電極を接合した後の断面図である。 図９は、本実施形態に係る半導体装置の製造方法の第２変形例を説明するための断面図である。 図１０は、本実施形態に係る半導体装置の製造方法の第３変形例を説明するための断面図である。
　以下、図面を参照しながら本開示に係る実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一の符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
　本明細書において「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。また、本明細書において「工程」との語は、独立した工程だけではなく、他の工程と明確に区別できない場合であってもその工程の所期の作用が達成されれば、本用語に含まれる。また、「～」を用いて示された数値範囲は、「～」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。
（半導体装置の構成）
　図１は、本開示の一実施形態に係る方法によって製造される半導体装置の一例を示す断面図である。図２は、図１に示す半導体装置における電極の接合箇所Ａを拡大して示す断面図である。半導体装置１は、例えば半導体パッケージの一例であり、図１及び図２に示すように、第１基板１０、及び、第２基板２０を備えている。半導体装置１では、第１基板１０と第２基板２０とが貼り合わされている。第１基板１０には、半導体チップ３０（半導体素子）が含まれていてもよく、第２基板２０には、半導体チップ４０（半導体素子）が含まれていてもよい。半導体チップ３０は、第１基板１０の第２基板２０とは逆側の面（図１の下面）に配置されていてもよい。半導体チップ４０は、第２基板２０の第１基板１０とは逆側の面（図１の上面）に配置されていてもよい。半導体チップ３０，４０は、例えばＬＳＩ（Large scale Integrated Circuit:大規模集積回路）チップ、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサ、メモリ等の半導体チップである。半導体チップ３０，４０は、他の種類の半導体チップであってもよい。
　第１基板１０は、第１支持基板１１、第１絶縁膜１２、及び、複数の第１電極１３を有している。第１絶縁膜１２は、第１支持基板１１上に設けられている。各第１電極１３は、第１絶縁膜１２に形成された第１凹部１４内に設けられ、第１絶縁膜１２の第１表面１２ａから露出するように形成されている。
　第１支持基板１１は、特に限定されるものではないが、例えば、シリコン板、ガラス板、ＳＵＳ板、ガラスクロス入り基板、半導体素子入り封止樹脂等である。第１支持基板１１は、高剛性からなる基板であることが好適である。第１支持基板１１の厚さは、例えば０．２ｍｍ～２．０ｍｍの範囲であることが好ましい。厚さが０．２ｍｍ以上であることにより、第１支持基板１１のハンドリング性を向上させることができる。また、厚さが２．０ｍｍ以下であることにより、材料費を低減することが可能となり、また、半導体装置１の薄型化が可能となる。第１支持基板１１の平面視した形状は、ウェハ形状（円板形状）でもパネル形状（矩形形状）のいずれであってもよい。第１支持基板１１の大きさ（サイズ）は特に限定されるものではないが、例えば、直径２００ｍｍ、直径３００ｍｍ又は直径４５０ｍｍのウェハ形状であってもよく、一辺が３００ｍｍ～７００ｍｍの矩形パネルであってもよい。なお、半導体チップ３０は、第１支持基板１１の内側又は第１支持基板１１の第２基板２０とは逆側の面（図１の下面）に設けられてもよい。
　第１絶縁膜１２は、有機絶縁材料又は無機絶縁材料から形成されている。第１絶縁膜１２を形成する有機絶縁材料は、例えば、感光性の有機絶縁材料、又は、熱硬化性の有機絶縁材料等である。第１絶縁膜１２を形成する無機絶縁材料は、例えば、窒化ケイ素（ＳｉＮ）、二酸化ケイ素（ＳｉＯ２）、又は、酸窒化ケイ素（ＳｉＯＮ）等のシリコン含有の材料である。第１絶縁膜１２を形成する有機絶縁材料は、より具体的には、例えば、ポリイミド、ポリイミド前駆体、ポリアミドイミド、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、又はＰＢＯ前駆体であってもよい。これらの材料は液状又は溶媒に可溶であることから、絶縁膜を例えばスピンコート等で作製し易くなり、薄膜を成膜し易くなる。また、これらの材料は耐熱性が高いため、第１基板１０と第２基板２０とを接合する際の高温に耐えることができ、第１基板１０と第２基板２０との接合をより確実に行うことが可能となる。第１絶縁膜１２を形成する有機絶縁材料は、液状又はフィルム状の材料であってもよく、膜厚平坦性とコストの観点からはフィルム状の材料であることが好ましい。第１絶縁膜１２は、有機絶縁材料中にフィラを含有していてもよく、絶縁材料に含有されるフィラの平均粒径は５００ｎｍ以下であることが好ましい。このようなフィラを含有していることにより、第１絶縁膜１２に微細なトレンチ構造を容易に形成することができる。なお、第１絶縁膜１２は、フィラを含有していなくてもよい。フィラの粒子径はレーザー回析式粒度分布測定法で測定することができる。
　第１絶縁膜１２は、フィルム状の有機絶縁材料を第１支持基板１１にラミネートして形成する場合、低温工程でラミネートされることが好ましいため、４０℃～１２０℃でラミネート可能な感光性の有機絶縁フィルムであることが好ましい。第１絶縁膜１２に用いられる感光性の絶縁フィルムのラミネート可能な温度が４０℃以上であることにより、常温でのタック性を弱めて取り扱いを容易にすることが可能となる。第１絶縁膜１２に用いられる感光性の絶縁フィルムのラミネート可能な温度が１２０℃以下であることにより、ラミネート後の感光性の絶縁フィルムの反りを低減することができる。第１絶縁膜１２に用いられる有機絶縁材料の硬化後の熱膨張係数は、反り抑制の観点から８０ｐｐｍ／℃以下であることが好ましく、高信頼性が得られる観点から７０ｐｐｍ／℃以下であることがより好ましい。第１絶縁膜１２に用いられる絶縁材料の硬化後の熱膨張係数は、応力緩和性及び高精細なパターンを得る観点では、２０ｐｐｍ／℃以上であることが好ましい。
　第１絶縁膜１２の厚さは、１０μｍ以下であることが好ましく、５μｍ以下であることがより好ましく、３μｍ以下であることが更に好ましい。第１絶縁膜１２の厚さをこのような厚さにすることにより、第１絶縁膜１２に形成する第１凹部１４を微細化することができる。第１絶縁膜１２の厚さは、電気的信頼性を確保する観点からは、１μｍ以上であることが好ましい。
　第１電極１３は、第１絶縁膜１２内に形成される電極であり、第１電極本体１３ａ、第１バリアメタル１３ｂ、及び、第２バリアメタル１３ｃを有している。第１電極１３は、バンプ等の端子電極であってもよく、配線電極であってもよい。第１電極本体１３ａは、第１絶縁膜１２に形成された第１凹部１４内に設けられており、例えば、銅、アルミニウム、又は銀などの高い導電性を有する材料から形成される。第１バリアメタル１３ｂは、第１凹部１４の内面１４ａ及び底面１４ｂ上に設けられ、第１電極本体１３ａの側面と底面を覆う。第１バリアメタル１３ｂの厚さは、例えば０．１μｍ～０．８μｍの範囲である。第２バリアメタル１３ｃは、第１凹部１４の開口側において第１電極本体１３ａの表面を覆う。第２バリアメタル１３ｃの厚さは、例えば、０．１μｍ～０．８μｍの範囲であり、第２電極に接合される前においては、１μｍ以下である。第１電極本体１３ａは、第１バリアメタル１３ｂ及び第２バリアメタル１３ｃにより、その全てが覆われる。
　第１バリアメタル１３ｂ及び第２バリアメタル１３ｃは、イオン化しやすい材料から形成される第１電極本体１３ａの樹脂中への溶出を防止するための部分であり、イオン化傾向が低い導電性材料から構成されている。第１バリアメタル１３ｂ及び第２バリアメタル１３ｃは、例えば、チタン、ニッケル、パラジウム、クロム、タンタル、タングステン、コバルト、及び、金から選ばれる少なくとも１種を含んで構成されている。第１バリアメタル１３ｂ及び第２バリアメタル１３ｃは、めっき膜（例えば無電解めっき膜）であることが好ましく、例えば、ニッケルめっき膜、パラジウムめっき膜、コバルトめっき膜、金めっき膜、又は、ニッケル、パラジウム、コバルト及び金の少なくとも１つを含む合金めっき膜であることが好ましい。第１電極本体１３ａとの密着性及び温度サイクル耐性の観点から、第１バリアメタル１３ｂ及び第２バリアメタル１３ｃは、ニッケルめっき膜、又は、パラジウムめっき膜であることが好ましい。また、これらの材料は、イオン化傾向が低い材料であり、第１電極本体１３ａを構成する銅等の材料の溶出を防止するバリア性能が高い材料である。バリア性能の観点からは、第１バリアメタル１３ｂ及び第２バリアメタル１３ｃは、ニッケル、コバルト及びタングステンから選ばれる少なくとも１種を含んで構成されていることが好ましい。
　第２基板２０は、第２支持基板２１、第２絶縁膜２２、及び、複数の第２電極２３を有している。第２絶縁膜２２は、第２支持基板２１上に設けられている。各第２電極２３は、第２絶縁膜２２に形成された第２凹部２４内に設けられ、第２絶縁膜２２の第２表面２２ａから露出するように形成されている。第２基板２０は、第１基板１０と同様の構成であってもよい。第２支持基板２１の構成は、第１支持基板１１の構成と同様であってもよい。第２絶縁膜２２の構成は、第１絶縁膜１２の構成と同様であってもよい。第２基板２０の構成が第１基板１０の構成に対応しているため、第２支持基板２１及び第２絶縁膜２２の構成の説明は省略する。
　第２電極２３は、第１電極１３と同様の構成であり、第２電極本体２３ａ、第３バリアメタル２３ｂ、及び、第４バリアメタル２３ｃを有している。第２電極２３は、第１電極１３に対応して接合される電極であり、第１電極１３と同様に、バンプ等の端子電極であってもよく、配線電極であってもよい。第２電極本体２３ａは、第２絶縁膜２２に形成された第２凹部２４内に設けられており、例えば、銅、アルミニウム、又は銀などの高い導電性を有する材料から形成される。第３バリアメタル２３ｂは、第２凹部２４の内面２４ａ及び底面２４ｂ上に設けられ、第２電極本体２３ａの側面と底面を覆う。第３バリアメタル２３ｂの厚さは、例えば、０．１μｍ～０．８μｍの範囲である。第４バリアメタル２３ｃは、第２凹部２４の開口側において第２電極本体２３ａの表面を覆う。第４バリアメタル２３ｃの厚さは、例えば、０．１μｍ～０．８μｍの範囲であり、第１電極１３に接合される前においては、１μｍ以下である。第２電極本体２３ａは、第３バリアメタル２３ｂ及び第４バリアメタル２３ｃにより、その全てが覆われる。
　第３バリアメタル２３ｂ及び第４バリアメタル２３ｃは、イオン化しやすい材料から形成される第２電極本体２３ａの樹脂中への溶出を防止するための部分であり、第１バリアメタル１３ｂ及び第２バリアメタル１３ｃと同様に、イオン化傾向が低い導電性材料から構成されている。第３バリアメタル２３ｂ及び第４バリアメタル２３ｃは、例えば、チタン、ニッケル、パラジウム、クロム、タンタル、タングステン、コバルト、及び、金から選ばれる少なくとも１種を含んで構成されている。第３バリアメタル２３ｂ及び第４バリアメタル２３ｃは、めっき膜（例えば無電解めっき膜）であることが好ましく、例えば、ニッケルめっき膜、パラジウムめっき膜、コバルトめっき膜、金めっき膜、又は、ニッケル、パラジウム、コバルト及び金の少なくとも１つを含む合金めっき膜であることが好ましい。第２電極本体２３ａとの密着性及び温度サイクル耐性の観点から、第３バリアメタル２３ｂ及び第４バリアメタル２３ｃは、ニッケルめっき膜、又は、パラジウムめっき膜であることが好ましい。また、これらの材料は、イオン化傾向が低い材料であり、第２電極本体２３ａを構成する銅等の材料の溶出を防止するバリア性能が高い材料である。バリア性能の観点からは、第３バリアメタル２３ｂ及び第４バリアメタル２３ｃは、ニッケル、コバルト及びタングステンから選ばれる少なくとも１種を含んで構成されていることが好ましい。半導体装置１では、このような第１電極１３の第２バリアメタル１３ｃと第２電極２３の第４バリアメタル２３ｃとが接合されている。
（半導体装置の製造方法）
　次に、図３～図５を参照して、半導体装置１を製造する方法について説明する。図３は、半導体装置１を製造する方法を説明するための断面図であり、第１基板１０及び第２基板２０のそれぞれを製造する工程の一例を示す。図４は、図３の（ｄ）に示す領域Ｂを拡大して示す断面図である。図５は、半導体装置１を製造する方法を説明するための断面図であり、図３の工程に続いて、第１基板１０と第２基板２０とを貼り合わせる工程の一例を示す。
　半導体装置１は、例えば、以下の工程（ａ）～工程（ｄ）を経て製造することができる。
　ａ）第１支持基板と、第１支持基板上に設けられた第１絶縁膜と、第１絶縁膜の第１凹部内に設けられ且つ第１絶縁膜の第１表面側から露出する第１電極とを有する第１基板を準備する工程。
　ｂ）第２支持基板と、第２支持基板上に設けられた第２絶縁膜と、第２絶縁膜の第２凹部内に設けられ且つ第２絶縁膜の第２表面側から露出する第２電極とを有する第２基板を準備する工程。
　ｃ）第１基板の第１絶縁膜と第２基板の第２絶縁膜とを貼り合わせる工程。
　ｄ）第１基板の第１電極と第２基板の第２電極とを接合する工程。
　上記のａ）第１基板を準備する工程は、以下の工程を含む。
　ａ１）第１支持基板上に第１絶縁膜を形成する工程
　ａ２）第１絶縁膜に少なくとも１つの第１凹部を形成する工程
　ａ３）第１凹部の内面及び底面上に第１バリアメタルを形成する工程
　ａ４）第１凹部内であって第１バリアメタルによって囲まれる領域内に第１電極本体を形成する工程
　ａ５）第１電極本体の表面に第２バリアメタルを形成する工程
　また、ｂ）第２基板を準備する工程は、以下の工程を含む。
　ｂ１）第２支持基板上に第２絶縁膜を形成する工程
　ｂ２）第２絶縁膜に少なくとも１つの第２凹部を形成する工程
　ｂ３）第２凹部の内面及び底面上に第３バリアメタルを形成する工程
　ｂ４）第２凹部内であって第３バリアメタルによって囲まれる領域内に第２電極本体を形成する工程
　ｂ５）第２電極本体の表面に第４バリアメタルを形成する工程
［工程（ａ）］
　第１基板１０を作製（準備）する方法について説明する。第１基板１０を作製するには、まず、第１支持基板１１を準備する。第１支持基板１１は、例えば厚さが０．２ｍｍ～２．０ｍｍの基板であり、ウェハ形状又はパネル形状の基板である。第１支持基板１１は、他の構成であってもよい。その後、図３の（ａ）に示すように、第１支持基板１１の上に第１絶縁膜１２を形成する。例えば、第１絶縁膜１２が感光性の絶縁フィルムから形成される場合、第１支持基板１１の上に感光性の絶縁フィルムをラミネートすることで第１絶縁膜１２を形成する。絶縁フィルムの材料等については上述したものを使用することができる。ラミネート温度は、例えば４０℃～１２０℃であってもよい。ここで用いる感光性の絶縁フィルムは、熱硬化性の有機絶縁材料を含むものであってもよい。なお、第１絶縁膜１２の形成方法はこれに限られず、他の方法で形成してもよい。例えば、第１絶縁膜１２が液状の有機絶縁材料から形成される場合は、第１支持基板１１上に絶縁材料を塗布した後に第１支持基板１１を回転等することで第１絶縁膜１２を形成してもよい。第１支持基板１１上に形成された第１絶縁膜１２の厚さは、例えば１０μｍ以下であり、５μｍ以下であることが好ましく、３μｍ以下であることがより好ましい。また、第１絶縁膜１２の厚さは１μｍ以上であってもよい。なお、第１絶縁膜１２は、無機材料から形成してもよい。
　続いて、図３の（ｂ）に示すように、第１絶縁膜１２に複数の第１凹部１４を形成する。第１凹部１４は、例えば、レーザアブレーション、フォトリソグラフィー、インプリントなどを用いて形成することができる。フォトリソグラフィープロセスを用いた場合、微細な第１凹部１４を低コストで作製することが可能である。フォトリソグラフィープロセスを用いて凹部を形成する場合、第１絶縁膜１２には、フィルム状の感光性の絶縁材料を用いることが好ましい。感光性の絶縁材料の露光方法としては、通常の投影露光方式、コンタクト露光方式、直描露光方式等を用いることができる。現像方法としては、炭酸ナトリウム又はＴＭＡＨのアルカリ水溶液を用いて現像する方法を用いることができる。第１凹部１４を形成した後、第１絶縁膜１２を構成する絶縁材料（熱硬化性の材料）を更に加熱して硬化させてもよい。この場合の加熱温度は例えば１００℃～２００℃であり、加熱時間は例えば３０分～３時間の間であってもよい。以上の方法で形成される第１凹部１４は、５μｍ以上５０μｍ以下の開口径又は開口幅を有する。
　続いて、第１絶縁膜１２に複数の第１凹部１４が形成されると、第１凹部１４の内面１４ａ及び底面１４ｂ上に第１バリアメタル１３ｂを形成する。第１バリアメタル１３ｂを形成する工程では、図３の（ｂ）に示すように、第１凹部１４の内面１４ａ及び底面１４ｂと第１絶縁膜１２の第１表面１２ａとの上に、第１バリアメタル１３ｂを構成する導電材料３Ａをめっき（無電解めっき）等により形成する。第１バリアメタル１３ｂを形成する導電材料３Ａは、例えば、チタン、ニッケル、パラジウム、クロム、タンタル、タングステン、コバルト、及び、金から選ばれる少なくとも１種を含む。第１バリアメタル１３ｂは、後述する第１電極本体１３ａを形成するためのシード層としても機能するため、チタン、銅、ニッケル、ニッケル合金（ＮｉＰ、ＮｉＢ、ＣｏＮｉＰ）、コバルト、タングステン合金（Ｔａｗ）の何れか１つであってもよい。これらの材料は、例えば、無電解めっきにより塗布される。
　続いて、第１バリアメタル１３ｂ（導電材料３Ａ）が形成されると、第１凹部１４内であって第１バリアメタル１３ｂによって囲まれる領域内に第１電極本体１３ａを形成する。この第１電極本体１３ａを形成する工程では、図３の（ｃ）に示すように、第１凹部１４内及び第１絶縁膜１２の上に形成された導電材料３Ａの上に、第１電極本体１３ａを構成する導電材料３Ｂを電解めっき等により形成する。第１電極本体１３ａを形成する導電材料３Ｂは、例えば、銅、アルミニウム、及び、銀から選ばれる少なくとも１種を含む。第１電極本体１３ａ（導電材料３Ｂ）は、シード層として機能する第１バリアメタル１３ｂ（導電材料３Ａ）を給電層として電解めっきにより形成する。第１電極本体１３ａを形成する際、第１凹部１４内の第１バリアメタル１３ｂの上及び第１絶縁膜１２の上に第１凹部１４を埋めるように導電材料である銅等を析出させる。
　続いて、第１電極本体１３ａを形成する導電材料３Ｂが形成されると、第１バリアメタル１３ｂの導電材料３Ａと第１電極本体１３ａの導電材料３Ｂとを研削して、不要な部分を取り除いて、所定厚さの第１バリアメタル１３ｂ及び第１電極本体１３ａを形成する。なお、この研削の際、導電材料３Ａ及び導電材料３Ｂと共に第１絶縁膜１２を研削して、所定厚さとしてもよい。
　続いて、第１電極本体１３ａ及び第１バリアメタル１３ｂが形成されると、第１絶縁膜１２の第１表面１２ａを研磨する。この研磨には、電子材料加工用のグラインダー又はＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）といった方法を用いることができる。この研磨により、第１絶縁膜１２の第１表面１２ａの表面粗さが０．１μｍ以下となる。ここで用いる表面粗さは、レーザー顕微鏡を用いて倍率２０倍で測定した場合の算術平均粗さＲａであり、ＪＩＳ　Ｂ　０６０１　２００１で規定される算術平均粗さＲａである。この研磨の際、第１電極本体１３ａの表面と第１絶縁膜１２の第１表面１２ａとが面一となる条件で研磨してもよいし、第１電極本体１３ａの表面が第１絶縁膜１２の第１表面１２ａよりも突出する条件で研磨してもよいし、第１電極本体１３ａの表面が第１絶縁膜１２の第１表面１２ａよりも内側に窪む条件で研磨してもよい。一例として、第１電極本体１３ａの表面が第１絶縁膜１２の第１表面１２ａよりも僅かに内側に窪むように、第１絶縁膜１２を研磨する。なお、このような条件は、ＣＭＰに用いる研磨液及び研磨条件等を適宜調整することにより制御することができる。
　続いて、第１絶縁膜１２及び第１電極本体１３ａの表面が研磨されると、第１電極本体１３ａの表面に対して、紫外線照射、電子線照射、オゾン水処理、コロナ放電処理、及びプラズマ処理の少なくとも何れかの方法で表面改質を行う。この表面改質は、後述する第２バリアメタル１３ｃを形成するための前処理である。
　続いて、図３の（ｄ）に示すように、第１電極本体１３ａの表面に第２バリアメタル１３ｃを形成する。この工程では、導電材料を研磨すると共に第１電極本体の表面の前処理を行う上記の工程の後に第１電極本体１３ａの表面を覆うように第２バリアメタルを形成する。第２バリアメタル１３ｃは、例えば、無電解めっきにより第１電極本体１３ａ上に形成される。この第２バリアメタル１３ｃは、例えば、チタン、ニッケル、パラジウム、クロム、タンタル、タングステン、コバルト、及び、金から選ばれる少なくとも１種を含む材料から形成される。第２バリアメタル１３ｃは、イオン化傾向の小さい材料から形成される。なお、第２バリアメタル１３ｃを無電解めっきにより形成する場合、第１バリアメタル１３ｂの形成のように第１絶縁膜１２の第１表面１２ａ上を覆うように材料を形成してもよいが、その場合、余分な材料については、上述したものと同様に研削又は研磨する。以上の工程により、第１基板１０が準備される。
［工程（ｂ）］
　第２基板２０の作製方法は、第１基板１０の作製方法と同様であるため、詳細な説明は省略するが、図３に示す上述した工程を経て、第２基板２０を作製する。なお、図３及び図５に示す例では、第２基板２０は第１基板１０と同様の構成になっているが、第１基板１０と完全に同一の構成である必要はなく、第２支持基板２１の厚み又は形成材料、第２絶縁膜２２の厚み又は形成材料、半導体チップの有無等は、第１基板１０と異なっていてもよい。
［工程（ｃ）］
　次に、第１基板１０と第２基板２０との準備が終了すると、第１基板１０の第１絶縁膜１２と第２基板２０の第２絶縁膜２２とを貼り合わせる。この工程では、図５の（ａ）に示すように、第１基板１０の第１電極１３と第２基板２０の第２電極２３とが互いに対応するように、第１基板１０及び第２基板２０の少なくとも一方の位置合わせを行う。第１基板１０及び第２基板２０の両方の位置合わせを行ってもよい。このような位置合わせ用に、第１基板１０及び第２基板２０の少なくとも一方にアライアメントマーク等を設けてもよい。
　工程（ｃ）では、第１基板１０及び第２基板２０の表面に付着した有機物又は金属酸化物を除去した後、第１基板１０に対する第２基板２０の位置合わせを行う。そして、位置合わせが終了すると、ハイブリッドボンディングとして第１基板１０の第１絶縁膜１２と第２基板２０の第２絶縁膜２２とを互いに貼り合わせる。この際、第１基板１０の第１絶縁膜１２と第２基板２０の第２絶縁膜２２とを均一に加熱してから貼り合わせを行ってもよい。貼り合わせの際の第１基板１０と第２基板２０との温度差は、例えば１０℃以下が好ましい。このような均一な温度での加熱接合により、第１絶縁膜１２が第２絶縁膜２２に対して機械的に強固に取り付けられる。また、均一な温度での加熱接合であることから、接合箇所における位置ずれ等が生じ難く、高精度な接合を行うことができる。貼り合わせの段階では、第１基板１０の第１電極１３と第２基板２０の第２電極２３とは互いに離間しており、接合されていない（但し位置合わせはされている）。なお、第１基板１０と第２基板２０との貼り合わせは、他の接合方法によって行ってもよく、例えば常温接合等で接合してもよい。
［工程（ｄ）］
　次に、第１基板１０と第２基板２０との貼り合わせが終了すると、第１基板１０の複数の第１電極１３と第２基板２０の複数の第２電極２３とを互いに接合する。工程（ｄ）では、図５の（ｂ）に示すように、工程（ｃ）の貼り合わせが終了すると、所定の熱又は圧力若しくはその両方を付与して、ハイブリッドボンディングとして第１基板１０の第１電極１３と第２基板２０の第２電極２３とを接合する。第１電極１３及び第２電極２３が例えば銅から構成されている場合、工程（ｄ）でのアニーリング温度は、１５０℃以上４００℃以下であることが好ましく、２００℃以上３００℃以下であることがより好ましい。このような接合処理により、第１電極１３とそれに対応する第２電極２３とが接合された電極接合部分となり、第１電極１３と第２電極２３とが機械的且つ電気的に強固に接合される。なお、工程（ｄ）の電極接合は、工程（ｃ）の貼り合わせの後に行われてもよいが、工程（ｃ）の貼り合わせと同時に行われてもよい。
　以上の工程により、図１に示す半導体装置１が作製される。
　ここで、図６及び図７を参照して、本実施形態に係る半導体装置の製造方法を、比較例に係る半導体装置の製造方法と対比して、本実施形態に係る半導体装置の製造方法による作用効果について説明する。図６は、第１基板１０と第２基板２０とを貼り合わせて第１電極１３と第２電極２３とを接合する際に位置ずれが生じた場合の例を示す断面図である。図７の（ａ）は、本実施形態に係る方法によって製造された半導体装置１Ａの接合箇所で位置ずれが生じた場合を示す断面図であり、図７の（ｂ）は、比較例に係る方法によって製造された半導体装置の接合箇所で位置ずれが生じた場合を示す断面図である。比較例に係る製造方法では、第１電極１３に対応する第１電極１１３と第２電極２３に対応する第２電極１２３とに、第２バリアメタル１３ｃ及び第４バリアメタル２３ｃに相当するメタルキャップが設けられておらず、この点が実施形態に係る製造方法と相違する。他の工程及び構成は、実施形態と同様である。
　このような位置ずれが生じた場合、図７の（ｂ）に示すように、比較例に係る半導体装置の製造方法では、位置ずれＳにおいて、第１電極１１３の第１電極本体１１３ａが第２絶縁層１２１を構成する樹脂側に露出してしまう。同様に、第２電極１２３の第２電極本体１２３ａが第１絶縁層１１１を構成する樹脂側に露出してしまう。この場合、第１電極本体１１３ａ及び第２電極本体１２３ａを構成する銅等が溶出してしまい、電極と樹脂との間にマイグレーションを生じさせてしまう。これにより、例えば、端子電極間が短絡等されてしまう。
　これに対し、本実施形態に係る半導体装置１，１Ａの製造方法及び半導体装置１，１Ａでは、第１電極１３の第１電極本体１３ａの表面が第２バリアメタル１３ｃによって覆われると共に、第１電極本体１３ａの全てが第１バリアメタル１３ｂと第２バリアメタル１３ｃとによって覆われている。同様に、第２電極２３の第２電極本体２３ａの表面が第４バリアメタル２３ｃによって覆われると共に、第２電極本体２３ａの全てが第３バリアメタル２３ｂと第４バリアメタル２３ｃとによって覆われている。この場合、銅などの溶出し易い材料から形成されることが多い第１電極本体１３ａ及び第２電極本体２３ａの溶出が第１バリアメタル１３ｂ及び第２バリアメタル１３ｃと第３バリアメタル２３ｂ及び第４バリアメタル２３ｃとにより抑制されることになる。これにより、何れかの段階で第１電極１３と第２電極２３との間に位置ずれが生じても、第１電極１３と第１絶縁膜１２との界面のマイグレーションを抑制することができ、また、第２電極２３と第２絶縁膜２２との界面のマイグレーションを抑制することができる。
　また、銅などの電極材料と絶縁膜を構成する樹脂との結合は弱く剥離してしまうことがあるが、第１バリアメタル１３ｂを第１絶縁膜１２の第１凹部１４の内面１４ａ及び底面１４ｂに設けて第１電極本体１３ａの一部を覆うことにより、このような剥離を抑制することができる。また、第４バリアメタル２３ｃを第２絶縁膜２２の第２凹部２４の内面２４ａ及び底面２４ｂに設けて第２電極本体２３ａの一部を覆うことにより、このような剥離を抑制することができる。
　また、本実施形態に係る半導体装置１，１Ａの製造方法では、第１電極１３と第２電極２３とを接合する前における第２バリアメタル１３ｃ及び第４バリアメタル２３ｃの厚みは１μｍ以下であってもよい。この場合、端子電極の微細化をより確実に行うことができる。
　また、本実施形態に係る半導体装置１，１Ａの製造方法では、第１電極１３と第２電極２３とを接合する際、第２バリアメタル１３ｃと第４バリアメタル２３ｃとが接合される。これにより、第１電極１３と第２電極２３との間に位置ずれが生じても第２バリアメタル１３ｃ及び第４バリアメタル２３ｃの少なくとも一方の一部が樹脂と接合されることになり、第１電極本体１３ａおよび第２電極本体２３ａが樹脂と接合されることが防止される。これにより、第１電極１３と第１絶縁膜１２との界面及び第２電極２３と第２絶縁膜２２との界面のマイグレーションをより確実に抑制することができる。
　また、本実施形態に係る半導体装置１，１Ａの製造方法では、第２バリアメタル１３ｃ及び第４バリアメタル２３ｃは、チタン、ニッケル、パラジウム、クロム、タンタル、タングステン、コバルト、及び、金から選ばれる少なくとも１種を含むように形成されてもよい。第２バリアメタル１３ｃ及び第４バリアメタル２３ｃがこのようなバリア能の高い材料を含むことにより、第１電極１３と第１絶縁膜１２との界面及び第２電極２３と第２絶縁膜２２との界面のマイグレーションをより確実に抑制することができる。
　また、本実施形態に係る半導体装置１，１Ａの製造方法では、第１絶縁膜１２及び第２絶縁膜２２は、有機絶縁膜を含んでもよい。この場合、比較的柔らかい材料である有機材料により、第１基板１０及び第２基板２０の表面に付着している異物（デブリ）等を当該絶縁膜内に吸収して、第１基板１０と第２基板２０との接続不良を低減することができる。絶縁膜に含まれる有機絶縁材料は、ポリイミド、ポリイミド前駆体、ポリアミドイミド、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、又はＰＢＯ前駆体であってもよい。これらの材料は液状又は溶媒に可溶であることから、絶縁膜を例えばスピンコート等で作製し易くなり、薄膜を成膜し易くなる。また、これらの材料は耐熱性が高いため、第１基板１０と第２基板２０とを接合する際の高温に耐えることができ、第１基板１０と第２基板２０との接合をより確実に行うことが可能となる。
　なお、上述した製造方法では、第１絶縁膜１２及び第２絶縁膜２２が有機絶縁膜を含む場合で説明したが、これに限定されずに、本実施形態に係る半導体装置の製造方法では、第１絶縁膜１２及び第２絶縁膜２２は、無機絶縁膜を含んでもよい。絶縁膜が無機絶縁膜を含む場合、端子電極用の凹部等を微細化しやすいため、より微細な配線を有する半導体装置１，１Ａを作製することが可能となる。また、無機材料同士の接合は強固にし易いことから、第１基板１０と第２基板２０との接着強さを高めて、半導体装置としての接続信頼性を向上させることができる。
　また、本実施形態に係る半導体装置１，１Ａの製造方法では、第１絶縁膜１２及び第２絶縁膜２２をＣＭＰ等により研磨してもよく、研磨された第１絶縁膜１２及び第２絶縁膜２２それぞれの表面粗さは、０．１μｍ以下であってもよい。これにより、第１絶縁膜１２と第２絶縁膜２２とを貼り合わせた際の貼合せ強度を高めることができる。
　本実施形態に係る半導体装置１，１Ａの製造方法では、第２バリアメタル１３ｃを形成する工程の前に、第１電極本体１３ａの表面に対して、紫外線照射、電子線照射、オゾン水処理、コロナ放電処理、及びプラズマ処理の少なくとも何れかの方法で表面改質を行ってもよい。これにより、第１電極本体１３ａに対する第２バリアメタル１３ｃの接合強度を向上することができ、第２バリアメタル１３ｃの剥離等を抑制して、マイグレーションを抑制することができる。また、同様に、第４バリアメタル２３ｃを形成する工程の前に、第２電極本体２３ａの表面に対して、紫外線照射、電子線照射、オゾン水処理、コロナ放電処理、及びプラズマ処理の少なくとも何れかの方法で表面改質を行ってもよい。これにより、第２電極本体２３ａに対する第４バリアメタル２３ｃの接合強度を向上することができ、第４バリアメタル２３ｃの剥離等を抑制して、マイグレーションを抑制することができる。
［第１変形例］
　ここで、図８を参照して、本実施形態に係る半導体装置の製造方法の第１変形例について説明する。図８は、本実施形態に係る半導体装置の製造方法の第１変形例を説明するための断面図である。図８の（ａ）に示すように、第１変形例に係る半導体装置の製造方法では、工程（ａ）において、第１電極１３Ａは、第２バリアメタル１３ｃの表面が第１絶縁膜１２の第１表面１２ａよりも内側に窪むように形成される。このような窪み領域１３ｄを形成するには、第１凹部１４の深さ、第１バリアメタル１３ｂの厚さ、第１電極本体１３ａを構成する導電材料の量又は第１電極本体１３ａの表面の位置、第１絶縁膜１２及び第１電極本体１３ａに対する研削又は研磨の条件、配置する第２バリアメタル１３ｃの厚み又は量等の少なくとも１つを制御することにより、実現することが可能である。
　また、第１変形例に係る半導体装置の製造方法では、工程（ｂ）において、第２電極２３Ａは、第４バリアメタル２３ｃの表面が第２絶縁膜２２の第２表面２２ａよりも外側に突出するように形成される。このような突出部分２３ｄを形成するには、第２凹部２４の深さ、第３バリアメタル２３ｂの厚さ、第２電極本体２３ａを構成する導電材料の量又は第２電極本体２３ａの表面の位置、第２絶縁膜２２及び第２電極本体２３ａに対する研削又は研磨の条件、配置する第４バリアメタル２３ｃの厚さ又は量等の少なくとも１つを制御することにより、実現することが可能である。
　続いて、第１変形例に係る製造方法では、図８の（ｂ）に示すように、工程（ｃ）において第１絶縁膜１２と第２絶縁膜２２とを貼り合わせる際に、第４バリアメタル２３ｃの突出部分２３ｄが第２バリアメタル１３ｃの窪み領域１３ｄに嵌め合わされる。このような凹凸構成により、第１変形例に係る製造方法では、第１基板１０と第２基板２０との位置合わせがより確実に行われて、位置ずれが防止される。その後、工程（ｄ）において第１電極１３Ａと第２電極２３Ａとが接合される。第１変形例に係る半導体装置の製造方法では、第２バリアメタル１３ｃ及び第４バリアメタル２３ｃ等による銅等の溶出防止効果に加えて、このような位置合わせ構造を有していることにより、貼り合わせを行う際の位置ずれを防止することができる。これにより、電極と絶縁膜との界面のマイグレーションをより一層抑制することができる。
　［第２変形例］
　次に、図９を参照して、本実施形態に係る半導体装置の製造方法の第２変形例について説明する。図９は、本実施形態に係る半導体装置の製造方法の第２変形例を説明するための断面図である。上述した実施形態では、第１電極１３と第２電極２３との幅が同じである例を用いて説明をしていたが、これに限られない。例えば、図９に示すように、第１電極１３Ｂの幅が第２電極２３の幅よりも広くなるように形成されていてもよい。この場合、第１電極１３Ｂに対して第２電極２３が多少位置ずれをしても第２電極２３の全体を第１電極１３Ｂに接合させることができる。第１電極１３Ｂの幅は、例えば、第２電極２３の幅の１．０倍より大きく３．０倍以下であってもよい。この場合は、多少の位置ずれが生じたとしても、電極と絶縁膜との界面のマイグレーションを抑制することができる。
　［第３変形例］
　次に、図１０を参照して、本実施形態に係る半導体装置の製造方法の第３変形例について説明する。図１０は、本実施形態に係る半導体装置の製造方法の第３変形例を説明するための断面図である。第３変形例では、第２変形例と同様に、図１０に示すように、第１電極１３Ｂの幅が第２電極２３Ｃの幅よりも広くなるように形成されている。一方、この変形例では、第１電極１３Ｂは、第２バリアメタル１３ｃを有しているものの、第２電極２３Ｃは第４バリアメタル２３ｃを有していない。この場合、第１電極１３Ｂに対して第２電極２３Ｃが多少位置ずれをしても第２電極２３Ｃの全体を第１電極１３Ｂに接合させることができるため、多少の位置ずれが生じたとしても、電極と絶縁膜との界面のマイグレーションを抑制することができる。このように少なくとも一方にメタルキャップであるバリアメタルを設けることにより、マイグレーションの抑制を図ることが可能となる。
　以上、本開示の実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
　１，１Ａ…半導体装置、１０…第１基板、１１…第１支持基板、１２…第１絶縁膜、１２ａ…第１表面、１３，１３Ａ，１３Ｂ…第１電極、１３ａ…第１電極本体、１３ｂ…第１バリアメタル、１３ｃ…第２バリアメタル、１３ｄ…窪み領域、１４…第１凹部、１４ａ…内面、１４ｂ…底面、２０…第２基板、２１…第２支持基板、２２…第２絶縁膜、２２ａ…第２表面、２３，２３Ａ，２３Ｃ…第２電極、２３ａ…第２電極本体、２３ｂ…第３バリアメタル、２３ｃ…第４バリアメタル、２３ｄ…突出部分、３０，４０…半導体チップ（半導体素子）。

Claims (22)

  1. 　第１支持基板と、前記第１支持基板上に設けられた第１絶縁膜と、前記第１絶縁膜の第１凹部内に設けられ且つ前記第１絶縁膜の第１表面側から露出する第１電極とを有する第１基板を準備する工程と、
    　第２支持基板と、前記第２支持基板上に設けられた第２絶縁膜と、前記第２絶縁膜の第２凹部内に設けられ且つ前記第２絶縁膜の第２表面側から露出する第２電極とを有する第２基板を準備する工程と、
    　前記第１基板の前記第１絶縁膜と前記第２基板の前記第２絶縁膜とを貼り合わせる工程と、
    　前記第１基板の前記第１電極と前記第２基板の前記第２電極とを接合する工程と、を備え、
    　前記第１電極は、前記第１凹部内に設けられた第１電極本体と、前記第１凹部の内面及び底面の少なくとも一方に設けられ前記第１電極本体の一部を覆う第１バリアメタルと、前記第１凹部の開口側において前記第１電極本体の表面を覆う第２バリアメタルとを有する、半導体装置の製造方法。
  2. 　前記第１電極本体の全てが前記第１バリアメタルと前記第２バリアメタルとによって覆われている、
    請求項１に記載の半導体装置の製造方法。
  3. 　前記第１電極と前記第２電極とを接合する前における前記第２バリアメタルの厚みは、１μｍ以下である、
    請求項１又は２に記載の半導体装置の製造方法。
  4. 　前記第２電極は、前記第２凹部内に設けられた第２電極本体と、前記第２凹部の内面及び底面の少なくとも一方に設けられ前記第２電極本体の一部を覆う第３バリアメタルと、前記第２凹部の開口側において前記第２電極本体の表面を覆う第４バリアメタルとを有する、
    請求項１～３の何れか一項に記載の半導体装置の製造方法。
  5. 　前記第２電極本体の全てが前記第３バリアメタルと前記第４バリアメタルとによって覆われている、
    請求項４に記載の半導体装置の製造方法。
  6. 　前記第１電極と前記第２電極とを接合する前における前記第４バリアメタルの厚みは、１μｍ以下である、
    請求項４又は５に記載の半導体装置の製造方法。
  7. 　前記第１電極と前記第２電極とを接合する際、前記第２バリアメタルと前記第４バリアメタルとが接合される、
    請求項４～６の何れか一項に記載の半導体装置の製造方法。
  8. 　前記第２バリアメタル及び前記第４バリアメタルは、チタン、ニッケル、パラジウム、クロム、タンタル、タングステン、コバルト、及び、金から選ばれる少なくとも１種を含む、
    請求項４～７の何れか一項に記載の半導体装置の製造方法。
  9. 　前記第１凹部及び前記第２凹部は、５μｍ以上５０μｍ以下の開口径又は開口幅を有する、
    請求項４～８の何れか一項に記載の半導体装置の製造方法。
  10. 　前記第１絶縁膜及び第２絶縁膜は、有機絶縁膜を含む、
    請求項４～９の何れか一項に記載の半導体装置の製造方法。
  11. 　前記第１絶縁膜及び第２絶縁膜は、無機絶縁膜を含む、
    請求項４～１０の何れか一項に記載の半導体装置の製造方法。
  12. 　前記第１基板を準備する工程は、
    　前記第１支持基板上に前記第１絶縁膜を形成する工程と、
    　前記第１絶縁膜に少なくとも１つの前記第１凹部を形成する工程と、
    　前記第１凹部の前記内面及び前記底面上に前記第１バリアメタルを形成する工程と、
    　前記第１凹部内であって前記第１バリアメタルによって囲まれる領域内に前記第１電極本体を形成する工程と、
    　前記第１電極本体の前記表面に第２バリアメタルを形成する工程と、を有し、
    　前記第２基板を準備する工程は、
    　前記第２支持基板上に前記第２絶縁膜を形成する工程と、
    　前記第２絶縁膜に少なくとも１つの前記第２凹部を形成する工程と、
    　前記第２凹部の前記内面及び前記底面上に前記第３バリアメタルを形成する工程と、
    　前記第２凹部内であって前記第３バリアメタルによって囲まれる領域内に前記第２電極本体を形成する工程と、
    　前記第２電極本体の前記表面に第４バリアメタルを形成する工程と、を有する、
    請求項４～１１の何れか一項に記載の半導体装置の製造方法。
  13. 　前記第１電極本体を形成する工程は、前記第１凹部内の前記第１バリアメタル及び前記第１絶縁膜の上に少なくとも前記第１凹部を埋めるように導電材料を配置させる工程と、前記配置された導電材料を研削して前記第１電極本体を形成する工程と、を有し、
    　前記第２電極本体を形成する工程は、前記第２凹部内の前記第３バリアメタル及び前記第２絶縁膜の上に少なくとも前記第２凹部を埋めるように導電材料を配置させる工程と、前記配置された導電材料を研削して前記第２電極本体を形成する工程と、を有する、
    請求項１２に記載の半導体装置の製造方法。
  14. 　前記第１電極本体を形成する工程は、前記導電材料を研削した後に前記第１絶縁膜を研磨する工程を有し、
    　前記第２電極本体を形成する工程は、前記導電材料を研削した後に前記第２絶縁膜を研磨する工程を有する、
    請求項１３に記載の半導体装置の製造方法。
  15. 　前記研磨された前記第１絶縁膜及び前記第２絶縁膜それぞれの表面粗さは、０．１μｍ以下である、
    請求項１４に記載の半導体装置の製造方法。
  16. 　前記第２バリアメタルを形成する工程は、前記導電材料を研削する工程の後に前記第１電極本体の前記表面を覆うように前記第２バリアメタルを形成し、
    　前記第４バリアメタルを形成する工程は、前記導電材料を研削する工程の後に前記第２電極本体の前記表面を覆うように前記第４バリアメタルを形成する、
    請求項１３～１５の何れか一項に記載の半導体装置の製造方法。
  17. 　前記第１電極は、前記第２バリアメタルの表面が前記第１絶縁膜の前記第１表面よりも内側に窪むように形成され、
    　前記第２電極は、前記第４バリアメタルの表面が前記第２絶縁膜の前記第２表面よりも外側に突出するように形成され、
    　前記第１絶縁膜と前記第２絶縁膜とを貼り合わせる工程において、前記第４バリアメタルの突出部分が前記第２バリアメタルの窪み領域に嵌め合わされる、
    請求項１２～１６の何れか一項に記載の半導体装置の製造方法。
  18. 　前記第２バリアメタル及び第４バリアメタルは、めっきにより形成される、
    請求項１２～１７の何れか一項に記載の半導体装置の製造方法。
  19. 　前記第１基板を準備する工程は、前記第２バリアメタルを形成する工程の前に、前記第１電極本体の前記表面に対して、紫外線照射、電子線照射、オゾン水処理、コロナ放電処理、及びプラズマ処理の少なくとも何れかの方法で表面改質を行う工程を有する、
    請求項１２～１８の何れか一項に記載の半導体装置の製造方法。
  20. 　前記第１支持基板内、または前記第１支持基板の前記第１絶縁膜が形成された面とは逆側の面上に、少なくとも１つの半導体素子が配置されている、
    請求項１～１９の何れか一項に記載の半導体装置の製造方法。
  21. 　第１支持基板と、前記第１支持基板上に設けられた第１絶縁膜と、前記第１絶縁膜の第１凹部内に設けられ且つ前記第１絶縁膜の第１表面側から露出する第１電極とを有する第１基板と、
    　第２支持基板と、前記第２支持基板上に設けられた第２絶縁膜と、前記第２絶縁膜の第２凹部内に設けられ且つ前記第２絶縁膜の第２表面側から露出する第２電極とを有する第２基板と、を備え、
    　前記第１絶縁膜と前記第２絶縁膜とは貼り合わされており、
    　前記第１電極と前記第２電極とは接合されており、
    　前記第１電極は、前記第１凹部内に設けられた第１電極本体と、前記第１凹部の内面及び底面の少なくとも一方に設けられ前記第１電極本体の一部を覆う第１バリアメタルと、前記第１凹部の開口側において前記第１電極本体の表面を覆う第２バリアメタルとを有する、半導体装置。
  22. 　前記第２電極は、前記第２凹部内に設けられた第２電極本体と、前記第２凹部の内面及び底面の少なくとも一方に設けられ前記第２電極本体の一部を覆う第３バリアメタルと、前記第２凹部の開口側において前記第２電極本体の表面を覆う第４バリアメタルとを有する、
    請求項２１に記載の半導体装置。
PCT/JP2022/008405 2022-02-28 2022-02-28 半導体装置の製造方法、及び半導体装置 WO2023162264A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2022/008405 WO2023162264A1 (ja) 2022-02-28 2022-02-28 半導体装置の製造方法、及び半導体装置
PCT/JP2023/006566 WO2023163070A1 (ja) 2022-02-28 2023-02-22 半導体装置の製造方法、及び半導体装置
TW112106502A TW202336840A (zh) 2022-02-28 2023-02-22 半導體裝置之製造方法及半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/008405 WO2023162264A1 (ja) 2022-02-28 2022-02-28 半導体装置の製造方法、及び半導体装置

Publications (1)

Publication Number Publication Date
WO2023162264A1 true WO2023162264A1 (ja) 2023-08-31

Family

ID=87765270

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2022/008405 WO2023162264A1 (ja) 2022-02-28 2022-02-28 半導体装置の製造方法、及び半導体装置
PCT/JP2023/006566 WO2023163070A1 (ja) 2022-02-28 2023-02-22 半導体装置の製造方法、及び半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/006566 WO2023163070A1 (ja) 2022-02-28 2023-02-22 半導体装置の製造方法、及び半導体装置

Country Status (2)

Country Link
TW (1) TW202336840A (ja)
WO (2) WO2023162264A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318141A (ja) * 2006-05-25 2007-12-06 Internatl Business Mach Corp <Ibm> 貴金属ライナとこれに隣接する誘電材料間の付着性を向上させた相互接続構造およびその製造方法（金属／誘電体界面のための付着性向上）
JP2012019148A (ja) * 2010-07-09 2012-01-26 Canon Inc 固体撮像装置用の部材および固体撮像装置の製造方法
JP2012504347A (ja) * 2008-09-29 2012-02-16 東京エレクトロン株式会社 ルテニウム金属キャップ層を形成する方法
JP2013533629A (ja) * 2010-07-21 2013-08-22 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 銅部分及び誘電材料部分を含む２つの要素を直接ボンディングする方法
JP2018528622A (ja) * 2015-08-25 2018-09-27 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 導電性バリアのダイレクトハイブリッドボンディング

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337151B1 (en) * 1999-08-18 2002-01-08 International Business Machines Corporation Graded composition diffusion barriers for chip wiring applications
JP2001298028A (ja) * 2000-04-17 2001-10-26 Tokyo Electron Ltd 半導体デバイス製造方法
JP2006016684A (ja) * 2004-07-05 2006-01-19 Ebara Corp 配線形成方法及び配線形成装置
JP5568811B2 (ja) * 2011-04-01 2014-08-13 学校法人 関西大学 基板中間体、基板及び貫通ビア電極形成方法
JP6582850B2 (ja) * 2015-10-09 2019-10-02 富士通株式会社 密着性向上材料、配線構造、及びその製造方法、並びに半導体装置、及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318141A (ja) * 2006-05-25 2007-12-06 Internatl Business Mach Corp <Ibm> 貴金属ライナとこれに隣接する誘電材料間の付着性を向上させた相互接続構造およびその製造方法（金属／誘電体界面のための付着性向上）
JP2012504347A (ja) * 2008-09-29 2012-02-16 東京エレクトロン株式会社 ルテニウム金属キャップ層を形成する方法
JP2012019148A (ja) * 2010-07-09 2012-01-26 Canon Inc 固体撮像装置用の部材および固体撮像装置の製造方法
JP2013533629A (ja) * 2010-07-21 2013-08-22 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 銅部分及び誘電材料部分を含む２つの要素を直接ボンディングする方法
JP2018528622A (ja) * 2015-08-25 2018-09-27 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 導電性バリアのダイレクトハイブリッドボンディング

Also Published As

Publication number Publication date
TW202336840A (zh) 2023-09-16
WO2023163070A1 (ja) 2023-08-31

Similar Documents

Publication Publication Date Title
US10090351B2 (en) Semiconductor device having gaps within the conductive parts
JP6014354B2 (ja) 半導体装置の製造方法
KR101120805B1 (ko) 수직의 웨이퍼 대 웨이퍼 상호접속을 제공하기 위한 금속 충진된 관통 비아 구조
TWI298517B (en) Manufacturing method for electronic component, electronic component, and electronic equipment
TWI713571B (zh) 半導體裝置及其製造方法
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
JP2007053149A (ja) 半導体ウエハ及びその製造方法
TW200837845A (en) Semiconductor device and method of manufacturing the same
JP2007331098A (ja) Ｍｅｍｓ素子のパッケージ及びその製造方法
US8610269B2 (en) Semiconductor device, method for manufacturing semiconductor device, and circuit device using semiconductor device
TW200818358A (en) Manufacturing method of semiconductor device
JP2009194113A (ja) 集積半導体装置
US10256117B2 (en) Manufacturing method and wiring substrate with through electrode
KR20180113591A (ko) 유기 인터포저 및 유기 인터포저의 제조 방법
WO2023162264A1 (ja) 半導体装置の製造方法、及び半導体装置
CN111146099B (zh) 半导体结构及其制作方法
JP2007123578A (ja) 半導体装置及びその製造方法
TW202032744A (zh) 半導體裝置、半導體裝置用基板及製造半導體裝置之方法
WO2022244266A1 (ja) 半導体装置の製造方法、及び、半導体装置
JP3216535B2 (ja) Ｓｏｉ基板およびその製造方法
JP2010232292A (ja) 半導体装置の製造方法及び半導体装置
US11664314B2 (en) Semiconductor package and method for manufacturing semiconductor package
WO2022202929A1 (ja) 半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法
KR20020053947A (ko) 반도체 소자의 금속 패드 형성방법
CN101685804B (zh) 具有自粘性保护层的半导体晶圆

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22928787

Country of ref document: EP

Kind code of ref document: A1