JP4925601B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4925601B2 JP4925601B2 JP2005119495A JP2005119495A JP4925601B2 JP 4925601 B2 JP4925601 B2 JP 4925601B2 JP 2005119495 A JP2005119495 A JP 2005119495A JP 2005119495 A JP2005119495 A JP 2005119495A JP 4925601 B2 JP4925601 B2 JP 4925601B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tanx
- electrode
- semiconductor device
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 229910004156 TaNx Inorganic materials 0.000 claims description 68
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 64
- 229910052757 nitrogen Inorganic materials 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 28
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 22
- 150000001875 compounds Chemical class 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000004050 hot filament vapor deposition Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910008807 WSiN Inorganic materials 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- -1 GaAs compound Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
Description
本発明は、半導体装置に関し、特に、ＧａＡｓを主材料とする化合物半導体層を有する基板上に形成された電極を備える半導体装置に関する。
近年、高周波通信の需要の高まりにより、ＧａＡｓを主材料とする化合物半導体層（以下「ＧａＡｓ層」と称す）を有する基板を用いた半導体装置の開発が進められている。特に、高周波通信用の発振機に用いられる増幅器には高出力化が求められるが、増幅器を高出力化すると、半導体装置内部の温度が上昇しやすくなる。電極は全般的に熱に弱く、例えば、半導体装置の温度上昇は、電極と半導体層との接合界面に影響を与えやすい。
特に、ＧａＡｓ層にショットキー接合されたショットキー電極（高出力ＦＥＴのゲート電極等）においては、接合界面のわずかな特性の変化がショットキー特性に大きな影響を及ぼすため、半導体装置の温度上昇の影響を受けやすい。従って、ショットキー電極の材質としては、Ｗ，ＷＳｉ，ＷＳｉＮ等の高融点金属が用いられる傾向にある。特にＷＳｉＮは、金属配線の一般的な材質であるＡｕと半導体とのバリア性が高く、ショットキー特性も良好であるため、ショットキー電極の材質として広く使用されている。
なお、ＧａＡｓ層を有する基板を用い、ショットキー電極を備える半導体装置は、例えば下記特許文献１〜３に開示されている。
しかしながら、ショットキー電極の材料としてＷＳｉＮを用いた従来の半導体装置によると、ＷＳｉＮ中のＷ及びＳｉが水によって容易に酸化、膨張、溶出するため、耐湿性が低いという問題がある。
本発明はかかる問題を解決するために成されたものであり、耐湿性の高い電極を備えた半導体装置を得ることを目的とする。特に、ショットキー特性を大幅に低下させることなく、あるいはショットキー特性を向上しつつ、ショットキー電極の耐湿性を向上し得る半導体装置を得ることを目的とする。
本発明に係る半導体装置は、ＧａＡｓを主材料とする化合物半導体層を有する基板と、前記化合物半導体層上に形成された電極とを備え、前記電極は、前記化合物半導体層に接触するＴａＮｘ（窒素含有率０＜ｘ＜０．８）層を有し、前記ＴａＮｘ層は、前記化合物半導体層に接触し、窒素含有率が第１の値である第１のＴａＮｘ層と、前記第１のＴａＮｘ層上に形成され、窒素含有率が前記第１の値よりも高い第２の値である第２のＴａＮｘ層とを有することを特徴とする。
本発明に係る半導体装置によれば、電極及び半導体装置全体の耐湿性を向上することができる。また、第１のＴａＮｘ層によってショットキー特性の向上を図ることができるとともに、第２のＴａＮｘ層によってバリア性が高まり信頼性の向上を図ることができる。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置（高出力ＦＥＴ）の構造を示す断面図である。高出力ＦＥＴは、チャネル構造の相違によってＭＥＳＦＥＴ、ＨＦＥＴ、ＨＥＭＴ等に分類されるが、本発明はいずれの構造にも適用可能である。図１を参照して、基板１００は、ヘテロ接合により積層された、ＡｌＧａＡｓ層１、ＧａＡｓ層２、及びｎ+−ＧａＡｓ層３を有している。基板１００は、ＧａＡｓ基板であってもよいし、エピタキシャル成長等によってＳｉ基板（図示しない）上にＧａＡｓ系の化合物半導体層が積層された基板であってもよい。つまり、ＧａＡｓを主材料とする化合物半導体層を有する基板であればよい。ＧａＡｓ層２は、ＡｌＧａＡｓ層１上に形成されている。ソース領域又はドレイン領域として機能するｎ+−ＧａＡｓ層３は、ＧａＡｓ層２上に形成されている。ｎ+−ＧａＡｓ層３上には、ソース電極４及びドレイン電極５が形成されている。
図１は、本発明の実施の形態１に係る半導体装置（高出力ＦＥＴ）の構造を示す断面図である。高出力ＦＥＴは、チャネル構造の相違によってＭＥＳＦＥＴ、ＨＦＥＴ、ＨＥＭＴ等に分類されるが、本発明はいずれの構造にも適用可能である。図１を参照して、基板１００は、ヘテロ接合により積層された、ＡｌＧａＡｓ層１、ＧａＡｓ層２、及びｎ+−ＧａＡｓ層３を有している。基板１００は、ＧａＡｓ基板であってもよいし、エピタキシャル成長等によってＳｉ基板（図示しない）上にＧａＡｓ系の化合物半導体層が積層された基板であってもよい。つまり、ＧａＡｓを主材料とする化合物半導体層を有する基板であればよい。ＧａＡｓ層２は、ＡｌＧａＡｓ層１上に形成されている。ソース領域又はドレイン領域として機能するｎ+−ＧａＡｓ層３は、ＧａＡｓ層２上に形成されている。ｎ+−ＧａＡｓ層３上には、ソース電極４及びドレイン電極５が形成されている。
基板１００上には、ショットキー電極であるＴ字形のゲート電極８が形成されている。ゲート電極８は、ＴａＮｘ（ｘについては後述する）層６とＡｕ層７とを有している。ＴａＮｘ層６は、ＡｌＧａＡｓ層１及びＧａＡｓ層２に接触している。Ａｕ層７は、ＴａＮｘ層６上に形成されている。ＴａＮｘ層６は、Ａｕ層７内のＡｕ原子が基板１００へ拡散して反応することを防止するための、バリアメタルとして機能する。
Ａｕ層７は、ゲート電極８全体の抵抗を下げるために設けられている。つまり、高抵抗のＴａＮｘ層６上に、ＴａＮｘ層６よりも低抵抗のＡｕ層７を形成することにより、ゲート電極８全体の抵抗値を下げることができる。但し、Ａｕ層７の代わりに、Ａｌ層、Ｃｕ層、又はＡｇ層等を形成してもよい。ちなみに、Ａｕの抵抗率は２．２×１０-6Ω・ｃｍ、Ａｌの抵抗率は２．８×１０-6Ω・ｃｍ、Ｃｕの抵抗率は１．７×１０-6Ω・ｃｍ、Ａｇの抵抗率は１．６×１０-6Ω・ｃｍであり、いずれの抵抗率もＴａＮｘの抵抗率（後述する）より十分に低い。なお、ＷＳｉＮの抵抗率は１００〜２００-6Ω・ｃｍである。
また、ゲート電極８全体の抵抗率を下げるためには、ＴａＮｘ層６を薄く形成し、Ａｕ層７を厚く形成するのが望ましい。例えば、ＴａＮｘ層６の膜厚を１００ｎｍ以下とし、Ａｕ層７の膜厚を６００ｎｍ以上とするのが望ましい。ＷＳｉＮに比べてＴａＮｘはＡｕ層７−基板１００間のバリア性が高いため、ＷＳｉＮ層を形成する場合と比較すると、ＴａＮｘ層６の膜厚を薄く設定することができる。その結果、ＷＳｉＮ層を有する従来のゲート電極と比較して、ゲート電極８の抵抗値は低減される。なお、従来のゲート電極におけるＷＳｉＮ層の膜厚は２００ｎｍ程度である。
図２，３は、従来のゲート電極の構造を示す断面図である。ＷＳｉＮ層９の膜厚が２００ｎｍ程度であるため、ゲート電極のゲート長が３００ｎｍ以下になると、図２中に破線で示すように、ゲート電極のＴ字形に起因して生じるべきＷＳｉＮ層９の中央凹部が、ＷＳｉＮ層９自身によって充填されてしまう。その結果、その部分でのＷＳｉＮ層９の膜厚が厚くなり、ゲート電極の抵抗値が上昇する。あるいは図３に示すように、ＷＳｉＮ層９の中央部に、オーバーハングに起因する空洞１０が生じてしまい、同じくゲート電極の抵抗値が上昇する。これに対して、本実施の形態に係るゲート電極８によると、ＴａＮｘ層６の膜厚を１００ｎｍ以下に設定できるため、ゲート電極８のゲート長が３００ｎｍ以下になった場合であっても、図２，３に示したような問題は生じない。
次に、ＴａＮｘ層６の好適な窒素含有率（原子比）ｘについて説明する。ＴａＮｘの抵抗値は、窒素含有率ｘが増加するにつれて上昇する。ＴａＮｘ層６の抵抗値の上昇はゲート電極８全体の抵抗値の上昇につながり、高周波特性において利得の低下を引き起こすため、利得の低下が許容できる範囲内に窒素含有率ｘの上限値を設定する必要がある。
窒素含有率ｘが異なる複数のＴａＮｘ層６を準備し、各ＴａＮｘ層６について抵抗値を測定した結果を、以下の表１に示す。
窒素含有率ｘが０．８の場合のＴａＮｘ層６の抵抗率は、１０００×１０-6Ω・ｃｍである。ＴａＮｘ層６がゲート電極８に適用される際には、ＴａＮｘ層６上に形成されるＡｕ層７によってゲート電極８全体の抵抗値は低減される。従って、抵抗率の観点からは、窒素含有率ｘの好適な範囲は０．８未満（０＜ｘ＜０．８）ということができる。ここで、プロセスのばらつきに起因して、ＴａＮｘ層６内の窒素含有率ｘは±０．１程度変動する可能性がある。そのため、値が増加する方向へ変動しても好適な範囲内に収まるように、窒素含有率ｘの範囲をｘ＜０．７に設定することが望ましい。
なお、Ｔａの抵抗率は１５０×１０-6Ω・ｃｍであり、窒素含有率ｘが０．１の場合のＴａＮｘ層６の抵抗率と同様である。従って、抵抗率の観点からは、ＴａＮｘ層６の代わりにＴａ層を使用することもできる。しかし、ＴａＮｘ層６が非晶質であるのに対してＴａ層は多結晶であるため、Ｔａ層はＴａＮｘ層６よりもＡｕ層７−基板１００間のバリア性が低い。本実施の形態に係るゲート電極８において、ＴａＮｘ層６はバリアメタルとして機能するため、ＴａＮｘ層６の代わりにＴａ層を使用するのは得策ではない。
また、ＧａＡｓやＡｌＧａＡｓ等の界面準位濃度が高い化合物半導体を使用した場合には、ショットキー電極と化合物半導体との間のショットキーバリアの高さΦｂは、窒素含有率ｘが増加するにつれて低下することが、本願の発明者による実験によって確認された。従って、Φｂの低下が許容できる範囲内に窒素含有率ｘの上限値を設定する必要がある。窒素含有率ｘが異なる複数のＴａＮｘ層６を用いたショットキーダイオード構造を作製し、各ＴａＮｘ層６についてΦｂを評価した結果を、以下の表２に示す。
窒素含有率ｘが０．８の場合のＴａＮｘ層６のΦｂは、０．４９ｅＶであり、許容範囲内と判断できる。従って、Φｂの観点からも、窒素含有率ｘの好適な範囲は０．８未満ということができる。上述した通り、プロセスのばらつきを考慮すると、ｘ＜０．７に設定することが望ましい。
なお、ＷＳｉＮのΦｂは０．５７ｅＶであり、窒素含有率ｘを０．５に設定すると、ＴａＮｘ層６のΦｂ（＝０．５８ｅＶ）はＷＳｉＮ層のそれよりも高くなる。従って、ＷＳｉＮ層を有する従来のゲート電極よりもΦｂを高めるという観点からは、窒素含有率ｘの好適な範囲は０．５以下（０＜ｘ≦０．５）ということになる。プロセスのばらつきを考慮すると、ｘ≦０．４に設定することが望ましい。ちなみに、窒素含有率ｘが０．５の場合のＴａＮｘ層６の抵抗率は１８０×１０-6Ω・ｃｍであり（表１参照）、窒素含有率ｘが０．８の場合の抵抗率の１／５以下であって、十分に小さい。
本実施の形態１に係る半導体装置によれば、ショットキー電極であるゲート電極８は、ＴａＮｘ層６を有する。ＴａＮｘはその構成金属であるＴａがｐＨ−電位図（Pourvaix図）において腐食する点を持たないため、Ｗ，Ｓｉ等の容易に腐食する材料を含むＷＳｉＮよりも耐湿性が高い。そのため、本実施の形態１に係るゲート電極８によれば、ＷＳｉＮ層を有する従来のゲート電極に比べて、耐湿性を高めることができる。なお、以上ではショットキー電極を例にとり説明したが、基板１００にオーミック接合されたオーミック電極（例えば、ＨＢＴのエミッタ電極）の場合であっても、ＴａＮｘ層６を設けることによって、耐湿性の向上という効果は得られる。
また、窒素含有率ｘを０．８未満（プロセスのばらつきを考慮すると０．７未満）に設定することにより、従来のゲート電極に比べてショットキー特性が大幅に低下することを回避できる。あるいは、窒素含有率ｘが０．５以下（プロセスのばらつきを考慮すると０．４以下）の範囲内では、従来のゲート電極よりもショットキー特性を向上することができる。
実施の形態２．
図４は、本発明の実施の形態２に係る半導体装置の構造を示す断面図である。図１に示した上記実施の形態１に係る半導体装置を基礎として、ゲート電極８と基板１００との界面に、Ｔｉ膜２０が追加形成されている。具体的に、基板１００には、ＡｌＧａＡｓ層１によって規定される底面と、ＧａＡｓ層２によって規定される側面とを有する凹部が形成されており、この凹部の底面及び側面に接触してＴｉ膜２０が形成されている。本実施の形態２において、ゲート電極８はＴｉ膜２０上に形成されている。
図４は、本発明の実施の形態２に係る半導体装置の構造を示す断面図である。図１に示した上記実施の形態１に係る半導体装置を基礎として、ゲート電極８と基板１００との界面に、Ｔｉ膜２０が追加形成されている。具体的に、基板１００には、ＡｌＧａＡｓ層１によって規定される底面と、ＧａＡｓ層２によって規定される側面とを有する凹部が形成されており、この凹部の底面及び側面に接触してＴｉ膜２０が形成されている。本実施の形態２において、ゲート電極８はＴｉ膜２０上に形成されている。
ＷＳｉＮ層を有するゲート電極がＧａＡｓ基板上に形成された従来の半導体装置によると、ショットキー界面準位の荷電状態の変化に追随して、ゲート電極とドレイン電極との間の逆方向電圧−電流特性が、時間的に変動するという問題がある。つまり、一定のバイアス電圧を印加した際に流れる電流が時間によってドリフトする（以下「耐圧の時間変動」と称する）という問題がある。
これに対し、本願の発明者が行った実験によると、ゲート電極８と基板１００との界面にＴｉ膜２０を形成することにより、耐圧の時間変動を抑制できることが確認された。これは、反応性の高いＴｉが基板１００のＧａＡｓと反応することによって、耐圧の時間変動を抑制する作用を発揮しているためと考えられる。なお、本願の発明者が行った実験によると、Ｔｉ膜２０の膜厚は薄いほうが望ましく、膜厚が２〜５ｎｍの範囲内で良好な特性が得られたことが確認された。
このように本実施の形態２に係る半導体装置によると、ゲート電極８と基板１００との間に介在するＴｉ膜２０によって耐圧の時間変動が抑制されるため、安定性の高いトランジスタ動作を実現することが可能となる。なお、Ｔｉ膜２０の代わりにＴａ膜を形成しても、同様の効果を得ることができる。
実施の形態３．
図５は、本発明の実施の形態３に係る半導体装置の構造を示す断面図である。図１に示した上記実施の形態１に係る半導体装置を基礎として、ゲート電極８及び基板１００の各露出表面を覆って、シリコン窒化膜３０が追加形成されている。シリコン窒化膜３０は、触媒ＣＶＤ法（Ｃａｔ−ＣＶＤ法）によって形成されており、耐湿性に優れている。触媒ＣＶＤ法によってシリコン窒化膜３０を形成すると、基板１００に与えるダメージが少なく、結果として、緻密な絶縁膜を形成できるために耐湿性がより向上する。
図５は、本発明の実施の形態３に係る半導体装置の構造を示す断面図である。図１に示した上記実施の形態１に係る半導体装置を基礎として、ゲート電極８及び基板１００の各露出表面を覆って、シリコン窒化膜３０が追加形成されている。シリコン窒化膜３０は、触媒ＣＶＤ法（Ｃａｔ−ＣＶＤ法）によって形成されており、耐湿性に優れている。触媒ＣＶＤ法によってシリコン窒化膜３０を形成すると、基板１００に与えるダメージが少なく、結果として、緻密な絶縁膜を形成できるために耐湿性がより向上する。
このように本実施の形態３に係る半導体装置によると、触媒ＣＶＤ法により形成された耐湿性の高いシリコン窒化膜３０によって、ゲート電極８及び基板１００の各露出表面が覆われている。そのため、ＴａＮｘ層６が有する耐湿性と相俟って、半導体装置の耐湿性をさらに向上することができる。
なお、ゲート電極８がＡｕ層７を有さない場合には、ゲート電極８の露出表面を覆っている部分のシリコン窒化膜３０を形成する必要はない。一方、図５に示したようにゲート電極８が低抵抗金属層（図５に示した例ではＡｕ層７）を有する場合には、Ａｕ／ＴａＮ／化合物半導体層間の電池効果に起因して、ＧａＡｓが腐食する可能性がある。従って、この場合は図５に示したように、ゲート電極８の露出表面を覆ってシリコン窒化膜３０を形成することは有効である。
変形例．
図６は、本発明の実施の形態１の変形例に係る半導体装置の構造を示す断面図である。図１に示したＴａＮｘ層６が、第１のＴａＮｘ層６ａと第２のＴａＮｘ層６ｂとに分割されている。第１のＴａＮｘ層６ａは基板１００に接触しており、第２のＴａＮｘ層６ｂは第１のＴａＮｘ層６ａ上に形成されている。第１のＴａＮｘ層６ａの窒素含有率ｘの範囲は０＜ｘ＜０．２であり、第２のＴａＮｘ層６ｂの窒素含有率ｘの範囲は０．４＜ｘ＜０．８である。一例として、第１のＴａＮｘ層６ａの窒素含有率ｘは０．１であり、第２のＴａＮｘ層６ｂの窒素含有率ｘは０．５である。
図６は、本発明の実施の形態１の変形例に係る半導体装置の構造を示す断面図である。図１に示したＴａＮｘ層６が、第１のＴａＮｘ層６ａと第２のＴａＮｘ層６ｂとに分割されている。第１のＴａＮｘ層６ａは基板１００に接触しており、第２のＴａＮｘ層６ｂは第１のＴａＮｘ層６ａ上に形成されている。第１のＴａＮｘ層６ａの窒素含有率ｘの範囲は０＜ｘ＜０．２であり、第２のＴａＮｘ層６ｂの窒素含有率ｘの範囲は０．４＜ｘ＜０．８である。一例として、第１のＴａＮｘ層６ａの窒素含有率ｘは０．１であり、第２のＴａＮｘ層６ｂの窒素含有率ｘは０．５である。
基板１００に接触する第１のＴａＮｘ層６ａの窒素含有率ｘを比較的低く設定することにより、高いΦｂを確保できるため、ショットキー特性の向上を図ることができる。また、窒素含有率ｘが比較的高い第２のＴａＮｘ層６ｂを形成することにより、バリア性が高まるため、信頼性の向上を図ることができる。
なお、上記実施の形態１を基礎として変形例を説明したが、かかる変形例は、上記実施の形態２又は３にも適用可能である。
１００ 基板、６ ＴａＮｘ層、６ａ 第１のＴａＮｘ層、６ｂ 第２のＴａＮｘ層、７ Ａｕ層、８ ゲート電極、２０ Ｔｉ膜、３０ シリコン窒化膜。
Claims (8)
- ＧａＡｓを主材料とする化合物半導体層を有する基板と、
前記化合物半導体層上に形成された電極と
を備え、
前記電極は、前記化合物半導体層に接触するＴａＮｘ層（窒素含有率０＜ｘ＜０．８）を有し、
前記ＴａＮｘ層は、
前記化合物半導体層に接触し、窒素含有率が第１の値である第１のＴａＮｘ層と、
前記第１のＴａＮｘ層上に形成され、窒素含有率が前記第１の値よりも高い第２の値である第２のＴａＮｘ層と
を有する、半導体装置。 - 前記電極は、オーミック接合で前記化合物半導体層に接触する電極である、請求項１に記載の半導体装置。
- 前記電極は、ショットキー接合で前記化合物半導体層に接触する電極である、請求項１に記載の半導体装置。
- 前記電極は、前記ＴａＮｘ層として、ＴａＮｘ層（ｘ≦０．５）を有する、請求項３に記載の半導体装置。
- 前記電極と前記化合物半導体層との界面に形成されたＴｉ膜又はＴａ膜をさらに備える、請求項３または請求項４に記載の半導体装置。
- 前記電極は、
前記ＴａＮｘ層上に形成された、前記ＴａＮｘ層よりも低抵抗の金属層をさらに有する、請求項１〜５のいずれか一つに記載の半導体装置。 - 触媒ＣＶＤ法によって前記電極の露出表面を覆って形成されたシリコン窒化膜をさらに備える、請求項６に記載の半導体装置。
- 触媒ＣＶＤ法によって前記化合物半導体層の露出表面を覆って形成されたシリコン窒化膜をさらに備える、請求項１〜７のいずれか一つに記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005119495A JP4925601B2 (ja) | 2005-04-18 | 2005-04-18 | 半導体装置 |
| US11/374,141 US20060231871A1 (en) | 2005-04-18 | 2006-03-14 | Semiconductor device |
| CNB2006100735412A CN100440533C (zh) | 2005-04-18 | 2006-04-10 | 半导体装置 |
| KR1020060033406A KR100731800B1 (ko) | 2005-04-18 | 2006-04-13 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005119495A JP4925601B2 (ja) | 2005-04-18 | 2005-04-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006302999A JP2006302999A (ja) | 2006-11-02 |
| JP4925601B2 true JP4925601B2 (ja) | 2012-05-09 |
Family
ID=37107677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005119495A Active JP4925601B2 (ja) | 2005-04-18 | 2005-04-18 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060231871A1 (ja) |
| JP (1) | JP4925601B2 (ja) |
| KR (1) | KR100731800B1 (ja) |
| CN (1) | CN100440533C (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5358893B2 (ja) * | 2007-04-03 | 2013-12-04 | 三菱電機株式会社 | トランジスタ |
| JP2008300557A (ja) * | 2007-05-30 | 2008-12-11 | Mitsubishi Electric Corp | 半導体装置 |
| JP5324076B2 (ja) * | 2007-11-21 | 2013-10-23 | シャープ株式会社 | 窒化物半導体用ショットキー電極および窒化物半導体装置 |
| US8860150B2 (en) * | 2009-12-10 | 2014-10-14 | United Microelectronics Corp. | Metal gate structure |
| US8847232B2 (en) * | 2011-01-07 | 2014-09-30 | Eastman Kodak Company | Transistor including reduced channel length |
| US8847226B2 (en) | 2011-01-07 | 2014-09-30 | Eastman Kodak Company | Transistor including multiple reentrant profiles |
| JP2014072391A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2014072388A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| DE102015101966B4 (de) | 2015-02-11 | 2021-07-08 | Infineon Technologies Austria Ag | Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt und Halbleiterbauelement |
| CN113793866B (zh) * | 2021-11-16 | 2022-03-11 | 深圳市时代速信科技有限公司 | 一种空气场板结构及其制作方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117868A (ja) * | 1984-11-14 | 1986-06-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH0783034B2 (ja) * | 1986-03-29 | 1995-09-06 | 株式会社東芝 | 半導体装置 |
| JPS63132475A (ja) * | 1986-11-25 | 1988-06-04 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜およびその製造方法 |
| US4935805A (en) * | 1988-05-16 | 1990-06-19 | Eaton Corporation | T-type undercut electrical contact on a semiconductor substrate |
| JPH03211880A (ja) * | 1990-01-17 | 1991-09-17 | Toshiba Corp | ショットキー接合の形成方法 |
| JPH053168A (ja) * | 1991-06-25 | 1993-01-08 | Toshiba Corp | 半導体電極の形成方法 |
| TW297158B (ja) * | 1994-05-27 | 1997-02-01 | Hitachi Ltd | |
| JP2000049116A (ja) * | 1998-07-30 | 2000-02-18 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6337151B1 (en) * | 1999-08-18 | 2002-01-08 | International Business Machines Corporation | Graded composition diffusion barriers for chip wiring applications |
| JP2001274175A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | 半導体装置の製造方法 |
| JP3846150B2 (ja) * | 2000-03-27 | 2006-11-15 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体素子および電極形成方法 |
| JP2002043418A (ja) * | 2000-07-24 | 2002-02-08 | Nec Corp | 半導体装置およびその製造方法 |
| US6740591B1 (en) * | 2000-11-16 | 2004-05-25 | Intel Corporation | Slurry and method for chemical mechanical polishing of copper |
| US6537901B2 (en) * | 2000-12-29 | 2003-03-25 | Hynix Semiconductor Inc. | Method of manufacturing a transistor in a semiconductor device |
| JP2003273129A (ja) * | 2002-03-14 | 2003-09-26 | Fujitsu Quantum Devices Ltd | 半導体装置及びその製造方法 |
| US6756325B2 (en) | 2002-05-07 | 2004-06-29 | Agilent Technologies, Inc. | Method for producing a long wavelength indium gallium arsenide nitride(InGaAsN) active region |
| JP2005340417A (ja) * | 2004-05-26 | 2005-12-08 | Mitsubishi Electric Corp | ヘテロ接合電界効果型半導体装置 |
-
2005
- 2005-04-18 JP JP2005119495A patent/JP4925601B2/ja active Active
-
2006
- 2006-03-14 US US11/374,141 patent/US20060231871A1/en not_active Abandoned
- 2006-04-10 CN CNB2006100735412A patent/CN100440533C/zh active Active
- 2006-04-13 KR KR1020060033406A patent/KR100731800B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100731800B1 (ko) | 2007-06-25 |
| JP2006302999A (ja) | 2006-11-02 |
| CN1855530A (zh) | 2006-11-01 |
| CN100440533C (zh) | 2008-12-03 |
| US20060231871A1 (en) | 2006-10-19 |
| KR20060109829A (ko) | 2006-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4925601B2 (ja) | 半導体装置 | |
| US7304331B2 (en) | Nitride semiconductor device such as transverse power FET for high frequency signal amplification or power control | |
| US7800131B2 (en) | Field effect transistor | |
| US7863648B2 (en) | Field effect transistor | |
| JP5401758B2 (ja) | 半導体装置及びその製造方法 | |
| US9472626B2 (en) | High performance III-nitride power device | |
| EP1708259A2 (en) | Semiconductor device having GaN-based semiconductor layer | |
| US7019336B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20050151255A1 (en) | Semiconductor device having schottky junction electrode | |
| US20120074426A1 (en) | Field-effect transistor | |
| US7629632B2 (en) | Insulated-gate field effect transistor | |
| EP2157612B1 (en) | Semiconductor device | |
| US20080105902A1 (en) | Rectifier | |
| JP2008500732A (ja) | 半導体デバイス用の改良型誘電体パシベーション | |
| JP2007273545A (ja) | 半導体装置及びその製造方法 | |
| US10818787B1 (en) | Electronic device including a high electron mobility transistor including a gate electrode and a dielectric film | |
| JPWO2007069601A1 (ja) | 電界効果トランジスタ | |
| CN112018107A (zh) | 氮化物半导体装置 | |
| JP2010016089A (ja) | 電界効果トランジスタ、その製造方法、及び半導体装置 | |
| JP5055773B2 (ja) | 半導体素子 | |
| JP2003037118A (ja) | 電界効果トランジスタ | |
| US6320210B1 (en) | Hetero-junction field effect transistor | |
| JPH01268071A (ja) | 化合物半導体素子 | |
| JP2002217210A (ja) | ショットキバリア電極を有する半導体素子及びその製造方法 | |
| JP2006278953A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080321 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080321 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4925601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |