CN112018107A - 氮化物半导体装置 - Google Patents

氮化物半导体装置 Download PDF

Info

Publication number
CN112018107A
CN112018107A CN202010343594.1A CN202010343594A CN112018107A CN 112018107 A CN112018107 A CN 112018107A CN 202010343594 A CN202010343594 A CN 202010343594A CN 112018107 A CN112018107 A CN 112018107A
Authority
CN
China
Prior art keywords
nitride semiconductor
region
substrate
layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010343594.1A
Other languages
English (en)
Other versions
CN112018107B (zh
Inventor
大岳浩隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN112018107A publication Critical patent/CN112018107A/zh
Application granted granted Critical
Publication of CN112018107B publication Critical patent/CN112018107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种能够构成半桥电路且能够抑制电流崩塌特性变化的氮化物半导体装置。本发明的第1晶体管(3)包含第1氮化物半导体层(21)以及形成于其上的第1栅极电极(22)、第1源极电极(23)及第1漏极电极(24)。第2晶体管(4)包含第2氮化物半导体层(41)以及形成于其上的第2栅极电极(42)、第2源极电极(43)及第2漏极电极(44)。源极电极(23)电连接于衬底(2)中的第1区域(E1)的下方区域，第2源极电极(43)电连接于衬底(2)中的第2区域(E2)的下方区域，且在衬底(2)中的与第1区域(E1)对应的部分和衬底(2)中的与第2区域(E2)对应的部分之间，存在第1绝缘区域(12、13、16)。

Description

氮化物半导体装置
技术领域
本发明涉及一种包含III族氮化物半导体(以下，有时简称为“氮化物半导体”)的氮化物半导体装置。
背景技术
所谓III族氮化物半导体是指在III-V族半导体中使用氮作为V族元素的半导体。代表例为氮化铝(AlN)、氮化镓(GaN)、氮化铟(InN)。一般来说，可表示为AlxInyGa1－x－yN(0≦x≦1，0≦y≦1，0≦x+y≦1)。
业界提出了使用这种氮化物半导体的HEMT(High Electron MobilityTransistor，高电子迁移率晶体管)。这种HEMT例如包含由GaN构成的电子传输层、及在该电子传输层上外延生长的由AlGaN构成的电子供给层。以与电子供给层相接的方式形成一对源极电极及漏极电极，并在它们之间配置栅极电极。
因GaN与AlGaN的晶格失配引起的极化，导致在电子传输层内，在从电子传输层与电子供给层的界面向内侧几
Figure BDA0002469343560000011
的位置形成二维电子气。将该二维电子气作为沟道，而连接源极-漏极间。如果通过对栅极电极施加控制电压而将二维电子气阻断，则源极-漏极间被阻断。在未对栅极电极施加控制电压的状态下，源极-漏极间导通，所以成为常导通型器件。
使用氮化物半导体的器件具有高耐压、高温动作、大电流密度、快速交换及低接通电阻等特征，所以例如在专利文献1中提出了应用于功率器件，当前，这种概念的器件得到批量生产，并在市场中流通。
专利文献1中公开了如下构成：在AlGaN电子供给层积层隆脊形状的p型GaN栅极层(氮化物半导体栅极层)，在其上配置栅极电极，通过从所述p型GaN栅极层扩展的耗尽层使沟道消失，由此实现常断开。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2017-73506号公报
发明内容
[发明要解决的问题]
因为GaN HEMT为横型器件，所以可以说适合通过单片集成来制作半桥构造。但是，GaN HEMT有因Si衬底电位的变动而电流崩塌特性变化的倾向。因此，考虑将Si衬底电连接于源极电极，以使Si衬底电位不变动。
然而，在单片集成所成的半桥构造中，如果将Si衬底电连接于源极电极，则存在如下问题：因为高侧的HEMT的源极电位与衬底电位变得不一致，所以电流崩塌特性或栅极阈值变化。
本发明的目的在于提供一种能够构成半桥电路且能够抑制电流崩塌特性或栅极阈值变化的氮化物半导体装置。
[解决问题的技术手段]
本发明的一实施方式提供一种氮化物半导体装置，具备：具有第1表面与第2表面的衬底、形成在所述衬底的所述第1表面上的第1区域的第1横型晶体管、及形成在所述衬底的所述第1表面上的第2区域的第2横型晶体管，且所述第1横型晶体管包含形成在所述衬底上的第1氮化物半导体层以及形成在所述第1氮化物半导体层上的第1栅极电极、第1源极电极及第1漏极电极，所述第2横型晶体管包含形成在所述衬底上的第2氮化物半导体层以及形成在所述第2氮化物半导体层上的第2栅极电极、第2源极电极及第2漏极电极，所述第1源极电极电连接于所述衬底中的所述第1区域的下方区域，所述第2源极电极电连接于所述衬底中的所述第2区域的下方区域，在所述衬底中的与所述第1区域对应的部分和所述衬底中的与所述第2区域对应的部分之间，存在第1绝缘区域。
该构成可提供一种能够构成半桥电路且能够抑制电流崩塌特性或栅极阈值变化的氮化物半导体装置。
在本发明的一实施方式中，所述第1绝缘区域包含：第1隔离沟，俯视下在所述第1区域与所述第2区域之间的区域内，从所述衬底的所述第1表面朝向所述第2表面挖掘而成；第2隔离沟，俯视下在所述第1区域与所述第2区域之间的区域内，从所述衬底的所述第2表面朝向所述第1表面挖掘而成，且未到达所述第1隔离沟的底面；及绝缘性区域，形成在所述衬底内的包含所述第1隔离沟与所述第2隔离沟之间的部分的区域。
在本发明的一实施方式中，所述第1绝缘区域还包含：第1绝缘体，嵌埋在所述第1隔离沟内；及第2绝缘体，嵌埋在所述第2隔离沟内。
在本发明的一实施方式中，所述第1氮化物半导体层与所述第2氮化物半导体层是通过形成在它们之间的第2绝缘区域而绝缘。
在本发明的一实施方式中，所述第2绝缘区域包含第3隔离沟，所述第3隔离沟形成在所述第1氮化物半导体层与所述第2氮化物半导体层之间的区域。
在本发明的一实施方式中，所述第2绝缘区域还包含第3绝缘体，所述第3绝缘体嵌埋在所述第3隔离沟内。
在本发明的一实施方式中，所述第1氮化物半导体层及所述第2氮化物半导体层分别具有：电子传输层，形成在所述衬底上，由氮化物半导体构成；电子供给层，形成在所述电子传输层上，由带隙比构成所述电子传输层的氮化物半导体大的氮化物半导体构成；及半导体栅极层，形成在所述电子供给层表面的一部分上，由包含受体型杂质的氮化物半导体构成；且在所述第1氮化物半导体层中的所述电子供给层上形成有所述第1源极电极及所述第1漏极电极，在所述第1氮化物半导体层中的所述半导体栅极层上形成有所述第1栅极电极，在所述第2氮化物半导体层中的所述电子供给层上形成有所述第2源极电极及所述第2漏极电极，在所述第2氮化物半导体层中的所述半导体栅极层上形成有所述第2栅极电极。
在本发明的一实施方式中，所述第1横型晶体管具有形成在所述第1氮化物半导体层的表面侧的第1驱动源极电极，所述第2横型晶体管具有形成在所述第2氮化物半导体层的表面侧的第2驱动源极电极。
在本发明的一实施方式中，所述衬底为绝缘衬底或半绝缘衬底，且在所述衬底与所述第1氮化物半导体层之间及所述衬底与所述第2氮化物半导体层之间形成有晶种层。
附图说明
图1是用来说明本发明的第1实施方式的氮化物半导体装置的构成的剖视图。
图2是表示图1的氮化物半导体装置的电气构成的电路图。
图3A是表示图1的氮化物半导体装置的制造步骤的一例的剖视图。
图3B是表示图3A的下一步骤的剖视图。
图3C是表示图3B的下一步骤的剖视图。
图3D是表示图3C的下一步骤的剖视图。
图3E是表示图3D的下一步骤的剖视图。
图3F是表示图3E的下一步骤的剖视图。
图3G是表示图3F的下一步骤的剖视图。
图3H是表示图3G的下一步骤的剖视图。
图3I是表示图3H的下一步骤的剖视图。
图3J是表示图3I的下一步骤的剖视图。
图3K是表示图3J的下一步骤的剖视图。
图3L是表示图3K的下一步骤的剖视图。
图4是表示图1的氮化物半导体装置对使用引线框架的封装体的安装例之剖视图。
图5是表示图1的氮化物半导体装置对使用绝缘支撑衬底的封装体的安装例之剖视图。
图6是用来说明本发明的第2实施方式的氮化物半导体装置的构成的剖视图。
图7是用来说明本发明的第3实施方式的氮化物半导体装置的构成的剖视图。
图8是表示图7的氮化物半导体装置对使用引线框架的封装体的安装例之剖视图。
图9是用来说明本发明的第4实施方式的氮化物半导体装置的构成的剖视图。
图10是用来说明本发明的第5实施方式的氮化物半导体装置的构成的剖视图。
具体实施方式
以下，参考随附图式对本发明的实施方式详细地进行说明。
图1是用来说明本发明的第1实施方式的氮化物半导体装置的构成的剖视图。
氮化物半导体装置1具备：具有第1表面2a与第2表面2b的衬底2、形成在衬底2的第1表面2a上的第1区域E1的第1横型晶体管3、及形成在衬底2的第1表面2a上的第2区域E2的第2横型晶体管4。第1区域E1与第2区域E2隔着隔离区域E3而邻接配置。
以下，将第1横型晶体管3称为“第1晶体管3”，将第2横型晶体管4称为“第2晶体管4”。
如下所述，氮化物半导体装置1是用来构成半桥电路的单片集成电路。第1晶体管3构成半桥电路的高侧的开关元件，第2晶体管4构成半桥电路的低侧的开关元件。
第1晶体管3包含形成在衬底2的第1表面2a上的第1氮化物半导体层21以及形成在所述第1氮化物半导体层21上的第1栅极电极22、第1源极电极23及第1漏极电极24。
第1氮化物半导体层21在第1区域E1内包含形成在衬底2上的电子传输层6、形成在电子传输层6上的电子供给层7、及形成在电子供给层7表面的一部分上的隆脊形状的第1半导体栅极层8。
第1栅极电极22形成在第1半导体栅极层8的除两侧部以外的宽度中间部上。由第1半导体栅极层8与第1栅极电极22构成第1栅极部25。
在第1区域E1内，在电子供给层7上形成有覆盖电子供给层7的露出面及第1栅极部25的钝化膜10。钝化膜10中，在隔离区域E3与第1栅极部25之间的区域形成有第1源极接触孔26。另外，钝化膜10中，相对于第1栅极部25与第1源极接触孔26相反一侧形成有第1漏极接触孔27。
在第1区域E1内，在钝化膜10上以覆盖第1源极接触孔26的方式形成有第1源极电极23。第1源极电极23贯通第1源极接触孔26而与电子供给层7接触。第1源极电极23覆盖第1栅极部25。另外，在钝化膜10上，以覆盖第1漏极接触孔27的方式形成有第1漏极电极24。第1漏极电极24贯通第1漏极接触孔27而与电子供给层7接触。
第2晶体管4包含形成在衬底2的第1表面2a上的第2氮化物半导体层41以及形成在所述第2氮化物半导体层41上的第2栅极电极42、第2源极电极43及第2漏极电极44。
第2氮化物半导体层41在第2区域E2内包含形成在衬底2上的电子传输层6、形成在电子传输层6上的电子供给层7、及配置在电子供给层7表面的一部分上的隆脊形状的第2半导体栅极层9。
第2栅极电极42形成在第2半导体栅极层9的除两侧部以外的宽度中间部上。由第2半导体栅极层9与第2栅极电极42构成第2栅极部45。
在第2区域E2内，在电子供给层7上形成有覆盖电子供给层7的露出面及第2栅极部45的钝化膜10。钝化膜10中，在第2栅极部45与隔离区域E3之间的区域形成有第2漏极接触孔47。另外，钝化膜10中，相对于第2栅极部45与第2漏极接触孔47相反一侧形成有第2源极接触孔46。
在第2区域E2内，在钝化膜10上以覆盖第2源极接触孔46的方式形成有第2源极电极43。第2源极电极43贯通第2源极接触孔46而与电子供给层7接触。第2源极电极43覆盖第2栅极部45。另外，在钝化膜10上，以覆盖第2漏极接触孔47的方式形成有第2漏极电极44。第2漏极电极44贯通第2漏极接触孔47而与电子供给层7接触。
在钝化膜10上，以覆盖第1源极电极23、第1漏极电极24、第2源极电极43及第2漏极电极44的方式形成有层间绝缘膜11。
在隔离区域E3内，在层间绝缘膜11、钝化膜10、电子供给层7、电子传输层6及衬底2形成有贯通层间绝缘膜11、钝化膜10、电子供给层7及电子传输层6且到达衬底2内部的上侧隔离沟12。上侧隔离沟12中形成在衬底2的部分相当于本发明的“第1隔离沟”。上侧隔离沟12中形成在电子供给层7及电子传输层6的部分相当于本发明的“第3隔离沟”。
另外，衬底2中，在隔离区域E3及其两侧附近区域形成有从衬底2的第2表面2b朝向第1表面2a挖掘且未到达上侧隔离沟12的底面的下侧隔离沟13。下侧隔离沟13相当于本发明的“第2隔离沟”。
在上侧隔离沟12内嵌埋有上侧绝缘体14，在下侧隔离沟13内嵌埋有下侧绝缘体15。
在衬底2内的包含下侧隔离沟13与上侧隔离沟12之间的部分的区域形成有绝缘性区域16。绝缘性区域16例如在衬底2为硅衬底的情况下，亦可通过将该区域的硅热氧化而形成。
以下，有时将由上侧隔离沟12中形成在衬底2的部分、嵌埋在该部分中的上侧绝缘体14、下侧隔离沟13、嵌埋在下侧隔离沟13内的下侧绝缘体15、及绝缘性区域16所构成的绝缘区域称为“第1绝缘区域”。另外，有时将由上侧隔离沟12中形成在电子供给层7及电子传输层6的部分、及嵌埋在该部分内的上侧绝缘体14所构成的绝缘区域称为“第2绝缘区域”。
通过第1绝缘区域12、13、14、15、16将衬底2中的与第1区域E1对应的部分和衬底2中的与第2区域E2对应的部分绝缘隔离。衬底2中的与第1区域E1对应的部分相当于第1晶体管3的衬底，衬底2中的与第2区域E2对应的部分相当于第2晶体管4的衬底。在该实施方式中，第1绝缘区域相当于本发明的“第1绝缘区域”。
另外，通过第2绝缘区域12、14将第1氮化物半导体层21与第2氮化物半导体层41绝缘隔离。在该实施方式中，第2绝缘区域相当于本发明的“第2绝缘区域”。
在第1区域E1内，在层间绝缘膜11形成有贯通层间绝缘膜11且使第1源极电极23的一部分露出的第1源极导孔28、及贯通层间绝缘膜11且使第1漏极电极24的一部分露出的第1漏极导孔29。第1源极导孔28形成在第1源极接触孔26的正上方，第1漏极导孔29形成在第1漏极接触孔27的正上方。
另外，在隔离区域E3与第1源极导孔28之间的位置，在层间绝缘膜11、电子供给层7、电子传输层6及衬底2形成有贯通层间绝缘膜11、电子供给层7及电子传输层6且到达衬底2内部的第1源极/衬底连接用导孔30。
在第2区域E2内，在层间绝缘膜11形成有贯通层间绝缘膜11且使第2源极电极43的一部分露出的第2源极导孔48、及贯通层间绝缘膜11且使第2漏极电极44的一部分露出的第2漏极导孔49。第2源极导孔48形成在第2源极接触孔46的正上方，第2漏极导孔49形成在第2漏极接触孔47的正上方。
另外，在相对于第2源极导孔48与第2栅极部45相反一侧，在层间绝缘膜11、电子供给层7、电子传输层6及衬底2形成有贯通层间绝缘膜11、电子供给层7及电子传输层6且到达衬底2内部的第2源极/衬底连接用导孔50。
在第1区域E1内，在层间绝缘膜11上以覆盖第1漏极导孔29的方式形成有漏极配线31。漏极配线31也被嵌埋在第1漏极导孔29内，且在第1漏极导孔29内连接于第1漏极电极24。
在包含第1区域E1中的靠近隔离区域E3的区域、隔离区域E3、及第2区域E2中的靠近隔离区域E3的区域在内的区域，在层间绝缘膜11上以覆盖第1源极导孔28、第1源极/衬底连接用导孔30及第2漏极导孔49的方式形成有元件间连接配线17。元件间连接配线17也被嵌埋在第1源极导孔28、第1源极/衬底连接用导孔30及第2漏极导孔49内。
元件间连接配线17在第1源极导孔28内连接于第1源极电极23，并且在第2漏极导孔49内连接于第2漏极电极44。由此，通过元件间连接配线17将第1晶体管3的第1源极电极23与第2晶体管4的第2漏极电极44连接。
另外，元件间连接配线17在第1源极/衬底连接用导孔30内连接于衬底2中的与第1区域E1对应的部分。由此，第1晶体管3的第1源极电极23电连接于第1晶体管3的衬底2。
在第2区域E2内，在层间绝缘膜11上以覆盖第2源极导孔48及第2源极/衬底连接用导孔50的方式形成有源极配线51。源极配线51也被嵌埋在第2源极导孔48内及第2源极/衬底连接用导孔50内。源极配线51在第2源极导孔48内连接于第2源极电极43。另外，源极配线51在第2源极/衬底连接用导孔50内连接于衬底2中的与第2区域E2对应的部分。由此，第2晶体管4的第2源极电极43电连接于第2晶体管4的衬底2。
此外，在本发明的实施方式中，从层间绝缘膜11形成有各导孔，但于在层间绝缘膜11上进而形成1个或多个层间绝缘膜的情况下，也可以从形成在层间绝缘膜11上的其它层间绝缘膜的表面起形成各导孔。于在层间绝缘膜11上进而形成1个或多个层间绝缘膜的情况下，下述驱动源极端子(H/S Driver Source或L/S Driver Source)(参考图2)也可以从层间绝缘膜11上或其它任一个层间绝缘膜上引出。
在衬底2中的与第1区域E1对应的部分的第2表面2b形成有第1背面电极32。在衬底2中的与第2区域E2对应的部分的第2表面2b形成有第2背面电极52。
对各部的材质等更具体地进行说明。
衬底2在该实施方式中为低电阻的硅衬底。低电阻的硅衬底例如也可为具有0.001Ωmm～0.5Ωmm(更具体来说为0.01Ωmm～0.1Ωmm左右)的电阻率的p型衬底。此外，衬底2除了低电阻的硅衬底以外，也可为低电阻的SiC衬底、低电阻的GaN衬底等。衬底2的厚度在半导体制程中例如为650μm左右，在进行芯片化的前阶段中被研磨至300μm以下程度。
电子传输层6在该实施方式中由GaN层构成，其厚度为0.5μm～2μm左右。另外，也可以为了抑制流经电子传输层6的漏电流，而在表面区域以外导入用来使其成为半绝缘性的杂质。在该情况下，杂质的浓度优选为4×1016cm-3以上。另外，杂质例如为C或Fe。
电子供给层7由带隙比构成电子传输层6的氮化物半导体大的氮化物半导体构成。具体来说，电子供给层7由Al组成比电子传输层6高的氮化物半导体构成。在氮化物半导体中，Al组成越高带隙越大。在该实施方式中，电子供给层7由Alx1Ga1-x1N层(0＜x1＜1)构成，其厚度为5nm～25nm左右。
如此，电子传输层6与电子供给层7由带隙(Al组成)不同的氮化物半导体构成，在它们之间产生晶格失配。并且，因电子传输层6及电子供给层7的自发极化、及起因于它们之间的晶格失配的压电极化，导致电子传输层6与电子供给层7的界面中的电子传输层6的传导带的能阶低于费米能阶。
由此，在第1区域E1及第2区域E2的各区域内，在电子传输层6内的接近电子传输层6与电子供给层7的界面的位置(例如距界面几
Figure BDA0002469343560000081
左右的距离)，二维电子气(2DEG)19扩展。此外，因为在第1区域E1及第2区域E2之间的隔离区域E3形成有上侧隔离沟12，所以形成在两区域E1、E2的二维电子气19被上侧隔离沟12分断。
第1半导体栅极层8及第2半导体栅极层9由掺杂有受体型杂质的氮化物半导体构成。在该实施方式中，各半导体栅极层8、9由掺杂有受体型杂质的GaN层(p型GaN层)构成。各半导体栅极层8、9的厚度优选为40nm～150nm。
注入至各半导体栅极层8、9的受体型杂质的浓度优选为1×1019cm-3以上。在该实施方式中，受体型杂质为Mg(镁)。受体型杂质也可为Zn(锌)等Mg以外的受体型杂质。第1半导体栅极层8及第2半导体栅极层9分别为了在第1区域E1及第2区域E2内的第1栅极部25及第2栅极部45的正下方区域，使电子传输层6与电子供给层7的界面附近所产生的二维电子气19在无电压施加的常规状态下消失而设置。
第1栅极电极22及第2栅极电极42在该实施方式中包含TiN。各栅极电极22、42的膜厚为50nm～200nm左右。
钝化膜10在该实施方式中由SiN膜构成，其厚度为50nm～200nm左右。钝化膜10可由SiN、SiO2及SiON的任一种单膜或以它们的两种以上的任意组合形成的复合膜所构成。
第1源极电极23、第2源极电极43、第1漏极电极24及第2漏极电极44例如包含：与电子供给层7相接的第1金属层(欧姆金属层)、积层在第1金属层的第2金属层(主电极金属层)、积层在第2金属层的第3金属层(密接层)、及积层在第3金属层的第4金属层(障壁金属层)。第1金属层例如是厚度为10nm～20nm左右的Ti层。第2金属层例如是厚度为100nm～300nm左右的包含Al的层。第3金属层例如是厚度为10nm～20nm左右的Ti层。第4金属层例如是厚度为10nm～50nm左右的TiN层。
第1背面电极32及第2背面电极52例如包含Ni、Ag、Ti、Au等。层间绝缘膜11在该实施方式中包含SiO2，膜厚为0.5μm～1.5μm左右。元件间连接配线17、漏极配线31及源极配线51例如包含Al。
上侧绝缘体14及下侧绝缘体15在该实施方式中包含SiO2。上侧绝缘体14及下侧绝缘体15可由SiN、SiO2及SiON的任一种或它们的两种以上的任意组合所构成。
关于该氮化物半导体装置1，在第1区域E1及第2区域E2的各区域内，在电子传输层6上形成带隙(Al组成)不同的电子供给层7而形成了异质结。由此，在第1区域E1及第2区域E2的各区域内，在电子传输层6与电子供给层7的界面附近的电子传输层6内形成二维电子气19。由此，在第1区域E1及第2区域E2的各区域内，形成有包含使用二维电子气19作为沟道的HEMT的第1晶体管3及第2晶体管4。
第1栅极电极22隔着第1半导体栅极层8而与电子供给层7对向。在第1栅极电极22的下方，通过由p型GaN层构成的第1半导体栅极层8中所含的离子化受体，而提升电子传输层6及电子供给层7的能阶。因此，电子传输层6与电子供给层7之间的异质结界面中的传导带的能阶大于费米能阶。因此，在第1栅极电极22(第1栅极部25)的正下方，不形成起因于电子传输层6及电子供给层7的自发极化以及因它们的晶格失配引起的压电极化的二维电子气19。
由此，在第1区域E1内，当未对第1栅极电极22施加偏压时(零偏压时)，由二维电子气19所形成的沟道在第1栅极电极22的正下方被阻断。因此，形成在第1区域E1的第1晶体管3成为常断开型晶体管。当对第1栅极电极22施加适当的接通电压(例如3V)时，在第1栅极电极22的正下方的电子传输层6内沟道被诱发，而第1栅极电极22的两侧的二维电子气19被连接。由此，第1晶体管3的源极-漏极间导通。
形成在第2区域E2的第2晶体管4也与第1晶体管3同样地，在未对第2栅极电极42施加偏压时(零偏压时)，由二维电子气19所形成的沟道在第2栅极电极42的正下方被阻断。因此，第2晶体管4也成为常断开型晶体管。当对第2栅极电极42施加适当的接通电压(例如3V)时，在第2栅极电极42的正下方的电子传输层6内沟道被诱发，而第2栅极电极42的两侧的二维电子气19被连接。由此，第2晶体管4的源极-漏极间导通。
图2是表示图1的氮化物半导体装置1的电气构造的电路图。
参考图1及图2，第1晶体管3的第1漏极电极24经由漏极配线31连接于第1电源端子P。第1晶体管3的第1源极电极23经由元件间连接配线17连接于高侧驱动源极端子(H/SDriver Source)及第2晶体管4的第2漏极电极44。元件间连接配线17也连接于输出端子Out。第1晶体管3的第1栅极电极22连接于高侧栅极端子(H/S Gate)。
第2晶体管4的第2源极电极43经由源极配线51连接于低侧驱动源极端子(L/SDriver Source)及第2电源端子N。第2晶体管4的第2栅极电极42连接于低侧栅极端子(L/SGate)。
也就是说，图1的氮化物半导体装置1构成半桥电路。
在使用时，第2电源端子N接地。对第1电源端子P施加指定的正电压。在高侧栅极端子(H/S Gate)与高侧驱动源极端子(H/S Driver Source)之间，以第1源极电极23作为标准电位而施加断开电压或接通电压。在低侧栅极端子(L/S Gate)与低侧驱动源极端子(L/SDriver Source)之间，以第2源极电极43作为标准电位而施加断开电压或接通电压。
图3A～图3L是用来说明图1的氮化物半导体装置1的制造步骤的一例的剖视图，且示出了制造步骤中的多个阶段中的截面构造。
首先，如图3A所示，通过MOCVD(Metal Organic Chemical Vapor Deposition，有机金属化学气相沉积)法在衬底2上使电子传输层6及电子供给层7外延生长。衬底2的表面(第1表面2a)具有第1区域E1与第2区域E2。进而，通过MOCVD法在电子供给层7上使作为第1半导体栅极层8及第2半导体栅极层9的材料膜的半导体栅极层材料膜71外延生长。
继而，如图3B所示，例如通过溅镀法以覆盖所露出的整个表面的方式形成作为第1栅极电极22及第2栅极电极42的材料膜的栅极电极膜72。并且，在栅极电极膜72上形成第1SiO2膜73。
继而，如图3C所示，例如通过干式蚀刻使栅极电极膜72表面中的第1栅极电极制作预定区域上及第2栅极电极制作预定区域上的第1SiO2膜73残留而选择性地去除第1SiO2膜73。并且，通过将第1SiO2膜73作为掩模的干式蚀刻将栅极电极膜72图案化。由此，形成第1栅极电极22及第2栅极电极42。
继而，如图3D所示，例如通过等离子体化学蒸镀法(PECVD法)以覆盖所露出的整个表面的方式形成第2SiO2膜74。然后，通过对第2SiO2膜74进行回蚀，形成覆盖第1栅极电极22及其上的第1SiO2膜73的侧面的第2SiO2膜74、与覆盖第2栅极电极42及其上的第1SiO2膜73的侧面的第2SiO2膜74。
继而，如图3E所示，通过将覆盖第1栅极电极22的上表面及侧面的第1SiO2膜73及第2SiO2膜74、与覆盖第2栅极电极42的上表面及侧面的第1SiO2膜73及第2SiO2膜74作为掩模的干式蚀刻，而将半导体栅极层材料膜71图案化。然后，例如通过湿式蚀刻去除第1SiO2膜73及第2SiO2膜74。
由此，获得隆脊形状的第1半导体栅极层8及第2半导体栅极层9。由此，在第1区域E1内获得由第1半导体栅极层8与形成在其上表面的宽度中间部上的第1栅极电极22构成的第1栅极部25。另外，在第2区域E2内获得由第2半导体栅极层9与形成在其上表面的宽度中间部上的第2栅极电极42构成的第2栅极部45。
继而，如图3F所示，以覆盖所露出的整个表面的方式形成钝化膜10。钝化膜10例如包含SiN。并且，在钝化膜10形成到达电子供给层7的第1源极接触孔26、第1漏极接触孔27、第2源极接触孔46及第2漏极接触孔47。
继而，如图3G所示，以覆盖所露出的整个表面的方式形成源极-漏极电极膜。然后，通过光刻法及蚀刻将源极-漏极电极膜图案化。由此，在第1区域E1内形成与电子供给层7接触的第1源极电极23及第1漏极电极24。另外，在第2区域E2内形成与电子供给层7接触的第2源极电极43及第2漏极电极44。
继而，如图3H所示，以覆盖所露出的整个表面的方式形成层间绝缘膜11。层间绝缘膜11例如由SiO2膜构成。
继而，如图3I所示，通过光刻法及蚀刻在隔离区域E3内的层间绝缘膜11、钝化膜10、电子供给层7、电子传输层6及衬底2形成从层间绝缘膜11表面到达衬底2内部的上侧隔离沟(沟槽)12。并且，将上侧绝缘体14嵌埋在上侧隔离沟12内。上侧绝缘体14例如包含SiO2。
继而，如图3J所示，在第1区域E1内，通过光刻法及蚀刻在层间绝缘膜11形成第1源极导孔28及第1漏极导孔29。另外，在第1区域E1内，通过光刻法及蚀刻在层间绝缘膜11、钝化膜10、电子供给层7、电子传输层6及衬底2形成从层间绝缘膜11表面到达衬底2内部的第1源极/衬底连接用导孔30。
另外，在第2区域E2内，通过光刻法及蚀刻在层间绝缘膜11形成第2源极导孔48及第2漏极导孔49。另外，在第2区域E2内，通过光刻法及蚀刻在层间绝缘膜11、钝化膜10、电子供给层7、电子传输层6及衬底2形成从层间绝缘膜11表面到达衬底2内部的第2源极/衬底连接用导孔50。
然后，例如通过溅镀法在层间绝缘膜11上形成配线膜。由此，将配线膜嵌埋至第1源极导孔28、第1漏极导孔29、第1源极/衬底连接用导孔30、第2源极导孔48、第2漏极导孔49、第2源极/衬底连接用导孔50内，并且在层间绝缘膜11上形成配线膜。配线膜例如由Al膜构成。
然后，通过光刻法及蚀刻将层间绝缘膜11上的配线膜图案化。由此，在第1区域E1内，在层间绝缘膜11上形成连接于第1漏极电极24的漏极配线31。另外，在第1区域E1、隔离区域E3及第2区域E2内，在层间绝缘膜11上形成连接于第1源极电极23、衬底2中的与第1区域E1对应的部分及第2漏极电极44的元件间连接配线17。另外，在第2区域E2内，在层间绝缘膜11上形成连接于第2源极电极43及衬底2中的与第2区域E2对应的部分的源极配线51。
继而，如图3K所示，在隔离区域E3内，通过光刻法及蚀刻在衬底2形成从其第2表面2b朝向第1表面2a挖掘且未到达上侧隔离沟12的底面的下侧隔离沟(沟槽)13。
继而，如图3L所示，在衬底2中的包含上侧隔离沟12与下侧隔离沟13之间的部分的区域形成绝缘性区域16。绝缘性区域16例如可以通过将下侧隔离沟13的底壁局部热氧化而形成。
最后，在第1区域E1内，在衬底2的第2表面2b形成第1背面电极32，并且在第2区域E2内，在衬底2的第2表面2b形成第2背面电极52。如此，获得像图1所示那样的构造的氮化物半导体装置1。
第1实施方式的氮化物半导体装置1中，在第1区域E1内，第1晶体管3的第1源极电极23连接于衬底2，在第2区域E2内，第2晶体管4的第2源极电极43连接于衬底2。并且，衬底2中的与第1区域E1对应的部分和衬底2中的与第2区域E2对应的部分是通过第1绝缘区域12、13、14、15、16而绝缘。
由此，作为高侧的HEMT之第1晶体管3的衬底电位与第1晶体管3的源极电位一致，因此可以抑制电流崩塌特性变化。由此，可实现能够构成半桥构造且能够抑制电流崩塌特性变化的氮化物半导体装置。
第1实施方式的氮化物半导体装置1中，进而，第1区域E1中的电子传输层6与电子供给层7的积层膜、和第2区域E2中的电子传输层6与电子供给层7的积层膜是通过第2绝缘区域12、14而绝缘。由此，可使两晶体管3、4的电特性一致。
图4是表示氮化物半导体装置1对使用引线框架的封装体的安装例之剖视图。在图4中，将氮化物半导体装置1简化图示。
氮化物半导体装置1是以跨及左右一对引线框架101、102的状态配置在所述左右一对引线框架101、102上。氮化物半导体装置1的第2背面电极52的下表面中的与左侧引线框架101对向的区域是通过未图示的焊料而接合在左侧引线框架101的上表面。氮化物半导体装置1的第1背面电极32的下表面中的与右侧引线框架102对向的区域是通过未图示的焊料而接合在右侧引线框架102的上表面。
图5是表示氮化物半导体装置1对使用绝缘支撑衬底的封装体的安装例之剖视图。在图5中，将氮化物半导体装置1简化图示。
绝缘支撑衬底103包含PCB(Printed Circuit Board，印刷电路板)衬底、陶瓷衬底等。在绝缘支撑衬底103表面的左侧部形成有低侧用导体层104，在绝缘支撑衬底103表面的右侧部形成有高侧用导体层105。氮化物半导体装置1以跨及低侧用导体层104及高侧用导体层105的状态配置在所述低侧用导体层104及高侧用导体层105上。氮化物半导体装置1的第2背面电极52的下表面中的与低侧用导体层104对向的区域是通过未图示的焊料而接合在低侧用导体层104的表面。氮化物半导体装置1的第1背面电极32的下表面中的与高侧用导体层105对向的区域是通过未图示的焊料而接合在高侧用导体层105的表面。
图6是用来说明本发明的第2实施方式的氮化物半导体装置的构成的剖视图。在图6中，对与所述图1的各部对应的部分标注与图1相同的符号而表示。
在第2实施方式的氮化物半导体装置1A中，并非在上侧隔离沟12的整个内部空间嵌埋有上侧绝缘体14，而是在上侧隔离沟12的侧面上及底面上形成有上侧绝缘膜14A。并且，将构成元件间连接配线17的一部分的配线膜17a也形成在上侧隔离沟12内的上侧绝缘膜14A的侧面上及底面上。但，在上侧隔离沟12内的上侧绝缘膜14A所对向的侧面上形成的配线膜17a间形成有空间部(间隙)。
另外，在第2实施方式的氮化物半导体装置1A中，在下侧隔离沟13内未嵌埋下侧绝缘体15。
在第2实施方式中，由上侧隔离沟12中形成在衬底2的部分、形成在该部分内的上侧绝缘膜14A、下侧隔离沟13、及绝缘性区域16构成本发明的“第1绝缘区域”。另外，由上侧隔离沟12中形成在电子供给层7及电子传输层6的部分、及形成在该部分内的上侧绝缘膜14A构成本发明的“第2绝缘区域”。
图7是用来说明本发明的第3实施方式的氮化物半导体装置的构成的剖视图。在图7中，对与所述图1的各部对应的部分标注与图1相同的符号而表示。
在第3实施方式的氮化物半导体装置1B中，使用绝缘衬底2B作为衬底2。绝缘衬底2B具有第1表面2Ba与第2表面2Bb。在绝缘衬底2B的第1表面2Ba上形成有晶种层5。晶种层5由Si层构成。晶种层5是为了使氮化物半导体层在绝缘衬底2B上外延生长而形成。作为包含绝缘衬底2B及其上的晶种层5的衬底材料，可使用被称为QST(Quora SubstrateTechnology，Quora衬底技术)的衬底材料。
在第3实施方式的氮化物半导体装置1B中，在晶种层5上形成有电子传输层6。在第3实施方式的氮化物半导体装置1B中，因为使用绝缘衬底2B，所以未形成图1的氮化物半导体装置1中的下侧隔离沟13及绝缘性区域16。另外，在绝缘衬底2B的第2表面2Bb的大概全域形成有对于第1晶体管3及第2晶体管4共通的背面电极18。
在第3实施方式的氮化物半导体装置1B中，因为使用绝缘衬底2B，所以无须将上侧隔离沟12设置在绝缘衬底2B内部，但在第3实施方式中，上侧隔离沟12的下端部贯通晶种层5而到达绝缘衬底2B的内部。
另外，在第3实施方式的氮化物半导体装置1B中，因为使用绝缘衬底2B，所以无须将第1源极电极23及第2源极电极43连接于绝缘衬底2B。因此，在第3实施方式中，第1源极/衬底连接用导孔30及第2源极/衬底连接用导孔50的下端部虽然到达晶种层5的内部，但未贯通晶种层5。也就是说，第1源极/衬底连接用导孔30及第2源极/衬底连接用导孔50的下端未到达绝缘衬底2D。
在第3实施方式的氮化物半导体装置1B中，绝缘衬底2B中的与隔离区域E3对应的部分相当于本发明的“第1绝缘区域”。
此外，也可以使用半绝缘衬底代替绝缘衬底2B。
图8是表示氮化物半导体装置1B对使用引线框架的封装体的安装例之剖视图。在图8中，将氮化物半导体装置1B简化图示。
氮化物半导体装置1B配置在引线框架106上。氮化物半导体装置1B的背面电极18的下表面中的与引线框架106对向的区域是通过未图示的焊料而接合在引线框架106的上表面。
图9是用来说明本发明的第4实施方式的氮化物半导体装置的构成的剖视图。在图9中，对与所述图1的各部对应的部分标注与图1相同的符号而表示。
在第4实施方式的氮化物半导体装置1C中，在上侧隔离沟12内及下侧隔离沟13内未嵌埋绝缘体。
在第1区域E1内，在钝化膜10、电子供给层7、电子传输层6及衬底2形成有贯通钝化膜10、电子供给层7及电子传输层6而到达衬底2内部的第1源极/衬底连接用接触孔33。第1源极电极23也形成在钝化膜10表面中的第1源极接触孔26与第1源极/衬底连接用接触孔33之间的部分。进而，第1源极电极23贯通第1源极/衬底连接用接触孔33而与衬底2接触。
在第2区域E2内，在钝化膜10、电子供给层7、电子传输层6及衬底2形成有贯通钝化膜10、电子供给层7及电子传输层6而到达衬底2内部的第2源极/衬底连接用接触孔53。第2源极电极43也形成在钝化膜10表面中的第2源极接触孔46与第2源极/衬底连接用接触孔53之间的部分。进而，第2源极电极43贯通第2源极/衬底连接用接触孔53而与衬底2接触。
第1漏极电极24连接于高侧漏极端子(H/S Drain)。高侧漏极端子(H/S Drain)相当于图2的第1电源端子P。第1源极电极23连接于高侧源极端子(H/S Source)及高侧驱动源极端子(H/S Driver Source)。第1栅极电极22连接于高侧栅极端子(H/S Gate)。
第2漏极电极44连接于低侧漏极端子(L/S Drain)。第1源极电极23与第2漏极电极44是通过接线等外部配线而连接。高侧源极端子(H/S Source)或低侧漏极端子(L/SDrain)作为图2的输出端子Out使用。
第2源极电极43连接于低侧源极端子(H/S Source)及低侧驱动源极端子(L/SDriver Source)。低侧源极端子(H/S Source)相当于第2电源端子N。第2栅极电极42连接于低侧栅极端子(L/S Gate)。
在第4实施方式中，由上侧隔离沟12中形成在衬底2的部分、下侧隔离沟13、及绝缘性区域16构成本发明的“第1绝缘区域”。另外，由上侧隔离沟12中形成在电子供给层7及电子传输层6的部分构成本发明中的“第2绝缘区域”。
图10是用来说明本发明的第5实施方式的氮化物半导体装置的构成的剖视图。
第5实施方式的氮化物半导体装置1D与图9的氮化物半导体装置1C类似。在图10中，对与所述图9的各部对应的部分标注与图9相同的符号而表示。
在第5实施方式的氮化物半导体装置1D中，使用绝缘衬底2D作为衬底2。绝缘衬底2D具有第1表面2Da与第2表面2Db。在绝缘衬底2D的第1表面2Da上形成有晶种层5。晶种层5由Si层构成。晶种层5是为了使氮化物半导体层在绝缘衬底2D上外延生长而形成。作为包含绝缘衬底2D及其上的晶种层5的衬底材料，可使用被称为QST(Qromis SubstrateTechnology)的衬底材料等。如果使用这种绝缘衬底2D，则无须从背面侧进行的绝缘衬底制程，因此可更简便地实现所需构造。
在第5实施方式的氮化物半导体装置1D中，在晶种层5上形成有电子传输层6。在第5实施方式的氮化物半导体装置1D中，因为使用绝缘衬底2D，所以未形成图9的氮化物半导体装置1C中的下侧隔离沟13及绝缘性区域16。另外，在绝缘衬底2D的第2表面2Db的大概全域形成有对于第1晶体管3及第2晶体管4共通的背面电极18。
在第5实施方式的氮化物半导体装置1D中，因为使用绝缘衬底2D，所以无须将上侧隔离沟12设置在绝缘衬底2D内部，但在第5实施方式中，上侧隔离沟12的下端部贯通晶种层5而到达绝缘衬底2D的内部。
另外，在第5实施方式的氮化物半导体装置1D中，因为使用绝缘衬底2D，所以无须将第1源极电极23及第2源极电极43连接于绝缘衬底2D。因此，在第5实施方式中，第1源极/衬底连接用接触孔33及第2源极/衬底连接用接触孔53的下端部虽然到达晶种层5的内部，但未贯通晶种层5。也就是说，第1源极/衬底连接用接触孔33及第2源极/衬底连接用接触孔53的下端未到达绝缘衬底2D。
在第5实施方式的氮化物半导体装置1D中，绝缘衬底2D中的与隔离区域E3对应的部分相当于本发明的“第1绝缘区域”。
此外，也可以使用半绝缘衬底代替绝缘衬底2D。
以上，对本发明的第1～第4实施方式进行了说明，但本发明进而也可以通过其它实施方式加以实施。
例如，在图1、图5及图6的氮化物半导体装置1、1A、1C中，层间绝缘膜11只设置有1层，但层间绝缘膜也可以设置有2层以上的层间绝缘膜。在该情况下，上侧隔离沟12、第1源极导孔28、第1漏极导孔29、第1源极/衬底连接用导孔30、第2源极导孔48、第2漏极导孔49及第2源极/衬底连接用导孔50也可以从最上层的层间绝缘膜的表面开始形成。
另外，在图3A～图3L所示的氮化物半导体装置1的制造方法中，在形成上侧隔离沟12后形成第1源极导孔28、第1漏极导孔29、第1源极/衬底连接用导孔30、第2源极导孔48、第2漏极导孔49及第2源极/衬底连接用导孔50。但是，也可以在形成第1源极导孔28、第1漏极导孔29、第1源极/衬底连接用导孔30、第2源极导孔48、第2漏极导孔49及第2源极/衬底连接用导孔50后形成上侧隔离沟12。
在图1的氮化物半导体装置1中，在下侧隔离沟13内嵌埋有下侧绝缘体15，但也可以不在下侧隔离沟13内嵌埋下侧绝缘体15。
另外，可以在权利要求书中所记载的事项的范围内实施各种设计变更。
[符号的说明]
1、1A～1D 氮化物半导体装置
2、2B、2D 衬底
2a、2Ba、2Da 第1表面
2b、2Bb、2Db 第2表面
3 第1横型晶体管
4 第2横型晶体管
5 晶种层
6 电子传输层
7 电子供给层
8 第1半导体栅极层
9 第2半导体栅极层
10 钝化膜
11 层间绝缘膜
12 上侧隔离沟
13 下侧隔离沟
14 上侧绝缘体
14A 上侧绝缘膜
15 下侧绝缘体
16 绝缘性区域
17 元件间连接配线
17a 配线膜
18 背面电极
19 二维电子气
21 第1氮化物半导体层
22 第1栅极电极
23 第1源极电极
24 第1漏极电极
25 第1栅极部
26 第1源极接触孔
27 第1漏极接触孔
28 第1源极导孔
29 第1漏极导孔
30 第1源极/衬底连接用导孔
31 漏极配线
32 第1背面电极
33 第1源极/衬底连接用接触孔
41 第2氮化物半导体层
42 第2栅极电极
43 第2源极电极
44 第2漏极电极
45 第2栅极部
46 第2源极接触孔
47 第2漏极接触孔
48 第2源极导孔
49 第2漏极导孔
50 第2源极/衬底连接用导孔
51 源极配线
52 第2背面电极
53 第2源极/衬底连接用接触孔

Claims (9)

1.一种氮化物半导体装置，具备：具有第1表面与第2表面的衬底、形成在所述衬底的所述第1表面上的第1区域的第1横型晶体管、及形成在所述衬底的所述第1表面上的第2区域的第2横型晶体管，且
所述第1横型晶体管包含形成在所述衬底上的第1氮化物半导体层以及形成在其上的第1栅极电极、第1源极电极及第1漏极电极，
所述第2横型晶体管包含形成在所述衬底上的第2氮化物半导体层以及形成在其上的第2栅极电极、第2源极电极及第2漏极电极，
所述第1源极电极电连接于所述衬底中的所述第1区域的下方区域，
所述第2源极电极电连接于所述衬底中的所述第2区域的下方区域，
在所述衬底中的与所述第1区域对应的部分和所述衬底中的与所述第2区域对应的部分之间，存在第1绝缘区域。
2.根据权利要求1所述的氮化物半导体装置，其中所述第1绝缘区域包含：
第1隔离沟，俯视下在所述第1区域与所述第2区域之间的区域内，从所述衬底的所述第1表面朝向所述第2表面挖掘而成；
第2隔离沟，俯视下在所述第1区域与所述第2区域之间的区域内，从所述衬底的所述第2表面朝向所述第1表面挖掘而成，且未到达所述第1隔离沟的底面；及
绝缘性区域，形成在所述衬底内的包含所述第1隔离沟与所述第2隔离沟之间的部分的区域。
3.根据权利要求2所述的氮化物半导体装置，其中所述第1绝缘区域还包含：
第1绝缘体，嵌埋在所述第1隔离沟内；及
第2绝缘体，嵌埋在所述第2隔离沟内。
4.根据权利要求1至3中任一项所述的氮化物半导体装置，其中所述第1氮化物半导体层与所述第2氮化物半导体层是通过形成在它们之间的第2绝缘区域而绝缘。
5.根据权利要求4所述的氮化物半导体装置，其中所述第2绝缘区域包含第3隔离沟，所述第3隔离沟形成在所述第1氮化物半导体层与所述第2氮化物半导体层之间的区域。
6.根据权利要求5所述的氮化物半导体装置，其中所述第2绝缘区域还包含第3绝缘体，所述第3绝缘体嵌埋在所述第3隔离沟内。
7.根据权利要求1至6中任一项所述的氮化物半导体装置，其中所述第1氮化物半导体层及所述第2氮化物半导体层分别具有：
电子传输层，形成在所述衬底上，由氮化物半导体构成；
电子供给层，形成在所述电子传输层上，由带隙比构成所述电子传输层之氮化物半导体大的氮化物半导体构成；及
半导体栅极层，配置在所述电子供给层表面的一部分上，由包含受体型杂质的氮化物半导体构成；且
在所述第1氮化物半导体层中的所述电子供给层上形成有所述第1源极电极及所述第1漏极电极，
在所述第1氮化物半导体层中的所述半导体栅极层上形成有所述第1栅极电极，在所述第2氮化物半导体层中的所述电子供给层上形成有所述第2源极电极及所述第2漏极电极，
在所述第2氮化物半导体层中的所述半导体栅极层上形成有所述第2栅极电极。
8.根据权利要求1至7中任一项所述的氮化物半导体装置，其中所述第1横型晶体管具有形成在所述第1氮化物半导体层的表面侧的第1驱动源极电极，
所述第2横型晶体管具有形成在所述第2氮化物半导体层的表面侧的第2驱动源极电极。
9.根据权利要求1至8中任一项所述的氮化物半导体装置，其中所述衬底为绝缘衬底或半绝缘衬底，且
在所述衬底与所述第1氮化物半导体层之间及所述衬底与所述第2氮化物半导体层之间形成有晶种层。
CN202010343594.1A 2019-05-30 2020-04-27 氮化物半导体装置 Active CN112018107B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-101659 2019-05-30
JP2019101659A JP7426786B2 (ja) 2019-05-30 2019-05-30 窒化物半導体装置

Publications (2)

Publication Number Publication Date
CN112018107A true CN112018107A (zh) 2020-12-01
CN112018107B CN112018107B (zh) 2024-01-23

Family

ID=73506553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010343594.1A Active CN112018107B (zh) 2019-05-30 2020-04-27 氮化物半导体装置

Country Status (3)

Country Link
US (3) US11302690B2 (zh)
JP (1) JP7426786B2 (zh)
CN (1) CN112018107B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687740A (zh) * 2020-12-30 2021-04-20 江苏大学 一种AlGaN/GaN高电子迁移率晶体管及制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251294B2 (en) * 2020-03-24 2022-02-15 Infineon Technologies Austria Ag High voltage blocking III-V semiconductor device
WO2021243654A1 (en) * 2020-06-04 2021-12-09 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
US11887945B2 (en) * 2020-09-30 2024-01-30 Wolfspeed, Inc. Semiconductor device with isolation and/or protection structures
CN113287200B (zh) * 2021-04-12 2022-07-08 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
US20220376042A1 (en) * 2021-04-12 2022-11-24 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US20100140665A1 (en) * 2007-08-15 2010-06-10 Nitronex Corporation Gallium Nitride Material Devices and Thermal Designs Thereof
US20140203288A1 (en) * 2013-01-18 2014-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Compound semiconductor device having gallium nitride gate structures
US20180033682A1 (en) * 2016-08-01 2018-02-01 Taiwan Semiconductor Manufacturing Company Limited Isolation regions for semiconductor structures and methods of forming the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566913B2 (en) * 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
WO2012082840A1 (en) * 2010-12-15 2012-06-21 Efficient Power Conversion Corporation Semiconductor devices with back surface isolation
JP2013041986A (ja) * 2011-08-16 2013-02-28 Advanced Power Device Research Association ＧａＮ系半導体装置
US9006791B2 (en) * 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel
JP6767741B2 (ja) 2015-10-08 2020-10-14 ローム株式会社 窒化物半導体装置およびその製造方法
US9685545B2 (en) * 2015-11-25 2017-06-20 Texas Instruments Incorporated Isolated III-N semiconductor devices
JP6261553B2 (ja) * 2015-11-27 2018-01-17 株式会社豊田中央研究所 窒化物半導体装置及びその製造方法
US9722065B1 (en) * 2016-02-03 2017-08-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
JP7316757B2 (ja) * 2018-02-23 2023-07-28 ローム株式会社 半導体装置
JP7368054B2 (ja) * 2019-05-16 2023-10-24 ローム株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US20100140665A1 (en) * 2007-08-15 2010-06-10 Nitronex Corporation Gallium Nitride Material Devices and Thermal Designs Thereof
US20140203288A1 (en) * 2013-01-18 2014-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Compound semiconductor device having gallium nitride gate structures
US20180033682A1 (en) * 2016-08-01 2018-02-01 Taiwan Semiconductor Manufacturing Company Limited Isolation regions for semiconductor structures and methods of forming the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
XIAODONG LI等: "00V Enhancement-Mode p-GaN HEMTs Fabricated on 200mm GaN-on-SOI With Trench Isolation for Monolithic Integration", IEEE ELECTRON DEVICES LETTERS, vol. 38, no. 7, pages 918 - 920 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687740A (zh) * 2020-12-30 2021-04-20 江苏大学 一种AlGaN/GaN高电子迁移率晶体管及制造方法

Also Published As

Publication number Publication date
US20200381422A1 (en) 2020-12-03
JP2020198327A (ja) 2020-12-10
CN112018107B (zh) 2024-01-23
JP7426786B2 (ja) 2024-02-02
US20240128263A1 (en) 2024-04-18
US11881479B2 (en) 2024-01-23
US20220189953A1 (en) 2022-06-16
US11302690B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
CN112018107B (zh) 氮化物半导体装置
TWI770134B (zh) 半導體裝置及半導體裝置之製造方法
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
JP4705412B2 (ja) 電界効果トランジスタ及びその製造方法
JP5186096B2 (ja) 窒化物半導体トランジスタ及びその製造方法
JP5595685B2 (ja) 半導体装置
US10804361B2 (en) Nitride semiconductor device
JP2008235613A (ja) 半導体装置
JP2008306130A (ja) 電界効果型半導体装置及びその製造方法
JP7513595B2 (ja) 窒化物半導体装置およびその製造方法
JP7369725B2 (ja) 窒化物半導体装置
US11705513B2 (en) Nitride semiconductor device
JPWO2020174956A1 (ja) 窒化物半導体装置
US10734494B2 (en) Semiconductor device and manufacturing method for semiconductor device
CN113745321A (zh) 氮化物半导体装置
US11296193B2 (en) Nitride semiconductor device
JP2007180330A (ja) 半導体装置及びその製造方法
US20240162165A1 (en) Nitride semiconductor device and method for manufacturing the same
JP2010153748A (ja) 電界効果半導体装置の製造方法
JP3690594B2 (ja) ナイトライド系化合物半導体の電界効果トランジスタ
WO2020230434A1 (ja) 窒化物半導体装置およびその製造方法
JP7398885B2 (ja) 窒化物半導体装置およびその製造方法
JP2023179139A (ja) 窒化物半導体装置および半導体パッケージ
JP4876418B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant