JP6261553B2 - 窒化物半導体装置及びその製造方法 - Google Patents

窒化物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6261553B2
JP6261553B2 JP2015232371A JP2015232371A JP6261553B2 JP 6261553 B2 JP6261553 B2 JP 6261553B2 JP 2015232371 A JP2015232371 A JP 2015232371A JP 2015232371 A JP2015232371 A JP 2015232371A JP 6261553 B2 JP6261553 B2 JP 6261553B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
potential control
semiconductor layer
transistor structure
control region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015232371A
Other languages
English (en)
Other versions
JP2017098511A (ja
Inventor
将一 兼近
将一 兼近
喜隆 長里
喜隆 長里
富田　英幹
英幹 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2015232371A priority Critical patent/JP6261553B2/ja
Priority to US15/291,744 priority patent/US9666580B1/en
Priority to KR1020160156420A priority patent/KR101871599B1/ko
Priority to DE102016122568.1A priority patent/DE102016122568A1/de
Priority to CN201611054323.4A priority patent/CN107017255B/zh
Publication of JP2017098511A publication Critical patent/JP2017098511A/ja
Application granted granted Critical
Publication of JP6261553B2 publication Critical patent/JP6261553B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Inverter Devices (AREA)

Description

本明細書は、窒化物半導体装置とその製造方法に関する技術を開示する。
複数のトランジスタ構造が１つの窒化物半導体層に設けられた窒化物半導体装置が、非特許文献１に開示されている。非特許文献１の窒化物半導体装置は、シリコン基板上に設けれている窒化物半導体層内に複数の横型トランジスタ構造を作りこんでいる。複数のトランジスタ構造を作りこむことにより、１つの窒化物半導体装置で半導体回路を構成している。
横型の窒化物半導体装置では、導電性基板を特定電位（例えば接地電位）に固定することがある。この場合、トランジスタ構造が各々独立して動作すると、トランジスタ構造の主電極と導電性基板との電位差がトランジスタ構造毎で相違することがある。その結果、各トランジスタ構造の特性が設計値からずれ、半導体回路が正常に動作しないことがあり、信頼性に欠ける。本明細書では、信頼性の高い窒化物半導体装置を実現する技術を提供する。
本明細書で開示する窒化物半導体装置は、導電性を有する導電性基板と、その導電性基板上に存在しており、横型の第１トランジスタ構造と横型の第２トランジスタ構造を含む窒化物半導体層を備えている。導電性基板は、第１電位制御領域と第２電位制御領域を含んでいる。第２電位制御領域は、第１電位制御領域に対して独立して電位制御が可能である。この窒化物半導体装置では、窒化物半導体層を平面視したときに、第１トランジスタ構造が第１電位制御領域と重複している。また、窒化物半導体層を平面視したときに、第２トランジスタ構造が第２電位制御領域と重複している。
上記の窒化物半導体装置は、導電性基板に複数の電位制御領域（第１電位制御領域，第２電位制御領域）が設けられているので、各電位制御領域毎に導電性基板の電位を調整することができる。その結果、各トランジスタ構造毎に、一対の主電極の一方（典型的に、低電位側の電極）と導電性基板の間の電位差を調整することができる。すなわち、全てのトランジスタ構造において、主電極の一方と導電性基板の間の電位差を一定にすることができる。なお、主電極の一方と導電性基板の間の電位差が一定とは、電位差がゼロ（短絡している）場合も含む。また、「横型の第１トランジスタ構造と横型の第２トランジスタ構造を含む窒化物半導体層」とは、窒化物半導体層内に少なくとも２個の横型トランジスタ構造が存在していることを意味しており、３個以上の横型トランジスタ構造が存在していることもある。「導電性基板」も、少なくとも２個の電位制御領域が存在していればよく、３個以上の電位制御領域が存在していることもある。
本明細書は、窒化物半導体装置の製造方法も開示する。その製造方法は、窒化物半導体層形成工程と、トランジスタ形成工程と、電位制御領域分割工程を備えている。窒化物半導体層形成工程では、導電性基板上に窒化物半導体層を形成する。トランジスタ形成工程では、窒化物半導体層内に複数のトランジスタ構造を形成する。電位制御領域分割工程では、導電性基板を、独立して電位制御が可能に構成されている複数の電位制御領域に分割する。
第１実施例の窒化物半導体装置の断面図を示す。 第２実施例の窒化物半導体装置の断面図を示す。 第３実施例の窒化物半導体装置の断面図を示す。 第４実施例の窒化物半導体装置の断面図を示す。 第４実施例の窒化物半導体装置の製造工程を示す。 第４実施例の窒化物半導体装置の製造工程を示す。 第４実施例の窒化物半導体装置の製造工程を示す。 第４実施例の窒化物半導体装置の製造工程を示す。 第１〜第４窒化物半導体装置で構成する半導体回路図を示す。
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
本明細書で開示する窒化物半導体装置は、導電性基板と、窒化物半導体層を備えている。導電性基板の材料として、シリコン、炭化ケイ素、窒化ガリウム等を利用することができる。導電性基板は、これらの材料に不純物を導入したものであってよい。なお、不純物は、ｎ型不純物及びｐ型不純物のどちらであってもよい。導電性基板は、独立して電位制御が可能な複数の電位制御領域に分割されていてよい。複数の電位制御領域は、第１電位制御領域と第２電位制御領域を有していてよい。すなわち、導電性基板は、少なくとも、第１電位制御領域と、第１電位制御領域に対して独立して電位制御が可能な第２電位制御領域を含んでいてよい。
各電位制御領域は、分離領域によって、他の電位制御領域から分離されていてよい。すなわち、第１電位制御領域と第２電位制御領域の間に、両者を電気的に分離する分離領域が設けられていてよい。分離領域は、絶縁性であってよい。分離領域は、導電性基板を物理的に加工することにより形成されていてよい。例えば、導電性基板の一部をエッチングし、導電性基板の表面から裏面に至るトレンチを設け、トレンチによって各電位制御領域同士が分離されていてよい。この場合、トレンチが分離領域である。なお、トレンチ内に、絶縁体を埋め込んでもよい。絶縁体として、例えば、ポリイミドが挙げられる。あるいは、分離領域は、導電性基板を化学的に処理することにより形成されていてもよい。例えば、導電性基板の一部を酸化することにより分離領域を形成してもよい。
窒化物半導体層は、導電性基板上に設けられている。窒化物半導体層は、一般式がInXAlYGa1-X-YN（０≦X≦１，０≦Y≦１，０≦1−X−Y≦１）で示されるものであってよい。窒化物半導体層は、異なる組成の窒化物半導体が積層されたものであってよい。例えば、窒化物半導体層は、ヘテロ接合層を含んでいてもよい。ヘテロ接合層の表面の一部に、ｐ型窒化物半導体領域が設けられていてもよい。ｐ型窒化物半導体領域は、ヘテロ接合面の近傍に形成される２次元電子ガス層の一部を空乏化する機能を有していてよい。窒化物半導体層は、エピタキシャル層であってよい。なお、窒化物半導体層は、バッファ層を介して導電性基板上に設けられていてもよい。バッファ層は、窒化物半導体層と組成が異なる窒化物半導体であってよい。また、バッファ層は、導電性基板より高抵抗であってよい。高抵抗のバッファ層によって、各電位制御領域が導通することが防止され、各電位制御領域が意図せず同電位になることを防止することができる。なお、導電性基板と窒化物半導体層が同じ材料の場合、バッファ層は不要である。この場合、導電性基板と窒化物半導体層の間に、導電性基板より高抵抗の半導体層を設けてもよい。
窒化物半導体層の内部には、複数の横型トランジスタ構造が設けられていてよい。複数の横型トランジスタ構造は、第１トランジスタ構造と第２トランジスタ構造を有していてよい。すなわち、窒化物半導体層内に、少なくとも横型の第１トランジスタ構造と横型の第２トランジスタ構造が形成されていてよい。第１トランジスタ構造が上記第１電位制御領域に対応して窒化物半導体層内に配置され、第２トランジスタ構造が上記第２電位制御領域に対応して窒化物半導体層内に配置されていてよい。具体的には、窒化物半導体層を平面視したときに、第１トランジスタ構造が第１電位制御領域と重複し、第２トランジスタ構造が第２電位制御領域と重複していてよい。
なお、上記の「重複」とは、平面視したときに第１トランジスタ構造が第１電位制御領域（第２トランジスタ構造が第２電位制御領域）と完全に一致することを意味するものではない。例えば、第１トランジスタ構造の大部分が第１電位制御領域と重複していれば、第１トランジスタ構造の一部が第２電位制御領域と重複してもよい。同様に、第２トランジスタ構造の大部分が第２電位制御領域と重複していれば、第２トランジスタ構造の一部が第１電位制御領域第２と重複してもよい。より具体的には、平面視したときに、第１トランジスタ構造の一対の主電極間が第１電位制御領域の範囲内に位置していればよく、一対の主電極間の外側は第２電位制御領域の範囲内に位置していてもよい。同様に、第２トランジスタ構造の一対の主電極間が第２電位制御領域の範囲内に位置していればよく、一対の主電極間の外側は第１電位制御領域の範囲内に位置していてもよい。
各トランジスタ構造は、ショットキーゲートトランジスタ、ＭＯＳトランジスタ等であってよい。また、窒化物半導体層の内部には、横型トランジスタ構造以外の半導体構造が設けられていてもよい。例えば、窒化物半導体層内に、横型ダイオード構造が設けられていてもよい。ダイオード構造は、ＰＮダイオード，ＪＢＳ（Junction Barrier Schottky）構造を有するショットキーバリアダイオード等であってよい。
窒化物半導体層の内部に、複数のトランジスタ構造を電気的に分離する素子分離構造が設けられていてもよい。素子分離構造は、トランジスタ構造とダイオード構造を電気的に分離してもよい。窒化物半導体層を平面視したときに、素子分離構造が、上記分離領域と重複していてもよい。素子分離構造は、窒化物半導体層の表面の一部にイオン注入を行うことにより形成されていてよい。なお、ここでいう「重複」も、素子分離構造と分離領域が完全に一致することを意図するものではない。少なくとも素子分離構造の一部と分離領域の一部と重なればよい。
窒化物半導体層の裏面に導電性基板が設けられ、表面にトランジスタ構造に接続する一対の主電極が設けられていてよい。一対の主電極は、高電位側に接続される高電位側電極と、低電位側に接続される低電位側電極であってよい。また、一対の主電極の一方が、対応する電位制御領域と短絡していてよい。具体的には、第１トランジスタ構造に対応する一対の主電極の一方が第１電位制御領域に短絡し、第２トランジスタ構造に対応する一対の主電極の一方が第２電位制御領域に短絡していてよい。
上記主電極の一方は、配線を介して電位制御領域に接続されていてよい。あるいは、窒化物半導体層の表面から導電性基板に至る貫通孔が設けられており、その貫通孔内に導電性部材が充填されており、その導電性部材を介して、上記主電極の一方と電位制御領域が接続されていてもよい。具体的には、窒化物半導体装置は、窒化物半導体層の表面から裏面に至る貫通孔に充填されている導電性部材を備えていてよい。なお、窒化物半導体層の表面から裏面に至る貫通孔が複数個設けられており、各々に貫通孔内に導電性部材が充填されていてもよい。複数の導電性部材は、第１導電性部材と第２導電性部材を有していてよい。この場合、第１トランジスタ構造の一方の主電極と第１電位制御領域が第１導電性部材を介して短絡し、第２トランジスタ構造の一方の主電極と第２電位制御領域が第２導電性部材を介して短絡していてよい。なお、一対の主電極のうち、低電位側電極が、電位制御領域と短絡していてよい。
本明細書で開示する製造方法により、導電性基板上に設けられた窒化物半導体層内に複数のトランジスタ構造が設けられている窒化物半導体装置が得られる。その製造方法は、窒化物半導体層形成工程と、トランジスタ形成工程と電位制御領域分割工程を備えていてよい。窒化物半導体層形成工程では、導電性基板上に窒化物半導体層を形成する。トランジスタ形成工程では、窒化物半導体層内に複数のトランジスタ構造を形成する。また、電位制御領域分割工程では、導電性基板を、独立して電位制御が可能に構成されている複数の電位制御領域に分割する。トランジスタ形成工程と電位制御領域分割工程は、どちらを先に行ってもよい。また、トランジスタ形成工程は、電位制御領域分割工程の途中で行ってもよい。なお、導電性基板と窒化物半導体層を貼り合わせることにより、導電性基板上に窒化物半導体層を設けてもよい。あるいは、導電性基板上に窒化物半導体層を結晶成長（エピタキシャル成長）させてもよい。導電性基板上にバッファ層を成長させ、その後に窒化物半導体層を結晶成長させてもよい。なお、窒化物半導体層をエピタキシャル成長する場合、例えばＳＯＩ基板を利用して成長させることができない。すなわち、窒化物半導体層と導電性基板を絶縁することができず、トランジスタ構造が導電性基板の電位の影響を受けることが避けられない。本明細書で開示する技術は、窒化物半導体層がエピタキシャル層である場合に有用である。
電位制御領域分割工程では、導電性基板の表面から裏面に至るトレンチを形成してもよい。トレンチを形成することにより、導電性基板が物理的に分割され、互いに絶縁された（電気的に独立した）複数の電位制御領域が形成される。電位制御領域分割工程では、トレンチを形成するに先立って、導電性基板の厚みを薄くしてもよい。トレンチ深さを浅くすることができ、電位制御領域分割工程（エッチング）を簡単にすることができる。また、電位領域分割工程では、トレンチを形成した後に、トレンチ内を絶縁物で充填してもよい。なお、電位制御領域分割工程では、導電性基板の一部を絶縁性に変化させることにより、複数の電位制御領域に分割してもよい。
図１を参照し、窒化物半導体装置１００について説明する。窒化物半導体装置１００は、共通の窒化物半導体層１２内に、複数のトランジスタ構造が設けられている。具体的には、窒化物半導体装置１００は、第１トランジスタ構造５０ａ，第２トランジスタ構造５０ｂ及び第３トランジスタ構造５０ｃを備えている。各トランジスタ構造５０ａ，５０ｂ及び５０ｃは、横型のトランジスタ構造である。なお、以下の説明では、トランジスタ構造５０ａ，５０ｂ及び５０ｃに共通する構造について、参照番号のアルファベットを省略して説明することがある。
シリコン基板２の表面に、バッファ層４を介して窒化物半導体層１２が設けられている。シリコン基板２には、ｐ型不純物が導入されている。シリコン基板２の厚みは、４００〜６００μｍに調整されている。シリコン基板２は、導電性基板の一例である。また、バッファ層４の材料は窒化アルミニウム（ＡｌＮ）である。窒化物半導体層１２は、第１窒化物半導体層６と第２窒化物半導体層８と第３窒化物半導体層１０を備えている。第１窒化物半導体層６の表面に第２窒化物半導体層８が設けられており、第２窒化物半導体層８の表面に第３窒化物半導体層１０が設けられている。第３窒化物半導体層１０は、第２窒化物半導体層８の表面の一部に設けられている。第１窒化物半導体層６の材料は窒化ガリウム（ＧａＮ）であり、第２窒化物半導体層８の材料は、窒化アルミニウムガリウム（ＡｌＧａＮ）であり、第３窒化物半導体層１０の材料は窒化ガリウムである。第１窒化物半導体層６と第２窒化物半導体層８はヘテロ接合している。窒化物半導体層６，８はノンドープであり、第３窒化物半導体層１０はｐ型不純物としてマグネシウム（Ｍｇ）を含んでいる。第３窒化物半導体層１０の不純物濃度は７×１０１８〜２×１０１９ｃｍ−３に調整されている。なお、バッファ層４の材料として、窒化アルミニウムに代えて、窒化アルミニウムガリウムを用いることもできる。
窒化物半導体層１２内に、素子分離構造２４が設けられている。素子分離構造２４は、第２窒化物半導体層８の表面から第１窒化物半導体層６内にまで至っている。すなわち、素子分離構造２４は、第１窒化物半導体層６と第２窒化物半導体層８のヘテロ接合面を分断している。素子分離構造２４により、各トランジスタ構造５０ａ，５０ｂ及び５０ｃが電気的に分断されている。すなわち、各トランジスタ構造５０ａ，５０ｂ及び５０ｃの範囲は、隣り合う素子分離構造２４により画定されている。なお、素子分離構造２４は、窒化物半導体層１２内に窒素（Ｎ）イオンを導入することにより形成されている。
窒化物半導体層１２の表面に、ソース電極１４，ドレイン電極２２及びゲート電極１８が設けられている。ソース電極１４及びドレイン電極２２は、第２窒化物半導体層８の表面に離反して設けられている。ゲート電極１８は、第３窒化物半導体層１０の表面に設けられている。ゲート電極１８と第３窒化物半導体層１０は、トランジスタ構造５０のゲート部２０を構成している。ゲート部２０は、ソース電極１４とドレイン電極２２の間に設けられている。ゲート電極１８の材料は、ニッケル（Ｎｉ）である。ソース電極１４とドレイン電極２２は、チタンとアルミニウムの積層電極である。ソース電極１４とドレイン電極２２は、パッシベーション膜１６によって、ゲート部２０から絶縁されている。パッシベーション膜１６として、窒化ケイ素（ＳｉＮ），酸化ケイ素（ＳｉＯ２）等が用いられている。
シリコン基板２には、複数のトレンチ２８が形成されている。トレンチ２８は、シリコン基板２の表面（窒化物半導体層１２側）から裏面まで至っている。トレンチ２８内には、ポリイミド２６が充填されている。トレンチ２８によって、シリコン基板２が第１電位制御領域２ａ，第２電位制御領域２ｂ及び第３電位制御領域２ｃに分割されている。各電位制御領域２ａ，２ｂ及び２ｃは、互いに絶縁されており、独立して電位制御が可能である。トレンチ２８は、シリコン基板２内に設けられた分離領域に相当する。第１電位制御領域２ａとソース電極１４ａ，第２電位制御領域２ｂとソース電極１４ｂ，第３電位制御領域２ｃとソース電極１４ｃは、配線（図示省略）により接続されている。なお、窒化物半導体層１２を平面視（窒化物半導体層１２の表面に直交する方向から観察）すると、トレンチ２８が、素子分離構造２４と重複している。
第１トランジスタ構造５０ａ，第２トランジスタ構造５０ｂ及び第３トランジスタ構造５０ｃの各々が、第１電位制御領域２ａ，第２電位制御領域２ｂ及び第３電位制御領域２ｃの各々に対応して窒化物半導体層１２内に配置されている。より具体的には、窒化物半導体層１２を平面視したときに、第１トランジスタ構造５０ａと第１電位制御領域２ａが重複し、第２トランジスタ構造５０ｂと第２電位制御領域２ｂが重複し、第３トランジスタ構造５０ｃと第３電位制御領域２ｃが重複している。なお、詳細は後述するが、トレンチ２８は、シリコン基板２の一部を、裏面から表面（窒化物半導体層１２側）に向かってエッチングして形成する。このときに、トレンチ２８の底部が、バッファ層４内に達していてもよい。
トランジスタ構造５０について説明する。トランジスタ構造５０は、ノーマリーオフタイプのＨＦＥＴ（Heterostructure Field Effect Transistor）であり、ヘテロ接合面の近傍に形成される２次元電子ガス層をチャネルとして利用する。具体的には、ドレイン電極２２に正電圧が印加され、ソース電極１４に接地電圧が印加され、ゲート部２０に正電圧（オン電圧）が印加されると、ソース電極１４から注入された電子が、２次元電子ガス層を通過して、ドレイン電極２２に向けて走行する。ゲート部２０にオン電圧が印加されてないときは、第３窒化物半導体層１０からヘテロ接合面に向けて空乏層が伸びている。空乏層により、２次元電子ガス層の電子が枯渇し、ソース電極１４からドレイン電極２２に向かう電子の走行が停止する。すなわち、ゲート部２０にオン電圧が印加されていないときはトランジスタ構造５０はオフ状態を維持し、ゲート部２０にオン電圧が印加されるとオン状態に切り替わる。トランジスタ構造５０は、ノーマリオフタイプのトランジスタである。
上記したように、窒化物半導体装置１００では、電位制御領域２ａ，２ｂ及び２ｃが、各々独立して電位制御が可能である。そのため、ソース電極１４ａ，１４ｂ又は１４ｃの電位が各々異なっていても、各トランジスタ構造５０ａ，５０ｂ及び５０ｃにおいて、ソース電極１４と電位制御領域（シリコン基板）２の間の電位差を一定（電位差ゼロ）にすることができる。各トランジスタ構造５０ａ，５０ｂ及び５０ｃの動作が設計値からずれることを抑制することができる。
ここで、図９を参照し、窒化物半導体装置１００を用いた半導体回路６０について説明する。半導体回路６０は、４個のトランジスタ７０，７２，７４及び７６を備えている。トランジスタ７０，７２，７４及び７６は、フルブリッジ回路を構成している。具体的には、トランジスタ７０と７２が直列に接続されており、トランジスタ７４と７６が直列に接続されており、トランジスタ７０と７４が並列に接続されている。トランジスタ７０，７２の間に、入出力配線６３が接続されている。また、トランジスタ７４，７６の間に、入出力配線６５が接続されている。
トランジスタ７０，７４は、高電位配線６２に接続されており、上アーム回路を構成している。トランジスタ７２，７６は、低電位配線６４に接続されており、下アーム回路を構成している。各トランジスタ７０，７２，７４及び７６には、各々ゲート配線７０ｇ，７２ｇ，７４ｇ及び７６ｇが接続されている。ゲート配線７０ｇ，７２ｇ，７４ｇ及び７６ｇは、コントローラ６６に接続されている。コントローラ６６は、各ゲート配線７０ｇ，７２ｇ，７４ｇ及び７６ｇに対して、異なる制御信号を出力することができる。すなわち、トランジスタ７０，７２，７４及び７６は、各々独立して駆動することができる。また、各トランジスタ７０，７２，７４及び７６には、各々帰還ダイオード７０ａ，７２ａ，７４ａ及び７６ａが接続されている。
図１に示すトランジスタ構造５０ａ，５０ｂ及び５０ｃは、トランジスタ７０，７２，７４及び７６の何れにも適用することができる。例えば、第１トランジスタ構造５０ａがトランジスタ７０を構成し、第２トランジスタ構造５０ｂがトランジスタ７４を構成し、第３トランジスタ構造５０ｃがトランジスタ７２を構成することができる。なお、トランジスタ７６に対応するトランジスタ構造を窒化物半導体層１２内に設けてもよい。この場合、トランジスタ７０及び７４（トランジスタ構造５０ａ，５０ｂ）のソース電位は変動する。しかしながら、窒化物半導体装置１００の場合、ソース電極１４ａが接続する第１電位制御領域２ａ、ソース電極１４ｂが接続する第２電位制御領域２ｂが、他の電位制御領域から電気的に独立している。そのため、トランジスタ構造５０ａ，５０ｂにおけるソース電極と電位制御領域（基板）の間の電位差を、他のトランジスタ構造におけるソース電極と電離制御領域の間の電位差と等しくすることができる。
なお、半導体回路６０において、トランジスタ７２とトランジスタ７６のソース電位は変動しない。そのため、トランジスタ７２，７６のソース電極は、共通の電位制御領域に接続されていてよい。例えば、図１の第３トランジスタ構造５０ｃが図９のトランジスタ７２を構成している場合、窒化物半導体層１２内にトランジスタ７６に対応するトランジスタ構造を設けるときに、そのトランジスタ構造の電位制御領域は、トランジスタ構造５０ｃの電位制御領域２ｃと導通していてもよい。しかしながら、トランジスタ７２，７６のソース電極は、独立して電位制御可能な電位制御領域に接続されていてもよい。例えば、第１トランジスタ構造５０ａがトランジスタ７２を構成し、第２トランジスタ構造５０ｂがトランジスタ７６を構成してもよい。この場合、トランジスタ７２の電位制御領域２ａとトランジスタ７６の電位制御領域２ｂは非導通であり、独立して電位制御を行うことができる。
あるいは、第１トランジスタ構造５０ａがトランジスタ７０を構成し、第２トランジスタ構造５０ｂがトランジスタ７２を構成し、第３トランジスタ構造５０ｃがトランジスタ７６を構成していてもよい。この場合も、第１電位制御領域２ａと第２電位制御領域２ｂが電気的に独立しているので、トランジスタ７０とトランジスタ７２において、ソース電極と電位制御領域の間の電位差を一定にすることができる。なお、この場合も、トランジスタ７４に対応するトランジスタ構造を窒化物半導体層１２内に設けてもよい。
図２を参照し、第２実施例の窒化物半導体装置２００について説明する。窒化物半導体装置２００は、窒化物半導体装置１００の変形例であり、窒化物半導体層１２内にダイオード構造が設けられている点が、窒化物半導体装置１００と異なる。窒化物半導体装置２００について、窒化物半導体装置１００と同じ構造については、同じ参照番号を付すことにより説明を省略する。
窒化物半導体装置２００は、第１トランジスタ構造５０ａ，第２トランジスタ構造５０ｂ及びダイオード５０ｄを備えている。ダイオード５０ｄは、窒化物半導体層１２とアノード電極３２とカソード電極３０を備えている。アノード電極３２とカソード電極３０は、窒化物半導体層１２上に間隔を置いて配置されている。アノード電極３２とカソード電極３０は、パッシベーション膜１６によって、互いに絶縁されている。窒化物半導体装置２００においても、第１トランジスタ構造５０ａ，第２トランジスタ構造５０ｂは、トランジスタ７０，７２、７４及び７６の何れをも構成することができる（図９を参照）。また、ダイオード５０ｄは、ダイオード７０ａ，７２ａ，７４ａ及び７６ａの何れをも構成することができる。なお、窒化物半導体層１２内に、図９に示すトランジスタ７０，７２，７４及び７６、ダイオード７０ａ，７２ａ，７４ａ及び７６ａの全てが設けられていてもよい。
図３を参照し、第３実施例の窒化物半導体装置３００について説明する。窒化物半導体
３００は、窒化物半導体装置１００の変形例であり、ソース電極１４とシリコン基板２（電位制御領域２ａ〜２ｃ）の接続方法が窒化物半導体装置１００と異なる。窒化物半導体装置３００について、窒化物半導体装置１００と同じ構造については、同じ参照番号を付すことにより説明を省略する。
窒化物半導体装置３００では、窒化物半導体層１２の表面から導電性部材４０に至る貫通孔４２が設けられている。貫通孔４２内には、導電性部材４０が充填されている。導電性部材４０の材料はアルミニウムである。導電性部材４０は、スパッタ法等を用いて貫通孔４２内に充填される。導電性部材４０は、各ソース電極１４と、各ソース電極に対応する電位制御領域２ａ，２ｂ又は２ｃを接続している。すなわち、導電性部材４０は、ソース電極１４ａと第１電位制御領域２ａ，ソース電極１４ｂと第２電位制御領域２ｂ，ソース電極１４ｃと第３電位制御領域２ｃを短絡している。窒化物半導体装置３００は、窒化物半導体層１２内に配置される導電性部材４０を用いることにより、ソース電極１４と電位制御領域２ａ〜２ｃを接続する配線を省略することができる。なお、貫通孔４２は、各トランジスタ構造５０ａ，５０ｂ及び５０ｃを分離するものではない。貫通孔４２は、各トランジスタ構造５０ａ，５０ｂ及び５０ｃの内部において、窒化物半導体層１２の表面から導電性部材４０に至っている。
図４を参照し、第４実施例の窒化物半導体装置４００について説明する。窒化物半導体装置４００は、窒化物半導体装置１００の変形例であり、シリコン基板４０２の厚みが窒化物半導体装置１００のシリコン基板２と異なる。具体的には、シリコン基板４０２の厚みは、５０〜１００μｍに調整されている。シリコン基板４０２には、トレンチ４２８が設けられており、トレンチ４２８内にポリイミド４２６が充填されている。窒化物半導体装置４００の他の構造は、窒化物半導体装置１００と同一なので、同じ参照番号を付すことにより説明を省略する。
図５から図８を参照し、窒化物半導体装置４００の製造方法を説明する。まず、図５に示すように、シリコン基板４０２ｄの表面にＡｌＮを材料とするバッファ層４を成長させる。バッファ層４は、およそ７００℃で成長させる。その後、ＧａＮを材料とする第１窒化物半導体層６を結晶成長させ、ＡｌＧａＮを材料とする第２窒化物半導体層８を結晶成長させ、ＧａＮを材料とする第３窒化物半導体層１０ａを結晶成長させる。窒化物半導体層形成工程が完了する。第３窒化物半導体層１０ａを結晶成長させるときは、原料ガスにＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）を導入する。窒化物半導体層６，８及び１０ａは、およそ１０００℃で結晶成長させる。なお、シリコン基板４０２ｄの厚みは、４００〜６００μｍに調整されている。なお、シリコン基板４０２ｄの表面にＡｌＧａＮを材料とするバッファ層４を成長させてもよい。
次に、図６に示すように、シリコン基板４０２ｄの裏面を研磨し、厚みが５０〜１００μｍに調整されたシリコン基板４０２を完成させる。図６のシリコン基板４０２の厚みは、図４に示すシリコン基板４０２の厚みと同一である。その後、図７に示すように、シリコン基板４０２の一部をエッチングし、トレンチ４２８を形成する。トレンチ４２８は、図４のトレンチ４２８に相当する。シリコン基板４０２ｄを研磨することにより、トレンチ４２８の深さを浅くすることができ、トレンチを形成する工程を簡略化することができる（図１を比較参照）。トレンチ４２８を形成することにより、シリコン基板４０２が、電位制御領域４０２ａ，４０２ｂ及び４０２ｃに分割される。
次に、図８に示すように、窒化物半導体層１２の表面にソース電極１４，ドレイン電極２２及びゲート電極１８等を形成してトランジスタ構造５０を形成する。トランジスタ構造５０は、図７の第３窒化物半導体層１０ｄの表面の一部にエッチングマスク（図示省略）を形成し、エッチングマスクが形成されていない部分の第３窒化物半導体層１０ｄを、第２窒化物半導体層８が露出するまでエッチングする。それにより、図８に示す第３窒化物半導体層１０（１０ａ〜１０ｃ）が完成する。その後、第２窒化物半導体層８と第３窒化物半導体層１０ａ〜１０ｃの表面の一部にエッチングマスク（図示省略）を形成し、エッチングマスクが形成されていない部分に窒素（Ｎ）イオンを注入する。素子分離構造２４が完成する。その後、エッチングマスクを除去し、ゲート電極１８，ソース電極１４，ドレイン電極２２及びパッシベーション膜１６を既知の方法で形成することにより、トランジスタ形成工程が完了する。
次に、トレンチ４２８内にポリイミド４２６を充填する。以上により、電位制御領域分割工程が完了し、図４に示す窒化物半導体装置４００が完成する。なお、上記説明では、電位制御領域分割工程の途中でトランジスタ形成工程を実施する例を説明したが、トランジスタ構造形成工程が完了した後に電位制御領域分割工程を実施してもよい。トレンチ４２８内にポリイミド４２６を充填する場合、電極を形成する際の熱でポリイミドが劣化することを防止するために、少なくともトレンチ４２８内にポリイミド４２６を充填する工程は、トランジスタ構造形成工程が完了した後に行う。なお、トレンチ４２８内にポリイミド４２６を充填しなくてもよい。この場合、トレンチ４２８を形成したときに電位制御領域分割工程が完了する。トレンチ４２８内にポリイミド４２６を充填しない場合、電位制御領域分割工程とトランジスタ形成工程はどちらが先であってもよい。また、トレンチ４２８を形成するときに、トレンチ４２８の底部がバッファ層４内に達していてもよい。
なお、シリコン基板４０２ｄの厚みは、窒化物半導体装置１００のシリコン基板２の厚み（図１を参照）と同一である。そのため、窒化物半導体装置１００は、図６の研磨を削除することにより、実質的に窒化物半導体装置４００と同一の工程で製造することができる。また、窒化物半導体装置２００は、図８の第３窒化物半導体層１０ｄをエッチングする工程において、第１ダイオード５０dが設けられる範囲の第３窒化物半導体層１０ｄを除去することにより、実質的に窒化物半導体装置１００と同一の工程で製造することができる。窒化物半導体装置３００は、トランジスタ構造形成工程において、窒化物半導体層１２の表面からシリコン基板２に至る貫通孔４２を形成する工程を追加することにより、実質的に窒化物半導体装置１００と同一の工程で製造することができる。
上記実施例では、窒化物半導体層内に３個のトランジスタ構造が設けられた窒化物半導体装置（窒化物半導体装置１００，３００，４００）、及び、窒化物半導体層内に２個のトランジスタトランジスタ構造と１個のダイオード構造が設けられた窒化物半導体装置を示した。しかしながら、窒化物半導体層内に設けれられるトランジスタの数は、上記実施例に限定されるものではない。本明細書で開示する技術は、共通の窒化物半導体層内に２個以上のトランジスタ構造を備える窒化物半導体装置のいずれにも適用することができる。
また、上記実施例では、ソース電極（低電位側電極）と電位制御領域が接続されている（すなわち、短絡している）例について説明した。しかしながら、本明細書で開示する技術は、例えば、ソース電極と電位制御領域の間に電位差が存在する形態に適用することもできる。重要なことは、基板が複数の電位制御領域に分割されており、各々の電位制御領域の電位を、他の電位制御領域から独立して制御することである。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２：導電性基板
２ａ：第１電位制御領域
２ｂ：第２電位制御領域
１２：窒化物半導体層
５０ａ：第１トランジスタ構造
５０ｂ：第２トランジスタ構造
１００：半導体装置

Claims (12)

  1. 導電性を有する導電性基板と、
    前記導電性基板上に存在しており、横型の第１トランジスタ構造と横型の第２トランジスタ構造を含む窒化物半導体層と、を備えており、
    前記導電性基板内に、前記導電性基板内を電気的に分離する基板分離領域が設けられており、
    前記基板分離領域によって、前記導電性基板が、第１電位制御領域と、前記第１電位制御領域に対して独立して電位制御が可能な第２電位制御領域と、に分割されており、
    前記窒化物半導体層内に、前記窒化物半導体層の表面から前記窒化物半導体層の中間部まで伸びているとともに、前記第１トランジスタ構造のチャネルと前記第２トランジスタ構造のチャネルを電気的に分断する素子分離領域が設けられており、
    前記窒化物半導体層を平面視したときに、前記第１トランジスタ構造が前記第１電位制御領域と重複しており、前記第２トランジスタ構造が前記第２電位制御領域と重複している、窒化物半導体装置。
  2. 前記基板分離領域が、前記第１電位制御領域と前記第２電位制御領域の間に存在するトレンチである請求項１に記載の窒化物半導体装置。
  3. 前記窒化物半導体層を平面視したときに、前記素子分離領域が、前記基板分離領域と重複している請求項１又は２に記載の窒化物半導体装置。
  4. 前記導電性基板と前記窒化物半導体層の間に、前記導電性基板より高抵抗の半導体層が存在している請求項１から３のいずれか一項に記載の窒化物半導体装置。
  5. 前記第１トランジスタ構造に対応する一対の主電極の一方が、前記第１電位制御領域に短絡しており、
    前記第２トランジスタ構造に対応する一対の主電極の一方が、前記第２電位制御領域に短絡している、請求項１から４のいずれか一項に記載の窒化物半導体装置。
  6. 前記窒化物半導体層の表面から前記導電性基板に至る貫通孔に充填されている導電性部材をさらに備えており、
    前記導電性部材は、第１導電性部材と第２導電性部材を有しており、
    前記第１トランジスタ構造の前記一方の主電極と前記第１電位制御領域が、前記第１導電性部材を介して短絡しており、
    前記第２トランジスタ構造の前記一方の主電極と前記第２電位制御領域が、前記第２導電性部材を介して短絡している請求項５に記載の窒化物半導体装置。
  7. 前記第１トランジスタ構造と第２トランジスタ構造の少なくとも一方は、フルブリッジ回路の上アームに対応しており、
    前記第１トランジスタ構造の前記一方の主電極がソース電極であり、
    前記第２トランジスタ構造の前記一方の主電極がソース電極である請求項１から６のいずれか一項に記載の窒化物半導体装置。
  8. 前記第１トランジスタ構造と第２トランジスタ構造は、ヘテロ接合電界効果トランジスタ構造である請求項１から７のいずれか一項に記載の窒化物半導体装置。
  9. 前記窒化物半導体はエピタキシャル層である請求項１から８のいずれか一項に記載の窒化物半導体装置。
  10. 導電性基板上に窒化物半導体層を形成する窒化物半導体層形成工程と、
    前記窒化物半導体層内に複数のトランジスタ構造を形成するトランジスタ形成工程と、
    前記窒化物半導体層内に、前記複数のトランジスタ構造のチャネルを電気的に分断するための素子分離領域を形成する素子分離領域形成工程と、
    前記導電性基板を、独立して電位制御が可能に構成されている複数の電位制御領域に分割する電位制御領域分割工程と、を備えている製造方法。
  11. 前記電位制御領域分割工程は、前記導電性基板の表面から裏面に至るトレンチを形成することを有する請求項１０に記載の製造方法。
  12. 前記電位制御領域分割工程は、前記トレンチを形成するに先立って、前記導電性基板の厚みを薄くすることを有する請求項１１に記載の製造方法。
JP2015232371A 2015-11-27 2015-11-27 窒化物半導体装置及びその製造方法 Active JP6261553B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015232371A JP6261553B2 (ja) 2015-11-27 2015-11-27 窒化物半導体装置及びその製造方法
US15/291,744 US9666580B1 (en) 2015-11-27 2016-10-12 Nitride semiconductor device and method of manufacturing the same
KR1020160156420A KR101871599B1 (ko) 2015-11-27 2016-11-23 질화물 반도체 장치 및 그 제조 방법
DE102016122568.1A DE102016122568A1 (de) 2015-11-27 2016-11-23 Nitridhalbleitervorrichtung und verfahren zur herstellung derselben
CN201611054323.4A CN107017255B (zh) 2015-11-27 2016-11-25 氮化物半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015232371A JP6261553B2 (ja) 2015-11-27 2015-11-27 窒化物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017098511A JP2017098511A (ja) 2017-06-01
JP6261553B2 true JP6261553B2 (ja) 2018-01-17

Family

ID=58693329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015232371A Active JP6261553B2 (ja) 2015-11-27 2015-11-27 窒化物半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US9666580B1 (ja)
JP (1) JP6261553B2 (ja)
KR (1) KR101871599B1 (ja)
CN (1) CN107017255B (ja)
DE (1) DE102016122568A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
CN110651016B (zh) 2017-05-17 2022-06-24 株式会社大赛璐 粘接剂组合物、固化物、叠层体以及装置
JP7426786B2 (ja) * 2019-05-30 2024-02-02 ローム株式会社 窒化物半導体装置
EP3905523B1 (en) 2020-04-30 2024-06-19 Infineon Technologies Austria AG Switching circuit, gate driver and method of operating a transistor device
US20210384342A1 (en) * 2020-06-04 2021-12-09 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
WO2023010560A1 (en) * 2021-08-06 2023-02-09 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor ic chip and method for manufacturing thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4615102A (en) * 1984-05-01 1986-10-07 Fujitsu Limited Method of producing enhancement mode and depletion mode FETs
JP3135939B2 (ja) * 1991-06-20 2001-02-19 富士通株式会社 Ｈｅｍｔ型半導体装置
US5254492A (en) * 1992-11-10 1993-10-19 Texas Instruments Incorporated Method of fabricating an integrated circuit for providing low-noise and high-power microwave operation
US5514605A (en) * 1994-08-24 1996-05-07 Nec Corporation Fabrication process for compound semiconductor device
JP3114592B2 (ja) 1995-11-15 2000-12-04 株式会社デンソー 半導体装置およびその製造方法
JP2891204B2 (ja) * 1996-09-27 1999-05-17 日本電気株式会社 半導体装置の製造方法
JP2004363563A (ja) * 2003-05-15 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置
US7078743B2 (en) * 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
JP4810072B2 (ja) * 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
JP2007180330A (ja) * 2005-12-28 2007-07-12 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP5242068B2 (ja) * 2007-03-23 2013-07-24 古河電気工業株式会社 ＧａＮ系半導体デバイスおよびその製造方法
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
JP5338433B2 (ja) 2008-09-30 2013-11-13 富士電機株式会社 窒化ガリウム半導体装置およびその製造方法
JP2010278407A (ja) * 2009-06-01 2010-12-09 Panasonic Corp 半導体装置
US8536674B2 (en) 2010-12-20 2013-09-17 General Electric Company Integrated circuit and method of fabricating same
JP2012156516A (ja) * 2012-03-02 2012-08-16 Toshiba Corp 半導体装置
JP2013197315A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5433909B2 (ja) * 2012-05-22 2014-03-05 株式会社パウデック ＧａＮ系半導体素子の製造方法
US9269789B2 (en) * 2013-03-15 2016-02-23 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device and structure therefor
US9799643B2 (en) * 2013-05-23 2017-10-24 Infineon Technologies Austria Ag Gate voltage control for III-nitride transistors

Also Published As

Publication number Publication date
JP2017098511A (ja) 2017-06-01
US9666580B1 (en) 2017-05-30
CN107017255B (zh) 2020-09-01
KR101871599B1 (ko) 2018-06-26
KR20170062393A (ko) 2017-06-07
CN107017255A (zh) 2017-08-04
US20170154885A1 (en) 2017-06-01
DE102016122568A1 (de) 2017-06-01

Similar Documents

Publication Publication Date Title
JP6261553B2 (ja) 窒化物半導体装置及びその製造方法
US10692861B2 (en) Method of manufacturing a semiconductor device
TWI767726B (zh) 改良之氮化鎵結構
US9087889B2 (en) Semiconductor devices with 2DEG and 2DHG
JP5548909B2 (ja) 窒化物系半導体装置
CN105405877B (zh) 具有埋置场板的高电子迁移率晶体管
JP4645313B2 (ja) 半導体装置
US8963209B2 (en) Enhancement-mode HFET circuit arrangement having high power and a high threshold voltage
JP5025108B2 (ja) 窒化物半導体素子
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
JP6143598B2 (ja) 半導体装置
TW201842678A (zh) 半導體裝置及半導體裝置之製造方法
JP2015526900A (ja) 電流リミッタが組み込まれた半導体電子部品
US10050108B2 (en) Semiconductor device
US10361267B2 (en) Semiconductor device
JP2018056506A (ja) 半導体装置
JP5548906B2 (ja) 窒化物系半導体装置
KR20140133360A (ko) 노멀리 오프 타입 트랜지스터 및 그 제조방법
JP6160216B2 (ja) 半導体装置
WO2012144100A1 (ja) 窒化物系半導体装置
JP4645753B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
JP2017191817A (ja) スイッチング素子の製造方法
JP5545653B2 (ja) 窒化物系半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171212

R150 Certificate of patent or registration of utility model

Ref document number: 6261553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250