DE102016122568A1 - Nitridhalbleitervorrichtung und verfahren zur herstellung derselben - Google Patents

Nitridhalbleitervorrichtung und verfahren zur herstellung derselben Download PDF

Info

Publication number
DE102016122568A1
DE102016122568A1 DE102016122568.1A DE102016122568A DE102016122568A1 DE 102016122568 A1 DE102016122568 A1 DE 102016122568A1 DE 102016122568 A DE102016122568 A DE 102016122568A DE 102016122568 A1 DE102016122568 A1 DE 102016122568A1
Authority
DE
Germany
Prior art keywords
nitride semiconductor
potential control
semiconductor layer
control region
transistor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102016122568.1A
Other languages
English (en)
Inventor
Yoshitaka NAGASATO
Hidemoto Tomita
Masakazu Kanechika
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102016122568A1 publication Critical patent/DE102016122568A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Inverter Devices (AREA)
  • Materials Engineering (AREA)

Abstract

Eine Nitridhalbleitervorrichtung umfasst ein leitfähiges Substrat und eine Nitridhalbleiterschicht. Die Nitridhalbleitervorrichtung ist auf dem leitfähigen Substrat angeordnet. Die Nitridhalbleitervorrichtung umfasst eine erste Transistorstruktur einer lateralen Bauart und eine zweite Transistorstruktur einer lateralen Bauart umfasst. Das leitfähige Substrat umfasst ein erstes Potentialsteuergebiet und ein zweites Potentialsteuergebiet, das zur Steuerung eines Potentials unabhängig von dem ersten Potentialsteuergebiet befähigt ist. Bei einer Draufsicht auf die Nitridhalbleiterschicht überlappt die erste Transistorstruktur mit dem ersten Potentialsteuergebiet und die zweite Transistorstruktur überlappt mit dem zweiten Potentialsteuergebiet.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Nitridhalbleitervorrichtung und ein Verfahren zu deren Herstellung.
  • STAND DER TECHNIK
  • Die Druckschrift ”GaN Monolithic Inverter IC using Normally-off Gate Injection Transistors with Planar Isolation on Si Substrate", IEDM Tech. Dig. 2009, S. 165–168” (nachstehend als Druckschrift 1 bezeichnet) offenbart eine Nitridhalbleitervorrichtung, die eine Vielzahl von in einer Nitridhalbleiterschicht bereitgestellten Transistorstrukturen aufweist. Bei der Nitridhalbleitervorrichtung gemäß der Druckschrift 1 ist eine Vielzahl von lateralen Transistorstrukturen in der in einem Siliziumsubstrat bereitgestellten Nitridhalbleiterschicht ausgebildet. In einer Nitridhalbleitervorrichtung ist ein Halbleiterschaltkreis durch Einbeziehung einer Vielzahl von Transistorstrukturen darin ausgebildet.
  • ERFINDUNGSZUSAMMENFASSUNG
  • Bei einer lateralen Nitridhalbleitervorrichtung kann es einen Fall geben, bei dem ein leitfähiges Substrat auf ein spezifisches Potential (z. B. Massepotential) festgelegt ist. Falls in diesem Fall die Transistorstrukturen unabhängig voneinander arbeiten, kann es einen Fall geben, bei dem eine Potentialdifferenz zwischen einer Hauptelektrode von jeder der Transistorstrukturen und dem leitfähigen Substrat unter den Transistorstrukturen variiert. Folglich können die Charakteristiken von jeder der Transistorstrukturen von einem Auslegungswert abweichen, und ein normaler Betrieb des Halbleiterschaltkreises kann scheitern, wodurch ein Mangel an Zuverlässigkeit bewirkt wird. Die vorliegende Erfindung stellt eine Technik bereit, eine Nitridhalbleitervorrichtung mit einer hohen Verlässlichkeit zu realisieren.
  • Eine erfindungsgemäße Nitridhalbleitervorrichtung umfasst: ein leitfähiges Substrat mit einer Leitfähigkeitseigenschaft; und eine Nitridhalbleiterschicht, die auf dem leitfähigen Substrat angeordnet ist, sowie eine erste Transistorstruktur einer lateralen Bauart und eine zweite Transistorstruktur einer lateralen Bauart umfasst. Das leitfähige Substrat umfasst ein erstes Potentialsteuergebiet und ein zweites Potentialsteuergebiet. Das zweite Potentialsteuergebiet ist zur Steuerung des Potentials unabhängig von dem ersten Potentialsteuergebiet befähigt. Bei der erfindungsgemäßen Nitridhalbleitervorrichtung überlappt bei Draufsicht auf die Nitridhalbleiterschicht die erste Transistorstruktur mit dem ersten Potentialsteuergebiet. Bei der Draufsicht auf die Nitridhalbleiterschicht überlappt darüber hinaus die zweite Transistorstruktur mit dem zweiten Potentialsteuergebiet.
  • Da das leitfähige Substrat eine Vielzahl von darin bereitgestellten Potentialsteuergebieten aufweist (das erste Potentialsteuergebiet und das zweite Potentialsteuergebiet), kann bei der vorstehend beschriebenen Nitridhalbleitervorrichtung das Potential des leitfähigen Substrates für jedes der Potentialsteuergebiete eingestellt werden. Folglich kann die Potentialdifferenz zwischen einem Paar von Hauptelektroden (typischerweise eine Elektrode auf einer Seite eines niedrigeren Potentials) und dem leitfähigen Substrat für jede der Transistorstrukturen eingestellt werden. Das bedeutet, die entsprechenden Potentialdifferenzen zwischen einer der Hauptelektroden und dem leitfähigen Substrat können bei allen der Transistorstrukturen gleich gemacht werden. Insbesondere umfasst die Definition ”die entsprechenden Potentialdifferenzen zwischen einer der Hauptelektroden und dem leitfähigen Substrat, die gleich sind” den Fall, dass die Potentialdifferenz null ist (d. h., den Fall eines Kurzschlusses). Darüber hinaus bedeutet die Definition ”die Nitridhalbleiterschicht, die eine erste Transistorstruktur einer lateralen Bauart und eine zweite Transistorstruktur einer lateralen Bauart umfasst”, dass zumindest zwei laterale Transistorstrukturen in der Nitridhalbleiterschicht angeordnet sind, und es kann einen Fall geben, bei dem drei oder mehr laterale Transistorstrukturen angeordnet sind. Ebenso können hinsichtlich des Begriffes ”leitfähiges Substrat” nur zumindest zwei Potentialsteuergebiete anzuordnen sein, und es kann einen Fall geben, bei dem drei oder mehr Potentialsteuergebiete angeordnet sind.
  • Die Erfindung stellt ebenso ein Verfahren zur Herstellung einer Nitridhalbleitervorrichtung bereit. Das Herstellungsverfahren umfasst die Schritte: Ausbilden einer Nitridhalbleiterschicht; Ausbilden einer Vielzahl von Transistorstrukturen; und Auftrennen in Potentialsteuergebiete. Bei dem Ausbilden der Nitridhalbleiterschicht wird die Nitridhalbleiterschicht auf einem leitfähigen Substrat ausgebildet. Bei dem Ausbilden der Vielzahl von Transistorstrukturen wird eine Vielzahl von Transistorstrukturen in der Nitridhalbleiterschicht ausgebildet. Bei dem Auftrennen in die Potentialsteuergebiete wird das leitfähige Substrat in die Vielzahl von Potentialsteuergebiete aufgetrennt, die mit der Fähigkeit der Steuerung des Potentials unabhängig voneinander eingerichtet sind.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • 1 zeigt eine Schnittansicht einer Nitridhalbleitervorrichtung bei einem ersten Ausführungsbeispiel;
  • 2 zeigt eine Schnittansicht einer Nitridhalbleitervorrichtung bei einem zweiten Ausführungsbeispiel;
  • 3 zeigt eine Schnittansicht einer Nitridhalbleitervorrichtung bei einem dritten Ausführungsbeispiel;
  • 4 zeigt eine Schnittansicht einer Nitridhalbleitervorrichtung bei einem vierten Ausführungsbeispiel;
  • 5 zeigt einen Herstellungsschritt der Nitridhalbleitervorrichtung bei dem vierten Ausführungsbeispiel;
  • 6 zeigt einen Herstellungsschritt der Nitridhalbleitervorrichtung bei dem vierten Ausführungsbeispiel;
  • 7 zeigt einen Herstellungsschritt der Nitridhalbleitervorrichtung bei dem vierten Ausführungsbeispiel;
  • 8 zeigt einen Herstellungsschritt der Nitridhalbleitervorrichtung bei dem vierten Ausführungsbeispiel; und
  • 9 zeigt eine Darstellung eines Halbleiterschaltkreises, der von jeder der Nitridhalbleitervorrichtungen bei dem ersten bis vierten Ausführungsbeispiel ausgebildet ist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Einige der hierin offenbarten technischen Merkmale sind nachstehend zusammengefasst. Insbesondere weist jeder der nachstehend beschriebenen Punkte eigenständige technische Nützlichkeit auf.
  • Die erfindungsgemäße Nitridhalbleitervorrichtung umfasst ein leitfähiges Substrat und eine Nitridhalbleiterschicht. Als Material für das leitfähige Substrat können Silizium, Siliziumkarbid, Galliumnitrid, oder Ähnliches angewendet werden. Das leitfähige Substrat kann durch Einführen von Dotierstoffen in eines dieser Materialien ausgebildet werden. Insbesondere können die Dotierstoffe entweder n-Dotierstoffe oder p-Dotierstoffe sein. Das leitfähige Substrat kann in eine Vielzahl von Potentialsteuergebieten aufgetrennt sein, die mit der Fähigkeit der Steuerung des Potentials unabhängig voneinander eingerichtet sind. Die Vielzahl von Potentialsteuergebieten kann ein erstes Potentialsteuergebiet und ein zweites Potentialsteuergebiet aufweisen. Das bedeutet, das leitfähige Substrat kann zumindest das erste Potentialsteuergebiet und das zweite Potentialsteuergebiet umfassen, das zur Steuerung des Potentials unabhängig von dem ersten Potentialsteuergebiet befähigt ist.
  • Jedes der Potentialsteuergebiete kann von einem anderen Potentialsteuergebiet durch ein Isolationsgebiet isoliert sein. Das bedeutet, zwischen dem ersten Potentialsteuergebiet und dem zweiten Potentialsteuergebiet kann das Isolationssteuergebiet bereitgestellt sein, das zur elektrischen Isolation des ersten Potentialsteuergebietes und des zweiten Potentialsteuergebietes eingerichtet ist. Das Isolationsgebiet kann eine Isolationseigenschaft aufweisen. Das Isolationsgebiet kann durch eine physikalische Verarbeitung des leitfähigen Substrates ausgebildet sein. Beispielsweise kann ein Teil des leitfähigen Substrates zur Bereitstellung eines Graben angeätzt sein, der sich von einer vorderen Oberfläche zu einer hinteren Oberfläche des leitfähigen Substrates erstreckt, und die Potentialsteuergebiete können voneinander durch den Graben isoliert sein. In diesem Fall ist der Graben das Isolationsgebiet. Insbesondere kann ein Isolator in dem Graben eingebettet sein. Als Isolator kann beispielsweise Polyimid angegeben sein. Alternativ kann das Isolationsgebiet durch eine chemische Verarbeitung des leitfähigen Substrates ausgebildet sein. Zum Beispiel kann ein Teil des leitfähigen Substrates oxidiert sein, um dabei ein Isolationsgebiet auszubilden.
  • Die Nitridhalbleiterschicht ist auf dem leitfähigen Substrat bereitgestellt. Die Nitridhalbleiterschicht kann eine Schicht sein, deren allgemeine Formel als InXAlYGa1-X-YN (0 ≤ X ≤ 1, 0 ≤ Y ≤ 1, 0 ≤ 1 – X – Y ≤ 1) wiedergegeben werden kann. Die Nitridhalbleiterschicht kann eine Schicht sein, die durch Stapeln von Nitridhalbleitern mit unterschiedlichen Zusammensetzungen erhalten wird. Beispielsweise kann die Nitridhalbleiterschicht einen Heteroübergang umfassen. Bei einem Teil einer vorderen Oberfläche der Heteroübergangsschicht kann ein p-Nitridhalbleitergebiet bereitgestellt sein. Das p-Nitridhalbleitergebiet kann eine Wirkung aufweisen, dass ein Teil einer zweidimensionalen Elektronengasschicht, die sich nahe einer Heteroübergangsgrenzschicht ausbildet, verarmt wird. Die Nitridhalbleiterschicht kann eine epitaxiale Schicht sein. Insbesondere kann die Nitridhalbleiterschicht auf dem leitfähigen Substrat mit einer dazwischen eingebrachten Pufferschicht bereitgestellt sein. Die Pufferschicht kann ein anderer Nitridhalbleiter sein mit einer Zusammensetzung, die von der Zusammensetzung der Nitridhalbleiterschicht unterschiedlich ist. Darüber hinaus kann die Pufferschicht einen höheren Widerstand als das leitfähige Substrat aufweisen. Mit einem höheren Widerstand kann die Pufferschicht verhindern, dass die Potentialsteuergebiete in eine leitfähige Verbindung miteinander gebracht werden, und unabsichtlich äquipotential sind. Falls insbesondere das leitfähige Substrat und die Nitridhalbleiterschicht aus demselben Material ausgebildet sind, kann auf die Pufferschicht verzichtet werden. In diesem Fall kann eine Halbleiterschicht mit einem höheren Widerstand als das leitfähige Substrat zwischen dem leitfähigen Substrat und der Nitridhalbleiterschicht bereitgestellt sein.
  • Innerhalb der Nitridhalbleiterschicht kann eine Vielzahl von lateralen Transistorstrukturen bereitgestellt sein. Die Vielzahl von lateralen Transistorstrukturen kann eine erste Transistorstruktur und eine zweite Transistorstruktur aufweisen. Das bedeutet, die Nitridhalbleiterschicht kann darin ausgebildet zumindest eine erste Transistorstruktur einer lateralen Bauart und eine zweite Transistorstruktur einer lateralen Bauart aufweisen. Die erste Transistorstruktur kann in der Nitridhalbleiterschicht angeordnet sein, sodass sie dem vorstehend beschriebenen ersten Potentialsteuergebiet entspricht, und die zweite Transistorstruktur kann in der Nitridhalbleiterschicht so angeordnet sein, dass sie dem vorstehend beschriebenen zweiten Potentialsteuergebiet entspricht. Bei einer Draufsicht auf die Nitridhalbleiterschicht kann insbesondere die erste Transistorstruktur mit dem ersten Potentialsteuergebiet, und die zweite Transistorstruktur mit dem zweiten Potentialsteuergebiet überlappen.
  • Insbesondere bedeutet der vorstehend beschriebene Begriff ”überlappen” nicht, dass in der Draufsicht die erste Transistorstruktur vollständig mit dem ersten Potentialsteuergebiet übereinstimmt (die zweite Transistorstruktur vollständig mit dem zweiten Potentialsteuergebiet übereinstimmt). Solange der größte Teil der ersten Transistorstruktur mit dem ersten Potentialsteuergebiet überlappt, kann beispielsweise ein Teil der ersten Transistorstruktur mit dem zweiten Potentialsteuergebiet überlappen. In gleicher Weise kann ein Teil der zweiten Transistorstruktur mit dem ersten Potentialsteuergebiet überlappen, solange der größte Teil der zweiten Transistorstruktur mit dem zweiten Potentialsteuergebiet überlappt. Im Einzelnen muss bei der Draufsicht ein Raum zwischen einem Paar der Hauptelektroden bei der ersten Transistorstruktur nur innerhalb des ersten Potentialsteuergebietes gelegen sein, und ein Äußeres des Raums zwischen dem Paar der Hauptelektroden kann innerhalb des zweiten Potentialsteuergebietes gelegen sein. Ein Raum zwischen einem Paar von Hauptelektroden bei der zweiten Transistorstruktur muss gleichermaßen nur innerhalb des zweiten Potentialsteuergebietes gelegen sein, und ein Äußeres des Raums zwischen dem Paar der Hauptelektroden kann innerhalb des ersten Potentialsteuergebietes gelegen sein.
  • Jede der Transistorstrukturen kann ein Schottky-Gatetransistor, ein MOS-Transistor, oder Ähnliches sein. Darüber hinaus kann eine andere Halbleitstruktur als die laterale Transistorstruktur innerhalb der Nitridhalbleiterschicht bereitgestellt sein. Beispielsweise kann eine laterale Diodenstruktur in der Nitridhalbleiterschicht bereitgestellt sein. Die Diodenstruktur kann eine PN-Diode, eine Schottky-Barrierendiode mit einer JBS-Struktur (Schottky-Barrieren-Übergang), oder Ähnliches sein.
  • Innerhalb der Nitridhalbleiterschicht kann eine Bauelementisolationsstruktur bereitgestellt sein, die zur elektrischen Isolation der Vielzahl von Transistorstrukturen voneinander eingerichtet ist. Die Bauelementisolationsstruktur kann die Transistorstruktur und die Diodenstruktur elektrisch isolieren. Bei der Draufsicht auf die Nitridhalbleiterschicht kann die Bauelementisolationsstruktur mit dem vorstehend beschriebenen Isolationsgebiet überlappen. Die Bauelementisolationsstruktur kann durch Ionenimplantation in einen Teil der vorderen Oberfläche der Nitridhalbleiterschicht ausgebildet sein. Insbesondere beabsichtigt der Begriff ”überlappen” hierbei ebenfalls nicht, dass die Bauelementisolationsstruktur vollständig mit dem Isolationsgebiet überlappen soll. Zumindest ein Teil der Bauelementisolationsstruktur kann mit nur einem Teil des Isolationsgebietes überlappen.
  • Das leitfähige Substrat kann an einer hinteren Oberfläche der Nitridhalbleiterschicht bereitgestellt sein, und das zu der Transistorstruktur verbundene Paar von Hauptelektroden kann auf der vorderen Oberfläche der Nitridhalbleiterschicht bereitgestellt sein. Das Paar der Hauptelektroden kann eine Elektrode auf einer Seite eines höheren Potentials, die zu einer Seite eines höheren Potentials verbunden ist, und eine Elektrode auf einer Seite eines niedrigeren Potentials, die zu einer Seite eines niedrigeren Potentials verbunden ist, umfassen. Darüber hinaus kann jede des Paares von Hauptelektroden zu dem entsprechenden Potentialsteuergebiet kurzgeschlossen sein. Im Einzelnen kann eine der ersten Transistorstruktur entsprechende des Paares von Hauptelektroden zu dem ersten Potentialsteuergebiet kurzgeschlossen sein, und eine der zweiten Transistorstruktur entsprechende des Paares von Hauptelektroden kann zu dem zweiten Potentialsteuergebiet kurzgeschlossen sein.
  • Eine der vorstehend beschriebenen Hauptelektroden kann zu dem Potentialsteuergebiet über eine Leiterbahn verbunden sein. Alternativ kann ein sich von der vorderen Oberfläche der Nitridhalbleiterschicht zu dem leitfähigen Substrat erstreckendes Durchgangsloch bereitgestellt, und das Durchgangsloch kann mit einem leitfähigen Element gefüllt sein, sowie eine der vorstehend beschriebenen Hauptelektroden und das Potentialsteuergebiet können über das leitfähige Element verbunden sein. Insbesondere kann die Nitridhalbleitervorrichtung ein leitfähiges Teil aufweisen, mit dem das sich von der vorderen Oberfläche zu der hinteren Oberfläche der Nitridhalbleiterschicht erstreckende Durchgangsloch gefüllt ist. Im Einzelnen kann eine Vielzahl von sich jeweils von der vorderen Oberfläche zu der hinteren Oberfläche der Nitridhalbleiterschicht erstreckenden Durchgangslöchern bereitgestellt sein, und jedes der Durchgangslöcher kann mit dem leitfähigen Element gefüllt sein. Die Vielzahl von leitfähigen Elementen kann ein erstes leitfähiges Element und ein zweites leitfähiges Element aufweisen. In diesem Fall kann eine der ersten Transistorstruktur entsprechende der Hauptelektroden zu dem ersten Potentialsteuergebiet über das erste leitfähige Element kurzgeschlossen sein, und eine der zweiten Transistorstruktur entsprechende der Hauptelektroden kann zu dem zweiten Potentialsteuergebiet über das zweite leitfähige Element kurzgeschlossen sein. Insbesondere kann die Elektrode auf der Seite des niedrigeren Potentials von dem Paar der Hauptelektroden zu dem Potentialsteuergebiet kurzgeschlossen sein.
  • Gemäß dem erfindungsgemäßen Herstellungsverfahren wird eine Nitridhalbleitervorrichtung mit einer Vielzahl von Transistorstrukturen, die in einer auf einem leitfähigen Substrat bereitgestellten Nitridhalbleiterschicht bereitgestellt sind, erhalten. Das Herstellungsverfahren kann die Schritte umfassen: Ausbilden einer Nitridhalbleiterschicht; Ausbilden einer Vielzahl von Transistorstrukturen; und Auftrennen in Potentialsteuergebiete. Bei dem Ausbilden der Nitridhalbleiterschicht wird die Nitridhalbleiterschicht auf einem leitfähigen Substrat ausgebildet. Bei dem Ausbilden der Transistorstrukturen wird eine Vielzahl von Transistorstrukturen in der Nitridhalbleiterschicht ausgebildet. Bei dem Auftrennen in die Potentialsteuergebiete wird das leitfähige Substrat in eine Vielzahl von Potentialsteuergebieten aufgetrennt, die zur Fähigkeit des Steuerns des Potentials unabhängig voneinander eingerichtet sind. Jeder der Schritte der Vielzahl von Transistorstrukturen oder des Auftrennens in die Potentialsteuergebiete kann vor dem anderen durchgeführt werden. Darüber hinaus kann das Ausbilden der Vielzahl von Transistorstrukturen während des Auftrennens in die Potentialsteuergebiete durchgeführt werden. Insbesondere kann die Nitridhalbleiterschicht auf dem leitfähigen Substrat durch Zusammenfügen des leitfähigen Substrates und der Nitridhalbleiterschicht bereitgestellt werden. Alternativ kann die Nitridhalbleiterschicht auf dem leitfähigen Substrat kristallin aufgewachsen (epitaxial aufgewachsen) werden. Eine Pufferschicht kann auf dem leitfähigen Substrat aufgewachsen werden, und nachfolgend kann die Nitridhalbleiterschicht kristallin aufgewachsen werden. Falls die Nitridhalbleiterschicht epitaxial aufgewachsen werden soll, kann insbesondere beispielsweise kein SOI-Substrat für das epitaxiale Wachstum verwendet werden. Das bedeutet, die Nitridhalbleiterschicht kann nicht von dem leitfähigen Substrat isoliert werden, und jede der Transistorstrukturen ist unweigerlich durch das Potential des leitfähigen Substrates betroffen. Die vorliegend offenbarte Technik ist in dem Fall nützlich, dass die Nitridhalbleiterschicht eine epitaxiale Schicht ist.
  • Bei dem Auftrennen in die Potentialsteuergebiete kann ein sich von der vorderen Oberfläche zu der hinteren Oberfläche des leitfähigen Substrates erstreckender Graben ausgebildet werden. Durch Ausbilden des Grabens wird das leitfähige Substrat zur Ausbildung einer Vielzahl von Potentialsteuergebieten dabei physisch aufgeteilt, die gegenseitig isoliert (elektrisch unabhängig) sind. Bei dem Auftrennen in die Potentialsteuergebiete kann eine Dicke des leitfähigen Substrates vor Ausbildung des Grabens verringert werden. Eine Tiefe des Grabens kann flach gemacht werden, wodurch das Auftrennen in die Potentialsteuergebiete erleichtert wird (Ätzen). Darüber hinaus kann bei dem Auftrennen in die Potentialsteuergebiete der Graben mit einem Isolationsmaterial nach dem Ausbilden des Grabens aufgefüllt werden. Insbesondere kann bei dem Auftrennen in die Potentialsteuergebiete zur Auftrennung des leitfähigen Substrates in eine Vielzahl von Potentialsteuergebieten dadurch ein Teil des leitfähigen Substrates derart geändert werden, dass es eine Isolationseigenschaft aufweist.
  • Ausführungsformen
  • Eine Nitridhalbleitervorrichtung 100 ist nachstehend unter Bezugnahme auf 1 beschrieben. Die Nitridhalbleitervorrichtung 100 weist eine in einer gemeinsamen Nitridhalbleiterschicht 12 bereitgestellte Vielzahl von Transistorstrukturen auf. Insbesondere umfasst die Nitridhalbleitervorrichtung 100 eine erste Transistorstruktur 50a, eine zweite Transistorstruktur 50b und eine dritte Transistorstruktur 50c. Jede der Transistorstrukturen 50a, 50b und 50c ist eine laterale Transistorstruktur. Insbesondere kann in der nachstehenden Beschreibung die Buchstaben a, b und c wegelassen sein, falls eine den Transistorstrukturen 50a, 50b und 50c gemeinsame Struktur beschrieben ist.
  • Die Nitridhalbleiterschicht 12 ist an einer vorderen Oberfläche eines Siliziumsubstrates 2 mit einer dazwischen eingefügten Pufferschicht 4 bereitgestellt. Das Siliziumsubstrat 2 weist darin eingebrachte p-Dotierstoffe auf. Die Dicke des Siliziumsubstrates 2 ist auf 400 bis 600 μm eingestellt. Das Siliziumsubstrat 2 ist ein Beispiel eines leitfähigen Substrates. Darüber hinaus ist ein Material der Pufferschicht 4 Aluminiumnitrid (AlN). Die Nitridhalbleiterschicht 12 umfasst eine erste Nitridhalbleiterschicht 6, eine zweite Nitridhalbleiterschicht 8 und eine dritte Nitridhalbleiterschicht 10. Die zweite Nitridhalbleiterschicht 8 ist auf einer vorderen Oberfläche der ersten Nitridhalbleiterschicht 6 bereitgestellt, und die Nitridhalbleiterschicht 10 ist auf einer vorderen Oberfläche der zweiten Nitridhalbleiterschicht 8 bereitgestellt. Die Nitridhalbleiterschicht 10 ist auf einem Teil einer vorderen Oberfläche der zweiten Nitridhalbleiterschicht 8 bereitgestellt. Ein Material der ersten Nitridhalbleiterschicht 6 ist Galliumnitrid (GaN), ein Material der zweiten Nitridhalbleiterschicht 8 ist Aluminiumgalliumnitrid (AlGaN) und ein Material der dritten Nitridhalbleiterschicht 10 ist Galliumnitrid. Die erste Nitridhalbleiterschicht 6 und die zweite Nitridhalbleiterschicht 8 bilden einen Heteroübergang. Jede der Nitridhalbleiterschichten 6 und 8 ist undotiert, während die dritte Nitridhalbleiterschicht 10 Magnesium (Mg) als p-Dotierstoff enthält. Eine Dotierstoffkonzentration der dritten Nitridhalbleiterschicht 10 ist auf 7 × 1018 bis 2 × 1019 cm–3 eingestellt. Insbesondere kann als Material der Pufferschicht 4 Aluminiumgalliumnitrid ebenso anstelle des Aluminiumnitrids verwendet werden. Bauelementisolationsstrukturen 24 sind in der Nitridhalbleiterschicht 12 bereitgestellt. Jede Bauelementisolationsstruktur 24 erstreckt sich von der vorderen Oberfläche der zweiten Nitridhalbleiterschicht 8 zu einer Innenseite der ersten Nitridhalbleiterschicht 6. Das bedeutet, die Bauelementisolationsstrukturen 24 unterteilen eine Heteroübergangsgrenzschicht zwischen den ersten und zweiten Nitridhalbleiterschichten 6 und 8. Die Transistorstrukturen 50a, 50b und 50c sind elektrisch voneinander durch die Bauelementisolationsstrukturen 24 getrennt. Das bedeutet, ein Bereich von jeder der Transistorstrukturen 50a, 50b und 50c ist durch die benachbarten Bauelementisolationsstrukturen 24 abgegrenzt. Insbesondere sind die Bauelementisolationsstrukturen 24 durch das Einbringen von Stickstoffionen (N) in die Nitridhalbleiterschicht 12 ausgebildet.
  • Auf einer vorderen Oberfläche der Nitridhalbleiterschicht 12 sind eine Sourceelektrode 14, eine Drainelektrode 22 und eine Gateelektrode 18 bereitgestellt. Die Sourceelektrode 14 und die Drainelektrode 22 sind auf der vorderen Oberfläche der zweiten Nitridhalbleiterschicht 8 einzeln bereitgestellt. Die Gateelektrode 18 ist an einer vorderen Oberfläche der dritten Nitridhalbleiterschicht 10 bereitgestellt. Die Gateelektrode 18 und die dritte Nitridhalbleiterschicht 10 bilden einen Gateabschnitt 20 jeder Transistorstruktur 50. Der Gateabschnitt 20 ist zwischen der Sourceelektrode 14 und der Drainelektrode 22 bereitgestellt. Ein Material der Gateelektrode 18 ist Nickel (Ni). Jede der Sourceelektrode 14 und der Drainelektrode 22 ist eine geschichtete Elektrode, die aus Titan und Aluminium ausgebildet ist. Die Sourceelektrode 14 und die Drainelektrode 22 sind von dem Gateabschnitt 20 durch eine Passivierungsschicht 16 isoliert. Als Passivierungsschicht 16 wird Siliziumnitrid (SiN), Siliziumoxid (SiO2), oder Ähnliches angewendet.
  • Das Siliziumsubstrat 2 weist eine Vielzahl von darin ausgebildeten Gräben 28 auf. Jeder der Gräben 28 erstreckt sich von der vorderen Oberfläche (auf einer Seite der Nitridhalbleiterschicht 12) zu einer hinteren Oberfläche des Siliziumsubstrates 2. Jeder Graben 28 ist mit Polyimid 26 gefüllt. Das Siliziumsubstrat 2 wird durch die Gräben 28 in ein erstes Potentialsteuergebiet 2a, ein zweites Potentialsteuergebiet 2b und ein drittes Potentialsteuergebiet 2c aufgeteilt. Die Potentialsteuergebiete 2a, 2b und 2c sind voneinander isoliert, und zur Steuerung eines Potentials unabhängig voneinander befähigt. Jeder der Gräben 28 ist zu dem in dem Siliziumsubstrat 2 bereitgestellten Isolationsgebiet äquivalent. Das erste Potentialsteuergebiet 2a ist zu der Sourceelektrode 14a, das zweite Potentialsteuergebiet 2b ist zu der Sourceelektrode 14b und das dritte Potentialsteuergebiet 2c ist zu der Sourceelektrode 14c durch entsprechende (nicht gezeigte) Leiterbahnen verbunden. Bei einer Draufsicht auf die Nitridhalbleiterschicht 12 (d. h. bei Betrachtung entlang einer Richtung orthogonal auf die vordere Oberfläche der Nitridhalbleiterschicht 12) überlappen insbesondere die Gräben 28 mit den Bauelementisolationsstrukturen 24.
  • Die ersten, zweiten und dritten Transistorstrukturen 50a, 50b und 50c sind in der Nitridhalbleiterschicht 12 platziert, um den ersten, zweiten und dritten Potentialsteuergebieten 2a, 2b und 2c jeweils zu entsprechen. Im Einzelnen überlappen bei der Draufsicht auf die Nitridhalbleiterschicht 12 die erste Transistorstruktur 50a mit dem ersten Potentialsteuergebiet 2a, die zweite Transistorstruktur 50b überlappt mit dem zweiten Potentialsteuergebiet 2b und die dritte Transistorstruktur 50c überlappt mit dem dritten Potentialsteuergebiet 2c. Insbesondere werden gemäß nachstehender ausführlicher Beschreibung die Gräben 28 durch Ätzen eines Teils des Siliziumsubstrates von der hinteren Oberfläche (in Richtung der Seite der Nitridhalbleiterschicht 12) ausgebildet. Bei dieser Gelegenheit können die Böden der Gräben 28 eine Innenseite der Pufferschicht 4 erreichen.
  • Nachstehend ist die Transistorstruktur 50 beschrieben. Die Transistorstruktur 50 ist ein HFET (Heterostruktur-Feldeffekttransistor) der selbstsperrenden (sog. normalerweise abgeschalteten) Bauart, und verwendet als Kanal eine nahe der Heteroübergangsgrenzschicht ausgebildete zweidimensionale Elektronengasschicht. Falls im Einzelnen eine positive Spannung an die Drainelektrode 22 angelegt, eine Massespannung an die Sourceelektrode 14 angelegt und eine positive Spannung (eine AN-Spannung) an den Gateabschnitt 20 angelegt wird, passieren von der Sourceelektrode 14 implantierte Elektronen die zweidimensionale Elektronengasschicht, und bewegen sich in Richtung der Drainelektrode 22. Falls an den Gateabschnitt 20 keine AN-Spannung angelegt wird, erstreckt sich eine Verarmungsschicht von der Nitridhalbleiterschicht 10 in Richtung der Heteroübergangsgrenzschicht. Die Verarmungsschicht verarmt die Elektronen in der zweidimensionalen Elektronengasschicht, wodurch bewirkt wird, dass die Bewegung der Elektronen von der Sourceelektrode 14 in Richtung der Drainelektrode 22 gestoppt wird. Das bedeutet, falls an den Gateabschnitt 20 keine AN-Spannung angelegt wird, behält die Transistorstruktur 50 einen AUS-Zustand bei, und falls eine AN-Spannung an den Gateabschnitt 20 angelegt wird, schaltet die Transistorstruktur 50 zu einem AN-Zustand. Die Transistorstruktur 50 ist ein Transistor einer selbstsperrenden Bauart.
  • Gemäß vorstehender Beschreibung sind bei der Nitridhalbleitervorrichtung 100 die Potentialsteuergebiete 2a, 2b und 2c befähigt, voneinander unabhängig ein Potential zu steuern. Auch, falls die Sourceelektroden 14a, 14b und 14c unterschiedliche Potentiale aufweisen, kann dementsprechend sichergestellt werden, dass die entsprechenden Transistorstrukturen 50a, 50b und 50c zwischen der Sourceelektrode 14 und dem Potentialsteuergebiet (dem Siliziumsubstrat) 2 dieselbe Potentialdifferenz zeigen (oder keine Potentialdifferenz zeigen). Eine Abweichung eines Betriebs von jeder der Transistorstrukturen 50a, 50b und 50c von einem Auslegungswert kann gehemmt werden.
  • Nachstehend ist unter Bezugnahme auf 9 ein Halbleiterschaltkreis 60, der die Nitridhalbleitervorrichtung 100 verwendet, beschrieben. Der Halbleiterschaltkreis 60 umfasst vier Transistoren 70, 72, 74 und 76. Die Transistoren 70, 72, 74 und 76 bilden einen vollständigen Brückenschaltkreis. Im Einzelnen sind die Transistoren 70 und 72 in Serie, die Transistoren 74 und 76 sind in Serie und die Transistoren 70 und 74 sind parallel verbunden. Eine Eingabe-/Ausgabeleiterbahn 65 ist zwischen den Transistoren 70 und 72 verbunden. Darüber hinaus ist eine Eingabe-/Ausgabeleiterbahn 63 zwischen den Transistoren 74 und 76 verbunden.
  • Die Transistoren 70 und 74 sind zu einer Leiterbahn 62 eines höheren Potentials verbunden und bilden einen oberen Schaltkreiszweig. Die Transistoren 72 und 76 sind zu einer Leiterbahn 64 eines niedrigeren Potentials verbunden und bilden einen unteren Schaltkreiszweig. Gateleiterbahnen 70g, 72g, 74g und 76g sind zu den jeweiligen Transistoren 70, 72, 74 und 76 verbunden. Jede der Gateleiterbahnen 70g, 72g, 74g und 76g ist zu einer Steuerung 66 verbunden. Die Steuerung 66 kann unterschiedliche Steuerungssignale zu den jeweiligen Gateleiterbahnen 70g, 72g, 74g und 76g ausgeben. Das bedeutet, die Transistoren 70, 72, 74 und 76 können unabhängig voneinander angesteuert werden. Darüber hinaus sind Feedbackdioden 70a, 72a, 74a und 76a zu den jeweiligen Transistoren 70, 72, 74 und 76 verbunden.
  • Die Transistorstrukturen 50a, 50b und 50c gemäß 1 können für jeden der Transistoren 70, 72, 74 und 76 angewendet werden. Zum Beispiel kann die erste Transistorstruktur 50a den Transistor 70 bilden, die zweite Transistorstruktur 50b kann den Transistor 74 bilden und die dritte Transistorstruktur 50c kann den Transistor 72 bilden. Insbesondere kann eine Transistorstruktur, die dem Transistor 76 entspricht, in der Nitridhalbleiterschicht 12 bereitgestellt sein. In diesem Fall variiert ein Source-Potential jedes der Transistoren 70 und 74 (der Transistorstrukturen 50a und 50b). Im Fall der Nitridhalbleitervorrichtung 100 jedoch sind das zu der Sourceelektrode 14a verbundene erste Potentialsteuergebiet 2a und das zu der Sourceelektrode 14b verbundene zweite Potentialsteuergebiet 2b von anderen Potentialsteuergebieten elektrisch unabhängig. Dementsprechend kann die Potentialdifferenz zwischen der Sourceelektrode und dem Potentialsteuergebiet (dem Substrat) in jeder der Transistorstrukturen 50a und 50b gleich der Potentialdifferenz zwischen der Sourceelektrode und dem Potentialsteuergebiet in jeder der anderen Transistorstrukturen gleichgemacht werden. Insbesondere variiert bei der Halbleiterschaltung 60 das Source-Potential von jedem der Transistoren 72 und 76 nicht. Dementsprechend können die Sourceelektroden der Transistoren 72 und 76 zu einem gemeinsamen Potentialsteuergebiet verbunden sein. Falls beispielsweise die dritte Transistorstruktur 50c gemäß 1 den Transistor 72 gemäß 9 bildet, und falls die Transistorstruktur, die dem Transistor 76 entspricht, in der Nitridhalbleiterschicht 12 bereitzustellen ist, kann ein Potentialsteuergebiet in dieser Transistorstruktur in leitfähiger Verbindung mit dem Potentialsteuergebiet 2c in der Transistorstruktur 50c stehen. Jedoch können die Sourceelektroden der Transistoren 72 und 76 zu den Potentialsteuergebieten verbunden sein, die jeweils zur unabhängigen Steuerung der Potentiale befähigt sind. Beispielsweise kann die erste Transistorstruktur 50a den Transistor 72, und die zweite Transistorstruktur 50b kann den Transistor 76 bilden. In diesem Fall stehen das Potentialsteuergebiet 2a in dem Transistor 72 und das Potentialsteuergebiet 2b in dem Transistor 76 nicht in leitfähiger Verbindung, und sind zur unabhängigen Steuerung eines Potentials befähigt.
  • Alternativ kann die erste Struktur 50a den Transistor 70 bilden, die zweite Transistorstruktur 50b kann den Transistor 72 bilden und die dritte Transistorstruktur 50c kann den Transistor 76 bilden. Auch in diesem Fall sind das erste Potentialsteuergebiet 2a und das zweite Potentialsteuergebiet 2b elektrisch unabhängig, und somit kann sichergestellt werden, dass die Transistoren 70 und 72 die gleiche Potentialdifferenz zwischen der Sourceelektrode und dem Potentialsteuergebiet zeigen. Insbesondere kann auch in diesem Fall eine Transistorstruktur, die dem Transistor 74 entspricht, in der Nitridhalbleiterschicht 12 bereitgestellt werden.
  • Nachstehend ist unter Bezugnahme auf 2 eine Nitridhalbleitervorrichtung 200 bei einem zweiten Ausführungsbeispiel beschrieben. Die Nitridhalbleitervorrichtung 200 ist eine Abwandlung der Nitridhalbleitervorrichtung 100, und unterscheidet sich von der Nitridhalbleitervorrichtung 100 darin, dass eine Diodenstruktur in der Nitridhalbleiterschicht 12 bereitgestellt ist. Hinsichtlich der Nitridhalbleitervorrichtung 200 ist die Beschreibung von zu denen der Nitridhalbleitervorrichtung 100 gleichen Strukturen durch Anfügen derselben Bezugszeichen wie denen an die Nitridhalbleitervorrichtung 100 weggelassen.
  • Die Nitridhalbleitervorrichtung 200 umfasst die erste Transistorstruktur 50a, die zweite Transistorstruktur 50b und eine Diode 50d. Die Diode 50d umfasst die Nitridhalbleiterschicht 12, eine Anodenelektrode 32, und eine Kathodenelektrode 30. Die Anodenelektrode 32 und die Kathodenelektrode 30 sind voneinander entfernt auf der Nitridhalbleiterschicht 12 platziert. Die Anodenelektrode 32 und die Kathodenelektrode 30 sind gegeneinander durch die Passivierungsschicht 16 isoliert. Auch bei der Nitridhalbleitervorrichtung 200 kann jede der ersten und zweiten Transistorstrukturen 50a und 50b jeden der Transistoren 70, 72, 74 und 76 bilden (siehe 9). Darüber hinaus kann die Diode 50d jede der Dioden 70a, 72a, 74a und 76a bilden. Insbesondere können alle der Transistoren 70, 72, 74 und 76 und der Dioden 70a, 72a, 74a und 76a gemäß 9 in der Nitridhalbleiterschicht 12 bereitgestellt sein.
  • Eine Nitridhalbleitervorrichtung 300 bei einem dritten Ausführungsbeispiel ist nachstehend unter Bezugnahme auf 3 beschrieben. Die Nitridhalbleitervorrichtung 300 ist eine Abwandlung der Nitridhalbleitervorrichtung 100, und unterscheidet sich von der Nitridhalbleitervorrichtung 100 darin, wie die Sourceelektrode 14 und das Siliziumsubstrat 2 (jeder der Potentialsteuergebiete 2a bis 2c) verbunden sind. Hinsichtlich der Nitridhalbleitervorrichtung 300 ist die Beschreibung von zu denen der Nitridhalbleitervorrichtung 100 gleichen Strukturen durch Anfügen derselben Bezugszeichen wie denen an die Nitridhalbleitervorrichtung 100 weggelassen.
  • Bei der Nitridhalbleitervorrichtung 300 sind Durchgangslöcher 42 bereitgestellt, die sich jeweils von der vorderen Oberfläche der Nitridhalbleiterschicht 12 zu dem Siliziumsubstrat 2 erstrecken. Jedes der Durchgangslöcher 42 ist mit einem leitfähigen Element 40 gefüllt. Ein Material des leitfähigen Elementes 40 ist Aluminium. Das Durchgangsloch 42 wird mit dem leitfähigen Element 40 durch eine Sputter-Methode oder Ähnliches gefüllt. Das leitfähige Element 40 verbindet jede Sourceelektrode 14 und die dieser Sourceelektrode entsprechenden Potentialsteuergebiete 2a, 2b oder 2c. Das bedeutet, das leitfähige Element 40 schließt die Sourceelektrode 14a und das erste Potentialsteuergebiet 2a, die Sourceelektrode 14b und das zweite Potentialsteuergebiet 2b, und die Sourceelektrode 14c und das dritte Potentialsteuergebiet 2c kurz. Durch Verwendung der in der Nitridhalbleiterschicht 12 platzierten leitfähigen Elemente 40 kann bei der Nitridhalbleitervorrichtung 300 entsprechend auf die Sourceelektroden 14 und die Potentialsteuergebiete 2a bis 2c verbindende Leiterbahnen verzichtet werden. Insbesondere isoliert jedes Durchgangsloch 42 nicht die Transistorstrukturen 50a, 50b und 50c voneinander. An einer Innenseite jeder der Transistorstrukturen 50a, 50b und 50c erstreckt sich das Durchgangsloch 42 von der vorderen Oberfläche der Nitridhalbleiterschicht 12 zu dem Siliziumsubstrat 2.
  • Nachstehend ist unter Bezugnahme auf 4 bei einem vierten Ausführungsbeispiel eine Nitridhalbleitervorrichtung 400 beschrieben. Die Nitridhalbleitervorrichtung 400 ist eine Abwandlung der Nitridhalbleitervorrichtung 100, und eine Dicke eines Siliziumsubstrates 402 unterscheidet sich von der Dicke des Siliziumsubstrates 2 bei der Nitridhalbleitervorrichtung 100. Im Einzelnen ist die Dicke des Siliziumsubstrates 402 auf 50 bis 100 μm eingestellt. In dem Siliziumsubstrat 402 sind Gräben 428 bereitgestellt, und die Gräben 428 sind mit Polyimid 426 befüllt. Andere Strukturen der Nitridhalbleitervorrichtung 400 sind denen bei der Nitridhalbleitervorrichtung 100 gleich, und somit ist die Beschreibung durch Anfügen derselben Bezugszeichen wie denen an die Nitridhalbleitervorrichtung 100 weggelassen.
  • Nachstehend ist ein Verfahren zur Herstellung der Nitridhalbleitervorrichtung 400 unter Bezugnahme auf die 5 bis 8 beschrieben. Zunächst wird gemäß 5 die Pufferschicht 4, deren Material AlN ist, auf einer vorderen Oberfläche eines Siliziumsubstrates 402d aufgewachsen. Die Pufferschicht 4 wird bei ungefähr 700°C aufgewachsen. Danach wird die erste Nitridhalbleiterschicht 6, deren Material GaN ist, kristallin aufgewachsen, die zweite Nitridhalbleiterschicht 8, deren Material AlGaN ist, kristallin aufgewachsen, und die dritte Nitridhalbleiterschicht 10d, deren Material GaN ist, kristallin aufgewachsen. Ein Ausbildungsschritt einer Nitridhalbleiterschicht ist abgeschlossen. Falls die dritte Nitridhalbleiterschicht 10d kristallin aufgewachsen wird, wird Cp2Mg (Cyclopentadienylmagnesium) in ein Ausgangsmaterialgas eingeführt. Jede der Nitridhalbleiterschichten 6, 8 und 10d wird bei ungefähr 1000°C kristallin aufgewachsen. Insbesondere ist eine Dicke des Siliziumsubstrates 402d auf 400 bis 600 μm eingestellt. Insbesondere kann die Pufferschicht 4, deren Material AlGaN ist, auf einer vorderen Oberfläche des Siliziumsubstrates 402d aufgewachsen werden.
  • Nachfolgend wird zum Abschließen des Siliziumsubstrates 402 gemäß 6 eine hintere Oberfläche des Siliziumsubstrates 402d abgeschliffen, dessen Dicke auf 50 bis 100 μm eingestellt ist. Die Dicke des Siliziumsubstrates 402 gemäß 6 ist dieselbe wie die Dicke des Siliziumsubstrates 402 gemäß 4. Nachfolgend wird gemäß 7 ein Teil des Siliziumsubstrates 402 zur Ausbildung der Gräben 428 angeätzt. Die Gräben 428 sind den Gräben 428 gemäß 4 äquivalent. Durch Abschleifen des Siliziumsubstrates 402d kann die Tiefe des Grabens 428 verringert werden, wodurch ein Ausbildungsschritt der Gräben erleichtert wird (siehe 1 zum Vergleich). Der Ausbildungsschritt der Gräben 428 bewirkt, dass das Siliziumsubstrat 402 in Potentialsteuergebiete 402a, 402b und 402c aufgeteilt wird.
  • Nachfolgend werden zur Ausbildung der Transistorstrukturen 50 gemäß 8 die Sourceelektroden 14, die Drainelektroden 22, die Gateelektroden 18 und Ähnliches auf der vorderen Oberfläche der Nitridhalbleiterschicht 12 ausgebildet. Bei jeder Transistorstruktur 50 wird eine Ätzmaske (nicht gezeigt) auf einem Teil einer vorderen Oberfläche der dritten Nitridhalbleiterschicht 10d bei 7 ausgebildet, und ein Abschnitt der dritten Nitridhalbleiterschicht 10d, bei der keine Ätzmaske ausgebildet ist, wird angeätzt, bis die zweite Nitridhalbleiterschicht 8 freigelegt ist. Die dritte Nitridhalbleiterschicht 10 (10a bis 10c) gemäß 8 ist dadurch abgeschlossen. Nachfolgend wird eine Ätzmaske (nicht gezeigt) auf einem Teil der vorderen Oberflächen der zweiten Nitridhalbleiterschicht 8 und den dritten Nitridhalbleiterschichten 10a bis 10c ausgebildet, und Stickstoffionen (N) werden in einen Abschnitt implantiert, bei dem keine Ätzmaske ausgebildet ist. Die Bauelementisolationsstrukturen 24 sind abgeschlossen. Nachfolgend wird die Ätzmaske entfernt, und die Gateelektroden 18, die Sourceelektroden 14, die Drainelektroden 22 und die Passivierungsschicht 16 werden durch ein bekanntes Verfahren ausgebildet, um dabei einen Transistorstrukturausbildungsschritt abzuschließen.
  • Nachfolgend werden die Gräben 428 mit dem Polyimid 426 gefüllt. Ein Aufteilungsschritt in die Potentialsteuergebiete wird wie vorstehend abgeschlossen, und die Nitridhalbleitervorrichtung 400 gemäß 4 wird abgeschlossen. Insbesondere ist bei der vorstehenden Beschreibung ein Beispiel beschrieben, bei dem der Transistorstrukturausbildungsschritt während des Aufteilungsschrittes in die Potentialsteuergebiete durchgeführt wird. Alternativ kann der Aufteilungsschritt in die Potentialsteuergebiete nach dem Abschluss des Transistorstrukturausbildungsschrittes durchgeführt werden. Falls die Gräben 428 mit dem Polyimid 426 gefüllt werden, wird zumindest der Füllschritt der Gräben 428 mit dem Polyimid 426 nach dem Abschluss des Transistorstrukturausbildungsschrittes durchgeführt, um eine Verschlechterung des Polyimids aufgrund der während der Elektrodenausbildung erzeugten Wärme zu verhindern. Insbesondere können die Gräben 428 nicht mit dem Polyimid 426 gefüllt werden. Sobald in diesem Fall die Gräben 428 ausgebildet sind, ist der Aufteilungsschritt in die Potentialsteuergebiete abgeschlossen. Falls die Gräben 428 nicht mit dem Polyimid 426 gefüllt werden, kann egal welcher des Aufteilungsschrittes in die Potentialsteuergebiete und des Transistorstrukturausbildungsschrittes früher als der andere durchgeführt werden. Falls darüber hinaus die Gräben 428 ausgebildet werden, können die Böden der Gräben 428 das Innere der Pufferschicht 4 erreichen.
  • Insbesondere ist die Dicke des Siliziumsubstrates 402d dieselbe wie die Dicke des Siliziumsubstrates 2 bei der Nitridhalbleitervorrichtung 100 (siehe 1). Dementsprechend kann durch Beseitigung des Abschleifens gemäß 6 die Nitridhalbleitervorrichtung 400 durch im Wesentlichen dieselben Schritte wie die bei der Nitridhalbleitervorrichtung 100 hergestellt werden. Darüber hinaus kann durch Entfernen der dritten Nitridhalbleiterschicht 10d in einem Bereitstellungsbereich für die erste Diode 50d bei dem Ätzschritt der dritten Nitridhalbleiterschicht 10d gemäß 8 die Nitridhalbleitervorrichtung 200 durch im Wesentlichen dieselben Schritte wie die bei der Nitridhalbleiterschicht 100 hergestellt werden. Durch Hinzufügen eines Ausbildungsschrittes der Durchgangslöcher 42, von denen sich jedes von der vorderen Oberfläche der Nitridhalbleiterschicht 12 zu dem Siliziumsubstrat 2 erstreckt, kann bei dem Transistorstrukturausbildungsschritt die Nitridhalbleiterschicht 300 im Wesentlichen durch dieselben Schritte wie die bei der Nitridhalbleitervorrichtung 100 hergestellt werden.
  • Bei den vorstehend beschriebenen Ausführungsbeispielen sind die Nitridhalbleitervorrichtung mit drei in der Nitridhalbleiterschicht bereitgestellten Transistorstrukturen (d. h. die Nitridhalbleitervorrichtungen 100, 300 und 400) und die Nitridhalbleitervorrichtung mit in der Nitridhalbleiterschicht bereitgestellten zwei Transistorstrukturen und einer Diodenstruktur (d. h. die Nitridhalbleitervorrichtung 200) gezeigt. Jedoch ist die Anzahl der in der Nitridhalbleiterschicht bereitgestellten Transistoren nicht auf diejenigen der vorbeschriebenen Ausführungsbeispiele begrenzt. Die vorliegend offenbarte Technik kann für jede der Nitridhalbleitervorrichtungen mit zwei oder mehr Transistorstrukturen in einer gemeinsamen Nitridhalbleiterschicht verwendet werden.
  • Bei den vorstehend beschriebenen Ausführungsbeispielen ist darüber hinaus ein Beispiel beschrieben, bei dem die Sourceelektrode (die Elektrode auf der Seite des niedrigeren Potentials) und das Potentialsteuergebiet verbunden sind (d. h. kurzgeschlossen sind). Die hierin offenbarte Technik kann jedoch ebenso auf eine Abwandlung angewendet werden, bei der beispielsweise zwischen der Sourceelektrode und dem Potentialsteuergebiet eine Potentialdifferenz vorliegt. Wichtig ist hierbei, dass ein Substrat in eine Vielzahl von Potentialsteuergebieten aufgeteilt wird, und das Potential von jedem der Potentialsteuergebiete unabhängig von anderen Potentialsteuergebieten gesteuert wird.
  • Vorstehend sind konkrete Beispiele der vorliegenden Erfindung detailliert beschrieben, jedoch sind dies nur Beispiele und begrenzen somit den Umfang der Patentansprüche nicht. Die in den Patentansprüchen beschriebene Technologie umfasst verschiedene Abwandlungen und Änderungen der konkreten, vorstehend vertretenen Beispiele. Die in der vorliegenden Beschreibung und Zeichnung erklärten technischen Elemente üben eigenständig oder in Kombinationen technischen Nutzen aus, und sind nicht auf die ursprünglich offenbarten Kombinationen beschränkt. Darüber hinaus verwirklicht die in der vorliegenden Beschreibung und der Zeichnung ausgeführte Technologie eine Vielzahl von Wirkungen gleichzeitig, und weist aufgrund der Verwirklichung einer solchen Wirkung technischen Nutzen auf.
  • Eine Nitridhalbleitervorrichtung umfasst ein leitfähiges Substrat und eine Nitridhalbleiterschicht. Die Nitridhalbleitervorrichtung ist auf dem leitfähigen Substrat angeordnet. Die Nitridhalbleitervorrichtung umfasst eine erste Transistorstruktur einer lateralen Bauart und eine zweite Transistorstruktur einer lateralen Bauart umfasst. Das leitfähige Substrat umfasst ein erstes Potentialsteuergebiet und ein zweites Potentialsteuergebiet, das zur Steuerung eines Potentials unabhängig von dem ersten Potentialsteuergebiet befähigt ist. Bei einer Draufsicht auf die Nitridhalbleiterschicht überlappt die erste Transistorstruktur mit dem ersten Potentialsteuergebiet und die zweite Transistorstruktur überlappt mit dem zweiten Potentialsteuergebiet.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • GaN Monolithic Inverter IC using Normally-off Gate Injection Transistors with Planar Isolation on Si Substrate”, IEDM Tech. Dig. 2009, S. 165–168 [0002]

Claims (13)

  1. Nitridhalbleitervorrichtung mit: einem leitfähigen Substrat, das eine Leitfähigkeitseigenschaft aufweist; und einer Nitridhalbleiterschicht, die auf dem leitfähigen Substrat angeordnet ist, und eine erste Transistorstruktur einer lateralen Bauart sowie eine zweite Transistorstruktur einer lateralen Bauart umfasst, wobei das leitfähige Substrat ein erstes Potentialsteuergebiet und ein zweites Potentialsteuergebiet umfasst, das zur Steuerung des Potentials unabhängig von dem ersten Potentialsteuergebiet befähigt ist, und bei einer Draufsicht auf die Nitridhalbleiterschicht die erste Transistorstruktur mit dem ersten Potentialsteuergebiet und die zweite Transistorstruktur mit dem zweiten Potentialsteuergebiet überlappt.
  2. Nitridhalbleitervorrichtung nach Anspruch 1, wobei ein Isolationsgebiet zwischen dem ersten Potentialsteuergebiet und dem zweiten Potentialsteuergebiet angeordnet ist, wobei das Isolationssteuergebiet zur elektrischen Isolation des ersten Potentialsteuergebietes und des zweiten Potentialsteuergebietes voneinander eingerichtet ist.
  3. Nitridhalbleitervorrichtung nach Anspruch 2, wobei das Isolationsgebiet ein Graben ist, der zwischen den ersten Potentialsteuergebiet und dem zweiten Potentialsteuergebiet angeordnet ist.
  4. Nitridhalbleitervorrichtung nach Anspruch 2 oder 3, wobei eine Bauelementisolationsstruktur in der Nitridhalbleiterschicht angeordnet ist, wobei die Bauelementisolationsstruktur zur elektrischen Isolation der ersten Transistorstruktur und der zweiten Transistorstruktur voneinander eingerichtet ist, und bei der Draufsicht auf die Nitridhalbleiterschicht die Bauelementisolationsstruktur mit dem Isolationsgebiet überlappt.
  5. Nitridhalbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei eine Halbleiterschicht, die einen höheren Widerstand als das leitfähige Substrat aufweist, zwischen dem leitfähigen Substrat und der Nitridhalbleiterschicht angeordnet ist.
  6. Nitridhalbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei eine der ersten Transistorstruktur entsprechende eines Paares von Hauptelektroden zu dem ersten Potentialsteuergebiet kurzgeschlossen ist, und eine der zweiten Transistorstruktur entsprechende eines Paares von Hauptelektroden zu dem zweiten Potentialsteuergebiet kurzgeschlossen ist.
  7. Nitridhalbleitervorrichtung nach Anspruch 6, weiter mit einem leitfähigen Element, mit dem ein sich von einer vorderen Oberfläche der Nitridhalbleiterschicht zu dem leitfähigen Substrat erstreckendes Durchgangsloch gefüllt ist, wobei das leitfähige Element ein erstes leitfähiges Element und ein zweites leitfähiges Element aufweist, wobei die eine der ersten Transistorstruktur entsprechende des Paares von Hauptelektroden zu dem ersten Potentialsteuergebiet über das erste leitfähige Element kurzgeschlossen ist, und die eine der zweiten Transistorstruktur entsprechende des Paares von Hauptelektroden zu dem zweiten Potentialsteuergebiet über das zweite leitfähige Element kurzgeschlossen ist.
  8. Nitridhalbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei zumindest eine der ersten Transistorstrukturen und der zweiten Transistorstrukturen einem oberen Zweig eines vollständigen Brückenschaltkreises entspricht, wobei die eine der ersten Transistorstruktur entsprechende des Paares von Hauptelektroden eine Sourceelektrode ist, und die eine der zweiten Transistorstruktur entsprechende des Paares von Hauptelektroden eine Sourceelektrode ist.
  9. Nitridhalbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei jede der ersten Transistorstruktur und der zweiten Transistorstruktur eine Heteroübergangs-Feldeffekttransistorstruktur ist.
  10. Nitridhalbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei die Nitridhalbleiterschicht eine epitaxiale Schicht ist.
  11. Herstellungsverfahren für eine Nitridhalbleitervorrichtung, mit den Schritten: Ausbilden einer Nitridhalbleiterschicht auf einem leitfähigen Substrat; Ausbilden einer Vielzahl von Transistorstrukturen in der Nitridhalbleiterschicht; und Auftrennen des leitfähigen Substrates in eine Vielzahl von Potentialsteuergebieten, die mit der Fähigkeit einer Potentialsteuerung unabhängig voneinander eingerichtet sind.
  12. Verfahren nach Anspruch 11, wobei das Auftrennen des leitfähigen Substrates ein Ausbilden eines sich von einer vorderen Oberfläche zu einer hinteren Oberfläche des leitfähigen Substrates erstreckender Grabens aufweist.
  13. Verfahren nach Anspruch 12, wobei das Auftrennen des leitfähigen Substrates ein Verringern einer Dicke des leitfähigen Substrates vor der Ausbildung des Grabens aufweist.
DE102016122568.1A 2015-11-27 2016-11-23 Nitridhalbleitervorrichtung und verfahren zur herstellung derselben Ceased DE102016122568A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015232371A JP6261553B2 (ja) 2015-11-27 2015-11-27 窒化物半導体装置及びその製造方法
JP2015-232371 2015-11-27

Publications (1)

Publication Number Publication Date
DE102016122568A1 true DE102016122568A1 (de) 2017-06-01

Family

ID=58693329

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016122568.1A Ceased DE102016122568A1 (de) 2015-11-27 2016-11-23 Nitridhalbleitervorrichtung und verfahren zur herstellung derselben

Country Status (5)

Country Link
US (1) US9666580B1 (de)
JP (1) JP6261553B2 (de)
KR (1) KR101871599B1 (de)
CN (1) CN107017255B (de)
DE (1) DE102016122568A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
KR102587545B1 (ko) 2017-05-17 2023-10-11 주식회사 다이셀 접착제 조성물, 경화물, 적층체 및 장치
JP7426786B2 (ja) * 2019-05-30 2024-02-02 ローム株式会社 窒化物半導体装置
EP3905523A1 (de) 2020-04-30 2021-11-03 Infineon Technologies Austria AG Schaltkreis, gate-treiber und verfahren zum betrieb einer transistorvorrichtung
US20210384342A1 (en) * 2020-06-04 2021-12-09 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
US20240047451A1 (en) * 2021-08-06 2024-02-08 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor ic chip and method for manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4615102A (en) * 1984-05-01 1986-10-07 Fujitsu Limited Method of producing enhancement mode and depletion mode FETs
JP3135939B2 (ja) * 1991-06-20 2001-02-19 富士通株式会社 Ｈｅｍｔ型半導体装置
US5254492A (en) * 1992-11-10 1993-10-19 Texas Instruments Incorporated Method of fabricating an integrated circuit for providing low-noise and high-power microwave operation
US5514605A (en) * 1994-08-24 1996-05-07 Nec Corporation Fabrication process for compound semiconductor device
JP3114592B2 (ja) 1995-11-15 2000-12-04 株式会社デンソー 半導体装置およびその製造方法
JP2891204B2 (ja) * 1996-09-27 1999-05-17 日本電気株式会社 半導体装置の製造方法
JP2004363563A (ja) * 2003-05-15 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置
US7078743B2 (en) * 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
JP4810072B2 (ja) * 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
JP2007180330A (ja) * 2005-12-28 2007-07-12 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP5242068B2 (ja) * 2007-03-23 2013-07-24 古河電気工業株式会社 ＧａＮ系半導体デバイスおよびその製造方法
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
JP5338433B2 (ja) 2008-09-30 2013-11-13 富士電機株式会社 窒化ガリウム半導体装置およびその製造方法
JP2010278407A (ja) * 2009-06-01 2010-12-09 Panasonic Corp 半導体装置
US8536674B2 (en) 2010-12-20 2013-09-17 General Electric Company Integrated circuit and method of fabricating same
JP2012156516A (ja) * 2012-03-02 2012-08-16 Toshiba Corp 半導体装置
JP2013197315A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5433909B2 (ja) * 2012-05-22 2014-03-05 株式会社パウデック ＧａＮ系半導体素子の製造方法
US9269789B2 (en) * 2013-03-15 2016-02-23 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device and structure therefor
US9799643B2 (en) * 2013-05-23 2017-10-24 Infineon Technologies Austria Ag Gate voltage control for III-nitride transistors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GaN Monolithic Inverter IC using Normally-off Gate Injection Transistors with Planar Isolation on Si Substrate", IEDM Tech. Dig. 2009, S. 165–168

Also Published As

Publication number Publication date
US9666580B1 (en) 2017-05-30
CN107017255B (zh) 2020-09-01
CN107017255A (zh) 2017-08-04
JP2017098511A (ja) 2017-06-01
JP6261553B2 (ja) 2018-01-17
US20170154885A1 (en) 2017-06-01
KR101871599B1 (ko) 2018-06-26
KR20170062393A (ko) 2017-06-07

Similar Documents

Publication Publication Date Title
DE102016122568A1 (de) Nitridhalbleitervorrichtung und verfahren zur herstellung derselben
DE112014007341B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE102015120272B4 (de) Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102010040842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102014109846B4 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013204252B4 (de) Halbleiterbauelement
DE102017131274B3 (de) Transistoranordnung und verfahren zu deren herstellung
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102014116091B4 (de) Halbleiterbauelement
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE102012111830B4 (de) III-V Halbleiterbauelement mit vergrabenen Kontakten und Herstellungsverfahren dafür
DE102013211374A1 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE112012000612T5 (de) lonenimplantierte und selbstjustierende Gate-Struktur für GaN-Transistoren
DE102018133325A1 (de) Halbleitervorrichtung
DE112014003169B4 (de) Isolationsstruktur in Gallium Nitrid Komponenten und Integrierte Schaltungen
DE102017216923A1 (de) Halbleitervorrichtung
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE112017003957T5 (de) Halbleiterelement
DE102004002723B4 (de) Halbleiterbauelement mit einem SOI-Aufbau

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE

R016 Response to examination communication
R084 Declaration of willingness to licence
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final