DE102017131274B3 - Transistoranordnung und verfahren zu deren herstellung - Google Patents

Transistoranordnung und verfahren zu deren herstellung Download PDF

Info

Publication number
DE102017131274B3
DE102017131274B3 DE102017131274.9A DE102017131274A DE102017131274B3 DE 102017131274 B3 DE102017131274 B3 DE 102017131274B3 DE 102017131274 A DE102017131274 A DE 102017131274A DE 102017131274 B3 DE102017131274 B3 DE 102017131274B3
Authority
DE
Germany
Prior art keywords
region
layer
area
transistor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017131274.9A
Other languages
English (en)
Inventor
Rolf Weis
Henning Feick
Franz Hirler
Andreas Meiser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden & Co Kg De GmbH
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Priority to DE102017131274.9A priority Critical patent/DE102017131274B3/de
Priority to US16/230,183 priority patent/US11245002B2/en
Priority to CN201811569963.8A priority patent/CN110034115A/zh
Priority to EP18215107.6A priority patent/EP3503198A1/de
Application granted granted Critical
Publication of DE102017131274B3 publication Critical patent/DE102017131274B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7819—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Transistoranordnung und ein Verfahren zum Herstellen einer Transistoranordnung werden beschrieben. Die Transistoranordnung umfasst einen Schichtstapel mit mehreren ersten Halbleiterschichten (110) eines ersten Dotierungstyps und mehreren zweiten Halbleiterschichten (120) eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps; ein erstes Sourcegebiet (13) eines ersten Transistorbauelements (M1), angrenzend an die mehreren ersten Halbleiterschichten (110); ein erstes Draingebiet (15) des ersten Transistorbauelements (M1) angrenzend an die mehreren zweiten Halbleiterschichten (120) und in einer ersten Richtung zu dem ersten Sourcegebiet (13) beabstandet; mehrere Gategebiete (14) des ersten Transistorbauelements (M1), die mehreren Gategebiete (14) jeweils an wenigstens eine der mehreren zweiten Halbleiterschichten (120) angrenzen, zwischen dem ersten Sourcegebiet (13) und dem ersten Draingebiet (15) angeordnet sind und von dem ersten Sourcegebiet (13) und dem ersten Draingebiet (15) beabstandet sind; eine dritte Halbleiterschicht (130), die an den Schichtstapel (110, 120) und jeweils das erste Sourcegebiet (13), das erste Draingebiet (15) und die Gategebiete (14) angrenzt; und aktive Gebiete eines zweiten Transistorbauelements (M2), die in der dritten Halbleiterschicht (130) in einem zweiten Gebiet (132) integriert sind, das zu einem ersten Gebiet (131) der dritten Halbleiterschicht (130) beabstandet ist. Die erste Schicht (131) ist durch das erste Sourcegebiet (13) und das erste Draingebiet (15) begrenzt und hat den zweiten Dotierungstyp.

Description

  • Diese Beschreibung betrifft allgemein eine Transistoranordnung, insbesondere eine Transistoranordnung mit einem lateralen Superjunction-Transistorbauelement und einem weiteren Transistorbauelement.
  • In einer Transistoranordnung mit einem lateralen Superjunction-Transistorbauelement und einem weiteren Transistorbauelement kann das Superjunction-Transistorbauelement als Verarmungsbauelement realisiert sein, das weitere Transistorbauelement kann als Anreicherungs- oder Verarmungsbauelement realisiert sein und diese zwei Transistorbauelemente können so verschaltet sein, dass das weitere Transistorbauelement das Superjunction-Transistorbauelement steuert, so dass das Superjunction-Transistorbauelement gesteuert durch das weitere Transistorbauelement ein- oder ausschaltet.
  • Die Druckschrift US 6 765 262 B2 beschreibt eine Transistoranordnung mit einem als Verarmungsbauelement realisierten Superjunction-Transistorbauelement und einem als Anreicherungs-MOSFET realisierten weiteren Transistorbauelement, wobei Source- und Draingebiete des Anreicherungs-MOSFET in einer als Kompensationsgebiet des Superjunction-Transistorbauelements dienenden Halbleiterschicht integriert sind.
  • Die Druckschrift DE 10 2015 116 611 A1 beschreibt ebenfalls eine Transistoranordnung mit einem als Verarmungsbauelement realisierten Superjunction-Transistorbauelement und einem als MOSFET realisierten weiteren Transistorbauelement, die in einem gemeinsamen Halbleiterkörper integriert sind. Der MOSFET ist in einer lateralen Richtung des Halbleiterkörpers benachbart zu dem Superjunction-Transistorbauelement angeordnet. Aktive Bauelementgebiete des MOSFET sind hierbei in Halbleiterschichten integriert, die in dem Superjunction-Transistorbauelement als Drift- und Kompensationsgebiete dienen, die also eine Grunddotierung entsprechend der Drift- und Kompensationsgebiete des Superjunction-Transistorbauelements haben. Die aktiven Gebiete des MOSFET sind in diesen Halbleiterschichten beispielsweise durch Implantationsverfahren hergestellt.
  • Die der Erfindung zugrunde liegende Aufgabe besteht darin, eine Transistoranordnung der eingangs erläuterten Art zur Verfügung zu stellen, bei der das weitere Transistorbauelement weitgehend unabhängig vom Design des Superjunction-Transistorbauelements gestaltet werden kann, und ein Verfahren zum Herstellen einer solchen Transistoranordnung zur Verfügung zu stellen.
  • Diese Aufgabe wird durch eine Transistoranordnung gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 21 gelöst.
  • Ein Beispiel betrifft eine Transistoranordnung. Die Transistoranordnung umfasst einen Schichtstapel mit mehreren ersten Halbleiterschichten eines ersten Dotierungstyps und mehreren zweiten Halbleiterschichten eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps, einem ersten Sourcegebiet eines ersten Transistorbauelements angrenzend an die mehreren ersten Halbleiterschichten, ein erstes Draingebiet des ersten Transistorbauelements angrenzend an die mehreren zweiten Halbleiterschichten und beabstandet zu den Sourcegebiet in einer ersten Richtung und mehrere Gategebiete des ersten Transistorbauelements. Jedes der mehreren Gategebiete grenzt an wenigstens eine der mehreren zweiten Halbleiterschichten an, ist zwischen dem ersten Sourcegebiet und dem ersten Draingebiet angeordnet und ist beabstandet zu dem ersten Sourcegebiet und dem ersten Draingebiet. Eine dritte Halbleiterschicht grenzt an den Schichtstapel und jeweils das erste Sourcegebiet, das erste Draingebiet und die Gategebiete an. Außerdem sind aktive Gebiete eines zweiten Transistorbauelements in der dritten Halbleiterschicht in einem zweiten Gebiet angeordnet, das zu dem ersten Gebiet beabstandet ist, wobei das erste Gebiet durch das erste Sourcegebiet und das erste Draingebiet begrenzt ist. Das erste Gebiet der dritten Halbleiterschicht hat den zweiten Dotierungstyp.
  • Ein weiteres Beispiel betrifft ein Verfahren. Das Verfahren umfasst das Herstellen eines Halbleiterkörpers auf einem Träger, wobei der Halbleiterkörper einen Schichtstapel mit mehreren ersten Schichten eines ersten Dotierungstyps und mehreren zweiten Schichten eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps und eine dritte Schicht auf der ersten Schicht aufweist. Das Verfahren umfasst weiterhin das Herstellen eines ersten Sourcegebiets eines ersten Transistorbauelments derart, dass das erste Sourcegebiet an die mehreren ersten Halbleiterschichten angrenzt, das Herstellen eines ersten Draingebiets des ersten Transitorbauelements derart, dass das erste Draingebiet an die mehreren ersten Halbleiterschichten angrenzt und in einer ersten Richtung zu dem ersten Sourcegebiet beabstandet ist. Das Verfahren umfasst außerdem das Herstellen mehrerer Gategebiete des ersten Transitorbauelements derart, dass die mehreren Gategebiete jeweils an wenigstens eine der mehreren zweiten Halbleiterschichten angrenzen, zwischen dem ersten Sourcegebiet und dem ersten Draingebiet angeordnet sind und von dem ersten Sourcegebiet und dem ersten Draingebiet beabstandet sind, und das Herstellen aktiver Gebiete eines zweiten Transistorbauelements in einem zweiten Gebiet der dritten Schicht, wobei das zweite Gebiet zu einem ersten Gebiet beabstandet ist, wobei das erste Gebiet durch das erste Sourcegebiet und das erste Draingebiet begrenzt ist.
  • Beispiele sind unten anhand von Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur Aspekte, die zum Verständnis dieser Prinzipien notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
    • 1A - 1C veranschaulichen schematisch eine perspektivische Schnittansicht (1A), eine vertikale Schnittansicht (1B) und eine horizontale Schnittansicht (1C) einer Transistoranordnung, die ein erstes Transistorbauelement und ein zweites Transistorbauelement, die in einem Halbleiterkörper integriert sind, umfasst;
    • 2A - 2D zeigen Ersatzschaltbilder, die veranschaulichen, wie das erste Transistorbauelement und das zweite Transistorbauelement in einer Transistoranordnung des in den 1A - 1C gezeigten Typs verschaltet sein können;
    • 3A - 3B veranschaulichen ein Beispiel des zweiten Transistorbauelements;
    • 4, 5 und 6A - 6B veranschaulichen weitere Beispiele des zweiten Transistorbauelements;
    • 7A - 7C zeigen vertikale Schnittansichten (7A und 7B) und eine horizontale Querschnittsansicht (7C) einer Transistoranordnung mit einem ersten Transistorbauelement und einem zweiten Transistorbauelement gemäß einem weiteren Beispiel;
    • 8 zeigt eine vertikale Querschnittsansicht eines Transistors gemäß einem weiteren Beispiel;
    • 9 ist eine detaillierte Ansicht eines Beispiels einer Logikinsel zwischen einem Gategebiet und einem Sourcegebiet des ersten Transistorbauelements;
    • 10 zeigt eine Draufsicht einer Transistoranordnung gemäß einem Beispiel;
    • 11 und 12 zeigen Draufsichten der Transistoranordnung gemäß weiterer Beispiele;
    • 13 veranschaulicht ein Beispiel von Drift- und Kompensationsgebieten, die durch intrinsische Gebiete getrennt sind;
    • 14 - 18 veranschaulichen verschiedene Beispiele von Randabschlussstrukturen des ersten Transistorbauelements;
    • 19 zeigt eine Draufsicht und eine Randabschlussstruktur gemäß einem Beispiel;
    • 20 - 24 zeigen verschiedene Beispiele eines Trägers der Transistoranordnung;
    • 25 veranschaulicht eine Modifikation des in den 1A - 1C gezeigten Transistorbauelements;
    • 26 zeigt eine vertikale Schnittansicht einer Transistoranordnung mit einem Drain-Down-Transistorbauelement als erstem Transistorbauelement;
    • 27 zeigt eine vertikale Schnittansicht einer Transistoranordnung mit einem Source-Down-Transistorbauelement als ersten Transistorbauelement; und
    • 28A - 28C veranschaulichen ein Beispiel eines Verfahrens zum Herstellen eines Halbleiterkörpers der Transistoranordnung.
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen zur Veranschaulichung spezielle Beispiele, wie die Erfindung realisiert werden kann. Selbstverständlich können die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nicht explizit etwas anderes angegeben ist.
  • Die 1A - 1C zeigen eine perspektivische Schnittansicht ( 1A), eine vertikale Querschnittsansicht (1B) und eine horizontale Querschnittsansicht (1C) einer Transistoranordnung, die ein erstes Transistorbauelement M1 und ein zweites Transistorbauelement M2 umfasst. Die Transistoranordnung umfasst einen Schichtstapel mit mehreren ersten Halbleiterschichten 110 eines ersten Dotierungstyps und mehreren zweiten Halbleiterschichten 120 eines zweiten Dotierungstyps, die abwechselnd angeordnet sind. Der zweite Dotierungstyp ist komplementär zu dem ersten Dotierungstyp. Ein Sourcegebiet 13 eines ersten Transistorbauelements M1 grenzt an die mehreren ersten Halbleiterschichten 110 an, und ein Draingebiet 15 des ersten Transistorbauelements M1 grenzt an die mehreren ersten Halbleiterschichten 110 an und ist in einer ersten Richtung x zu dem Sourcegebiet 13 beabstandet angeordnet. Das Sourcegebiet 13 des ersten Transistorbauelements M1 wird nachfolgend auch als erstes Sourcegebiet 13 bezeichnet, und das Draingebiet 15 des ersten Transistorbauelements M1 wird nachfolgend auch als Draingebiet 15 bezeichnet. Die Transistoranordnung umfasst außerdem mehrere Gategebiete 14 des ersten Transistorbauelements M1. Die mehreren Gategebiete 14 grenzen jeweils an wenigstens eine der mehreren zweiten Halbleiterschichten 120 an, sind zwischen dem ersten Sourcegebiet 13 und dem ersten Draingebiet 15 angeordnet und sind von dem ersten Sourcegebiet 13 und dem ersten Draingebiet 15 beabstandet.
  • Nachfolgend ist eine Schicht oder ein Gebiet des erste Dotierungstyps eine Schicht oder ein Gebiet mit einer effektiven Dotierung des ersten Dotierungstyps. Ein solches Gebiet oder eine solche Schicht des ersten Dotierungstyps kann außer Dotierstoffatomen des ersten Dotierungstyps Dotierstoffatome des zweiten Dotierungstyps umfassen, die Dotierstoffatome des ersten Dotierungstyps überwiegen jedoch. Entsprechend ist eine Schicht oder ein Gebiet des zweiten Dotierungstyps eine Schicht oder ein Gebiet mit einer effektiven Dotierung des zweiten Dotierungstyps und kann Dotierstoffatome des ersten Dotierungstyps umfassen.
  • Bezug nehmend auf die 1A bis 1C umfasst die Transistoranordnung außerdem eine dritte Halbleiterschicht 130, die an den Schichtstapel mit den ersten Schichten 110 und den zweiten Schichten 120 und jeweils an das erste Sourcegebiet 13, das erste Draingebiet 15 und die Gategebiete 14 angrenzt. Aktive Gebiete des zweiten Transitorbauelements M2 sind in der dritten Halbleiterschicht 130 in einem zweiten Gebiet 132 integriert. Das zweite Gebiet 132 ist zu einem ersten Gebiet 131 der dritten Halbleiterschicht 130 beabstandet, wobei das dritte Gebiet durch das erste Sourcegebiet 13 und das erste Draingebiet 15 begrenzt ist. Wenigstens das erste Gebiet 131 ist ein Gebiet des zweiten Dotierungstyps. Das zweite Transistorbauelement M1 ist in den 1A und 1B nur schematisch veranschaulicht und durch ein Schaltsymbol repräsentiert.
  • Die dritte Halbleiterschicht 130 und der Schichtstapel mit den ersten und zweiten Halbleiterschichten 110, 120 bildet einen Gesamt-Schichtstapel 100, der nachfolgend auch als Halbleiterkörper 100 bezeichnet wird. Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial, wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumnitrid (GaN), Galliumarsenid (GaAs), oder ähnliches umfassen. Der Halbleiterkörper 100 kann auf einer beliebigen Art von Träger 200 (der in den 1A und 1B gestrichelt dargestellt ist) angeordnet sein. Beispiele dieses Trägers 200 sind weiter unten erläutert.
  • Gemäß einem Beispiel ist die Gesamtzahl der ersten Schichten 110 in dem Schichtstapel gleich die Gesamtzahl der zweiten Schichten 120. Bei dem in den 1A und 1B gezeigten Beispiel ist eine oberste Schicht des Schichtstapels eine zweite Schicht 120 und eine unterste Schicht ist eine erste Schicht 110. Die „oberste Schicht“ ist die Schicht, die an die dritte Schicht 130 angrenzt, und die unterste Schicht ist die Schicht, die am weitesten von der obersten Schicht beabstandet ist. Allerdings ist das Realisieren der obersten Schicht als eine zweite Schicht 120 und der untersten Schicht als eine erste Schicht 110 nur ein Beispiel. Gemäß einem weiteren, nicht gezeigten Beispiel ist die oberste Schicht eine erste Schicht und die unterste Schicht ist eine zweite Schicht. Lediglich zur Veranschaulichung umfasst der Schichtstapel mit den ersten und zweiten Schichten 110, 120 zwei erste Schichten 110 und zwei zweite Schichten 120, d.h., vier Schichten insgesamt. Dies ist jedoch nur ein Beispiel. Gemäß einem Beispiel ist die Gesamtzahl der Schichten 110, 120 in dem Schichtstapel zwischen 4 und 60, insbesondere zwischen 6 und 30.
  • Die erste Richtung, welches die Richtung ist, in der das erste Sourcegebiet 13 und das erste Draingebiet 15 voneinander beabstandet sind, ist eine erste laterale Richtung x des Halbleiterkörpers bei dem in den 1A bis 1C gezeigten Beispiel. Eine „laterale Richtung“ des Halbleiterkörpers 100 ist eine Richtung parallel zu einer ersten Oberfläche 101 des Halbleiterkörpers 100. Die ersten und zweiten Schichten 110, 120 und die dritte Schicht 130 sind bei dem in den 1A bis 1C gezeigten Beispiel im Wesentlichen parallel zu der ersten Oberfläche 101. Bei diesem Beispiel erstrecken sich das erste Sourcegebiet 13 und das erste Draingebiet 14 jeweils in einer vertikalen Richtung z in dem Halbleiterkörper 100, so dass das erste Sourcegebiet 13 und das erste Draingebiet 15 jeweils an die dritte Schicht 130 und die ersten Schichten 110 angrenzen. Die „vertikale Richtung“ z ist eine Richtung senkrecht zu der ersten Oberfläche 101. Außerdem erstrecken sich die Gategebiete 14 in der vertikalen Richtung z in dem Halbleiterkörper 100, so dass die mehreren Gategebiete 14 jeweils an jede der zweiten Halbleiterschichten 12 angrenzen. Die Gategebiete 14 sind in einer zweiten lateralen Richtung y voneinander beabstandet. Die zweite laterale Richtung y unterscheidet sich von der ersten lateralen Richtung x und kann senkrecht zu der ersten lateralen Richtung x sein.
  • Das erste Transistorbauelement M1 ist ein laterales Superjunction-Verarmungsbauelement, genauer, ein lateraler Superjunction-JFET (Junction Field Effect Transistor). Bei diesem Transistorbauelement M1 sind das erste Sourcegebiet 13 und das erste Draingebiet 15 jeweils ein Gebiet des ersten Dotierungstyps und die Gategebiete 14 sind jeweils Gebiete des zweiten Dotierungstyps. Außerdem bilden die ersten Halbleiterschichten 110 in dem Abschnitt des Halbleiterkörpers 100 zwischen dem ersten Sourcegebiet 13 und dem ersten Draingebiet 15 Driftgebiete 11 und die zweiten Halbleiterschichten 120 bilden Kompensationsgebiete 12 des Superjunction-Bauelements. Die Funktion dieser Drift- und Kompensationsgebiete ist weiter unten erläutert.
  • Ein Typ des ersten Transistorbauelements M1 ist durch den ersten Dotierungstyp definiert. Das erste Transistorbauelement M1 ist ein n-leitender JFET, wenn der erste Dotierungstyp ein n-Typ ist und der zweite Dotierungstyp ein p-Typ ist. Entsprechend ist das erste Transistorbauelement M1 ein p-leitender JFET, wenn der erste Dotierungstyp ein p-Typ ist und der zweite Dotierungstyp ein n-Typ ist.
  • Gemäß einem Beispiel sind das erste Sourcegebiet 13, das Draingebiet 15, die mehreren Gategebiete 14, die ersten und zweiten Schichten 110, 120, die die Drift- und Kompensationsgebiete 11, 12 bilden, und die dritte Schicht 130 monokristalline Halbleitergebiete. Gemäß einem Beispiel umfassen diese Gebiete monokristallines Silizium (Si) und eine Dotierungskonzentration des ersten Sourcegebiets 13 ist ausgewählt aus einem Bereich zwischen 1E17 cm-3 (=1 · 1017 cm-3) und 1E21 cm-3, eine Dotierungskonzentration der Driftgebiete 11 ist ausgewählt aus einem Bereich zwischen 1E13 cm-3 und 5E17 cm-3, und eine Dotierungskonzentration der Gategebiete 14 ist ausgewählt aus einem Bereich zwischen 1E17 cm-3 und 1E21 cm-3. Die Dotierungskonzentration des ersten Draingebiets 15 kann aus demselben Bereich wie die Dotierungskonzentration des ersten Sourcegebiets 13 ausgewählt werden, und die Dotierungskonzentration der Kompensationsgebiete 12 kann aus demselben Bereich wie die Dotierungskonzentration der Driftgebiete 13 ausgewählt werden.
  • Bezug nehmend auf die 1A und 1B sind die Gategebiete 14 des ersten Transistorbauelements M1 an einen ersten Gateknoten G1 angeschlossen und ist das erste Draingebiet 15 an einen ersten Drainknoten D1 angeschlossen. Der erste Gateknoten G1 und der erste Drainknoten D1 sind in den 1A und 1B nur schematisch dargestellt. Diese Knoten G1, D1 können Metallisierungen (nicht gezeigt) auf dem Halbleiterkörper 100 umfassen. Optional kann, wie in 1B in gestrichelten Linien dargestellt ist, eine erste Verbindungselektrode 34 jeweils in die Gategebiete 14 eingebettet sein und kann eine zweite Verbindungselektrode 35 in das Draingebiet 35 eingebettet sein. Die ersten Verbindungselektroden 34 sind an den Gateknoten G1 angeschlossen und dienen dazu, eine niederohmige Verbindung zwischen jedem Abschnitt der Gategebiete 14 und dem ersten Gateknoten G1 zur Verfügung zu stellen. Die zweite Elektrode 35 ist an den Drainknoten D1 angeschlossen und bildet eine niederohmige Verbindung zwischen jedem Abschnitt des Draingebiets 15 und dem Drainknoten D1. Außerdem kann eine dritte Elektrode 33 in dem ersten Sourcegebiet 13 eingebettet sein. Bezug nehmend auf 1B können sich die erste, zweite und dritte Verbindungselektrode 34, 35, 33 jeweils entlang einer gesamten Länge des jeweiligen Halbleitergebiets 14, 15, 13 in der vertikalen Richtung z erstrecken. Jede dieser Elektroden 34, 35, 33 umfasst ein elektrisch leitendes Material. Beispiele eines solchen elektrisch leitenden Materials umfassen, sind jedoch nicht darauf beschränkt: ein Metall, wie beispielsweise Kupfer (Cu), Aluminium (Al), Tantal (Ta), Titan (Ti), Kobalt (Co), Nickel (Ni) oder Wolfram (W); ein hochdotiertes polykristallines Halbleitermaterial, wie beispielsweise Polysilizium; oder ein Metallsilizid, wie beispielsweise Wolframsilizid (WSi), Titansilizid (TiSi), Kobaltsilizid (CoSi) oder Nickelsilizid (NiSi).
  • Die Hauptfunktion der dritten Halbleiterschicht 130 besteht darin, das zweite Halbleitertransistorbauelement M2 aufzunehmen. Die Halbleiterschicht 130 ist deshalb so gestaltet, dass sie ausreichend Platz bietet, um aktive Gebiete des zweiten Transistorbauelements M2 in dem zweiten Gebiet 132 zu integrieren. Gemäß einem Beispiel ist eine Dicke der dritten Halbleiterschicht 130 in dem zweiten Gebiet 132 zwischen 1 Mikrometer (µm) und 7 Mikrometern, insbesondere zwischen 3 und 5 Mikrometern. Die „Dicke“ ist die Abmessung der dritten Schicht 130 in der vertikalen Richtung. Gemäß einem Beispiel ist eine Dicke der dritten Schicht 130 wenigstens das Zweifache einer Dicke einer einzelnen ersten Halbleiterschicht 110 oder einer einzelnen zweiten Halbleiterschicht 120. Gemäß einem Beispiel ist eine Dicke der dritten Halbleiterschicht 130 wenigstens das Zweifache einer Dicke jeder der ersten Halbleiterschichten 110 und der zweiten Halbleiterschichten 120. Die Dicke einer einzelnen ersten Halbleiterschicht 110 oder einer einzelnen zweiten Halbleiterschicht 120 ist beispielsweise zwischen 100 Nanometern (nm) und 3 Mikrometern (µm). Gemäß einem weiteren Beispiel ist eine Dicke der dritten Halbleiterschicht 130 größer als ein Abstand zwischen dem ersten Sourcegebiet 13 und jedem der Gategebiete 14.
  • In dem oder auf dem ersten Gebiet 131 kann die Transistoranordnung eine Randabschlussstruktur (in den 1A bis 1C nicht gezeigt) umfassen. Diese Randabschlussstruktur kann die Dicke der dritten Schicht 130 in dem ersten Gebiet 131 im Vergleich zu dem zweiten Gebiet 132 reduzieren. Beispiele von Randabschlussstrukturen sind weiter unten erläutert.
  • Wenigstens das erste Gebiet 131 der dritten Halbleiterschicht 130 ist ein Gebiet des zweiten Dotierungstyps, so dass ein erster pn-Übergang zwischen dem ersten Draingebiet 15 und dem ersten Gebiet 131 gebildet ist und ein zweiter pn-Übergang zwischen dem ersten Sourcegebiet 13 und dem ersten Gebiet 131 gebildet ist. Diese pn-Übergänge sind Teil von zwei Bipolardioden, einer ersten Bipolardiode BD1, die durch die Gategebiete 14, das erste Gebiet 131 und das erste Draingebiet 15 gebildet ist, und eine zweite Bipolardiode BD2, die durch die Gategebiete 14, das erste Gebiet 131 und das erste Sourcegebiet 13 gebildet ist. In jeder dieser Bipolardioden bildet das erste Gebiet 131 der dritten Halbleiterschicht 130 ein Basisgebiet. Schaltsymbole dieser Bipolardioden sind in 1B gezeigt. Gemäß einem Beispiel ist eine Dotierungskonzentration des ersten Gebiets 131 der dritten Halbleiterschicht 130 derart, dass eine Sperrspannungsfestigkeit der ersten Bipolardiode BD1 gleich ist wie oder höher ist als eine Sperrspannungsfestigkeit des ersten Transistorbauelements M1.
  • Die „Sperrspannungsfestigkeit“ des ersten Transistorbauelements M1 ist definiert durch einen maximalen Pegel einer Spannung zwischen dem ersten Drainknoten D1 und dem Gateknoten G1, dem das erste Transistorbauelement M1 im Aus-Zustand standhalten kann. Abhängig vom speziellen Design kann die Sperrspannungsfestigkeit von 20V bis hin zu einigen 100 Volt reichen. Die Sperrspannungsfestigkeit kann unter anderem eingestellt werden durch geeignetes Wählen eines Abstands zwischen dem ersten Gategebiet 14 und dem ersten Draingebiet 15. In einem ersten Transistorbauelement mit einer Sperrspannungsfestigkeit von beispielsweise 650 Volt kann der Abstand ausgewählt werden aus zwischen 40 Mikrometern und 60 Mikrometern, und eine Dotierungskonzentration des ersten Gebiets 131 kann ausgewählt werden aus einem Bereich zwischen 1E13 cm-3 und 1E15 cm-3, insbesondere aus zwischen 1,1E14 cm-3 und 4,6E14 cm-3.
  • Der Schichtstapel mit den ersten und zweiten Halbleiterschichten 110, 120 grenzt an die dritte Schicht 130, und damit an das zweite Gebiet 132 an, in dem aktive Gebiete des zweiten Transistorbauelements M2 integriert sind. Allerdings wird die dritte Schicht 130, und insbesondere das zweite Gebiet 132 nicht basierend auf den ersten und zweiten Schichten 110, 120 erhalten. Das heißt, das zweite Gebiet 132 wird nicht erhalten durch zusätzliches Dotieren von Abschnitten der ersten und zweiten Schichten 110, 120 mit Dotierstoffatomen des zweiten Dotierungstyps, um eine effektive Dotierung des zweiten Dotierungstyps zu erhalten.
  • Bezug nehmend auf die 1A und 1B ist das erste Sourcegebiet 13 elektrisch an einen Drainknoten D1 des zweiten Transistorbauelements M2 angeschlossen. Das zweite Transistorbauelement M2 umfasst außerdem einen Gateknoten G2 und einen Sourceknoten S2. Gemäß einem Beispiel ist das zweite Transistorbauelement M2 ein selbstsperrendes Transistorbauelement, wie beispielsweise ein Anreicherungs-MOSFET. Lediglich zur Veranschaulichung repräsentiert das Schaltsymbol des in den 1A und 1B gezeigten Transistorbauelements M2 einen n-leitenden Anreicherungs-MOSFET. Dies ist jedoch nur ein Beispiel. Das zweite Transistorbauelement kann auch als p-leitender Anreicherungs-MOSFET oder als p-leitender oder n-leitender Verarmungs-MOSFET realisiert sein.
  • Optional sind, wie dies in 1B in gestrichelten Linien dargestellt ist, solche Abschnitte der zweiten Halbleiterschichten 120, die unterhalb des zweiten Gebiets 132 angeordnet sind und von solchen Abschnitten beabstandet sind, die die Kompensationsgebiete 12 bilden, an den zweiten Sourceknoten S2 angeschlossen. Verbindungen zwischen diesen zweiten Schichten 120 und dem zweiten Sourceknoten S2 sind in 1B schematisch dargestellt. Beispiele, wie diese Verbindungen realisiert werden können, sind weiter unten erläutert.
  • Das erste und zweite Transistorbauelement M1, M2 können in verschiedener Weise verbunden werden. Gemäß einem Beispiel ist der Sourceknoten S2 des zweiten Transistorbauelements M2 an den Gateknoten G1 des ersten Transistorbauelements M1 angeschlossen. Ein Schaltbild einer Transistoranordnung, in dem der Gateknoten G1 des ersten Transistorbauelements M1 an den Sourceknoten S2 des zweiten Transistorbauelements M2 angeschlossen ist, ist in 2A gezeigt. Lediglich zur Veranschaulichung und zur nachfolgenden Erläuterung sei angenommen, dass das erste Transistorbauelement ein n-leitender JFET ist und das zweite Transistorbauelement ein n-leitender Anreicherungs-MOSFET ist. Der zweite Gateknoten G2, der zweite Sourceknoten S2 und der erste Drainknoten D1 sind Schaltungsknoten, die dazu dienen können, die Transistoranordnung an andere Bauelemente, eine Spannungsquelle, Masse oder Ähnliches in einer elektronischen Schaltung anzuschließen.
  • Die Transistoranordnung kann ein Gehäuse (Package) 300 umfassen, das in 2A schematisch dargestellt ist. In diesem Fall sind der zweite Gateknoten G2, der zweite Sourceknoten S2 und der erste Drainknoten D1 externe Schaltungsknoten, die außerhalb des Gehäuses 300 zugänglich sind. Gemäß einem Beispiel ist der Gateknoten G1 des ersten Transistorbauelements M1 an den Sourceknoten S2 des zweiten Transistorbauelements M2 innerhalb des Gehäuses angeschlossen. Eine Verbindung zwischen dem zweiten Sourceknoten S2 und dem ersten Gateknoten G1 kann durch eine Verdrahtungsanordnung (die in den Figuren nicht gezeigt ist) gebildet werden, die oberhalb der ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet ist. Gemäß einem weiteren Beispiel ist der erste Gateknoten G1 außerhalb des Gehäuses zugänglich und der erste Gateknoten G1 ist an den zweiten Sourceknoten S2 durch eine Verbindung außerhalb des Gehäuses 300 angeschlossen.
  • Obwohl die Transistoranordnung zwei Transistoren umfasst, das erste Transistorbauelement (JFET) M1 und das zweite Transistorbauelement (MOSFET), kann es wie ein einzelner Transistor betrieben werden. Ein Betriebszustand der Transistoranordnung ist durch einen Betriebszustand des MOSFET M2 definiert. Die Transistoranordnung funktioniert wie ein spannungsgesteuerter Transistor, der abhängig von einer zwischen dem zweiten Gateknoten G2 und dem zweiten Sourceknoten S2 erhaltenen Ansteuerspannung VGS2 ein- oder ausschaltet. Diese Ansteuerspannung wird nachfolgend als Gate-Source-Spannung VGS2 bezeichnet.
  • Die Funktion der in den 1A - 1C und 2A gezeigten Transistoranordnung ist unten erläutert. Lediglich zur Erläuterung sei angenommen, dass das erste Transistorbauelement M1 ein n-leitender JFET ist und das zweite Transistorbauelement M2 ein n-leitender Anreicherungs-MOSFET ist. Außerdem sei zur Erläuterung angenommen, dass das Transistorbauelement als elektronischer Schalter arbeitet, der in Reihe zu einer Last Z geschaltet ist, wobei eine Reihenschaltung mit der Last Z und dem Transistorbauelement eine Versorgungsspannung V1 erhält.
  • Bezug nehmend auf 2A wird der MOSFET M2 durch die zwischen dem zweiten Gateknoten G2 und dem zweiten Sourceknoten S2 erhaltene Gate-Source-Spannung gesteuert. Der MOSFET M2 ist in einem Ein-Zustand (leitenden Zustand) wenn ein Spannungspegel der Gate-Source-Spannung VGS2 höher ist als ein vordefinierter Schwellenspannungspegel Vth1 . Bei einem n-leitenden Anreicherungs-MOSFET ist der Schwellenspannungspegel Vth1 ein positiver Spannungspegel. Der JFET M1 wird durch eine Gate-Source-Spannung VGS1 gesteuert, die zwischen dem ersten GateKnoten G1 und dem ersten Source-Knoten S1 erhalten wird. Ein n-leitender JFET, wie beispielsweise der in 2 gezeigte JFET M1 ist im Ein-Zustand, wenn ein Spannungspegel der Gate-Source-Spannung, wie beispielsweise die in 2 gezeigte Gate-Source-Spannung VGS1 höher ist als ein vordefinierter Schwellenspannungspegel Vth2 . Das heißt, der JFET M1 ist im Ein-Zustand, wenn VGS1 > Vth1 wobei Vth1 < 0. Da der Gateknoten G1 des JFET M1 an den Sourceknoten S2 des MOSFET M2 angeschlossen ist, ist die Gate-Source-Spannung VGS1 des JFET M1 gleich der invertierten Drain-Source-Spannung VDS2 des MOSFET M2, d.h. VGS1 = -VDS2 . Die Drain-Source-Spannung VDS2 des MOSFET M2 ist die Spannung zwischen den Drainknoten D2 und dem Sourceknoten S2 des MOSFET 2.
  • Wenn der MOSFET M2 im Ein-Zustand ist, ist ein Betrag der Drain-Source-Spannung VDS2 sehr gering, so dass die Gate-Source-Spannung VGS1 des JFET zwischen dem negativen Schwellenpegel Vth1 und null ist. Damit ist der JFET M1 ebenfalls im Ein-Zustand. Wenn der MOSFET M2 ausschaltet, steigt die Drain-Source-Spannung VDS2 an, bis die invertierte Drain-Source-Spannung -VDS2 die negative Schwellenspannung Vth1 erreicht, so dass der JFET M1 ebenfalls ausschaltet.
  • Bezug nehmend auf die 1A-1C kann im Ein-Zustand des JFET M1 und des MOSFET M2 ein Strom von dem ersten Drainknoten D1 über das Draingebiet 15, die Driftgebiete 11, das Sourcegebiet 13 und die Drain-Source-Strecke D2 - S2 des MOSFET M2 zu dem zweiten Sourceknoten S2 fließen. Wenn der MOSFET M2 ausschaltet, kann das elektrische Potential an dem ersten Drainknoten D1 relativ zu dem elektrischen Potential an dem zweiten Sourceknoten S2 ansteigen. Dieser Anstieg des elektrischen Potentials an dem ersten Drainknoten D1 bewirkt einen Anstieg des elektrischen Potentials an dem ersten Sourcegebiet 13, während das elektrische Potential an dem Gategebiet 14 auf dem elektrischen Potential an dem zweiten Sourceknoten S2 festgehalten wird. Der Anstieg des elektrischen Potentials des ersten Sourcegebiets 13 und der Driftgebiete 11 bewirkt, dass pn-Übergänge zwischen dem ersten Sourcegebiet 13 und den Kompensationsgebieten 12 und zwischen den Gategebieten 14 und den Driftgebieten 13 rückwärtsgepolt sind. Außerdem sind pn-Übergänge zwischen den Driftgebieten 11 und den Kompensationsgebieten 21 rückwärts gepolt. Rückwärtspolen dieser pn-Übergänge bewirkt, dass die Driftgebiete 11 an Ladungsträgern verarmt werden. Der JFET M1 schaltet aus, sobald die Driftgebiete 11 zwischen den wenigstens zwei Gategebieten 14 und/oder zwischen den Gategebieten 14 und dem ersten Sourcegebiet 13 vollständig an Ladungsträgern verarmt wurden.
  • 1C zeigt eine horizontale Querschnittsansicht des Transistorbauelements in einer horizontalen Schnittebene C-C, die durch eines der Driftgebiete 11 geht. In 1C bezeichnet das Bezugszeichen 111 einen Abschnitt des Driftgebiets 11 zwischen zwei Gategebieten 14, und 112 bezeichnet einen Abschnitt des wenigstens einen Driftgebiets 11 zwischen den Gategebieten 14 und dem ersten Sourcegebiet 13. Die Schwellenspannung Vth1 des JFET M1 ist die Spannung, die zwischen den Gategebieten 14 und dem ersten Sourcegebiet 13 angelegt werden muss, um wenigstens einen dieser Abschnitte 111 , 112 vollständig zu verarmen. In 1C bezeichnet dl einen Abstand zwischen zwei Gategebieten 14 in der zweiten Richtung y. Der Betrag (der Pegel) der Schwellenspannung Vth1 ist abhängig von verschiedenen Design-Parametern und kann eingestellt werden durch geeignetes Gestalten dieser Parameter. Diese Design-Parameter umfassen den (kürzesten) Abstand dl zwischen zwei Gategebieten 14, eine Dotierungskonzentration des Driftgebiets 11 in dem Abschnitt 111 zwischen den Gategebieten 14 und eine Dotierungskonzentration der Kompensationsgebiete 21 (außerhalb der Darstellung in 1C) in einem Abschnitt, der zwischen den Gategebieten 14 angeordnet ist und an den Abschnitt 111 der Driftgebiete 11 angrenzt.
  • Gemäß einem Beispiel haben die Driftgebiete 11 in dem Abschnitt 111 zwischen den Gate-Elektroden 14 eine höhere Dotierungskonzentration als in Abschnitten, die in Richtung des Draingebiets 13 von den Draingebieten 14 beabstandet sind. Dieser höher dotierte Abschnitt 111 wirkt einem Anstieg des Einschaltwiderstands entgegen, der durch die Gategebiete 14 verursacht wird, die den Querschnitt, in dem ein Strom zwischen den Source- und Draingebieten 13 und 15 fließen kann, reduzieren. Gemäß einem Beispiel haben die Kompensationsgebiete wenigstens in Teilen von Abschnitten, die zwischen den Gategebieten 14 angeordnet sind, eine höhere Dotierungskonzentration als in anderen Abschnitten, insbesondere solchen Abschnitten, die in Richtung des Draingebiets 15 zu den Gate-Elektroden 14 beabstandet sind. Dieser höher dotierte Abschnitt stellt sicher, dass das Driftgebiet 11 in dem Abschnitt zwischen den Draingebieten 14 an Ladungsträgern verarmt ist, so dass der JFET M1 sperrt, wenn die Schwellenspannung Vth1 angelegt wird. Gemäß einem Beispiel ist das höher dotierte Gebiet der Kompensationsgebiete 12 nicht nur zwischen den Gategebieten 14 angeordnet, sondern umgibt die Gategebiete 14 in einer horizontalen Richtung, die parallel zu der ersten Oberfläche 101 ist.
  • Der MOSFET M2 ist so gestaltet, dass eine Sperrspannungsfestigkeit des MOSFET M2 gleich oder höher als ein Betrag einer Schwellenspannung Vth1 des JFET M1 ist, d.h. VDS2_MAX ≥ | Vth1 | , wobei VDS2_MAX die Sperrspannungsfestigkeit des MOSFET M2 ist. Die Sperrspannungsfestigkeit des MOSFET M2 ist die maximale Spannung, der der MOSFET M2 zwischen dem Drainknoten D2 und dem Gateknoten G1 standhalten kann.
  • Bei dem in 2A gezeigten Beispiel umfasst die Transistoranordnung drei externe Schaltungsknoten, den ersten Drainknoten D1, den zweiten Sourceknoten S2 und den zweiten Gateknoten G2. Gemäß einem weiteren Beispiel, das in 2B gezeigt ist, ist zusätzlich zu diesen Schaltungsknoten D1, S2, G2 der erste Sourceknoten S1 ebenfalls zugänglich. Gemäß einem weiteren Beispiel, das in 2C gezeigt ist, kann der zweite Transistor M2 durch Verbinden des zweiten Gateknotens G2 mit dem zweiten Sourceknoten S2 deaktiviert werden. In diesem Fall ist nur das erste Transistorbauelement M1 aktiv und kann durch Anlegen einer Ansteuerspannung VGS1 zwischen dem ersten Gateknoten G1 und dem ersten Sourceknoten S1 angesteuert werden. Gemäß einem Beispiel sind der erste Drainknoten D1, der erste Gateknoten G1, der erste Sourceknoten S1, der zweite Gateknoten G2 und der zweite Sourceknoten S2 externe Schaltungsknoten, die außerhalb des Gehäuses zugänglich sind. In diesem Fall kann ein Benutzer/Kunde eine der in den 2A bis 2C gezeigten Konfigurationen durch geeignetes Verbinden dieser Schaltungsknoten D1, G1, S1, G2 und S2 auswählen. 2D veranschaulicht ein weiteres Beispiel. Bei diesem Beispiel sind die Sourceknoten S1, S2, die Drainknoten D1, D2 und die Gateknoten G1, G2 der ersten und zweiten Transistoren M1, M2 jeweils außerhalb des Gehäuses 300 zugänglich.
  • Gemäß einem Beispiel sind die ersten und zweiten Schichten 110, 120 so realisiert, dass die Driftgebiete 11 und die Kompensationsgebiete 12 hinsichtlich ihrer Dotierungsdosen im Wesentlichen ausgeglichen sind. Das heißt, an jeder Position in Stromflussrichtung des ersten Transistorbauelements entspricht die Menge der Dotierstoffatome (Dotierstoffladungen) in einem Driftgebiet 11 im Wesentlichen der Menge an Dotierstoffatomen in dem benachbarten Kompensationsgebiet 12. „Im Wesentlichen“ bedeutet, dass ein Ungleichgewicht von bis zu +/-10% vorhanden sein kann. Das heißt, es können 10% mehr oder weniger Dotierstoffatome in den Driftgebieten 11 als in den Kompensationsgebieten 12 vorhanden sein. Damit hat, wenn das erste Transistorbauelement im Aus-Zustand ist und Verarmungsgebiete (Raumladungsgebiete) sich in den Drift- und Kompensationsgebieten 11, 12 ausbreiten, im Wesentlichen jedes Dotierstoffatom in jedem Driftgebiet 11 ein zugehöriges Dotierstoffatom (das als Gegen-Dotierstoffatom bezeichnet werden kann) einer komplementären Dotierung in den Kompensationsgebieten 12 und die Drift- und Kompensationsgebiete 11, 12 können vollständig verarmt werden. Wie allgemein bekannt ist, machen es Kompensationsgebiete in einem Superjunction-Transistorbauelement, wie beispielsweise dem in den 1A - 1C und 2A - 2D gezeigten JFET M1 möglich, die Driftgebiete mit einer höheren Dotierungskonzentration als in einem herkömmlichen Nicht-Superjunction-Bauelement zu realisieren. Dies verringert den Einschaltwiderstand, welches der elektrische Widerstand im Ein-Zustand ist, ohne die Sperrspannungsfestigkeit zu verringern.
  • Wie oben erläutert, kann das zweite Transistorbauelement M2 in verschiedener Weise realisiert werden. Einige Beispiele zum Realisieren des zweiten Transistorbauelements M2 sind unten anhand der 3A - 3B, 4, 5 und 6A - 6B erläutert. Die 3A und 3B zeigen ein erstes Beispiel des zweiten Transistorbauelements M2, wobei 3A eine vertikale Querschnittsansicht und 3B eine horizontale Querschnittsansicht des Transistorbauelements M2 zeigt. Bezug nehmend auf 3A umfasst das zweite Transistorbauelement M2 ein Sourcegebiet 21 und ein Draingebiet 23, das von dem Sourcegebiet 21 in der ersten lateralen Richtung x beabstandet ist. Das Draingebiet 23 grenzt an das Sourcegebiet 13 des ersten Transistorbauelements M1 an, um das Sourcegebiet 13 des ersten Transistorbauelements elektrisch mit dem Draingebiet 23 des zweiten Transistorbauelements M2 zu verbinden. Das Draingebiet 23 des zweiten Transistorbauelements M2 wird nachfolgend auch als zweites Draingebiet bezeichnet. Das Sourcegebiet 21 des zweiten Transistorbauelements M2, das nachfolgend auch als zweites Sourcegebiet 21 bezeichnet wird, und das zweite Draingebiet 23 sind durch ein Bodygebiet 22 getrennt. Das Bodygebiet 22 hat einen Dotierungstyp, der komplementär zu dem Dotierungstyp des zweiten Sourcegebiets 21 und des zweiten Draingebiets 23 ist. Eine Dotierungskonzentration des Bodygebiets 22 ist beispielsweise ausgewählt aus einem Bereich zwischen 1E16 cm-3 und 1E19 cm-3, insbesondere aus zwischen 1E17 cm-3 und 1E18 cm-3.
  • Das zweite Transistorbauelement M2 kann als Anreicherungs-Bauelement (selbstsperrendes Bauelement) oder als Verarmungs-Bauelement (selbstleitendes Bauelement) realisiert sein. In einem selbstsperrenden Bauelement grenzt das Bodygebiet 22 an das Gatedielektrikum 25 an (und die Gate-Elektrode 24 erzeugt im Ein-Zustand des zweiten Transistorbauelements M2 einen Inversionskanal in dem Bodygebiet 22 entlang des Gatedielektrikums 25). In einem selbstleitenden Bauelement ist ein Kanalgebiet (nicht gezeigt) des ersten Dotierungstyps zwischen dem Bodygebiet 22 und dem Gatedielektrikum 25 angeordnet und erstreckt sich von dem zweiten Sourcegebiet 21 bis an das zweite Draingebiet 23 (und die Gate-Elektrode 24 verarmt im Aus-Zustand des zweiten Transistorbauelements M2 das Kanalgebiet von Ladungsträgern).
  • Bei dem in den 3A und 3B gezeigten Beispiel grenzt das zweite Draingebiet 23 an das erste Sourcegebiet 13 an. Dies ist jedoch nur ein Beispiel. Gemäß einem weiteren (nicht gezeigten) Beispiel sind das zweite Draingebiet 23 und das erste Sourcegebiet 13 über eine Verdrahtungsanordnung verbunden, die auf der ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet ist.
  • Bezug nehmend auf 3A ist eine Gate-Elektrode 24 benachbart zu dem Bodygebiet 22 angeordnet und durch eine Gatedielektrikum 25 dielektrisch gegenüber dem Bodygebiet 22 isoliert. Diese Gateelektrode 24 ist elektrisch an den zweiten Gateknoten G2 angeschlossen. Das Sourcegebiet 21 ist elektrisch an den zweiten Sourceknoten S2 angeschlossen. Gemäß einem Beispiel ist das zweite Transistorbauelement M2 ein n-leitendes Transistorbauelement. In diesem Fall ist das zweite Sourcegebiet 21 und das zweite Draingebiet 23 n-dotiert, während das Bodygebiet 22 p-dotiert ist. Gemäß einem weiteren Beispiel ist das zweite Transistorbauelement M2 ein p-leitendes Transistorbauelement. In diesem Fall sind das zweite Sourcegebiet 21 und das zweite Draingebiet 23 p-dotierte Halbleitergebiete, während das Bodygebiet 22 ein n-dotiertes Halbleitergebiet ist. Das in 3A gezeigte zweite Transistorbauelement M2 ist ein Anreicherungs-Transistorbauelement. Bei diesem Transistorbauelement grenzt das Bodygebiet 22 an das Gatedielektrikum 25 an. Gemäß einem weiteren (nicht gezeigten) Beispiel ist das zweite Transistorbauelement M2 ein Verarmungs-Transistorbauelement. In diesem Fall gibt es ein Kanalgebiet desselben Dotierungstyps wie das zweite Sourcegebiet 21 und das zweite Draingebiet 23, das zwischen den Bodygebiet 22 und dem Gatedielektrikum 25 angeordnet ist und sich von dem zweiten Sourcegebiet 21 zu dem zweiten Draingebiet 23 erstreckt. Bezug nehmend auf 3B, die eine horizontale Querschnittsansicht des zweiten Transistorbauelements M2 zeigt, können das zweite Sourcegebiet 21, das zweite Draingebiet 23 und das Bodygebiet 22 in der zweiten lateralen Richtung y des Halbleiterkörpers 100 langgestreckt sein.
  • Bezug nehmend auf 3B kann ein Verbindungsgebiet 26 des zweiten Dotierungstyps an den zweiten Sourceknoten S2 angeschlossen sein und sich durch das zweite Gebiet 132 und den Schichtstapel mit den ersten und zweiten Schichten 110, 120 erstrecken. Dieses Verbindungsgebiet 26 verbindet solche Abschnitte der zweiten Schicht 120, die unterhalb des zweiten Gebiets 132 angeordnet sind, mit dem zweiten Sourcegebiet S2. Solche Abschnitte der ersten Schichten 110, die unterhalb des zweiten Gebiets 132 angeordnet sind, sind an das erste Sourcegebiet 13 angeschlossen und, weil das erste Sourcegebiet 13 an das zweite Draingebiet 23 angeschlossen ist, an das zweite Draingebiet 23 angeschlossen. Aufgrund der Tatsache, dass unterhalb des zweiten Gebiets 132 die zweiten Schichten 120 an den zweiten Sourceknoten S2 angeschlossen sind und das die ersten Schichten 110 an den zweiten Drainknoten D2 angeschlossen sind, kann sich ein Verarmungsgebiet in den ersten und zweiten Schichten 110, 120 unterhalb des zweiten Gebiets 132 ausbreiten, wenn das zweite Transistorbauelement M2 im Aus-Zustand ist.
  • 4 zeigt eine Modifikation des in den 3A und 3B gezeigten Transistorbauelements. Bei dieser Modifikation umfasst das Transistorbauelement M2 ein Driftgebiet 27 (das auch als Drainverlängerung bezeichnet werden kann) zwischen dem Bodygebiet 22 und dem Draingebiet 23. Das Driftgebiet 27 hat eine niedrigere Dotierungskonzentration als das Draingebiet 23 und denselben Dotierungstyp wie das Draingebiet 23. Eine Feldelektrode 29 ist benachbart zu dem Driftgebiet 27 angeordnet und durch ein Feldelektrodendielektrikum 28 dielektrisch gegenüber dem Driftgebiet 27 isoliert. Gemäß einem Beispiel ist das Feldelektrodendielektrikum 28 dicker als das Gatedielektrikum 25. Wie dargestellt kann die Feldelektrode 29 elektrisch mit der Gate-Elektrode 24 verbunden sein, beispielsweise durch Realisieren der Gate-Elektrode 24 und der Feldelektrode als eine leitende Schicht. Dies ist in 4 veranschaulicht. Gemäß einem weiteren (nicht gezeigten) Beispiel ist die Feldelektrode 29 an den zweiten Sourceknoten S2 angeschlossen und gegenüber der Gate-Elektrode 24 elektrisch isoliert.
  • 5 zeigt eine weitere Modifikation des in den 3A und 3B Transistorbauelements. Bei dem in 5 gezeigten Beispiel überlappen die Gate-Elektrode 24 und das Gatedielektrikum 25 das Driftgebiet 27, erstrecken sich in der ersten lateralen Richtung x aber nicht bis an das Draingebiet 23. Ein Isolationsgebiet 41 ist zwischen dem Driftgebiet 27 und solchen Gebieten der ersten Oberfläche 101 angeordnet, die nicht durch die Gate-Elektrode 24 und das Gatedielektrikum 25 bedeckt sind. Dieses Isolationsgebiet 41 kann an das Draingebiet 23 angrenzen, wie in 5 gezeigt ist. Bei diesem Beispiel grenzt das Driftgebiet 27 an das Draingebiet 23 in einem Gebiet an, das von der ersten Oberfläche 101 beabstandet ist. Das Isolationsgebiet 41 kann ein herkömmliches elektrisch isolierendes Material, wie beispielsweise ein Oxid umfassen. Das Isolationsgebiet 41 kann als sogenannte STI (Shallow Trench Isolation, flache Grabenisolation) realisiert sein und ein thermisch gewachsenes Oxid umfassen.
  • Bei dem in den 3A, 4 und 5 gezeigten Beispiel ist die Gate-Elektrode 24 auf der ersten Oberfläche 101 des Halbleiterkörpers angeordnet. Dies ist jedoch nur ein Beispiel. Gemäß einem weiteren Beispiel, das in den 6A und 6B gezeigt ist, sind mehrere Gate-Elektroden 24 vorhanden, die in Gräben angeordnet sind, die sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstrecken. In der ersten lateralen Richtung x erstrecken sich diese Gate-Elektroden jeweils von dem zweiten Sourcegebiet 21 bis zu dem zweiten Draingebiet 23 durch das Bodygebiet 22 und sind durch ein Gatedielektrikum 25 elektrisch gegenüber diesen Halbleitergebieten 21, 22, 23 isoliert. Diese Gate-Elektroden 24 sind jeweils an den zweiten Gateknoten G2 elektrisch angeschlossen, was in 6A schematisch veranschaulicht ist.
  • Zweite Transistorbauelemente des in den 3A bis 3B, 4, 5 und 6A bis 6B gezeigten Typs können unter Verwendung herkömmlicher Implantations- und Oxidationsprozesse, die von integrierten CMOS-(Complementary Metal Oxide Semiconductor)-Prozessen bekannt sind, realisiert werden. Das zweite Transistorbauelement kann daher als CMOS-Bauelement bezeichnet werden. Das zweite Gebiet 132 kann eine Grunddotierung des zweiten Dotierungstyps haben oder kann intrinsisch sein bevor die aktiven Gebiete (Source-, Body- und Draingebiete 21, 22, 23) des zweiten Transistorbauelements M2 in dem zweiten Gebiet 132 hergestellt werden. Die Grunddotierung kann so gewählt werden, dass sie im Wesentlichen gleich der Dotierungskonzentration des Bodygebiets 22 ist oder niedriger als die Dotierungskonzentration des Bodygebiets 22 ist.
  • Bei dem in den 1A bis 1C gezeigten Beispiel sind die ersten und zweiten Schichten 110, 120 in dem Schichtstapel so angeordnet, dass sie im Wesentlichen parallel zu der dritten Schicht 130, und damit parallel zu der ersten Oberfläche 101 des Halbleiterkörpers 100 sind. Gemäß einem weiteren Beispiel, das in den 7A bis 7C gezeigt ist, sind die ersten und zweiten Schichten 110, 120 so angeordnet, dass sie im Wesentlichen senkrecht zu der dritten Schicht 130, und damit senkrecht zu der ersten Oberfläche 101 des Halbleiterkörpers 100 sind. 7A zeigt eine vertikale Querschnittsansicht der Transistoranordnung in einer vertikalen Schnittebene, die durch eine der mehreren ersten Halbleiterschichten 110 geht, 7B zeigt eine vertikale Querschnittsansicht in einer Schnittebene, die durch eine der zweiten Halbleiterschichten 120 geht, und 7C zeigt eine horizontale Querschnittsansicht in einer Schnittebene, die durch den Schichtstapel mit den ersten und zweiten Halbleiterschichten 110, 120 geht. Wie bei dem in den 1A bis 1C gezeigten Beispiel ist bei dem in den 7A bis 7C gezeigten Beispiel das zweite Transistorbauelement M2 nur schematisch dargestellt und durch ein Schaltsymbol repräsentiert. Dieses zweite Transistorbauelement M2 kann gemäß einem der zuvor anhand der 3A bis 3B, 4, 5 und 6A bis 6B erläutertem Beispiel realisiert werden. Bezug nehmend auf 7C können bei dieser Transistoranordnung die Gategebiete 14 jeweils in einer der zweiten Schichten 120 angeordnet werden, wobei die Gategebiete 14 sich in der zweiten lateralen Richtung y über die zweiten Schichten 120 hinaus erstrecken können. Dennoch sind zwei benachbarte Gategebiete 14 in der zweiten lateralen Richtung 14 voneinander beabstandet und durch ein Gebiet eines Driftgebiets 11 getrennt. Die Funktion des in den 7A bis 7C gezeigten ersten Transistorbauelements M1 ist dieselbe wie die Funktion des in den 1A bis 1C gezeigten ersten Transistorbauelements M1.
  • 8 zeigt eine weitere Modifikation des in den 1A bis 1C gezeigten Transistorbauelements. Bei diesem Beispiel erstreckt sich eine Isolationsschicht 61 von der ersten Oberfläche 101 durch die dritte Schicht 130 und den Schichtstapel mit den ersten und zweiten Schichten 110, 120. Die Isolationsschicht 61 kann sich in den Träger 200 erstrecken.
  • Außerdem trennt die Isolationsschicht das erste Sourcegebiet 13 von dem zweiten Draingebiet 23 innerhalb des Halbleiterkörpers 100, wobei das erste Sourcegebiet 13 und das zweite Draingebiet 23 durch eine Verdrahtungsanordnung, die oberhalb der ersten Oberfläche 101 angeordnet ist, elektrisch verbunden sind, um die Drain-Source-Strecke D2-S2 des zweiten Transistorbauelements M2 in Reihe zu der Drain-Source-Strecke D1-S1 des ersten Transistorbauelements M1 zu schalten. Eine elektrische Verbindung zwischen dem ersten Sourcegebiet 13 und dem zweiten Draingebiet 23 ist in 8 nur schematisch dargestellt. Die Isolationsschicht 61 isoliert das erste Transistorbauelement M1 innerhalb des Halbleiterkörpers 100 vollständig von dem zweiten Transistorbauelement M2. Um die ersten Schichten 110 unterhalb des zweiten Gebiets 132 an den zweiten Drainknoten D2 anzuschließen, erstreckt sich das zweite Draingebiet 23 in der vertikalen Richtung in den Schichtstapel mit den ersten und zweiten Schichten 110, 120. Andere aktive Gebiete des zweiten Transistorbauelements M2 sind in 8 nicht gezeigt.
  • In dem ersten Transistor M1 ist die unterste erste Schicht 110 nicht an das erste Sourcegebiet 13 angeschlossen und das erste Sourcegebiet 13 ist so angeordnet, dass zwei pn-Übergänge zwischen dem ersten Sourcegebiet 13 und der untersten ersten Schicht 110 vorhanden sind, ein erster pn-Übergang zwischen dem ersten Sourcegebiet und einer untersten zweiten Schicht 120 in dem Schichtstapel und ein zweiter pn-Übergang zwischen der untersten zweiten Schicht 120 und der untersten Schicht 110. Aufgrund der Tatsache, dass die unterste erste Schicht 110 nicht an das erste Sourcegebiet 13 angeschlossen ist, bildet bei diesem Beispiel die unterste erste Schicht 110 keines der Driftgebiete 11 des ersten Transistors M1, sondern eine Sperrschichtisolation zwischen den Gategebieten 14 und dem Träger.
  • Eine Topologie, wie sie in 8 gezeigt ist, kann beispielsweise verwendet werden, wenn die Transistoranordnung als High-Side-Schalter verwendet wird. Die 2A und 2B zeigen Schaltungstopologien, in der die Transistoranordnung als Low-Side-Schalter verwendet wird. Bei diesen Topologien ist die Transistoranordnung zwischen die Last Z und einen Schaltungsknoten für ein negatives Versorgungspotential oder Massepotential GND geschaltet. Bei Verwendung als High-Side-Schalter ist die Transistoranordnung, um Unterschied zu dem, was in den 2A und 2B gezeigt ist, zwischen die Last Z und den Schaltungsknoten für das positive Versorgungspotential V1 geschaltet. Wenn die Transistoranordnung als High-Side-Schalter verwendet wird, kann der Träger 200 an das negative Versorgungspotential oder Massepotential GND angeschlossen werden. Betriebsszenarien, die auftreten können, wenn die Transistoranordnung als High-Side-Schalter verwendet wird, und die Funktion der Isolationsschicht 62 und der untersten ersten Schicht 110 in diesen Betriebsszenarien sind nachfolgend erläutert.
  • Im Ein-Zustand der Transistoranordnung ist das Potential an dem ersten Drainknoten D1 gleich dem positiven Versorgungspotential V1, das Potential an dem ersten Sourceknoten S1 ist gleich dem positiven Versorgungspotential V1 minus eines Spannungsabfalls zwischen dem zweiten Drainknoten D2 und dem ersten Sourceknoten S1. Dieser Spannungsabfalls ist abhängig von einem Laststrom durch die Transistoranordnung. In einer Transistoranordnung mit einer Sperrspannungsfestigkeit von einigen 100 Volt ist dieser Spannungsabfall im Ein-Zustand nicht höher als einige Volt, so dass das Potential des ersten Sourceknotens S1 und des ersten Sourcegebiets 13 im Wesentlichen gleich dem positiven Versorgungspotential V1 ist. Dasselbe gilt für das Potential an dem ersten Gateknoten G1 und den Gategebieten 14. In dieser Betriebsart isoliert ein pn-Übergang zwischen den Gategebieten 14 und der untersten ersten Schicht 110 die Gategebiete 14 von dem Träger 200, der ein negatives Versorgungspotential GND hat. Bezug nehmend auf die nachfolgend erläuterten Beispiele kann der Träger ein Halbleitermaterial des zweiten Typs, also komplementär zu dem ersten Typ der untersten Schicht 110 umfassen. In diesem Fall isoliert ein pn-Übergang zwischen der untersten ersten Schicht 100 und dem Träger 200 die unterste erste Schicht 110 von dem Träger.
  • Im Aus-Zustand der Transistoranordnung ist das Potential an dem ersten Drainknoten D1 gleich dem positiven Versorgungspotential V1, das Potential an dem ersten Sourceknoten S1 ist wesentlich geringer als das erste Versorgungspotential V1. In diesem Betriebsszenario hat die unterste Schicht 110 in einem Abschnitt unterhalb des ersten Gebiets 131 im Wesentlichen das Potential an dem ersten Drain D1 und in einem Abschnitt unterhalb des zweiten Gebiets 132 im Wesentlichen das Potential an dem ersten Source S1. Die Isolationsschicht 61 isoliert diese Abschnitte in dieser Betriebsart elektrisch voneinander. Außerdem isoliert einer der oben erläuterten pn-Übergänge zwischen dem ersten Sourcegebiet 13 und der untersten ersten Schicht 110 das erste Sourcegebiet 13 von der untersten ersten Schicht 110.
  • Gemäß einem in 9 gezeigten Beispiel ist eine Logikinsel 74 in einem Abschnitt zwischen dem ersten Sourcegebiet 13 und den Gategebieten 14 in dem ersten Gebiet 131 integriert. Ein Beispiel dieser Logikinsel 74 ist in 9 gezeigt. Bei diesem Beispiel erstreckt sich die Logikinsel 74 von der ersten Oberfläche 101 zu der obersten Schicht 120 des Schichtstapels. In Richtung der Gategebiete 14 ist die Logikinsel 74 durch ein Gebiet des ersten Dotierungstyps begrenzt. Zwischen diesen Gebieten 71 des ersten Dotierungstyps und den Gategebieten 14 ist ein Abschnitt 1311 der die Grunddotierung des ersten Gebiets 131 aufweist, angeordnet. Die Gategebiete 14, der Abschnitt 1311 des ersten Gebiets 131 und das Gebiet 71 des ersten Dotierungstyps bilden eine Bipolardiode. Das Schaltsymbol dieser Bipolardiode ist in 9 schematisch dargestellt. In Richtung des ersten Sourcegebiets 13 ist die Logikinsel 74 durch ein Gebiet 72 des zweiten Dotierungstyps begrenzt. Diese Gebiet 72 des zweiten Dotierungstyps hat eine höhere Dotierungskonzentration als die Grunddotierung des ersten Gebiets 131 und ist durch einen weiteren Abschnitt 1312 , der die Grunddotierung hat, des ersten Gebiets 131 von dem Sourcegebiet 13 getrennt. Das Gebiet 72 des zweiten Dotierungstyps, der Abschnitt 1312 des ersten Gebiets 131 und das erste Sourcegebiet 13 bilden eine weitere Diode. Das Schaltsymbol dieser Diode ist in 9 ebenfalls gezeigt. Beliebige elektronische Bauelemente, wie beispielsweise Transistoren, Dioden, Widerstände, Kondensatoren, oder ähnliches können in und/oder auf der Logikinsel 74 implementiert werden.
  • Alternativ oder zusätzlich zum Integrieren elektronischer Bauelemente in der Logikinsel 74 in dem ersten Gebiet 131 der dritten Schicht 130 können zusätzlich zu dem zweiten Transistorbauelement 132 elektronische Bauelemente in dem zweiten Gebiet 132 integriert werden.
  • Gemäß einem Beispiel ist die Transistoranordnung so gestaltet, dass das erste Sourcegebiet 13 in einer horizontalen Ebene des Halbleiterkörpers 100 das erste Draingebiet 15 umgibt. Ein Beispiel einer Transistoranordnung dieses Typs ist in 10 gezeigt, die eine Draufsicht auf den Halbleiterkörper 100 dieser Art von Transistoranordnung zeigt. Bei dieser Transistoranordnung umgibt das zweite Transistorbauelement, von dem in 10 nur das Sourcegebiet 21 dargestellt ist, das erste Transistorbauelement M1 in der horizontalen Ebene des Halbleiterkörpers 100. Der Schichtstapel mit den ersten und zweiten Schichten 110, 120 ist in 10 außerhalb der Darstellung. Dieser Schichtstapel ist unterhalb der dritten Schicht 130 mit dem ersten Gebiet 131 und dem zweiten Gebiet 132, die in 10 gezeigt sind.
  • Bei dem in 10 gezeigtem Beispiel ist das Draingebiet 15 ein langgestrecktes Gebiet, so dass das erste Sourcegebiet 13 und das zweite Sourcegebiet 21 jeweils die Form eines rechteckförmigen Rings haben. Die Gategebiete 14 sind voneinander beabstandet und so angeordnet, dass sie im Wesentlichen auf einer Linie angeordnet sind, die die Form eines Rechtecks (mit abgerundeten Ecken) hat.
  • Bei der in 10 gezeigten Transistoranordnung können die ersten und zweiten Transistorbauelemente M1, M2 gemäß einem beliebigen der zuvor erläuterten Beispiele realisiert sein. Damit kann in jeder der in 10 gezeigten Schnittebenen I-I oder II-II das Transistorbauelement wie zuvor erläutert realisiert sein.
  • Bei dem in 10 gezeigten Beispiel ist ein Abstand zwischen dem ersten Draingebiet 15 und dem ersten Sourcegebiet 13 an jeder Position größer als ein minimaler Abstand, der benötigt wird, um eine gewünschte Sperrspannungsfestigkeit des ersten Transistorbauelements M1 zu erreichen. Gemäß einem Beispiel ist ein kürzester Abstand dl zwischen einem longitudinalen Ende des ersten Draingebiets 15 und dem ersten Sourcegebiet 13 größer als ein kürzester Abstand d2 zwischen dem ersten Draingebiet 15 und dem ersten Sourcegebiet 13 entlang Längsseiten des ersten Draingebiets 15. Dadurch ist sichergestellt, dass, wenn ein Durchbruch auftritt, der Durchbruch in Gebieten zwischen den Längsseiten des ersten Draingebiets 15 und dem ersten Sourcegebiet 13 auftritt.
  • Das Realisieren des ersten Draingebiets 15 als langgestrecktes Gebiet ist jedoch nur ein Beispiel. Das in 15 veranschaulichte Konzept, bei dem das erste Sourcegebiet 13 das Draingebiet 15 umgibt, ist auch auf Transistoranordnungen anwendbar, bei denen sich das erste Draingebiet 15 von einen (einzelnen) langgestreckten Gebiet unterscheidet. Weitere Beispiele, wie eine Transistoranordnung des in 10 gezeigten Typs realisiert werden kann, sind in den 11 und 12 dargestellt. Diese Figuren zeigen jeweils eine Draufsicht eines Halbleiterkörpers 100. Zur Vereinfachung der Darstellung zeigen diese Figuren nur die Geometrie des ersten Draingebiets 15 und des zweiten Sourcegebiets 21. Die Gategebiete und das erste Sourcegebiet sind in den 11 und 12 nicht gezeigt. Wie bei dem in 10 gezeigten Beispiel sind die Gategebiete und das erste Sourcegebiet, obwohl sie in den 11 und 12 nicht gezeigt sind, zwischen dem ersten Draingebiet 15 und dem zweiten Sourcegebiet 21 angeordnet. Bei dem in 11 gezeigten Beispiel hat das erste Draingebiet 15 im Wesentlichen die Form eines Rechens. Bei dem in 12 gezeigten Beispiel hat das erste Draingebiet 15 die Form von mehreren „H“s. Bei beiden Beispielen umfasst das erste Draingebiet 15 mehrere langgestreckte Abschnitte. Hinsichtlich des Abstands zwischen diesen langgestreckten Abschnitten und dem ersten Sourcegebiet 13 (das in den 11 und 12 nicht gezeigt ist) gilt die Erläuterung im Zusammenhang mit 10 entsprechend.
  • Bezug nehmend auf die zuvor erläuterten Beispiele können die ersten Schichten 110, die vom ersten Dotierungstyp sind, an die zweiten Schichten 120 angrenzen, die vom zweiten Dotierungstyp sind. In Richtung einer Grenzfläche zwischen einer ersten Schicht 110 und einer zweiten Schicht 120 nimmt die Dotierungskonzentration in der ersten Schicht 110 in Richtung eines intrinsischen Pegels ab, und in der zweiten Schicht 120 nimmt die Dotierungskonzentration in Richtung des intrinsischen Pegels ab. Damit gibt es unvermeidlich ein (schmales) Gebiet mit einem intrinsischen Dotierungspegel jeweils zwischen den ersten Schichten 110 und einer angrenzenden zweiten Schicht 120. Gemäß einem weiteren Beispiel, das in 13 gezeigt ist, gibt es eine intrinsische Schicht 140 jeweils zwischen den ersten Schichten 110 und der angrenzenden zweiten Schicht 120. „Intrinsisch“ bedeutet in diesem Zusammenhang, dass die Dotierungskonzentration entweder niedriger als 1E11 cm-3 ist oder niedriger als 1% oder sogar niedriger als 0,5% einer maximalen Dotierungskonzentration jeder der ersten und zweiten Schichten 110, 120 ist. Diese intrinsischen Schichten 140 sind breiter als notwendig, um die ersten Schichten 110 einfach von den zweiten Schichten 120 zu trennen. Gemäß einem Beispiel ist eine Breite dieser intrinsischen Schichten 140 jeweils zwischen 50% und 150% einer Breite einer ersten und zweiten Schicht 110, 120. Die „Breite“ der ersten und zweiten Schichten 110, 120 ist jeweils definiert durch einen kürzesten Abstand zwischen zwei intrinsischen Schichten 140, die an die jeweilige erste oder zweite Schicht 110, 120 angrenzen.
  • Wenn die Transistoranordnung im Aus-Zustand ist und eine Spannung zwischen dem ersten Draingebiet 15 und dem Sourcegebiet 21 des zweiten Bauelements M2 angelegt wird, breitet sich ein Raumladungsgebiet (Verarmungsgebiet) in den Driftgebieten 11 und den Kompensationsgebieten 12 in einem Abschnitt zwischen den Gategebieten 14, die elektrisch an den Sourceknoten S2 des zweiten Bauelements M2 angeschlossen sind, und dem ersten Draingebiet 15 aus. Dieses Raumladungs- oder Verarmungsgebiet steht im Zusammenhang mit einem elektrischen Feld. In den Drift- und Kompensationsgebieten 11, 12 sind Äquipotentiallinien dieses elektrischen Felds im Wesentlichen senkrecht zu der ersten Oberfläche 101. Um das elektrische Feld in dem ersten Gebiet 131 so zu formen, dass eine Sperrspannungsfestigkeit des ersten Transistorbauelements M1 in dem ersten Gebiet 131 gleich der oder höher als die Sperrspannungsfestigkeit in den Drift- und Kompensationsgebieten 11, 12 ist, kann die Transistoranordnung eine Randabschlussstruktur in oder auf dem ersten Gebiet 131 zwischen den Gategebieten 14 und dem ersten Draingebiet 15 umfassen. Diese Randabschlussstruktur kann in verschiedener Weise realisiert werden. Einige Beispiele sind nachfolgend erläutert.
  • 14 zeigt ein Beispiel einer Randabschlussstruktur. Bei diesem Beispiel umfasst die Randabschlussstruktur eine Isolationsschicht 51, die sich in den Halbleiterkörper 100 zwischen den Gategebieten 14 und dem ersten Draingebiet 15 erstreckt. Diese Isolationsschicht 51 kann als eine STI (Shallow Trench Isolation, flache Grabenisolation) realisiert sein. Eine Dicke der Isolationsschicht 51 in der vertikalen Richtung z ist beispielsweise zwischen 200 Nanometern und 1,5 Mikrometern. Die Isolationsschicht 51 umfasst ein elektrisch isolierendes Material. Beispiele des elektrisch isolierenden Materials umfassen, sind jedoch nicht darauf beschränkt, ein Oxid, ein Nitrid, oder eine Kombination hiervon. Gemäß einem Beispiel umfasst die Isolationsschicht 51 ein thermisch gewachsenes Oxid. Die Isolationsschicht 51 kann an das erste Draingebiet 15 und/oder die Gategebiete 14 angrenzen. Bei dem in 14 gezeigten Beispiel grenzt die Isolationsschicht 51 an die Gategebiete 14 und das erste Draingebiet 15 an, so dass sich die Isolationsschicht 51 in der ersten lateralen Richtung von den Gategebieten 14 bis zu dem ersten Draingebiet 15 erstreckt.
  • Optional umfasst die Randabschlussstruktur ein Kompensationsgebiet 16 (das in 14 in gestrichelten Linien dargestellt ist) des ersten Dotierungstyps in dem ersten Gebiet 131. Das Kompensationsgebiet 16 grenzt an das erste Draingebiet 15 an. In der ersten lateralen Richtung x kann das Kompensationsgebiet 16 zu den Gategebieten 14 beabstandet sein (wie in 14 gezeigt ist). Gemäß einem weiteren Beispiel erstreckt sich das Kompensationsgebiet 16 von dem ersten Draingebiet 15 bis zu den Gategebieten 14. Eine effektive Dotierungskonzentration des Kompensationsgebiets 16 kann gleich einer oder höher als eine Grunddotierung des ersten Gebiets 131 sein.
  • 15 zeigt eine Modifikation der in 14 gezeigten Randabschlussstruktur. Bei dem in 15 gezeigten Beispiel umfasst die Randabschlussstruktur mehrere Isolationsschichten 511 -51n , die sich in den Halbleiterkörper 100 erstrecken. Hinsichtlich des Materials und der Tiefen können diese Isolationsschichten 511 -51n in gleicher Weise wie die anhand von 14 erläuterte Isolationsschicht 51 realisiert sein. In der ersten lateralen Richtung x sind die mehreren Isolationsschichten 51n gegenseitig voneinander beabstandet. Bei dem in 15 gezeigten Beispiel sind vier Isolationsschichten 511 -51n in dem ersten Gebiet 131 zwischen den Gategebieten 14 und dem ersten Draingebiet 15 angeordnet. Dies ist jedoch nur ein Beispiel. Allgemeiner, die Anzahl der Isolationsschichten 511 -51n ist ausgewählt aus zwischen 2 und 100. Ein Abstand zwischen zwei benachbarten Isolationsschichten 511 -51n ist beispielsweise zwischen 50 Nanometern (nm) und 50 nm.
  • Bezug nehmend auf 15 kann die Randabschlussstruktur außerdem ein Kompensationsgebiet 16 des ersten Dotierungstyps umfassen. Bei dem in 15 gezeigten Beispiel erstreckt sich das Kompensationsgebiet 16 in der ersten lateralen Richtung x von dem Draingebiet 15 bis zu den Gategebieten 14. Außerdem erstreckt sich das Kompensationsgebiet 16 bis zu der ersten Oberfläche 101 des Halbleiterkörpers 100 zwischen den Isolationsschichten 511 -51n (die auch als Isolationsgebiete bezeichnet werden können).
  • 16 zeigt eine Randabschlussstruktur gemäß einem weiteren Beispiel. Bei diesem Beispiel umfasst die Randabschlussstruktur mehrere Feldplatten 531 -53n und mehrere Feldgebiete 172 -17n des ersten Dotierungstyps. Bei diesem Beispiel ist eine Feldplatte 531 an das Draingebiet 15 angeschlossen. Jede der anderen Feldplatten 533 -53n ist an eines der Feldgebiete 172 -17n angeschlossen. Die Feldplatten 531 -53n und Feldgebiete 172 -17n sind in der ersten lateralen Richtung x zueinander beabstandet. Bei dem in 16 gezeigten Beispiel umfasst jede der Feldplatten 531 -53n ein plattenartiges Gebiet, das durch eine Isolationsschicht 52 von dem Halbleiterkörper 100 getrennt ist. Ein Stöpsel erstreckt sich durch die Isolationsschicht 53 und verbindet die Feldplatten 533 -53n jeweils mit dem jeweiligen Feldgebiet 172 -17n . Gemäß einem Beispiel sind Dotierungskonzentrationen der Feldgebiete 172 -17n derart, dass diese Feldgebiete 172 -17n nicht vollständig verarmt werden können, wenn das erste Transistorbauelement im Aus-Zustand ist.
  • 17 zeigt ein weiteres Beispiel einer Randabschlussstruktur. Bei diesem Beispiel sind mehrere Feldplatten 541 -54n auf einer Isolationsschicht 52 oberhalb des ersten Gebiets 131 angeordnet. Die Feldplatten 541 -54n sind jeweils an einen Abgriff eines resistiven Spannungsteilers 551 -55n+1 angeschlossen, der zwischen wenigstens eines der Gategebiete 14 und das erste Draingebiet 15 geschaltet ist.
  • 18 zeigt eine Modifikation der in 17 gezeigten Randabschlussstruktur. Bei dem in 18 gezeigten Beispiel sind die Feldplatten 541 -54n in einer Isolationsschicht 51 angeordnet, die sich in das erste Gebiet 131 erstreckt. Diese Isolationsschicht 51 kann vom selben Typ wie die anhand von 14 erläuterte Isolationsschicht 51 sein.
  • 19 zeigt eine Draufsicht einer Transistoranordnung, die von dem anhand von 10 erläuterten Typ ist und die eine Randabschlussstruktur gemäß dem in den 17 oder 18 veranschaulichten Typ umfasst. Bezug nehmend auf 19 umfasst die Randabschlussstruktur einen spiralförmigen resistiven Leiter 54, der an eines der Gategebiete 14 (und damit den ersten Gateknoten G1) und das erste Draingebiet 15 angeschlossen ist. Der spiralförmige Leiter 54 umfasst mehrere Windungen um das Draingebiet 15. Gemäß einem Beispiel besteht der Leiter 54 aus einem hochresistiven Material. Dieser Leiter 54 bildet gleichermaßen sowohl den resistiven Spannungsteiler 551 -555 als auch die Feldplatten 541 -544 . Die 16 und 17 repräsentieren eine vertikale Querschnittsansicht der Transistoranordnung in einer in 19 gezeigten vertikalen Schnittebene. Der Leiter 54 umfasst beispielsweise ein undotiertes polykristallines oder amorphes Halbleitermaterial, wie beispielsweise Silizium. Gemäß einem Beispiel ist ein Widerstand des Leiters 54 größer als 10 Megaohm, größer als 100 Megaohm oder größer als 500 Megaohm.
  • Wie oben erläutert kann der Halbleiterkörper 100 mit den ersten und zweiten Halbleiterschichten 110, 120 und der dritten Halbleiterschicht 130 auf einem Träger 200 angeordnet sein. Dieser Träger 200 kann in verschiedener Weise realisiert sein. Einige Beispiele, wie der Träger realisiert werden kann, sind nachfolgend erläutert.
  • 20 zeigt ein erstes Beispiel des Trägers 200. Bei diesem Beispiel besteht der Träger 200 aus einem Halbleitermaterial. Gemäß einem Beispiel ist das Halbleitermaterial des Trägers 200 dasselbe Halbleitermaterial wie das Halbleitermaterial des Halbleiterkörpers 100, der auf dem Träger 200 angeordnet ist.
  • Bei dem in 20 gezeigten Beispiel erstrecken sich das erste Draingebiet 15 und das erste Sourcegebiet 13 in dem Halbleiterkörper 100 nach unten bis zu dem Träger 200. Um einen Kurzschluss zwischen dem ersten Draingebiet 15 und dem ersten Sourcegebiet 13 in dem Träger 200 zu vermeiden, umfasst der Träger 200 einen pn-Übergang zwischen dem ersten Draingebiet 15 und dem ersten Sourcegebiet 13. Dieser pn-Übergang ist zwischen einem ersten Trägergebiet 201 des zweiten Dotierungstyps und einem zweiten Trägergebiet 202 des ersten Dotierungstyps gebildet. Das erste Trägergebiet 201 grenzt an das erste Sourcegebiet 13 an und das zweite Trägergebiet 202 grenzt an das erste Draingebiet 15 an. Bezug nehmend auf 20 kann sich das zweite Trägergebiet 202 in der ersten lateralen Richtung x entlang einer Grenzfläche zwischen dem Träger 200 und dem Halbleiterkörper 100 bis zu den Gategebieten 14 (von denen in 20 nur eines gezeigt ist) oder über die Gategebiete 14 hinaus erstrecken. Dies ist jedoch nur ein Beispiel. Gemäß einem weiteren Beispiel (das in 20 in gestrichelten Linien dargestellt ist) kann das zweite Trägergebiet 202 beabstandet zu den Gategebieten 14 enden. Gemäß einem Beispiel ist das zweite Trägergebiet 202 so realisiert, dass eine Abmessung des zweiten Trägergebiets 202 in der vertikalen Richtung z abnimmt, wenn der Abstand von dem ersten Draingebiet 15 zunimmt. Bei dem in 20 gezeigten Beispiel nimmt die vertikale Abmessung des zweiten Trägergebiets 202 linear ab, wenn der Abstand zu dem ersten Draingebiet 15 zunimmt. Dies ist jedoch nur Beispiel. Gemäß einem weiteren Beispiel nimmt die vertikale Abmessung des zweiten Trägergebiets 202 nicht-linear ab, wenn der Abstand von dem Draingebiet 15 zunimmt.
  • 21 zeigt einen Träger 200 gemäß einem weiteren Beispiel. Bei diesem Beispiel umfasst der Träger 200 eine Isolationsschicht 210, die an den Halbleiterkörper 100 angrenzt, und ein optionales Halbleitersubstrat 220 (in gestrichelten Linien dargestellt) auf dem die Isolationsschicht 210 angeordnet ist. Das Substrat 220 kann weggelassen werden, sodass der Träger 200 nur aus der Isolationsschicht 210 bestehen kann. Wie bei dem in 20 gezeigten Beispiel erstrecken sich das erste Sourcegebiet 13, das erste Draingebiet 15 und die Gategebiete 14 jeweils in dem Halbleiterkörper 100 nach unten bis zu dem Träger 200. Bei dem in 21 gezeigten Beispiel bildet die Isolationsschicht 210 eine Isolation zwischen dem ersten Sourcegebiet 13 und dem ersten Draingebiet 15 in dem Träger 200.
  • 22 zeigt ein weiteres Beispiel des Trägers 200. Der in 22 gezeigte Träger umfasst Merkmale sowohl von dem in 20 gezeigten Beispiel als auch dem in 21 gezeigten Beispiel. Genauer, der Träger 200 umfasst das erste Trägergebiet 201 und das zweite Trägergebiet 202, die anhand von 20 erläutert wurden. Zusätzlich ist die Isolationsschicht 210 zwischen dem ersten Trägergebiet 201 und dem Halbleiterkörper 100 angeordnet.
  • 23 zeigt einen Modifikation des in 21 gezeigten Trägers 200. Bei dem in 23 gezeigten Beispiel ist eine Halbleiterschicht 203 des zweiten Dotierungstyps zwischen der Isolationsschicht 201 und dem Schichtstapel mit den ersten und zweiten Halbleiterschichten 110, 120 angeordnet. Das erste Sourcegebiet 13, die Gategebiete 14 und das erste Draingebiet 15 können sich durch diese Schicht 203 des Trägers 200 nach unten bis zu der Isolationsschicht 210 erstrecken. Optional sind Halbleitergebiete 204 in der Schicht 203 angeordnet. Diese Halbleitergebiete 204 haben den ersten Dotierungstyp und können an die Isolationsschicht 210 angrenzen. Diese Gebiete 204 sind jeweils an wenigstens eines von dem ersten Sourcegebiet 13 und dem ersten Draingebiet 15 angeschlossen.
  • 24 zeigt ein weiteres Beispiel des Trägers 200. Bei diesem Beispiel grenzt ein drittes Trägergebiet 205 des ersten Dotierungstyps an das erste Sourcegebiet 13 an und ein viertes Trägergebiet 206 des ersten Dotierungstyps grenzt an die Gategebiete 14 an. Das zweite Trägergebiet 202, das dritte Trägergebiet 205 und das vierte Trägergebiet 206 sind voneinander beabstandet und durch das erste Trägergebiet 201 voneinander getrennt. Damit sind zwei pn-Übergänge zwischen jedem der zweiten, dritten und vierten Trägergebiete 202, 205, 206 und einem weiteren der zweiten, dritten und vierten Trägergebiete 202, 205, 206 vorhanden. In diesem Träger 202 kann das vierte Trägergebiet 206 unterhalb der Gategebiete 14 dazu verwendet werden, die Form des elektrischen Feldes in dem Träger 200 einzustellen. Das dritte Trägergebiet 205 kann eine Dotierungskonzentration haben, die hoch genug ist, um als Abschirmung zu dienen, die das zweite Gebiet 132 der dritten Schicht 130 vor einem elektrischen Feld schützt, das in dem Träger 200 auftreten kann.
  • 25 zeigt eine Transistoranordnung gemäß einem weiteren Beispiel. Bei diesem Beispiel ist ein Halbleitergebiet 133 des ersten Dotierungstyps zwischen dem zweiten Gebiet 132, in dem aktive Gebiete des zweiten Transistorbauelements M2 integriert sind, und dem Schichtstapel mit den ersten Halbleiterschichten 110 und den zweiten Halbleiterschichten 120 angeordnet. Dieses Gebiet 133 des ersten Dotierungstyps kann als Kompensationsgebiet wirken. Alternativ kann das Gebiet 133 hochdotiert sein und als Abschirmung ähnlich dem in 24 gezeigten dritten Gebiet 205 dienen, das das zweite Gebiet 132 und das zweite Transistorbauelement M2, das darin integriert ist, schützt.
  • Bezug nehmend auf 26 kann das Transistorbauelement als ein Drain-Down-Transistor realisiert sein. In diesem Fall umfasst der Träger 200 eine Draingebietverlängerung 207 an einer ersten Oberfläche 230 des Trägers 200. Die erste Oberfläche 230 des Trägers 201 ist der ersten Oberfläche 101 des Halbleiterkörpers 100 abgewandt. Das Drainverlängerungsgebiet umfasst außerdem ein Verbindungsgebiet des ersten Dotierungstyps, das das Drainverlängerungsgebiet 207 an das erste Draingebiet 15 anschließt. Bei dem in 26 gezeigten Beispiel umfasst der Träger 200 außerdem ein erstes Trägergebiet 201 und ein zweites Trägergebiet 202, wie sie zuvor erläutert wurden. Dies ist jedoch nur ein Beispiel. Andere Topologien des Trägers können ebenso verwendet werden.
  • 27 zeigt eine Modifikation der in 26 gezeigten Transistoranordnung. Bei diesem Beispiel kann das zweite Sourcegebiet 21 über die erste Oberfläche 201 des Trägers 200 kontaktiert werden. Bei diesem Beispiel umfasst der Träger 200 ein Sourceverlängerungsgebiet 208 entlang der ersten Oberfläche 230 des Trägers 200. Außerdem grenzt das Sourceverlängerungsgebiet 208 an ein Kontaktgebiet 26 des ersten Dotierungstyps an. Diese Kontaktgebiet 26 erstreckt sich durch den Schichtstapel mit den ersten und zweiten Halbleiterschichten 110, 120 nach unten bis zu dem Träger 200. Außerdem ist dieses Kontaktgebiet 26 an das Sourcegebiet des zweiten Transistorbauelements M2 angeschlossen. Dieses zweite Transistorbauelement M2 ist in 27 nur schematisch dargestellt. Wie das Kontaktgebiet 26 an das zweite Sourcegebiet 21 angeschlossen sein kann, ist in den 3A bis 3B, 4, 5 und 6A bis 6B veranschaulicht, in denen das Kontaktgebiet 26 in gestrichelten Linien dargestellt ist.
  • Die 28A bis 28C veranschaulichen ein Beispiel eines Verfahrens zum Herstellen des Halbleiterkörpers 100 mit den ersten, zweiten und dritten Schichten 110, 120, 130, dem ersten Sourcegebiet 13, dem ersten Draingebiet 15 und dem ersten Gategebieten 14. Diese Figuren zeigen jeweils eine vertikale Querschnittsansicht der Anordnung während verschiedener Prozessschritte.
  • Bezug nehmend auf 28A umfasst das Verfahren das Bereitstellen des Trägers 200. Der Träger kann gemäß einem der zuvor erläuterten Beispiele realisiert sein.
  • Bezug nehmend auf 28B umfasst das Verfahren außerdem das Herstellen des Halbleiterkörpers 100 auf dem Träger 200. Das Herstellen des Halbleiterkörpers 100 kann einen oder mehrere Epitaxieprozesse umfassen, in dem die ersten und zweiten Halbleiterschichten 110, 120 und die dritte Halbleiterschicht 130 aufeinanderfolgend auf dem Träger 200 gewachsen werden. Das Herstellen des Halbleiterkörpers 100 kann einen Epitaxieprozess umfassen, in dem der Halbleiterkörper 100 in-situ dotiert werden kann, um die ersten und zweiten Halbleiterschichten 110, 120 und die dritte Halbleiterschicht 130 herzustellen. Die unterschiedlich dotierten Halbleiterschichten 110, 120, 130 können in diesem Prozess erhalten werden durch Variieren der Art und der Durchflussrate eines Dotierstoffatome enthaltenden Gases in dem Epitaxiewachstumsprozess. Das Gas umfasst Dotierstoffe eines der ersten und zweiten Dotierungstypen, so dass durch geeignetes Auswählen der Art des Gases entweder eine n-leitende Schicht oder eine p-leitende Schicht hergestellt wird. Außerdem kann die Dotierungskonzentration der jeweiligen Schicht eingestellt werden durch Einstellen der Durchflussrate des Gases in dem Epitaxiewachstumsprozess. Eine intrinsische Schicht kann hergestellt werden durch Weglassen des Gases mit den Dotierstoffatomen.
  • Gemäß einem weiteren Beispiel umfasst das Herstellen des Halbleiterkörpers 100 mit den ersten, zweiten und dritten Schichten 110, 120, 130 einen Mehrfach-Epitaxieprozess, in dem mehrere Epitaxieschichten übereinander gewachsen werden. In jeder, außer einer obersten dieser Epitaxieschichten wird wenigstens ein Schichtpaar mit einer ersten Schicht 110 und einer zweiten Schicht 120 unter Verwendung wenigstens eines Implantationsprozesses hergestellt. Diese Epitaxieschichten können undotiert sein. In diesem Fall umfasst das Herstellen der ersten und zweiten Schichten 110, 120 in jeder der Epitaxieschichten jeweils einen Implantationsprozess. Gemäß einem weiteren Beispiel hat jede dieser Epitaxieschichten eine Grunddotierung eines des ersten und zweiten Dotierungstyps. In diesem Fall wird nur eine Art von Schicht, die erste Schicht (die ersten Schichten) 110 oder die zweite Schicht (die zweiten Schichten) durch den Implantationsprozess hergestellt, während die zweite Art von Schicht durch solche Abschnitte gebildet wird, in denen die Grunddotierung nach dem Herstellen der Schicht(en) des zweiten Typs verbleibt. Zwei oder mehr Schichten desselben Typs (erste Schichten 110 oder zweite Schichten 120), können beabstandet zueinander in der vertikalen Richtung z in jeder der Epitaxieschichten hergestellt werden. In der obersten Epitaxieschicht wird die dritte Schicht 130 hergestellt. Gemäß einem Beispiel wird nur die dritte Schicht 130 in der obersten Epitaxieschicht hergestellt, entweder durch In-situ-Dotieren der obersten Epitaxieschicht während des Wachstumsprozesses oder durch einen Implantationsprozess. Gemäß einem weiteren Beispiel wird die dritte Schicht 130 und wenigstens ein Paar mit einer ersten Schicht 110 und einer zweiten Schicht 120 in der obersten Epitaxieschicht 130 hergestellt.
  • 28C zeigt die Anordnung mit dem Träger 200 und dem Halbleiterkörper 100 nach weiteren Prozessschritten, in denen das erste Sourcegebiet 13, das erste Draingebiet 15 und die Gategebiete 14 hergestellt werden. Das Herstellen dieser Gebiete kann das Herstellen von Gräben in dem Halbleiterkörper 100 bis nach unten zu dem Träger 200 und das Einbringen von Dotierstoffatomen in Seitenwände dieser Gräben, entweder durch einen Implantationsprozess oder durch Füllen der Gräben mit einem hochdotierten polykristallinen Halbleitermaterial des jeweiligen Dotierungstyps und Ausdiffundieren der Dotierstoffatome aus dem Füllmaterial in den Halbleiterkörper 100 umfassen. Das polykristalline Halbleitermaterial kann in den Gräben verbleiben und die ersten, zweiten und dritten Elektroden 34, 35, 33 bilden, die auch als Gate-Kontaktelektrode 34, Drain-Kontaktelektrode 35 und Source-Kontaktelektrode 33 bezeichnet werden können.
  • Gemäß einem Beispiel wird die dritte Schicht 130 als intrinsische Schicht abgeschieden und die ersten und zweiten Gebiete 131, 132 werden durch einen Implantationsprozess hergestellt, indem Dotierstoffatome des zweiten Typs in die erste Oberfläche 101 des Halbleiterkörpers 100 implantiert werden. Um unterschiedlich dotierte erste und zweite Gebiete 131, 132 zu erhalten, können zwei unterschiedliche Implantationsprozesse, die jeweils eine Implantationsmaske nutzen, verwendet werden.
  • Wie oben erläutert, wird der zweite Transistor M2 in dem zweiten Gebiet 132 hergestellt, um einen zweiten Transistor eines beliebigen der zuvor erläuterten Typen zu erhalten. Das Herstellen des zweiten Transistors M2 kann herkömmliche Prozesse zum Herstellen von Transistorbauelementen in einer CMOS-Technologie umfassen.

Claims (22)

  1. Transistoranordnung, die aufweist: einen Schichtstapel mit mehreren ersten Halbleiterschichten (110) eines ersten Dotierungstyps und mehreren zweiten Halbleiterschichten (120) eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps; ein erstes Sourcegebiet (13) eines ersten Transistorbauelements (M1) angrenzend an die mehreren ersten Halbleiterschichten (110); ein erstes Draingebiet (15) des ersten Transistorbauelements (M1) angrenzend an die mehreren ersten Halbleiterschichten (110) und beabstandet zu dem ersten Sourcegebiet (13) in einer ersten Richtung; mehrere Gategebiete (14) des ersten Transistorbauelements (M1), wobei die mehreren Gategebiete (14) jeweils an wenigstens eine der mehreren zweiten Halbleiterschichten (120) angrenzen, zwischen dem ersten Sourcegebiet (13) und dem ersten Draingebiet (15) angeordnet sind und von dem ersten Sourcegebiet (13) und dem ersten Draingebiet (15) beabstandet sind; eine dritte Halbleiterschicht (130), die an den Schichtstapel (110, 120) und jeweils das erste Sourcegebiet (13), das erste Draingebiet (15) und die Gategebiete (14) angrenzt; und aktive Gebiete eines zweiten Transistorbauelements (M2), die in der dritten Halbleiterschicht (130) in einem zweiten Gebiet (132) integriert sind, das zu einem ersten Gebiet (131) der dritten Halbleiterschicht (130) beabstandet ist, wobei das erste Gebiet (131) durch das erste Sourcegebiet (13) und das erste Draingebiet (15) begrenzt ist und den zweiten Dotierungstyp hat.
  2. Transistoranordnung nach Anspruch 1, bei der eine Dotierungskonzentration des ersten Gebiets (131) der dritten Halbleiterschicht (130) geringer ist als eine Dotierungskonzentration der mehreren zweiten Halbleiterschichten (120).
  3. Transistoranordnung nach Anspruch 1 oder 2, bei der eine Dotierungskonzentration des zweiten Gebiets (132) der dritten Halbleiterschicht (130) höher ist als eine Dotierungskonzentration des ersten Gebiets (131).
  4. Transistoranordnung nach einem der vorangehenden Ansprüche, bei der eine Dicke der dritten Halbleiterschicht (130) wenigstens das Zweifache einer Dicke einer einzelnen der ersten Halbleiterschichten (110) oder einer einzelnen der zweiten Halbleiterschichten (120) ist.
  5. Transistoranordnung nach einem der vorangehenden Ansprüche, bei der eine Dicke der dritten Halbleiterschicht (130) größer ist als ein Abstand zwischen dem ersten Sourcegebiet (13) und jedem der Gategebiete (14).
  6. Transistoranordnung nach einem der Ansprüche 1 bis 5, bei der die ersten Halbleiterschichten (110) und die zweiten Halbleiterschichten (120) parallel zu der dritten Halbleiterschicht (130) sind.
  7. Transistoranordnung nach einem der Ansprüche 1 bis 5, bei der die ersten Halbleiterschichten (110) und die zweiten Halbleiterschichten (120) senkrecht zu der dritten Halbleiterschicht (130) sind.
  8. Transistoranordnung nach einem beliebigen der vorangehenden Ansprüche, bei der die aktiven Gebiete des zweiten Transistorbauelements (M2) aufweisen: ein zweites Sourcegebiet (21) des ersten Dotierungstyps; ein zweites Draingebiet (23) des ersten Dotierungstyps, das zu dem zweiten Sourcegebiet (21) beabstandet ist; und ein Bodygebiet (22) des zweiten Dotierungstyps, das an das zweite Sourcegebiet (22) angrenzt und zwischen dem zweiten Sourcegebiet (21) und dem zweiten Draingebiet (23) angeordnet ist, und wobei das zweite Transistorbauelement außerdem eine Gateelektrode (24) aufweist, die benachbart zu dem Bodygebiet (22) angeordnet und durch ein Gatedielektrikum (25) dielektrisch gegenüber dem Bodygebiet (22) isoliert ist.
  9. Transistoranordnung nach Anspruch 8, bei der das zweite Transistorbauelement weiterhin aufweist: ein Driftgebiet (27) des ersten Dotierungstyps, das zwischen dem Bodygebiet (22) und dem zweiten Draingebiet (23) angeordnet ist.
  10. Transistoranordnung nach einem beliebigen der vorangehenden Ansprüche, die weiterhin aufweist: ein Verbindungsgebiet (26) des zweiten Dotierungstyps, wobei das Verbindungsgebiet (26) jeweils an die zweiten Halbleiterschichten (120) angrenzt und an einen Sourceknoten (S2) des zweiten Transistorbauelements angeschlossen ist.
  11. Transistoranordnung nach einem beliebigen der Ansprüche 8 bis 10, bei der das zweite Sourcegebiet (21) elektrisch jeweils an die Gategebiete (14) angeschlossen ist.
  12. Transistoranordnung nach einem beliebigen der vorangehenden Ansprüche, bei der das erste Sourcegebiet (13) in einer horizontalen Ebene des Schichtstapels einen Ring um das erste Draingebiet (15) bildet.
  13. Transistoranordnung nach einem beliebigen der vorangehenden Ansprüche, die weiterhin einen Träger aufweist, wobei der Schichtstapel (110, 120) auf dem Träger angeordnet ist.
  14. Transistoranordnung nach Anspruch 13, bei der sich das erste Sourcegebiet (13), die Gategebiete (14) und das erste Draingebiet (15) jeweils durch die dritte Schicht (130) und den Schichtstapel (110, 120) bis zu dem Träger erstrecken.
  15. Transistoranordnung nach Anspruch 13 oder 14, bei der der Träger aufweist: ein erstes Trägergebiet (201), das an das erste Sourcegebiet (13) angrenzt, und ein zweites Trägergebiet (202), das an das erste Draingebiet (15) angrenzt und das erste Draingebiet (15) von dem ersten Trägergebiet (201) trennt, wobei ein pn-Übergang zwischen dem ersten Trägergebiet (201) und dem zweiten Trägergebiet (202) gebildet ist.
  16. Transistoranordnung nach Anspruch 13 oder 14, bei der der Träger (200) eine Isolationsschicht (210) aufweist.
  17. Transistoranordnung nach Anspruch 16, bei der der Träger (200) außerdem eine Halbleiterschicht (220) aufweist, und bei der die Halbleiterschicht (220) an einer Seite, die dem Schichtstapel abgewandt ist, an die Isolationsschicht (210) angrenzt.
  18. Transistoranordnung nach Anspruch 17, bei der die Isolationsschicht (210) an den Schichtstapel (110, 120) angrenzt.
  19. Transistoranordnung nach Anspruch 16, bei der eine Halbleiterschicht (203) zwischen der Isolationsschicht (210) und dem Schichtstapel (110, 120) angeordnet ist.
  20. Transistoranordnung nach einem beliebigen der vorangehenden Ansprüche, die weiterhin aufweist: eine Randabschlussstruktur (51-55n+1) in oder auf dem ersten Gebiet (131) der dritten Schicht (130).
  21. Verfahren, das aufweist: Herstellen eines Halbleiterkörpers auf einem Träger, wobei der Halbleiterkörper (100) einen Schichtstapel mit mehreren ersten Schichten (110) eines ersten Dotierungstyps und mehreren zweiten Schichten (120) eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps und eine dritte Schicht (130) auf dem Schichtstapel aufweist; Herstellen eines ersten Sourcegebiets (13) eines ersten Transistorbauelements (M1) derart, dass das erste Sourcegebiet (13) an die mehreren ersten Halbleiterschichten (110) angrenzt; Herstellen eines ersten Draingebiets (15) des ersten Transistorbauelements (M1) derart, dass das erste Draingebiet (15) an die mehreren ersten Halbleiterschichten (110) angrenzt und in einer ersten Richtung von dem ersten Sourcegebiet (13) beabstandet ist; Herstellen mehrerer Gategebiete (14) des ersten Transistorbauelements (M1) derart, dass die mehreren Gategebiete (14) jeweils an wenigstens eine der mehreren zweiten Halbleiterschichten (120) angrenzen, zwischen dem ersten Sourcegebiet (13) und dem ersten Draingebiet (15) angeordnet sind und von dem ersten Sourcegebiet (13) und dem ersten Draingebiet (15) beabstandet sind; Herstellen aktiver Gebiete eines zweiten Transistorbauelements (M2) in einem zweiten Gebiet (132) der dritten Schicht, wobei das zweite Gebiet (132) von einem ersten Gebiet (131) der dritten Halbleiterschicht (130) beabstandet ist, wobei das erste Gebiet (131) durch das erste Sourcegebiet (13) und das erste Draingebiet (15) begrenzt ist.
  22. Verfahren nach Anspruch 21, bei dem das Herstellen des Halbleiterkörpers (100) einen Epitaxiewachstumsprozess umfasst.
DE102017131274.9A 2017-12-22 2017-12-22 Transistoranordnung und verfahren zu deren herstellung Active DE102017131274B3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102017131274.9A DE102017131274B3 (de) 2017-12-22 2017-12-22 Transistoranordnung und verfahren zu deren herstellung
US16/230,183 US11245002B2 (en) 2017-12-22 2018-12-21 Superjunction transistor arrangement and method of producing thereof
CN201811569963.8A CN110034115A (zh) 2017-12-22 2018-12-21 晶体管布置及其生产方法
EP18215107.6A EP3503198A1 (de) 2017-12-22 2018-12-21 Transistoranordnung und verfahren zur herstellung davon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017131274.9A DE102017131274B3 (de) 2017-12-22 2017-12-22 Transistoranordnung und verfahren zu deren herstellung

Publications (1)

Publication Number Publication Date
DE102017131274B3 true DE102017131274B3 (de) 2019-05-09

Family

ID=64870365

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017131274.9A Active DE102017131274B3 (de) 2017-12-22 2017-12-22 Transistoranordnung und verfahren zu deren herstellung

Country Status (4)

Country Link
US (1) US11245002B2 (de)
EP (1) EP3503198A1 (de)
CN (1) CN110034115A (de)
DE (1) DE102017131274B3 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019114312A1 (de) * 2019-05-28 2020-12-03 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
CN112054021A (zh) * 2019-06-06 2020-12-08 英飞凌科技德累斯顿公司 半导体器件及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3709371A1 (de) * 2019-03-14 2020-09-16 Infineon Technologies Dresden GmbH & Co . KG Halbleitervorrichtung und verfahren zur herstellung davon
US11031480B2 (en) * 2019-09-13 2021-06-08 K. Eklund Innovation Semiconductor device, comprising an insulated gate field effect transistor connected in series with a field effect transistor
EP3916809A1 (de) 2020-05-28 2021-12-01 Infineon Technologies Dresden GmbH & Co . KG Halbleiterbauelement und verfahren zur herstellung davon
EP3916810A1 (de) * 2020-05-28 2021-12-01 Infineon Technologies Dresden GmbH & Co . KG Halbleiterbauelement und verfahren zur herstellung davon
JP2022048690A (ja) * 2020-09-15 2022-03-28 住友電気工業株式会社 半導体装置
US11837658B1 (en) * 2022-06-21 2023-12-05 K. Eklund Innovation Semiconductor device comprising a lateral super junction field effect transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765262B2 (en) 2000-03-15 2004-07-20 Infineon Technologies Ag Vertical high-voltage semiconductor component
DE102015116611A1 (de) 2015-09-30 2017-03-30 Infineon Technologies Austria Ag Transistorbauelement

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534721A (en) 1994-11-30 1996-07-09 At&T Corp. Area-efficient layout for high voltage lateral devices
GB2309336B (en) * 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
JP4447065B2 (ja) * 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
JP3944461B2 (ja) * 2002-03-27 2007-07-11 株式会社東芝 電界効果型トランジスタおよびその応用装置
US10103240B2 (en) * 2010-04-30 2018-10-16 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode
US8373208B2 (en) * 2009-11-30 2013-02-12 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode
JP5762689B2 (ja) * 2010-02-26 2015-08-12 株式会社東芝 半導体装置
US8946006B2 (en) * 2010-10-28 2015-02-03 International Business Machines Corporation Replacement gate MOSFET with raised source and drain
JP2013179116A (ja) * 2012-02-28 2013-09-09 Sony Corp 半導体装置、半導体装置の製造方法、保護素子、及び保護素子の製造方法
CN103378159B (zh) * 2012-04-20 2016-08-03 英飞凌科技奥地利有限公司 具有mosfet的晶体管装置和制造方法
US9236449B2 (en) 2013-07-11 2016-01-12 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
US9373710B2 (en) * 2014-05-15 2016-06-21 Infineon Technologies Ag Insulated gate bipolar transistor
CN105900245B (zh) * 2014-07-04 2019-08-06 富士电机株式会社 半导体装置
US9450045B1 (en) 2015-06-23 2016-09-20 Alpha And Omega Semiconductor Incorporated Method for forming lateral super-junction structure
US9312381B1 (en) * 2015-06-23 2016-04-12 Alpha And Omega Semiconductor Incorporated Lateral super-junction MOSFET device and termination structure
DE102016101679B4 (de) * 2016-01-29 2019-03-28 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem lateralen Transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765262B2 (en) 2000-03-15 2004-07-20 Infineon Technologies Ag Vertical high-voltage semiconductor component
DE102015116611A1 (de) 2015-09-30 2017-03-30 Infineon Technologies Austria Ag Transistorbauelement

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019114312A1 (de) * 2019-05-28 2020-12-03 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
US11764063B2 (en) 2019-05-28 2023-09-19 Infineon Technologies Ag Silicon carbide device with compensation region and method of manufacturing
CN112054021A (zh) * 2019-06-06 2020-12-08 英飞凌科技德累斯顿公司 半导体器件及其制造方法
EP3748689A1 (de) * 2019-06-06 2020-12-09 Infineon Technologies Dresden GmbH & Co . KG Halbleiterbauelement und verfahren zur herstellung davon

Also Published As

Publication number Publication date
CN110034115A (zh) 2019-07-19
US11245002B2 (en) 2022-02-08
EP3503198A1 (de) 2019-06-26
US20190198609A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
DE102017131274B3 (de) Transistoranordnung und verfahren zu deren herstellung
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102012206605B4 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102005041358B4 (de) Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102015116611B4 (de) Transistorbauelement
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE102017216923B4 (de) Halbleitervorrichtung
DE112020005904T5 (de) Ill-NITRID-TRANSISTOR MIT MODIFIZIERTER DRAIN-ZUGRIFFSREGION
DE19701189A1 (de) Halbleiterbauteil
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112016004272B4 (de) Leistungswandlungsvorrichtung
DE102013204252A1 (de) Halbleiterbauelement
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE10309400B4 (de) Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES DRESDEN GMBH & CO. KG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES DRESDEN GMBH, 01099 DRESDEN, DE