DE102015116611A1 - Transistorbauelement - Google Patents

Transistorbauelement Download PDF

Info

Publication number
DE102015116611A1
DE102015116611A1 DE102015116611.9A DE102015116611A DE102015116611A1 DE 102015116611 A1 DE102015116611 A1 DE 102015116611A1 DE 102015116611 A DE102015116611 A DE 102015116611A DE 102015116611 A1 DE102015116611 A1 DE 102015116611A1
Authority
DE
Germany
Prior art keywords
region
source
gate
regions
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015116611.9A
Other languages
English (en)
Other versions
DE102015116611B4 (de
Inventor
Anton Mauder
Franz Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102015116611.9A priority Critical patent/DE102015116611B4/de
Priority to US15/280,734 priority patent/US9825129B2/en
Publication of DE102015116611A1 publication Critical patent/DE102015116611A1/de
Application granted granted Critical
Publication of DE102015116611B4 publication Critical patent/DE102015116611B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es ist ein Transistorbauelement offenbart. Das Transistorbauelement enthält: ein erstes Sourcegebiet und ein erstes Draingebiet, die in einer ersten Richtung eines Halbleiterkörpers voneinander beabstandet sind; zumindest zwei Gategebiete, die zwischen dem ersten Sourcegebiet und dem ersten Draingebiet angeordnet und in einer zweiten Richtung des Halbleiterkörpers voneinander beabstandet sind; zumindest ein Driftgebiet, das an das erste Sourcegebiet angrenzt und elektrisch mit dem ersten Draingebiet gekoppelt ist; zumindest ein Kompensationsgebiet, das an das zumindest eine Driftgebiet und die zumindest zwei Gategebiete angrenzt; einen MOSFET, der einen mit dem ersten Sourcegebiet verbundenen Drainknoten, einen mit den zumindest zwei Gategebieten verbundenen Sourceknoten und einen Gateknoten aufweist, wobei aktive Gebiete des MOSFETs in ein Bauelementgebiet, das von den zumindest zwei Gategebieten beabstandet ist, in den Halbleiterkörper integriert sind.

Description

  • Diese Offenbarung betrifft allgemein ein Transistorbauelement, insbesondere ein laterales Superjunction-Transistorbauelement.
  • Ein Superjunction-Transistorbauelement enthält zumindest ein Driftgebiet von einem ersten Dotierungstyp (Leitfähigkeitstyp) und ein Kompensationsgebiet von einem zum ersten Dotierungstyp komplementären zweiten Dotierungstyp (Leitfähigkeitstyp). Das Driftgebiet und das Kompensationsgebiet sind verbunden, so dass in einem Einschaltzustand (eingeschalteten Zustand) des Transistorbauelements ein Strom in dem Driftgebiet fließen kann, während sich im Ausschaltzustand (ausgeschalteten Zustand) in dem Driftgebiet und dem Kompensationsgebiet ein Verarmungsgebiet ausbreitet, was einen Stromfluss durch das Driftgebiet verhindert.
  • Es besteht ein Bedarf, ein Transistorbauelement mit einem geringen Einschaltwiderstand und einem hohen Spannungssperrvermögen bereitzustellen.
  • Ein Beispiel betrifft ein Transistorbauelement. Das Transistorbauelement enthält ein erstes Sourcegebiet und erstes Draingebiet, die in einer ersten Richtung eines Halbleiterkörpers voneinander beabstandet sind. Zwischen dem ersten Sourcegebiet und dem ersten Draingebiet sind zumindest zwei Gategebiete angeordnet und in einer zweiten Richtung des Halbleiterkörpers voneinander beabstandet. Wenigstens ein Driftgebiet grenzt an das erste Sourcegebiet an und ist elektrisch mit dem ersten Draingebiet gekoppelt. Zumindest ein Kompensationsgebiet grenzt an zumindest ein Driftgebiet und die zumindest zwei Gategebiete an. Das Transistorbauelement enthält außerdem einen MOSFET, der einen an dem ersten Sourcegebiet angeschlossenen Drainknoten, einen an die zumindest zwei Gategebiete angeschlossenen Sourceknoten und einen Gateknoten aufweist. Aktive Gebiete des MOSFETs sind in dem Halbleiterkörper in ein Bauelementgebiet integriert, das von den zumindest zwei Gategebieten beabstandet ist.
  • Ein weiteres Beispiel betrifft ein laterales Transistorbauelement. Das Transistorbauelement enthält zumindest zwei erste Sourcegebiete und ein erstes Draingebiet, wobei die zumindest zwei ersten Sourcegebiete in einer ersten lateralen Richtung von dem ersten Draingebiet und voneinander in einer zweiten lateralen Richtung des Halbleiterkörpers beabstandet sind. Zumindest zwei Gategebiete sind zwischen den zumindest zwei ersten Sourcegebieten und dem ersten Draingebiet angeordnet und in der zweiten lateralen Richtung voneinander beabstandet. Zumindest ein Driftgebiet grenzt an die zumindest zwei ersten Sourcegebiete und die zumindest zwei Gategebiete an und ist mit dem ersten Draingebiet elektrisch gekoppelt. Zumindest ein Kompensationsgebiet grenzt an zumindest ein Driftgebiet und die zumindest zwei Gategebiete an. Das Transistorbauelement enthält außerdem einen MOSFET, der einen an dem ersten Sourcegebiet angeschlossenen Drainknoten, einen an die zumindest zwei Gategebiete angeschlossenen Sourceknoten und einen Gateknoten aufweist. Aktive Gebiete des MOSFETs sind in dem Halbleiterkörper in ein Bauelementgebiet integriert, das von den zumindest zwei Gategebieten beabstandet ist.
  • Beispiele werden nachfolgend unter Bezugnahme auf die Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur die zum Verständnis dieser Prinzipien erforderlichen Aspekte dargestellt sind. Die Zeichnungen sind nicht maßstäblich. In den Zeichnungen bezeichnen dieselben Bezugszeichen gleiche Merkmale.
  • 1A–1E veranschaulichen schematisch eine perspektivische Schnittansicht (1A), vertikale Querschnittsansichten (1B–1C), und horizontale Querschnittsansichten (1D–1E) eines Transistorbauelements, das einen JFET (Junction Field-Effect Transistor) und einen MOSFET (Metal Oxide Semiconductor Field-Effect Transistor) enthält, die in einen Halbleiterkörper integriert sind;
  • 2 zeigt ein Ersatzschaltbild des in den 1A–1E gezeigten Transistorbauelements;
  • 3 zeigt eine Draufsicht auf ein weiteres Beispiel eines Transistorbauelements des in den 1A–1E gezeigten Typs;
  • 4 zeigt eine Draufsicht auf ein weiteres Beispiel eines Transistorbauelements des in den 1A–1E gezeigten Typs;
  • 5–8 zeigen vertikale Querschnittsansichten eines MOSFETs gemäß verschiedenen Beispielen;
  • 9 zeigt eine Draufsicht des in den 5, 6 und 8 gezeigten MOSFETs gemäß einem Beispiel;
  • 10–12 zeigen Draufsichten auf einen MOSFET des in den 5, 6 und 8 gezeigten Typs gemäß verschiedenen Beispielen;
  • 3A–13C zeigen Draufsichten auf Bauelementzellen des MOSFETs gemäß verschiedenen Beispielen;
  • 14–15 zeigen vertikale Querschnittsansichten des MOSFETs gemäß verschiedenen Beispielen;
  • 6A–16B zeigen vertikale Querschnittsansichten des MOSFETs gemäß verschiedenen Beispielen;
  • 17 zeigt eine Draufsicht auf ein Transistorbauelement, das einen JFET und einen MOSFET enthält, gemäß einem weiteren Beispiel;
  • 18–20 zeigen vertikale Querschnittsansichten des MOSFETs in einem Transistorbauelement des in 17 gezeigten Typs gemäß verschiedenen Beispielen;
  • 21A–21C zeigen Draufsichten auf den in 20 gezeigten MOSFET gemäß verschiedenen Beispielen; und
  • 22 zeigt eine Draufsicht auf den in 20 gezeigten MOSFET gemäß einem weiteren Beispiel.
  • In der nachfolgenden ausführlichen Beschreibung wird Bezug genommen auf die begleitenden Zeichnungen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen anhand der Darstellung konkreter Beispiele, wie die Erfindung umgesetzt werden kann. Es versteht sich, dass, sofern nicht anders anderweitig erwähnt, die Merkmale der verschiedenen hierin beschriebenen Beispiele miteinander kombiniert werden können.
  • Die 1A–1E zeigen eine perspektivische Schnittansicht (1A), eine vertikale Querschnittsansicht (1B), eine zweite vertikale Querschnittsansicht (1C), und horizontale Querschnittsansichten (1D–1E) eines Transistorbauelements gemäß einem Beispiel. Insbesondere zeigen die 1A–1E ein laterales Superjunction-Transistorbauelement. Bezug nehmend auf 2, die ein Ersatzschaltbild des in den 1A–1E gezeigten Transistorbauelements zeigt, enthält das Transistorbauelement einen JFET (Junction Field-Effect Transistor) M1 und einen MOSFET (Metal Oxide Semiconductor Field-Effect Transistor) M2, die in einen gemeinsamen Halbleiterkörper 100 integriert sind. Dieser Halbleiterkörper 100 ist in 2 schematisch dargestellt. Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumnitrid (GaN), Galliumarsenid (GaAs) oder dergleichen aufweisen. Da das Transistorbauelement zwei Bauelemente, nämlich den JFET und den MOSFET, aufweist, kann es auch als integrierte Schaltung bezeichnet werden.
  • Bezug nehmend auf die 1A–1E enthält das Transistorbauelement, insbesondere der JFET M1 in dem Transistorbauelement, ein erstes Sourcegebiet 12 und ein erstes Draingebiet 13, die in einer ersten Richtung des Halbleiterkörpers 100 voneinander beabstandet sind. Gemäß einem Beispiel handelt es sich bei der ersten Richtung x um eine erste laterale Richtung des Halbleiterkörpers 100. Bei einer "lateralen" Richtung des Halbleiterkörpers 100 handelt es sich um eine Richtung parallel zu einer ersten Oberfläche 101 des Halbleiterkörpers 100. Zumindest zwei Gategebiete 22 sind in dem Halbleiterkörper 100 zwischen dem ersten Sourcegebiet 12 und dem ersten Draingebiet 13 angeordnet und in einer zweiten Richtung y des Halbleiterkörpers 100 voneinander beabstandet. Bei dieser zweiten Richtung y handelt es sich bei dem in den 1A–1D gezeigten Beispiel um eine zweite laterale Richtung. Diese zweite laterale Richtung y ist verschieden von der ersten lateralen Richtung x. Gemäß einem Beispiel verläuft die zweite laterale Richtung y im Wesentlichen senkrecht zu der ersten lateralen Richtung x.
  • Weiterhin enthält das Transistorbauelement zumindest ein Driftgebiet 11. Insbesondere kann das Transistorbauelement eine Vielzahl, das heißt zwei oder mehr Driftgebiete 11, aufweisen. Das zumindest eine Driftgebiet 11 grenzt an das erste Sourcegebiet 12 an und ist elektrisch mit dem Draingebiet 13 gekoppelt. Gemäß einem Beispiel grenzt das zumindest eine Driftgebiet 11 (wie gezeigt) an das Draingebiet 13 an. Zumindest ein Kompensationsgebiet 21 grenzt an das zumindest eine Driftgebiet 11 und die zumindest zwei Gategebiete 22 an. Wie in den 1A–1D gezeigt, kann das Transistorbauelement eine Vielzahl von Driftgebieten 11 und Kompensationsgebieten 21 aufweisen, wobei diese Driftgebiete 11 und Kompensationsgebiete 21 in einer dritten Richtung z des Halbleiterkörpers 100 abwechselnd angeordnet sind. Bei dieser dritten Richtung z handelt es sich bei dem in den 1A–1D gezeigten Beispiel um eine vertikale Richtung des Halbleiterkörpers. Bei der "vertikalen Richtung" handelt es sich um eine Richtung senkrecht zu der ersten Oberfläche 101 des Halbleiterkörpers 100.
  • Optional sind das zumindest eine Driftgebiet 11 und das zumindest eine Kompensationsgebiet 21 auf einem Substrat 20 angeordnet. Gemäß einem Beispiel handelt es sich bei diesem Substrat 20 um ein Halbleitersubstrat. Gemäß einem weiteren Beispiel enthält das Substrat ein elektrisch isolierendes Material wie beispielsweise ein Oxid. Gemäß noch einem anderen Beispiel enthält das Substrat 20 eine elektrisch isolierende Schicht auf einer Halbleiterschicht, so dass die elektrisch isolierende Schicht an einen Schichtstapel mit dem zumindest einen Driftgebiet 11 und dem zumindest einem Kompensationsgebiet 21 angrenzt.
  • Im Folgenden bezeichnet "Schichtstapel" den Schichtstapel mit dem zumindest einen Driftgebiet 11 und dem zumindest einen Kompensationsgebiet 21. Gemäß einem Beispiel erstreckt sich dieser Schichtstapel in der ersten lateralen Richtung x von dem ersten Sourcegebiet 12 zu dem ersten Draingebiet 13, und die zumindest zwei Gategebiete 22 erstrecken sich von der ersten Oberfläche 101 in der vertikalen Richtung z in den Schichtstapel.
  • Bei dem in den 1A–1E gezeigten Beispiel handelt es sich bei der obersten Schicht in dem Schichtstapel um ein Kompensationsgebiet 21. Hierbei handelt es sich jedoch lediglich um ein Beispiel. Es versteht sich, dass es sich bei der obersten Schicht ebenso um ein Driftgebiet 11 handeln könnte. Die "oberste Schicht" in dem Schichtstapel ist diejenige Schicht, die an die erste Oberfläche 101 angrenzt.
  • Weiterhin handelt es sich bei dem in den 1A–1E gezeigten Beispiel bei einer untersten Schicht in dem Schichtstapel um ein Driftgebiet 11. Hierbei handelt es sich jedoch lediglich um ein Beispiel. Es versteht sich, dass es sich bei der untersten Schicht ebenso um ein Kompensationsgebiet 21 handeln könnte. Bei der "untersten Schicht" in dem Schichtstapel handelt es sich um diejenige Schicht, die am Weitesten von der ersten Oberfläche 101 beabstandet ist und an das optionale Substrat 20 angrenzt.
  • Das erste Sourcegebiet 12, das erste Draingebiet 13 und das zumindest eine Driftgebiet 11 besitzen einen ersten Dotierungstyp (Leitfähigkeitstyp), und die zumindest zwei Gategebiete 22 und das zumindest eine Kompensationsgebiet 21 besitzen einen zum ersten Dotierungstyp komplementären zweiten Dotierungstyp (Leitfähigkeitstyp). Das erste Sourcegebiet 12, das erste Draingebiet 13, das zumindest eine Driftgebiet 11, das zumindest eine Kompensationsgebiet 21 und die zumindest zwei Gategebiete 22 stellen einen Teil des in 2 gezeigten JFETs M1 dar. Ein Typ (Typ n oder Typ p) dieses JFETs ist durch den ersten Dotierungstyp bestimmt. Bei dem JFET M1 handelt es sich um einen JFET vom Typ n, wenn es sich bei dem ersten Dotierungstyp um einen Typ n handelt, und um einen JFET vom Typ p, wenn es sich bei dem ersten Dotierungstyp um einen Typ p handelt.
  • Bezug nehmend auf die 1A–1D enthält das Transistorbauelement außerdem eine erste Sourceelektrode 32, die elektrisch mit dem ersten Sourcegebiet 12 verbunden ist, eine erste Drainelektrode 33, die elektrisch mit dem ersten Draingebiet 13 verbunden ist, und zumindest zwei erste Gateelektroden 31, wobei jede dieser zumindest zwei ersten Gateelektroden 31 mit zumindest einem von den zumindest zwei Gategebieten 22 verbunden ist. Insbesondere ist die erste Sourceelektrode 32 mit dem ersten Sourcegebiet 12 ohmsch verbunden, die erste Drainelektrode 33 ist mit dem Draingebiet 13 ohmsch verbunden, und jede der zumindest zwei ersten Gateelektroden 31 ist mit dem entsprechenden Gategebiet 22 ohmsch verbunden. Bei dem in den 1A–1D gezeigten Beispiel erstreckt sich von der ersten Sourcelektrode 32, der ersten Drainelektrode 33 und den zumindest zwei ersten Gateelektroden 31 eine jede in der vertikalen Richtung z in den Halbleiterkörper 100 hinein. Gemäß einem Beispiel erstreckt sich jede dieser Elektroden 31, 32, 33 von der ersten Oberfläche 101, die ein oberes Ende des Schichtstapels 11, 21 bildet, vollständig durch den Schichtstapel 11, 21, das heißt, bis zu einem unteren Ende des Schichtstapels 21, 22 und/oder zu dem Substrat 20. Die erste Sourceelektrode 32 bildet einen Sourceknoten S1 des JFETs M1 oder ist mit einem Sourceknoten S1 des JFETs M1 verbunden, die Drainelektrode 33 bildet einen Drainknoten D1 des JFETs M1 oder ist mit einem Drainknoten D1 des JFETs M1 verbunden, und die zumindest zwei ersten Gateelektroden 32 bilden einen Gateknoten G1 des JFETs M1 oder sind mit einem Gateknoten G1 des JFETs M1 verbunden.
  • Bei den in den A–1C gezeigten Beispielen erstrecken sich die Gate-, Source- und Drainelektroden 31, 32, 33 in der vertikalen Richtung des Halbleiterkörpers 100 von der ersten Oberfläche 101 zu der untersten Schicht in dem Schichtstapel. Hierbei handelt es sich jedoch lediglich um ein Beispiel. Gemäß einem weiteren (nicht gezeigten) Beispiel ist jede dieser Elektroden in der vertikalen Richtung von der untersten Schicht beabstandet.
  • Gemäß einem Beispiel handelt es sich bei dem ersten Sourcegebiet 12, dem Draingebiet 13, dem zumindest einen Driftgebiet 11, dem zumindest einen Kompensationsgebiet 21 und den zumindest zwei Gategebieten 22 um monokristalline Halbleitergebiete. Gemäß einem Beispiel ist eine Dotierungskonzentration des ersten Sourcegebiets 12 ausgewählt aus einem Bereich zwischen 1E17 cm–3 und 1E21 cm–3, eine Dotierungskonzentration des zumindest einen Driftgebiets ist ausgewählt aus einem Bereich zwischen 1E13 cm–3 und 1E17 cm–3, und eine Dotierungskonzentration der zumindest zwei Gategebiete 22 ist ausgewählt aus einem Bereich zwischen 1E17 cm–3 und 1E21 cm–3. Die Dotierungskonzentration des ersten Draingebiets 13 kann aus demselben Bereich ausgewählt werden wie die Dotierungskonzentration des ersten Sourcegebiets 12, und die Dotierungskonzentration des zumindest einen Kompensationsgebiets 21 kann aus demselben Bereich wie die Dotierungskonzentration des zumindest einen Driftgebiets 11 ausgewählt werden.
  • Bei den oben angegebenen Beispiel-Dotierungskonzentrationen handelt es sich um maximale Dotierungskonzentrationen der betreffenden Halbleitergebiete. Das Sourcegebiet 12, die Gategebiete 22 und das Draingebiet 13 können beispielsweise durch Implantieren und/oder Diffundieren von Dotierstoffatomen von den Gräben, in denen das fertig gestellte Bauelement die Gate-, Source- und Drainelektroden 31, 32, 33 aufweist, erzeugt werden, bevor diese Gate-, Source- und Drainelektroden 31, 32, 33 gebildet werden. In diesem Fall kann die Dotierungskonzentration innerhalb der Gate-, Source- und Draingebiete 22, 12, 13 variieren. Beispielsweise können diese Dotierungskonzentrationen ein Maximum nahe bei dem Graben aufweisen und in Richtung der Drift- und Kompensationsgebiete 11, 21 abfallen.
  • Gemäß einem Beispiel enthalten die erste Sourceelektrode 32, die erste Drainelektrode 33 und die zumindest zwei ersten Gateelektroden 31 ein elektrisch leitendes Material. Beispiele eines derartigen elektrisch leitenden Materials enthalten, ohne hierauf beschränkt zu sein, ein Metall, wie beispielsweise Kupfer (Cu), Aluminium (Al), Titan (Ti), oder Wolfram (W), ein hochdotiertes, polykristallines Halbleitermaterial wie beispielsweise Polysilizium, ein Metall-Silizid wie beispielsweise Wolfram-Silizid oder Titan-Silizid.
  • Bezug nehmend auf die 1A–1D sind die aktiven Bauelementgebiete, die erste Sourceelektrode 32, die erste Drainelektrode 33 und die zumindest zwei ersten Gateelektroden 31 des JFETs M1 in ein erstes Gebiet 110 des Halbleiterkörpers 100 integriert. "Aktive Bauelementgebiete" des JFETs sind das erste Sourcegebiet 12, das erste Draingebiet 13, die zumindest zwei Gategebiete 22, das zumindest eine Driftgebiet 11, sowie das zumindest eine Kompensationsgebiet 21. Diese aktiven Bauelementgebiete werden nachfolgend kurz als aktive Gebiete bezeichnet. Aktive Bauelementgebiete (aktive Gebiete) des MOSFETs M2 sind in ein zweites Gebiet 120 des Halbleiterkörpers 100 integriert. In den 1A–1D ist lediglich ein Schaltsymbol des MOSFETs M2 gezeigt. Beispiele, wie die aktiven Gebiete des MOSFETs M2 in das zweite Gebiet 120 integriert sein können, werden weiter unten erläutert. Das zweite Gebiet 120 ist von den zumindest zwei Gategebieten 22 bzw. den zumindest zwei ersten Gateelektroden 32 beabstandet. Bei dem in den 1A–1D gezeigten Beispiel ist das zweite Gebiet 120 von den Gategebieten 22 bzw. den ersten Gateelektroden 31 in der ersten lateralen Richtung x beabstandet. Wie gezeigt kann das zweite Halbleitergebiet 120 an die erste Sourceelektrode 32 angrenzen. Optional ist ein Kontaktgebiet 14 (anhand gestrichelter Linien dargestellt) zwischen dem zweiten Gebiet und der Sourceelektrode 32 angeordnet. Dieses Kontaktgebiet kann denselben Dotierungstyp und dieselbe Dotierungskonzentration wie das erste Sourcegebiet 12 aufweisen.
  • Bezug nehmend auf die 1A–1D und 2 ist ein Sourceknoten S2 des MOSFETs M2 elektrisch mit den Gategebieten 22, den ersten Gateelektroden 31 und dem Gateknoten G1 des JFETs verbunden. Ein Drainknoten D2 des MOSFETs M2 ist elektrisch mit dem ersten Sourcegebiet 12, der ersten Sourceelektrode 32 bzw. dem Sourceknoten S1 des JFETs M1 verbunden. Ein Gateknoten G2 des MOSFETs M2 ist mit einem externen Knoten des Transistorbauelements verbunden oder bildet einen solchen, und ist dazu ausgebildet, ein Steuersignal zu empfangen. Gemäß einem Beispiel handelt es sich bei dem MOSFET M2 (wie in den 1A–1C und 2 gezeigt) um einen MOSFET vom Anreicherungstyp. Gemäß einem anderen (nicht gezeigten) Beispiel handelt es sich bei dem MOSFET M2 um einen MOSFET vom Verarmungstyp. Bei dem MOSFET M2 kann es um einen n-Kanal MOSFET sich (wie in den 1A–1D und 2 gezeigt) oder einen p-Kanal MOSFET handeln. Gemäß einem Beispiel sind der JFET M1 und der MOSFET M2 Transistoren vom selben Typ. Das heißt, bei dem JFET M1 handelt es sich um einen n-Kanal JFET und bei dem MOSFET M2 handelt es sich um einen n-Kanal MOSFET, oder bei dem JFET M1 handelt es sich um einen p-Kanal JFET und bei dem MOSFET M2 handelt es sich um einen p-Kanal MOSFET. Obwohl das Transistorbauelement zwei Transistoren, nämlich den JFET M1 und den MOSFET M2, enthält, kann es wie ein einzelner Transistor betrieben werden. Bei dem zweiten Gateknoten G2, dem zweiten Sourceknoten S2 und dem ersten Drainknoten D1 handelt es sich um externe Knoten, die dazu dienen können, das Transistorbauelement in einer elektronischen Schaltung zu verschalten. Ein Betriebszustand (ein oder aus) dieses Transistorbauelements wird durch einen Betriebszustand des MOSFETs M2 bestimmt. Insbesondere handelt es sich bei dem Transistorbauelement um ein spannungsgesteuertes Transistorbauelement, das abhängig von einer zwischen dem zweiten Gateknoten G2 und dem zweiten Sourceknoten S2 empfangenen Spannung (Gate-Source-Spannung) VGS2 ein- oder ausschaltet. Eine Möglichkeit, das in den 1A–1C gezeigte Transistorbauelement zu betreiben, wird nachfolgend erläutert. Zuerst wird der Betrieb des Transistorbauelements unter Bezugnahme auf das in 2 gezeigte Ersatzschaltbild erläutert, dann wird der Betrieb unter Bezugnahme auf die 1A–1D erläutert. Lediglich zum Zweck der Erläuterung wird angenommen, dass es sich bei dem JFET M1 um einen n-Kanal JFET und bei dem MOSFET M2 um einen n-Kanal MOSFET vom Anreicherungstyp handelt. Ferner wird zum Zweck der Erläuterung angenommen, dass das Transistorbauelement als elektronischer Schalter arbeitet, der mit einer Last Z in Reihe geschaltet ist, und dass die Reihenschaltung mit der Last Z und dem Transistorbauelement eine Versorgungsspannung V1 empfängt.
  • Bezug nehmend auf 2 wird der MOSFET M2 durch die Gate-Source-Spannung VGS2 zwischen dem zweiten Gateknoten G2 und dem zweiten Sourceknoten S2 gesteuert. Der MOSFET M2 befindet sich in einem Einschaltzustand, wenn sich ein Spannungspegel dieser Gate-Source-Spannung VGS2 über einem vorgegebenen Schwellenwertpegel Vth2 befindet. Das heißt, der MOSFET M2 befindet sich im Einschaltzustand, wenn VGS2 > Vth2, wobei Vth2 > 0. Der JFET M1 wird durch eine Gate-Source-Spannung VGS1 zwischen dem ersten Gateknoten G1 und dem ersten Sourceknoten S1 gesteuert. Ein n-Kanal JFET wie beispielsweise der in 2 gezeigte JFET M1 befindet sich in einem Einschaltzustand, wenn ein Spannungspegel der Gate-Source-Spannung wie beispielsweise die in 2 gezeigte Gate-Source-Spannung VGS1 über einem vorgegebenen, negativen Schwellenwertpegel Vth1 liegt. Das heißt, der JFET M1 befindet sich im Einschaltzustand, wenn VGS1 > Vth1, wobei Vth1 < 0. Weil der erste Gateknoten G1 des JFETs M1 mit dem zweiten Sourceknoten S2 des MOSFETs M2 verbunden ist, ist die Gate-Source-Spannung VGS1 des JFETs M1 gleich der invertierten Drain-Source-Spannung VDS2 des MOSFETs M2, das heißt, VGS1 = –VDS2. Die Drain-Source-Spannung VDS2 des MOSFETs M2 ist die Spannung zwischen dem Drainknoten D2 und dem Sourceknoten S2 des MOSFETs M2.
  • Wenn sich der MOSFET M2 im Einschaltzustand befindet, ist ein Betrag der Drain-Source-Spannung VDS2 sehr gering, so dass die Gate-Source-Spannung VGS1 des JFETs zwischen dem negativen Schwellenwertpegel Vth1 und Null liegt. Daher befindet sich der JFET M1 ebenfalls im Einschaltzustand. Wenn der MOSFET M2 ausschaltet, steigt die Drain-Source-Spannung VDS2 an, bis die invertierte Drain-Source-Spanung –VDS2 die negative Schwellenwertspannung Vth1 erreicht, so dass der JFET M1 ebenfalls ausschaltet.
  • Bezug nehmend auf die 1A–1D kann im Einschaltzustand des JFETs M1 und des MOSFETs M2 ein Strom von der ersten Drainelektrode D1 über das Draingebiet 13, das zumindest eine Driftgebiet 11, das erste Sourcegebiet 12, die erste Sourceelektrode 32 und die Drain-Source-Strecke D2-S2 des MOSFETs M2 zu dem zweiten Sourceknoten S2 fließen. Wenn der MOSFET M2 ausschaltet, kann das elektrische Potential am ersten Drainknoten D1 relativ zum elektrischen Potential am zweiten Sourceknoten S2 ansteigen. Dieser Anstieg des elektrischen Potentials am ersten Drainknoten D1 bewirkt einen Anstieg des elektrischen Potentials am ersten Sourcegebiet 12 bzw. am ersten Sourceknoten S1, wobei das elektrische Potential an den Gategebieten 22 an das elektrische Potential an den zweiten Sourceknoten S2 gebunden ist. Der Anstieg des elektrischen Potentials des ersten Sourcegebiets 12 bzw. des zumindest einen Driftgebiets 11 bewirkt, dass pn-Übergänge zwischen dem ersten Sourcegebiet 12 und dem zumindest einen Kompensationsgebiet 21 und zwischen den Gategebieten 22 und dem zumindest einen Driftgebiet 11 in Rückwärtsrichtung vorgespannt werden. Ferner wird ein pn-Übergang zwischen dem zumindest einen Driftgebiet 11 und dem zumindest einen Kompensationsgebiet 21 in Rückwärtsrichtung vorgespannt. Das Vorspannen jener pn-Übergänge in Rückwärtsrichtung bewirkt, dass das zumindest eine Driftgebiet 11 von Ladungsträgern ausgeräumt wird. Der JFET M1 schaltet aus, sobald das Driftgebiet 11 zwischen den beiden Gategebieten 22 und/oder zwischen den Gategebieten 22 und dem Sourcegebiet 12 vollständig von Ladungsträgern ausgeräumt wurde.
  • 1D zeigt eine horizontale Querschnittsansicht des Transistorbauelements in einer horizontalen Schnittebene C-C, die durch das zumindest eine Driftgebiet 11 verläuft, und 1E zeigt eine horizontale Querschnittsansicht des zumindest einen an das zumindest eine Driftgebiet 11 angrenzende Kompensationsgebiet 21. Die 1D und 1E zeigen horizontale Querschnittsansichten eines Abschnitts, der die Sourceelektrode 32, das Sourcegebiet 12, die Gateelektroden 31 und die Gategebiete 22 zeigt. 1D zeigt jene Abschnitte des Driftgebiets 11, die ausgeräumt werden müssen, um den JFET M1 auszuschalten. In 1D bezeichnet 11 1 einen Abschnitt des Driftgebiets 11 zwischen den zumindest zwei Gategebieten 22, und 11 2 bezeichnet einen Abschnitt des zumindest einen Driftgebiets 11 zwischen den Gategebieten 22 und dem ersten Sourcegebiet 12. Die Schwellenwertspannung Vth1 des JFETs M1 ist die Spannung, die zwischen dem Gategebiet 22 und dem ersten Sourcegebiet 12 angelegt werden muss, um zumindest einen dieser Abschnitte 11 1, 11 2 vollständig auszuräumen. In den 1D und 1E bezeichnet d1 einen Abstand zwischen den zumindest zwei Gategebieten 22 in der zweiten Richtung y.
  • Der Betrag (der Pegel) der Schwellenwertspannung Vth1 hängt von mehreren Auslegungsparametern ab und kann durch eine geeignete Auslegung dieser Parameter eingestellt werden. Diese Auslegungsparameter umfassen den (kürzesten) Abstand d1 zwischen benachbarten Gategebieten 22, eine Dotierungskonzentration des Driftgebiets 11 in dem Abschnitt 11 1 zwischen den Gategebieten 22, und eine Dotierungskonzentration des zumindest einen Kompensationsgebiets 21 in einem Abschnitt 21 1, der sich zwischen den Gateelektroden 31 befindet und an den Abschnitt 11 1 des zumindest einen Driftgebiets 11 angrenzt.
  • Gemäß einem Beispiel weist das zumindest eine Driftgebiet 11 in dem Abschnitt 11 1 zwischen den Gateelektroden 31 eine höhere Dotierungskonzentration als in Abschnitten, die in der Richtung des Draingebiets 13 von den Gateelektroden 31 beabstandet sind, auf. Dieser höher dotierte Abschnitt 11 1 wirkt einem Anstieg des Einschaltwiderstands, der durch die Gateelektroden 31, die den Querschnitt, in dem ein Strom zwischen den Source- und Draingebieten fließen kann, verursacht wird, entgegen. Gemäß einem Beispiel weist das Kompensationsgebiet 21 zumindest in Teilen des Gebiets 21 1 zwischen den Gateelektroden 31 eine höhere Dotierungskonzentration als in anderen Abschnitten, insbesondere jenen von den Gateelektroden 31 in der Richtung des Draingebiets 13 beabstandeten Abschnitten, auf. Dieser höher dotierte Abschnitt 21 1 stellt sicher, dass das zumindest eine Driftgebiet in dem Abschnitt zwischen den Gateelektroden 31 von Ladungsträgern ausgeräumt wird, so dass der JFET sperrt, wenn die Schwellenwertspannung Vth1 angelegt wird. Gemäß einem Beispiel befindet sich das höher dotierte Gebiet des zumindest eines Kompensationsgebiets 21 nicht nur zwischen den Gateelektroden 31, sondern umgibt die Gateelektroden in der horizontalen Ebene. Ein derartiges höher dotiertes Gebiet ist in 1E anhand gepunkteter Linien gezeigt.
  • Der MOSFET M2 ist so ausgelegt, dass ein Spannungssperrvermögen dieses MOSFETs M2 zumindest gleich dem Betrag der Schwellenwertspannung Vth1 des JFETs M1 ist, das heißt, VDS_MAX ≥ │Vth1│, wobei VDS_MAX gleich dem Spannungssperrvermögen des MOSFETs M2 ist. Bei dem Spannungssperrvermögen des MOSFETs M2 handelt es sich um die maximale Spannung, der der MOSFET M2 zwischen dem Drainknoten D2 und dem Sourceknoten S2 standhalten kann. Indem die aktiven Gebiete des MOSFETs M2 in das von dem ersten Bauelementgebiet 110 beabstandete oder an dieses angrenzende zweiten Bauelementgebiet 120 integriert und deshalb außerhalb des ersten Bauelementgebiets 110 integriert sind, kann der MOSFET M2 unabhängig von der Auslegung des JFETs M1 ausgelegt werden. Insbesondere ermöglicht es die Integration des MOSFETs M2 in dem zweiten Bauelementgebiet 120, das Spannungssperrvermögen des MOSFETs M2 angepasst an die Schwellenwertspannung Vth1 des JFETs M1 auszulegen.
  • 3 zeigt ein weiteres Beispiel eines Transistorbauelements des in den 1A–1D gezeigten Typs. 3 zeigt eine Draufsicht auf das erste Bauelementgebiet 110, in das der JFET M1 integriert ist. Bei dem Transistorbauelement gemäß diesem Beispiel enthält das Sourcegebiet 12 eine Vielzahl von dotierten Gebieten, die in der zweiten lateralen Richtung y voneinander beabstandet sind. Folglich enthält die erste Sourceelektrode 32 eine Vielzahl von Elektrodenabschnitten, wobei jeder dieser Elektrodenabschnitte mit einem der dotierten Gebiete, die das Sourcegebiet 12 bilden, elektrisch verbunden (ohmsch verbunden) sind. Die einzelnen Elektrodenabschnitte sind, wie in 3 schematisch dargestellt, mit dem ersten Sourceknoten S1 verbunden. Weiterhin enthält das Draingebiet 13 bei dem in 3 gezeigten Beispiel eine Vielzahl von dotierten Gebieten, die in der zweiten lateralen Richtung y voneinander beabstandet sind, und die erste Drainelektrode 33 enthält eine entsprechende Anzahl von Drainelektrodenabschnitten. Diese Drainelektrodenabschnitte sind, wie schematisch in 3 dargestellt, mit dem Drainknoten D1 verbunden. Es versteht sich, dass es sich bei der Implementierung sowohl des ersten Sourcegebiets 12 als auch des ersten Draingebiets 13 mit einer Vielzahl von dotierten Gebieten lediglich um ein Beispiel handelt. Ein erstes Sourcegebiet 12 mit einer Vielzahl von dotierten Gebieten könnte mit einem einzigen ersten Draingebiet 13, wie es in den 1A–1D gezeigt ist, kombiniert werden, oder ein erstes Draingebiet 13 mit einer Vielzahl von dotierten Gebieten könnte mit einem einzigen Sourcegebiet 12, wie es in den 1A–1D gezeigt ist, kombiniert werden.
  • Bezug nehmend auf 3 können die Gategebiete 22 an den dotierten Gebieten des Sourcegebiets 12 ausgerichtet sein. Gemäß einem weiteren, in 4 gezeigten Beispiel können die Gategebiete 22 in der zweiten lateralen Richtung y relativ zu den dotierten Gebieten des Sourcegebiets 12 versetzt angeordnet sein.
  • In den 3 und 4 sind die Verbindungen der ersten Sourceelektrodenabschnitte zu dem ersten Sourceknoten S1, die Verbindungen der ersten Drainelektrodenabschnitte zu dem ersten Drainknoten D1, und die Verbindung der ersten Gateelektroden 31 zu dem ersten Gateknoten G1 lediglich schematisch dargestellt. Weiterhin ist in den 1A–1D eine Verbindung zwischen dem zweiten Sourceknoten S2 und dem ersten Gateknoten G1 lediglich schematisch dargestellt. Die Implementierung dieser Verbindungen kann herkömmliche Verdrahtungstechnologien wie beispielsweise Verbindungs-(Verdrahtungs-)-Strukturen oberhalb der ersten Oberfläche 101 enthalten.
  • 5 zeigt eine vertikale Querschnittsansicht des MOSFETs M2 gemäß einem Beispiel. Gemäß diesem Beispiel enthält der MOSFET M2 ein Sourcegebiet 41, ein Draingebiet 42 und ein Bodygebiet 51. Das Bodygebiet 51 separiert das Sourcegebiet 41 von dem Draingebiet 42. Eine Gateelektrode 61 befindet sich benachbart zu dem Bodygebiet 51 und ist durch ein Gatedielektrikum 62 gegenüber dem Bodygebiet 51 dielektrisch isoliert. Bei diesem Beispiel handelt es sich bei dem MOSFET M2 um einen vertikalen MOSFET. Das heißt, das Draingebiet 42 ist in der vertikalen Richtung z des Halbleiterkörpers 100 von dem Sourcegebiet 41 beabstandet. Bei dem Draingebiet 42 handelt es sich um ein vergrabenes Gebiet, das von der ersten Oberfläche beabstandet ist. In der ersten lateralen Richtung x erstreckt sich das Draingebiet 42 zu der ersten Sourceelektrode 32 und ist elektrisch (ohmsch) mit der ersten Sourceelektrode 32, entweder direkt oder über das optionale Kontaktgebiet 14, verbunden. Somit bildet das Draingebiet 42 des MOSFETs M2 den Drainknoten D2 des MOSFETs. Die Gateelektrode 61 ist in einem Graben angeordnet, der sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 hinein erstreckt. Bezug nehmend auf 5 können sich die Source- und Bodygebiete 41, 51 auf beiden Seiten der Gateelektrode befinden, um den Einschaltwiderstand des MOSFETs M2 zu verringern.
  • 6 zeigt eine Modifikation des in 5 gezeigten MOSFETs M2. Der in 6 gezeigte MOSFET M2 enthält zusätzlich ein Driftgebiet 43 zwischen dem Bodygebiet 51 und dem Draingebiet 42. Das Driftgebiet 43 ist vom selben Dotierungstyp (Leitfähigkeitstyp) wie das Draingebiet 42, besitzt jedoch eine geringere Dotierungskonzentration als das Draingebiet 42. Aufgrund des Driftgebiets 43 besitzt der in 6 gezeigte MOSFET M2 ein höheres Spannungssperrvermögen als der in 5 gezeigte MOSFET.
  • Bei dem in den 5 und 6 gezeigten MOSFET M2 ebenso wie bei anderen, unten erläuterten Beispielen des MOSFETs M2 besitzen das Sourcegebiet 41, das Draingebiet 42 und das optionale Driftgebiet 43 denselben Dotierungstyp. Bei einem n-Kanal MOSFET ist dieser Dotierungstyp vom Typ "n", und bei einem p-Kanal MOSFET vom Typ "p". Das Bodygebiet 51 besitzt einen Dotierungstyp, der zum Dotierungstyp des Sourcegebiets 41, des Draingebiets 42 und des optionalen Driftgebiets 43 komplementär ist. Jeder der in den 5 und 6 gezeigten MOSFETs ebenso wie die nachfolgend erläuterten MOSFETs können als MOSFETs vom Anreicherungstyp oder als MOSFETs vom Verarmungstyp implementiert sein. Bei einem MOSFET vom Anreicherungstyp grenzt das Bodygebiet 51 (wie in den 5 und 6 gezeigt) an das Gatedielektrikum 62 an. Bei einem MOSFET vom Verarmungstyp gibt es entlang des Gatedielektrikums 62 zwischen dem Gatedielektrikum 62 und dem Bodygebiet 51 ein Kanalgebiet vom selben Dotierungstyp wie das Sourcegebiet 41 und das Draingebiet 42. Allerdings ist ein derartiges Kanalgebiet in den 5 und 6 nicht gezeigt. Eine Dotierungskonzentration des Sourcegebiets 41 und des Draingebiets 42 kann aus demselben, oben in Verbindung mit dem ersten Sourcegebiet 12 erläuterten Bereich ausgewählt werden. Die Dotierungskonzentration des Bodygebiets 51 kann ausgewählt werden aus einem Bereich zwischen 1E16 cm–3 und 1E20 cm–3. Die Dotierungskonzentration des Driftgebiets 43 kann aus einem Bereich zwischen 1E15 cm–3 und 1E18 cm–3 ausgewählt werden. Bei diesen Dotierungskonzentrationen handelt es sich wiederum um maximale Konzentrationen.
  • Nachfolgend werden eine Bauelementstruktur, die eine Gateelektrode 61, ein Gatedielektrikum 62, zumindest ein Sourcegebiet 41, zumindest ein Bodygebiet 51, ein Draingebiet 42 und, optional, zumindest ein Driftgebiet 43 aufweist, als Transistorzelle (MOSFET-Zelle) bezeichnet. In den 5 und 6 ist eine derartige Transistorzelle gezeigt.
  • Bezug nehmend auf 7 kann der MOSFET eine Vielzahl von Transistorzellen enthalten. In 7 sind zwei derartige Transistorzellen gezeigt. Diese Transistorzellen sind parallel geschaltet, indem ihre Sourcegebiete mit dem zweiten Sourceknoten S2 verbunden sind, indem die Gateelektroden 61 mit dem zweiten Gateknoten G2 verbunden sind, und indem sie sich ein Draingebiet 42, das mit der ersten Sourceelektrode 32 verbunden ist, teilen. Ferner sind auch die Bodygebiete 51 mit dem Sourceknoten S2 verbunden, wie dies in den 5 bis 7 schematisch dargestellt ist. Optional ist das Draingebiet 42 nicht nur mit der ersten Sourceelektrode 32 verbunden, sondern es ist außerdem mit einer weiteren Grabenelektrode 34, die von der ersten Sourceelektrode 32 beabstandet ist, verbunden. Diese weitere Grabenelektrode 34 ist elektrisch mit der Sourceelektrode 32 verbunden, wobei eine derartige elektrische Verbindung in 7 lediglich schematisch dargestellt ist. Optional umgibt ein dotiertes Gebiet 43 vom selben Dotierungstyp wie das Sourcegebiet 12 die weitere Grabenelektrode 34 innerhalb des Halbleiterkörpers 100. Entsprechend kann das erste Sourcegebiet 12 die erste Sourceelektrode 32 innerhalb des Halbleiterkörpers 100 umgeben.
  • Der Sourceknoten S2 des MOSFETs M2 ist elektrisch mit dem Bodygebiet 51 verbunden. 5 zeigt ein Beispiel dafür, wie der Sourceknoten S2 mit dem Bodygebiet 51 verbunden sein kann. Bei diesem Beispiel erstreckt sich eine weitere Sourceelektrode 71, die mit dem Sourceknoten S2 verbunden ist, von der ersten Oberfläche 101 in das Bodygebiet 51 hinein. Die Sourceelektrode 71 ist an zumindest einer Seitenwand der Sourcelektrode 71 mit dem Sourcegebiet 41 und an einem Boden der Sourceelektrode 71 mit dem Bodygebiet 51 verbunden. Gemäß einem Beispiel enthält das Bodygebiet 51 in einem Gebiet, in dem sich die Sourceelektrode in das Bodygebiet 51 hinein erstreckt, ein Kontaktgebiet 52 vom selben Dotierungstyp wie das Bodygebiet 51 und höher dotiert als das Bodygebiet 51. Durch dieses Kontaktgebiet 52 kann das Bodygebiet 51 über die Sourceelektrode 71 mit dem Sourceknoten S2 verbunden sein.
  • Bei dem in 5 gezeigten Beispiel grenzt die Sourceelektrode 71 nur an einer Seitenwand der Sourceelektrode 71 an das Sourcegebiet und nur am Boden an das Kontaktgebiet 52 an. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Gemäß einem weiteren (nicht gezeigten) Beispiel grenzt das Kontaktgebiet 52 zusätzlich oder lediglich an einer der Seitenwand des Sourcegebiets 41 entgegengesetzten Seitenwand an die Sourceelektrode 71 an.
  • Weitere Verbindungen zwischen dem Sourceknoten S2 und den Body- und Sourcegebieten 51, 41 sind in den 5 und in den 6–8 lediglich schematisch dargestellt. Jene Verbindungen können, wie im linken Teil von 5 gezeigt, implementiert werden, oder sie können mit einem Kontaktgebiet, das an die erste Oberfläche 101 angrenzt, so dass es an der ersten Oberfläche 101 kontaktiert werden kann, implementiert werden.
  • 9 zeigt eine horizontale Querschnittsansicht eines Beispiels eines MOSFETs M2, der an der ersten Oberfläche ein derartiges Kontaktgebiet 52 aufweist, um das Bodygebiet 51 an den Sourceknoten S2 anzuschließen. Die in 9 gezeigte Bauelementstruktur basiert auf der in 5 gezeigten Bauelementstruktur. Ein Bodykontaktgebiet 52, das an die Oberfläche 101 angrenzt, kann jedoch ebenso gut bei den in den 6–7 gezeigten Bauelementstrukturen implementiert werden.
  • Die in den 5–8 gezeigten Transistorzellen können als längliche Transistorzellen (Streifenzellen) implementiert sein. Dies wird unter Bezugnahme auf 9, die eine Draufsicht auf die in den 5, 6 und 8 gezeigten MOSFETs M2 darstellt, erläutert. Bezug nehmend auf 9 enthält die längliche Transistorzelle eine längliche Gateelektrode 61 und längliche Source- und Bodygebiete 41, 51. Das Draingebiet 42 und das optionale Driftgebiet 43 sind ebenfalls längliche Gebiete. Diese Gebiete sind jedoch bei der in 9 gezeigten Draufsicht nicht zu sehen. Entsprechend können die in 7 gezeigten Transistorzellen als längliche Transistorzellen implementiert sein.
  • Allerdings handelt es sich bei der Implementierung der Transistorzellen als längliche Transistorzellen lediglich um ein Beispiel. Gemäß anderen, in den 10–12 gezeigten Beispielen kann der MOSFET M2 eine Vielzahl von Transistorzellen aufweisen, wobei jede dieser Transistorzellen eine Gateelektrode 61 aufweist, sowie ein Gatedielektrikum 62, das die Gateelektrode 61 gegenüber dem Bodygebiet 51 dielektrisch isoliert, wobei die Gateelektrode 61 in der Draufsicht im Wesentlichen eine rechteckige Gestalt oder eine quadratische Gestalt aufweist. In den 10–12 bezeichnet das Bezugszeichen 60 Gatestrukturen der einzelnen Transistorzellen. Eine Gatestruktur 60 enthält eine Gateelektrode 61 und ein Gatedielektrikum 62. Optional sind die Ecken der Gateelektroden 61 und/oder der Gatedielektrika 62 abgerundet oder abgeschrägt. Allerdings ist dies in den 10–12 nicht gezeigt.
  • Bei den in den 10–12 gezeigten Beispielen befinden sich zwei Sourcegebiete 41 benachbart zu der Gatestruktur 60 auf entgegengesetzten Seiten der Gatestruktur. Die Gatestrukturen 60 der einzelnen Transistorzellen können im Wesentlichen in einer Reihe angeordnet sein, wie dies in den 10 und 11 gezeigt ist. Gemäß einem anderen, in 12 gezeigten Beispiel sind benachbarte Transistorzellen in der ersten lateralen Richtung x relativ zueinander versetzt. Bei den in den 10–12 gezeigten Beispielen weist eine Gatestruktur 60 vier Seiten auf. Gemäß einem Beispiel verlaufen (wie gezeigt) zwei dieser Seiten im Wesentlichen parallel zu der Sourceelektrode 32, und zwei dieser Seiten verlaufen im Wesentlichen senkrecht zu der Sourceelektrode 32. Bei Transistorzellen vom ersten Typ sind die beiden Sourcegebiete 41, wie in 10 gezeigt, entlang jener Seiten angeordnet, die parallel zu der Sourceelektrode 32 verlaufen. Bei Transistorzellen vom zweiten Typ sind die beiden Sourcegebiete 41, wie in 11 gezeigt, entlang jener Seiten angeordnet, die senkrecht zu der Sourceelektrode 32 verlaufen. Wie in 12 gezeigt ist, kann ein MOSFET M2 sogar Transistorzellen vom ersten Typ und Transistorzellen vom zweiten Typ aufweisen. Ebenso können die in den 10 und 11 gezeigten MOSFETs M2 so modifiziert werden, dass sie Transistorzellen vom ersten Typ und Transistorzellen vom zweiten Typ enthalten.
  • Gemäß einem Beispiel sind die Sourcegebiete 41 von den Ecken der Gatestruktur 60 beabstandet. Dies kann helfen, Veränderungen bei der Schwellenwertspannung des MOSFETs zu vermeiden. Jede der 10–12 zeigt eine Transistorzelle, bei der die Sourcegebiete 41 von den Ecken der betreffenden Gatestruktur beabstandet sind. Für den Fall, dass die Ecken der Gatestrukturen 60 abgerundet sind, können sich die Sourcegebiete 41 entlang gerader Teile einer Gateelektrodenstruktur 60 befinden, das heißt, von den Eckenabrundungen beabstandet sein.
  • Jede der 10–12 zeigt anhand gepunkteter Linien verschiedene Beispiele, wie die Kontaktgebiete 52 implementiert sein können. Gemäß einem Beispiel umgibt das ringförmige Kontaktgebiet 52 die Gatestruktur 60 und das an die Gatestruktur 60 angrenzende Sourcegebiet 41 vollständig. Gemäß einem weiteren Beispiel grenzt das Kontaktgebiet 52 in jenen Bereichen, in denen das Sourcegebiet 41 weggelassen ist, an die Gatestruktur 60 an.
  • Bei dem in den 10–12 gezeigten Beispiel enthält jede Bauelementzelle zwei Sourcegebiete 41 auf entgegen gesetzten Seiten der Gatestruktur. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Andere Arten von Bauelementzellen sind in den 13A–13C gezeigt. Jede der 13A–13C zeigt eine Draufsicht auf eine Bauelementzelle. Jede dieser Bauelementzellen kann in einem MOSFET M2 des in den 10 und 11 gezeigten Typs verwendet werden, wobei die Bauelementzellen (Transistorzellen) sich im Wesentlichen in einer Reihe befinden, und in einem MOSFET M2 des in 12 gezeigten Typs mit versetzten Bauelementzellen. Ein MOSFET M2 kann nur einen Typ von Bauelementzellen enthalten, oder er kann zwei oder mehr Bauelementzellen enthalten.
  • Bezug nehmend auf 13A enthält eine Bauelementzelle eines dritten Typs zwei Sourcegebiete 41 auf benachbarten Seiten der Gatestruktur. Die beiden Sourcegebiete 41 können (wie gezeigt) von den Ecken beabstandet sein, oder sie können sich (nicht gezeigt) bis zu den Ecken erstrecken und aneinander angrenzen. Bei dem MOSFET M2 kann die Bauelementzelle vom dritten Typ relativ zu der Sourceelektrode 32 so positioniert werden, dass eines der Sourcegebiete 41 entlang der zur Sourceelektrode 32 parallelen Seite der Gatestruktur, die der Sourceelektrode 32 (wie in 13A gezeigt) abgewandt ist, angeordnet ist, oder so, dass eines der Sourcegebiete 41 entlang der zur Sourceelektrode 32 parallelen Seite der Gatestruktur, die der Sourceelektrode 32 (wie in 13A gezeigt) zugewandt ist, angeordnet ist.
  • Bezug nehmend auf 13B enthält eine Bauelementzelle eines vierten Typs drei Sourcegebiete 41. Diese Sourcegebiete 41 können (wie gezeigt) von den Ecken beabstandet sein, oder sie können sich (nicht gezeigt) zu den Ecken erstrecken und aneinander angrenzen. Bei dieser Bauelementzelle vom vierten Typ gibt es eine Seite der Gatestruktur, bei der die Sourcegebiete weggelassen sind. Bei dem MOSFET M2 kann die Bauelementzelle vom vierten Typ relativ zu der Sourceelektrode 30 derart positioniert sein, dass diese Seite (wie in 13A gezeigt) der Sourceelektrode zugewandt ist, oder dass diese Seite (nicht gezeigt) der Sourceelektrode 32 abgewandt ist.
  • Bezug nehmend auf 13C enthält eine Bauelementzelle vom fünften Typ lediglich ein Sourcegebiet entlang einer Seite der Gatestruktur 60. Dieses Sourcegebiet 41 kann (wie gezeigt) von den Ecken beabstandet sein, oder es kann sich zu den Ecken erstrecken. Bei dem MOSFET M2 kann die Bauelementzelle vom fünften Typ relativ zu der Sourceelektrode 32 derart positioniert werden, dass das Sourcegebiet 41 (wie in 13C gezeigt) der Sourceelektrode zugewandt ist, oder so, dass das Sourcegebiet 41 der Sourceelektrode 32 abgewandt ist (nicht gezeigt).
  • Bodykontaktgebiete sind in den 13A–13C nicht gezeigt. Diese Bodykontaktgebiete können wie unter Bezugnahme auf die 10–12 erläutert implementiert sein. Das heißt, ein Bodykontaktgebiet kann die Gatestruktur einer Bauelementzelle vollständig umgeben, oder es kann nur in jenen Gebieten an die Gatestruktur angrenzen, in denen das Sourcegebiet / die Sourcegebiete weggelassen ist / sind.
  • Die in den 10–13C gezeigten Bauelementzellen werden nachfolgend als Nadelzellen bezeichnet, da sich die Gatestruktur 60 dieser Bauelementzellen in dem zweiten Bauelementgebiet 120 nadelförmig in den Halbleiterkörper hinein erstreckt. Obwohl die Gatestrukturen dieser Nadelzellen so gezeichnet sind, dass sie in der horizontalen Ebene eine im Wesentlichen rechteckige oder quadratische Gestalt aufweisen, handelt es sich hierbei lediglich um ein Beispiel. Diese Gatestrukturen können ebenso gut mit jeder anderen Gestalt wie beispielsweise einer polygonalen Gestalt, einer elliptischen Gestalt oder einer kreisförmigen Gestalt implementiert sein, um nur einige zu nennen. Das Sourcegebiet einer Bauelementzelle kann die Gatestruktur der betreffenden Bauelementzelle vollständig umgeben, oder es kann die Gatestruktur teilweise umgeben.
  • In den Nadelzellen ist die Kanalweite einer Bauelementzelle durch die Gesamtlänge des / der betreffenden Sourcegebiets / Sourcegebiete entlang der Gatestruktur gegeben. Die Gesamt-Kanalweite des MOSFETs M2 ist durch die Summe der Kanalweiten der Vielzahl von Bauelementzellen gegeben. Der Einschaltwiderstand des MOSFETs M2 ist umso geringer, je größer die Gesamt-Kanalweite ist. Ferner kann die Schaltgeschwindigkeit dadurch verändert werden, dass die Gesamt-Kanalweite verändert wird. Bei einem MOSFET M2 mit einer Vielzahl von Nadelzellen können die Gesamt-Kanalweiten über einen sehr weiten Bereich verändert werden, von einer eher kleinen Kanalweite, indem eine geringe Anzahl von Transistorzellen implementiert wird und/oder indem ein Sourcegebiet 41 implementiert wird, das sich entlang nur eines Abschnitts der Gatestruktur 60 einer Bauelementzelle erstreckt, bis hin zu einer eher großen Kanalweite, indem eine Anzahl von Transistorzellen implementiert wird und/oder indem ein Sourcegebiet 41 implementiert wird, das sich vollständig um die Gatestruktur 60 einer Bauelementzelle herum erstreckt.
  • Ferner können die Nadelzellen und die Streifenzellen derart implementiert werden, dass das Sourcegebiet 41 auf der Seite der Gatestruktur 60, die der Sourceelektrode 32 zugewandt ist, weggelassen wird. Dies ist beispielsweise in den 11, 12 (bei einigen Bauelementzellen) und 13A–13C gezeigt. Bei der in 8 gezeigten Streifenzelle kann das Sourcegebiet, das sich zwischen der Gateelektrode 61 und der Sourceelektrode 32 befindet, weggelassen werden. Hierdurch kann die Robustheit des MOSFETs M2 gegen Latch-up erhöht werden.
  • Die 14–15 und 16A–16B zeigen vertikale Querschnittsansichten des MOSFETs M2 gemäß weiteren Beispielen. Bei dem in jeder dieser 14–15 und 16A–16B gezeigten MOSFET M2 handelt es sich um einen lateralen MOSFET. Das heißt, das Sourcegebiet 41 und das Draingebiet 42 sind in der ersten Richtung x des Halbleiterkörpers 100 voneinander beabstandet. Bei dem in den 14 und 15 gezeigten Beispiel ist die Gateelektrode in einem Graben angeordnet, und bei dem in den 16A und 16B gezeigten Beispiel ist die Gateelektrode 61 oberhalb der ersten Oberfläche 101 angeordnet und durch das Gatedielektrikum 62, welches ebenfalls oberhalb der ersten Oberfläche 101 angeordnet ist, gegenüber dem Bodygebiet 51 dielektrisch isoliert. Optional ist zwischen dem Draingebiet 42 und dem Kanalgebiet ein Driftgebiet 43 angeordnet. Das "Kanal"-Gebiet ist ein Halbleitergebiet, in dem die Gateelektrode 61 einen leitenden Kanal durch Feldeffekt steuern kann. Bei dem in den 16A–16B gezeigten Beispiel ist das Bodygebiet 51 das Kanalgebiet.
  • Bei den in den 14–15 und 16A–16B gezeigten MOSFETs M2 enthält der Halbleiterkörper 100 gemäß einem Beispiel einen Schichtstapel mit komplementär dotierten Halbleitergebieten 11, 21 nicht nur in dem ersten Bauelementgebiet 110, sondern auch in dem zweiten Bauelementgebiet 120. Das Bodygebiet 51, das Sourcegebiet 41 und das optionale Kontaktgebiet 52 können erzeugt werden, indem Dotierstoffatome in diesen Schichtstapel implantiert und/oder diffundiert werden. Eine oberste Schicht dieses Schichtstapels kann denselben Dotierungstyp und dieselbe Dotierungskonzentration aufweisen, wie eine Schicht, die einen Teil des Driftgebiets in dem ersten Bauelementgebiet 110 bildet. In diesem Fall kann das Draingebiet 42, wie in den 14–15 und 16A–16B gezeigt, in der obersten Schicht 11 ausgebildet sein.
  • Bei den in den 14 und 15 gezeigten Beispielen separiert der Graben mit der Gateelektrode 61 das Bodygebiet 51 gegenüber dem Draingebiet 42 bzw. dem Driftgebiet 43. Bei diesen Beispielen liegt im Einschaltzustand des MOSFETs M2 ein leitender Kanal entlang des Gatedielektrikums 62 vor. Dieser leitende Kanal erstreckt sich von dem Sourcegebiet 41 durch das Bodygebiet 51 und durch jene Schichten des Schichtstapels, die an das Gatedielektrikum 62 angrenzen, zu dem Draingebiet 42 bzw. dem Driftgebiet 43. Bei diesen Beispielen wird das Kanalgebiet durch jene Gebiete gebildet, in denen der leitende Kanal durch Feldeffekt erzeugt wird. Im Einschaltzustand des MOSFETs M2 handelt es sich bei dem leitenden Kanal entlang des Gatedielektrikums 62 um einen Inversionskanal in dem Bodygebiet 51 und in jenen Schichten des Schichtstapels, die denselben Dotierungstyp wie das Bodygebiet 51 aufweisen, und um einen Akkumulationskanal in jenen Gebieten des Schichtstapels, die einen zum Dotierungstyp des Bodygebiets 51 komplementären Dotierungstyp aufweisen. Optional sind jene Schichten des Schichtstapels, die an das Gatedielektrikum 62 angrenzen und denselben Dotierungstyp wie das Bodygebiet 51 aufweisen, mit dem Bodygebiet 51 bzw. dem zweiten Sourceknoten S2 verbunden. Derartige optionale Verbindungen sind jedoch in den 14 und 15 nicht gezeigt.
  • Beispielsweise sind die in den 14 und 15 gezeigten MOSFETs M2 derart implementiert, dass das Sourcegebiet 41 denselben Dotierungstyp wie die Schichten 11 in dem Schichtstapel aufweist, und das Bodygebiet 51 denselben Dotierungstyp wie die Schichten 21 in dem Schichtstapel aufweist. In diesem Fall fließt im Einschaltzustand ein Strom von dem Sourcegebiet 41 durch das Bodygebiet 51, den leitenden Kanal entlang des Gatedielektrikums 62, und durch jede der an das Gatedielektrikum 62 angrenzenden Schichten 11 zu der Sourceelektrode 32. Ein Draingebiet 42 kann (wie gezeigt) in nur einer der an das Gatedielektrikum 62 angrenzenden Schicht 11 oder in jeder dieser Schichten bereitgestellt werden. Ein Spannungssperrvermögen dieser MOSFETs kann dadurch eingestellt werden, dass ein Abstand zwischen dem Gatedielektrikum 62 und dem zumindest einen Draingebiet 42 eingestellt wird, wobei das Spannungssperrvermögen ansteigt, wenn der Abstand ansteigt. Die Schichten 11 des Schichtstapels wirken in diesen MOSFETs M2 als Driftgebiete. Gemäß einem Beispiel (anhand gestrichelter und gepunkteter Linien dargestellt) erstreckt sich das Draingebiet 42 zu dem Gatedielektrikum 62. In jenen Beispielen, die das optionale Kontaktgebiet 14 enthalten, kann das Draingebiet 42 durch einen Abschnitt des Kontaktgebiets 14 gebildet sein, so dass nicht extra ein Draingebiet erzeugt werden muss.
  • Die in den 14 und 15 gezeigten Beispiele unterscheiden sich voneinander dadurch, wie tief sich der Graben mit der Gateelektrode 61 in den Schichtstapel hinein erstreckt. Beispielsweise kann die Gate-Drain-Kapazität des MOSFETs M2 durch die Grabentiefe eingestellt werden, wobei die Gate-Drain-Kapazität ansteigt, wenn die Grabentiefe ansteigt, das heißt, wenn die Anzahl der an das Gatedielektrikum 62 angrenzenden Schichten 11 ansteigt. Ein Erhöhen der Gate-Drain-Kapazität kann helfen, das Schaltverhalten des gesamten Bauelements mit dem JFET M1 und dem MOSFET M2 zu verbessern. Bei beiden in den 14 und 15 gezeigten Beispielen ist der Graben zwischen dem Sourcegebiet 41 und dem Draingebiet 42 angeordnet.
  • Bei dem in 16A gezeigten Beispiel kann das Draingebiet 42 in einer Schicht 11, die denselben Dotierungstyp wie das Draingebiet 42 aufweist, ausgebildet sein. In diesem Fall ist das Spannungssperrvermögen hauptsächlich durch die Dotierungskonzentration dieser Schicht 11 und einen Abstand zwischen dem Bodygebiet 51 und dem Draingebiet 42 bestimmt. Gemäß einem weiteren Beispiel ist das Draingebiet 42 in der komplementär zu dem Draingebiet 42 dotierten Schicht 21 gebildet. In diesem Fall kann das Spannungssperrvermögen eingestellt werden, indem ein Driftgebiet 43 (in 16A anhand gestrichelter und gepunkteter Linien gezeigt) zwischen dem Draingebiet 42 und dem Bodygebiet 51 bereitgestellt wird. Bei dem in 16 gezeigten Beispiel enthält das Bodygebiet 51 eine Erweiterung 51', das denselben Dotierungstyp wie das Bodygebiet 51 aufweist und geringer dotiert ist. Die Erweiterung 51' grenzt an das Draingebiet 42 an und bildet mit dem Draingebiet 42 einen pn-Übergang. Ein Spannungssperrvermögen dieses Bauelements ist im Wesentlichen durch die Dotierungskonzentration der Erweiterung 51' und dessen Abmessung zwischen dem Draingebiet 42 und dem Bodygebiet 51 bestimmt. Die Gateelektrode 61 und das Gatedielektrikum erstrecken sich entlang des Bodygebiets 51 und der Erweiterung 51'. Die Kanallänge oder die Gatelänge können beispielsweise so gewählt werden, dass sie länger als 1 µm sind.
  • Bei den in den 14–15 und 16A–16B gezeigten Beispielen sind das Sourcegebiet 41 und das Bodygebiet 51, ebenso wie bei den davor erläuterten Beispielen, mit dem zweiten Sourceknoten S2 verbunden. Optional enthält der MOSFET M2 ein Kontaktgebiet 52 vom selben Dotierungstyp wie das Bodygebiet 51, allerdings höher dotiert als das Bodygebiet 51. Das Kontaktgebiet 52 grenzt an das Bodygebiet 51 an und ist mit dem zweiten Sourceknoten S2 verbunden.
  • 17 zeigt eine Draufsicht auf ein Transistorbauelement gemäß einem weiteren Beispiel. Bei diesem Beispiel enthält das Sourcegebiet 12 eine Vielzahl von dotierten Gebieten, die in der zweiten lateralen Richtung y voneinander beabstandet sind. Ferner enthält das Bauelement eine Vielzahl von zweiten Bauelementgebieten 120, wobei jedes dieser zweiten Bauelementgebiete 120 zwischen zwei benachbarten Abschnitten des ersten Sourcegebiets 12 angeordnet ist. In jedes dieser zweiten Bauelementgebiete 120 ist zumindest ein MOSFET M2 integriert. In 16 sind lediglich Schaltsymbole dieser MOSFETs M2 gezeigt. Beispiele dafür, wie diese MOSFETs M2 integriert werden können, werden nachfolgend unter Bezugnahme auf die 18–20 erläutert. Die einzelnen MOSFETs M2 sind wie oben erläutert mit dem JFET M1 verbunden.
  • 18 zeigt eine vertikale Schnittansicht eines zweiten Bauelementgebiets 120 in einer in 17 gezeigten Schnittebene D-D. Bei dem in 17 gezeigten MOSFET handelt es sich um einen lateralen MOSFET mit einer Bauelementtopologie, wie sie bereits unter Bezugnahme auf 15 erläutert wurde. Das Draingebiet 42 dieses MOSFETs ist mit einem der zu dem zweiten Bauelementgebiet 120 benachbarten Sourceelektrodenabschnitte verbunden.
  • 19 zeigt eine vertikale Querschnittsansicht des MOSFETs M2 gemäß einem weiteren Beispiel. Bei diesem weiteren Beispiel enthält der MOSFET M2 zwei Transistorzellen, wobei ein Draingebiet 42 einer ersten dieser Transistorzellen elektrisch mit einem ersten der zu dem zweiten Bauelementgebiet 120 benachbarten Sourceelektrodenabschnitte verbunden ist, und wobei ein Draingebiet einer zweiten der Transistorzellen mit einem der zu dem zweiten Bauelementgebiet 120 benachbarten Sourceelektrodenabschnitte verbunden ist. In einer horizontalen Ebene des Halbleiterkörpers kann das Bodygebiet 51 ringförmig ausgebildet sein und das Sourcegebiet 41 und das Kontaktgebiet 52 umgeben.
  • 20 zeigt eine vertikale Querschnittsansicht eines MOSFETs M2 gemäß einem weiteren Beispiel. Der in 20 gezeigte MOSFET M2 unterscheidet sich von dem in 19 gezeigten MOSFET M2 dadurch, dass die Gateelektroden 61 der beiden Transistorzellen in Gräben angeordnet sind, die sich von der ersten Oberfläche 101 in den Schichtstapel hinein erstrecken. Optional sind die Gebiete des Schichtstapels, die denselben Dotierungstyp wie das Bodygebiet 51 aufweisen, elektrisch mit dem Bodygebiet 51 bzw. dem zweiten Sourceknoten S2 verbunden. Entsprechende Verbindungen sind jedoch in 20 nicht gezeigt. Bei dem in 20 gezeigten MOSFET M2 gibt es, ebenso wie bei dem in den 14 und 15 gezeigten MOSFET M2, im Einschaltzustand in jeder Bauelementzelle entlang des Gatedielektrikums 62 in dem Bodygebiet 51 und jenen Schichten des Schichtstapels, die an das Gatedielektrikum 62 angrenzen, einen leitenden Kanal. Wie gezeigt können die Draingebiete 42 an die Kanalgebiete, das heißt an die Gatedielektrika 62, angrenzen. Gemäß einem weiteren Beispiel, gibt es, ebenso wie bei dem in 19 gezeigten Bauelement, ein Driftgebiet 43 zwischen dem Kanalgebiet und dem Draingebiet 42.
  • Die 21A–21C zeigen horizontale Querschnittsansichten verschiedener Beispiele, wie die in 20 gezeigten Transistorzellen implementiert sein können. Gemäß einem in 21A gezeigten Beispiel enthält der MOSFET M2 zumindest eine ringförmige Grabenelektrode, die die Gateelektroden beider Bauelementzellen bildet und die Sourcegebiete 41, das Bodygebiet 51 (in 21A nicht zu sehen) und das Kontaktgebiet 52 umgibt. Bei diesem Beispiel gibt es zwei separate Sourcegebiete 41. Gemäß einem weiteren (nicht gezeigten) Beispiel, gibt es lediglich ein (ringartiges) Sourcegebiet, das sich die beiden Bauelementzellen teilen.
  • Gemäß einem weiteren, in 21B gezeigten Beispiel enthält der MOSFET M2 eine gitterförmige Gateelektrode 61, die mehrere Zwischenräume (engl.: „spacings“) definiert, wobei in jedem dieser Zwischenräume ein Bodygebiet (in 21B nicht gezeigt), zumindest ein Sourcegebiet 41, sowie ein optionales Kontaktgebiet 52 angeordnet sind. Gemäß noch einem anderen, in 21C gezeigten Beispiel gibt es eine Vielzahl von Strukturen des in 21A gezeigten Typs, wobei die Gateelektroden dieser Strukturen durch Elektrodenabschnitte 63, die gegenüber dem Halbleiterkörper 100 durch ein Dielektrikum dielektrisch isoliert sind, verbunden sind. Es wird darauf hingewiesen, dass die in 21B gezeigte Zelltopologie bei dem in 7 gezeigten Transistorzellentyp ebenso gut verwendet werden kann.
  • Die in den 18–20 und 21A–21C gezeigten Bauelementtopologien sind nicht dahingehend beschränkt, dass sie, wie in 17 gezeigt, in Verbindung mit einer Sourceelektrode 32 implementiert werden müssen, die mehrere separate Sourceelektrodenabschnitte aufweist, sondern sie können ebenso in einem integrierten Schaltkreis mit einer Sourceelektrode 32 in den zweiten Bauelementgebieten 120 implementiert werden. In diesem Fall könnte der MOSFET M2 auch mit Streifenzellen implementiert sein. Eine Draufsicht jener Streifenzellen ist in 22 gezeigt.

Claims (25)

  1. Transistorbauelement, das aufweist: ein erstes Sourcegebiet und ein erstes Draingebiet, die in einer ersten Richtung eines Halbleiterkörpers voneinander beabstandet sind; zumindest zwei Gategebiete, die zwischen dem ersten Sourcegebiet und dem ersten Draingebiet angeordnet und in einer zweiten Richtung des Halbleiterkörpers voneinander beabstandet sind; zumindest ein Driftgebiet, das an das erste Sourcegebiet angrenzt und elektrisch mit dem ersten Draingebiet gekoppelt ist; zumindest ein Kompensationsgebiet, das an das zumindest eine Driftgebiet und die zumindest zwei Gategebiete angrenzt; einen MOSFET, der einen Drainknoten aufweist, der mit dem ersten Sourcegebiet verbunden ist, einen Sourceknoten, der mit den zumindest zwei Gategebieten verbunden ist, und einen Gateknoten, wobei aktive Gebiete des MOSFETs in ein Bauelementgebiet, das von den zumindest zwei Gategebieten beabstandet ist, in den Halbleiterkörper integriert sind.
  2. Transistorbauelement gemäß Anspruch 1, das außerdem aufweist: eine Vielzahl von Driftgebieten und eine Vielzahl von Kompensationsgebieten, die in einer dritten Richtung des Halbleiterkörpers abwechselnd angeordnet sind.
  3. Transistorbauelement gemäß Anspruch 1 oder 2, wobei die erste Richtung eine erste laterale Richtung des Halbleiterkörpers ist, wobei die zweite Richtung eine zweite laterale Richtung des Halbleiterkörpers ist und wobei die dritte Richtung eine vertikale Richtung des Halbleiterkörpers ist.
  4. Transistorbauelement gemäß einem der Ansprüche 1–3, wobei das Bauelementgebiet in der ersten Richtung von den zumindest zwei Gategebieten beabstandet ist.
  5. Transistorbauelement gemäß einem der Ansprüche 1–4, das außerdem aufweist: eine erste Sourceelektrode, die mit dem ersten Sourcegebiet verbunden ist, eine erste Drainelektrode, die mit dem ersten Draingebiet verbunden ist, und zumindest zwei erste Gateelektroden, von denen jede mit einem der zumindest zwei Gategebiete verbunden ist.
  6. Transistorbauelement gemäß Anspruch 5, wobei von der ersten Sourceelektrode, der ersten Drainelektrode und den zumindest zwei ersten Gateelektroden eine jede eine Grabenelektrode ist.
  7. Transistorbauelement gemäß Anspruch 6, wobei die erste Sourceelektrode zwischen dem zumindest einen Driftgebiet und dem Bauelementgebiet angeordnet ist.
  8. Transistorbauelement gemäß einem der Ansprüche 1–7, wobei das erste Sourcegebiet eine Vielzahl von voneinander beabstandeten dotierten Gebieten aufweist, wobei die Sourceelektrode eine Vielzahl von Sourceelektrodenabschnitten aufweist, und wobei jede der Vielzahl dieser dotierten Gebiete an einen der Vielzahl von Sourceelektrodenabschnitten angeschlossen ist.
  9. Transistorbauelement gemäß einem der Ansprüche 1–8, wobei das erste Draingebiet eine Vielzahl von voneinander beabstandeten, dotierten Gebieten aufweist, und wobei jedes der Vielzahl dieser dotierten Gebiete mit einem ersten Drainelektrodenabschnitt verbunden ist.
  10. Transistorbauelement gemäß einem der Ansprüche 1–9, wobei der MOSFET eine Vielzahl von parallel geschalteten Transistorzellen aufweist.
  11. Transistorbauelement gemäß einem der Ansprüche 1–10, wobei der MOSFET ein Sourcegebiet und ein Draingebiet, die in einer vertikalen Richtung des Halbleiterkörpers voneinander beabstandet sind, aufweist.
  12. Transistorbauelement gemäß Anspruch 11, wobei das Draingebiet ein vergrabenes Gebiet ist und sich zu der ersten Sourceelektrode erstreckt.
  13. Transistorbauelement gemäß einem der Ansprüche 1–10, wobei der MOSFET ein Sourcegebiet und ein Draingebiet, die in einer lateralen Richtung des Halbleiterkörpers voneinander beabstandet sind, aufweist.
  14. Transistorbauelement gemäß einem der Ansprüche 11–13, wobei der MOSFET ferner aufweist: ein Driftgebiet, das an ein Bodygebiet angrenzt; und eine Gateelektrode, die durch ein Gatedielektrikum gegenüber dem Bodygebiet dielektrisch isoliert ist.
  15. Transistorbauelement gemäß Anspruch 14, wobei das Driftgebiet einen zum Dotierungstyp des Bodygebiets komplementären Dotierungstyp aufweist.
  16. Transistorbauelement gemäß Anspruch 14, wobei das Driftgebiet denselben Dotierungstyp wie das Bodygebiet aufweist, und wobei die Gateelektrode auch benachbart zu dem Driftgebiet angeordnet und durch das Gatedielektrikum gegenüber dem Driftgebiet dielektrisch isoliert ist.
  17. Transistorbauelement gemäß einem der Ansprüche 1–16, das einen Schichtstapel mit einer Vielzahl von Driftgebieten und Kompensationsgebieten und einen korrespondierenden Schichtstapel in dem Bauelementgebiet aufweist, wobei eine Gateelektrode des MOSFETs in dem Bauelementgebiet in einem Graben, der sich in zumindest zwei Schichten des Schichtstapels hinein erstreckt, angeordnet ist.
  18. Transistorbauelement gemäß Anspruch 17, wobei sich die Gateelektrode in dem Bauelementgebiet in drei oder mehr Schichten des Schichtstapels hinein erstreckt.
  19. Laterales Transistorbauelement, das aufweist: zumindest zwei erste Sourcegebiete und ein erstes Draingebiet, wobei die zumindest zwei ersten Sourcegebiete in einer ersten lateralen Richtung eines Halbleiterkörpers von dem Draingebiet und in einer zweiten lateralen Richtung des Halbleiterkörpers voneinander beabstandet sind; zumindest zwei Gategebiete, die zwischen den zumindest zwei ersten Sourcegebieten und dem ersten Draingebiet angeordnet und in der zweiten lateralen Richtung voneinander beabstandet sind; zumindest ein Driftgebiet, das an die zumindest zwei ersten Sourcegebiete und die zumindest zwei Gategebiete angrenzt und elektrisch mit dem ersten Draingebiet gekoppelt ist; zumindest ein Kompensationsgebiet, das an das zumindest eine Driftgebiet und die zumindest zwei Gategebiete angrenzt; einen MOSFET, der einen mit dem ersten Sourcegebiet verbundenen Drainknoten, einen mit den zumindest zwei Gategebieten verbundenen Sourceknoten und einen Gateknoten aufweist, wobei aktive Gebiete des MOSFETs in ein Bauelementgebiet, das von den zumindest zwei Gategebieten beabstandet ist, in den Halbleiterkörper integriert sind.
  20. Laterales Transistorbauelement gemäß Anspruch 19, wobei der MOSFET zumindest eine Transistorzelle aufweist, wobei aktive Gebiete der zumindest einen Transistorzelle in einem Gebiet zwischen zwei von den zumindest zwei ersten Sourcegebieten und einem von den zumindest zwei Gategebieten in den Halbleiterkörper integriert sind.
  21. Laterales Transistorbauelement gemäß einem der Ansprüche 19–20, wobei der MOSFET aufweist: ein Sourcegebiet und ein Draingebiet, die in einer lateralen Richtung des Halbleiterkörpers voneinander beabstandet sind; ein Bodygebiet, das an das Sourcegebiet angrenzt; und eine Gateelektrode, die durch ein Gatedielektrikum gegenüber dem Bodygebiet dielektrisch isoliert ist.
  22. Laterales Transistorbauelement gemäß Anspruch 21, wobei die Gateelektrode eine planare Elektrode ist, die oberhalb der ersten Oberfläche des Halbleiterkörpers angeordnet ist.
  23. Laterales Transistorbauelement gemäß Anspruch 21, wobei die Gateelektrode in einem Graben, der sich in den Halbleiterkörper hinein erstreckt, angeordnet ist.
  24. Laterales Transistorbauelement gemäß Anspruch 23, das einen Schichtstapel mit einer Vielzahl von Driftgebieten und Kompensationsgebieten sowie einen korrespondierenden Schichtstapel in dem Bauelementgebiet aufweist, wobei sich der Graben mit der einen Gateelektrode des MOSFETs in dem Bauelementgebiet in zumindest zwei Schichten des Schichtstapels hinein erstreckt.
  25. Laterales Transistorbauelement gemäß Anspruch 24, wobei sich der Graben in drei oder mehr Schichten des Schichtstapels hinein erstreckt.
DE102015116611.9A 2015-09-30 2015-09-30 Transistorbauelement Active DE102015116611B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102015116611.9A DE102015116611B4 (de) 2015-09-30 2015-09-30 Transistorbauelement
US15/280,734 US9825129B2 (en) 2015-09-30 2016-09-29 Transistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015116611.9A DE102015116611B4 (de) 2015-09-30 2015-09-30 Transistorbauelement

Publications (2)

Publication Number Publication Date
DE102015116611A1 true DE102015116611A1 (de) 2017-03-30
DE102015116611B4 DE102015116611B4 (de) 2021-10-21

Family

ID=58281649

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015116611.9A Active DE102015116611B4 (de) 2015-09-30 2015-09-30 Transistorbauelement

Country Status (2)

Country Link
US (1) US9825129B2 (de)
DE (1) DE102015116611B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016101679A1 (de) * 2016-01-29 2017-08-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem lateralen Transistor
DE102017131274B3 (de) 2017-12-22 2019-05-09 Infineon Technologies Dresden Gmbh Transistoranordnung und verfahren zu deren herstellung
CN112054023A (zh) * 2019-06-06 2020-12-08 英飞凌科技德累斯顿公司 半导体器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785415B (zh) * 2017-10-27 2021-03-16 电子科技大学 一种soi-rc-ligbt器件及其制备方法
EP3644374A1 (de) * 2018-10-23 2020-04-29 Infineon Technologies Dresden GmbH & Co . KG Laterale superübergangstransistorvorrichtung und verfahren zur herstellung davon
EP3664150A1 (de) * 2018-12-06 2020-06-10 Infineon Technologies Austria AG Halbleiterbauelement
EP3696863B1 (de) * 2019-02-15 2021-10-13 Infineon Technologies Austria AG Laterale transistorvorrichtung
EP3709371A1 (de) * 2019-03-14 2020-09-16 Infineon Technologies Dresden GmbH & Co . KG Halbleitervorrichtung und verfahren zur herstellung davon

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566709B2 (en) 1996-01-22 2003-05-20 Fuji Electric Co., Ltd. Semiconductor device
US6835993B2 (en) 2002-08-27 2004-12-28 International Rectifier Corporation Bidirectional shallow trench superjunction device with resurf region
US8575695B2 (en) 2009-11-30 2013-11-05 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-drain breakdown and built-in avalanche clamp diode
DE102013113286A1 (de) 2012-12-03 2014-06-05 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US8841186B2 (en) 2010-03-04 2014-09-23 X-Fab Semiconductor Foundries Ag Manufacturing of a semiconductor device and corresponding semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566709B2 (en) 1996-01-22 2003-05-20 Fuji Electric Co., Ltd. Semiconductor device
US6835993B2 (en) 2002-08-27 2004-12-28 International Rectifier Corporation Bidirectional shallow trench superjunction device with resurf region
US8575695B2 (en) 2009-11-30 2013-11-05 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-drain breakdown and built-in avalanche clamp diode
US8841186B2 (en) 2010-03-04 2014-09-23 X-Fab Semiconductor Foundries Ag Manufacturing of a semiconductor device and corresponding semiconductor device
DE102013113286A1 (de) 2012-12-03 2014-06-05 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US20140151758A1 (en) 2012-12-03 2014-06-05 Infineon Technologies Ag Semiconductor Device and Method of Manufacturing a Semiconductor Device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016101679A1 (de) * 2016-01-29 2017-08-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem lateralen Transistor
DE102016101679B4 (de) * 2016-01-29 2019-03-28 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem lateralen Transistor
DE102017131274B3 (de) 2017-12-22 2019-05-09 Infineon Technologies Dresden Gmbh Transistoranordnung und verfahren zu deren herstellung
CN112054023A (zh) * 2019-06-06 2020-12-08 英飞凌科技德累斯顿公司 半导体器件

Also Published As

Publication number Publication date
US20170092716A1 (en) 2017-03-30
US9825129B2 (en) 2017-11-21
DE102015116611B4 (de) 2021-10-21

Similar Documents

Publication Publication Date Title
DE102015116611B4 (de) Transistorbauelement
DE102012206605B4 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE112013000784B4 (de) Halbleiteranordnung mit aktikver Driftzone
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102013205153B4 (de) Halbleiteranordnung mit einem leistungstransistor und einem hochspannungsbauelement, die in einem gemeinsamen halbleiterkörper integriert sind
DE102011050958B4 (de) Hochspannungshalbleiterbauelemente
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE102017131274B3 (de) Transistoranordnung und verfahren zu deren herstellung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102013204252B4 (de) Halbleiterbauelement
DE102014103561B4 (de) Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement
DE112013000782T5 (de) Halbleiteranordnung mit aktiver Driftzone
DE102009025601A1 (de) Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102014119395B4 (de) Transistorbauelement mit Feldelektrode
DE102011081589A1 (de) Depletion-transistor und ladeanordnung
DE102013218959A1 (de) Transistorbauelement mit Feldelektrode
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102013206057A1 (de) Integriertes schaltbauelement mit parallelem gleichrichterelement
DE102014114836A1 (de) Halbleitervorrichtung
DE102015118524A1 (de) Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102013105134A1 (de) Abschlussanordnung für vertikalen MOSFET

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative