DE102015118524A1 - Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten - Google Patents
Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten Download PDFInfo
- Publication number
- DE102015118524A1 DE102015118524A1 DE102015118524.5A DE102015118524A DE102015118524A1 DE 102015118524 A1 DE102015118524 A1 DE 102015118524A1 DE 102015118524 A DE102015118524 A DE 102015118524A DE 102015118524 A1 DE102015118524 A1 DE 102015118524A1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- gate layer
- region
- semiconductor device
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 210000000746 body region Anatomy 0.000 claims abstract description 23
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 28
- 239000002019 doping agent Substances 0.000 claims description 14
- -1 selenium ions Chemical class 0.000 claims description 5
- 229910052711 selenium Inorganic materials 0.000 claims description 4
- 239000011669 selenium Substances 0.000 claims description 4
- 239000012777 electrically insulating material Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 125000003748 selenium group Chemical group *[Se]* 0.000 claims description 2
- 239000002245 particle Substances 0.000 claims 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 239000010410 layer Substances 0.000 description 143
- 238000002513 implantation Methods 0.000 description 27
- 238000005530 etching Methods 0.000 description 20
- 239000002800 charge carrier Substances 0.000 description 14
- 239000000969 carrier Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
Beschrieben werden ein Halbleiterbauelement und ein Verfahren zum Herstellen desselben. Das Halbleiterbauelement umfasst: Mehrere Bauelementzellen, die jeweils ein Bodygebiet, ein Sourcegebiet und eine zu dem Bodygebiet benachbarte und diel elektrisch durch ein Gatedielektrikum gegenüber dem Bodygebiet isolierte Gateelektrode aufweisen; und eine elektrisch leitende Gateschicht, die die Gateelektroden aufweist oder elektrisch an die Gateelektroden der mehreren Bauelementzellen angeschlossen ist. Die Gateschicht ist elektrisch an einen Gateleiter angeschlossen und weist wenigstens eines von einem Gebiet mit erhöhtem Widerstand und einem Gebiet mit verringertem Widerstand auf.
Description
- Diese Beschreibung betrifft allgemein ein Halbleiterbauelement mit isoliertem Gate.
- Halbleiterbauelemente mit isoliertem Gate, wie beispielsweise IGBTs (Insulated Gate Bipolar Transistors) oder MOSFETs (Metal Oxide Semiconductor Field-Effect Transistors) sind als elektronische Schalter in verschiedenen Arten von elektronischen Schaltungen in Automobil-, Industrie-, Unterhaltungselektronik- oder Haushaltsanwendungen, um nur einige zu nennen, weit verbreitet. Ein IGBT ist ein bipolares Halbleiterbauelement, das ein erstes Emittergebiet (das auch als Sourcegebiet bezeichnet wird) eines ersten Leitfähigkeitstyps (Dotierungstyps), ein zweites Emittergebiet (das auch als Draingebiet bezeichnet wird) eines zweiten Leitfähigkeitstyps, ein Basisgebiet (das häufig als Driftgebiet bezeichnet wird) des ersten Leitfähigkeitstyps, ein Bodygebiet des zweiten Leitfähigkeitstyps zwischen den ersten Emitter- und dem Basisgebiet und eine benachbart zu dem Bodygebiet angeordnete und durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet isolierte Gateelektrode aufweist.
- Ein IGBT kann in zwei unterschiedlichen Betriebszuständen betrieben werden, nämlich einem leitenden Zustand (Ein-Zustand) und einem sperrenden Zustand (Aus-Zustand). Im leitenden Zustand injiziert das erste Emittergebiet Ladungsträger des ersten Leitfähigkeitstyps über einen leitenden Kanal in dem Bodygebiet in das Basisgebiet, und das zweite Emittergebiet injiziert Ladungsträger des zweiten Leitfähigkeitstyps in das Basisgebiet. Diese in das Basisgebiet durch die ersten und zweiten Emitter injizierten Ladungsträger bilden ein Ladungsträgerplasma in dem Basisgebiet. Im sperrenden Zustand ist der leitende Kanal in dem Bodygebiet unterbrochen.
- Wenn der IGBT ausschaltet, d. h., vom leitenden Zustand in den sperrenden Zustand schaltet, breitet sich ein Verarmungsgebiet in dem Basisgebiet beginnend an dem pn-Übergang zwischen dem Bodygebiet und dem Basisgebiet aus. Hierdurch werden Ladungsträger, die das Ladungsträgerplasma bilden, aus dem Basisgebiet entfernt. Während des Ausschaltens fließt ein Strom zwischen dem ersten und zweiten Emittergebiet, der aus dem Entfernen (Herausziehen) der Ladungsträger aus dem Basisgebiet resultiert. Dieser Strom, der als Ladungsträgerentferungsstrom bezeichnet werden kann, sinkt schließlich auf Null ab, wenn die Ladungsträger entfernt wurden oder rekombiniert haben. Eine Flanke dieses Stroms, während er gegen Null strebt, definiert die Sanftheit (engl.: softness) des Bauelements. Je steiler die Flanke ist, umso weniger „sanft“ ist das Abschaltverhalten (Schaltverhalten) des Halbleiterbauelements. Allerdings ist ein sanftes Schaltverhalten wünschenswert, da steile Flanken Spannungsüberschwinger in (parasitären) Induktivitäten verursachen können, die an das Halbleiterbauelement angeschlossen sind, und/oder Oszillationen oder Klingeln in einer Schaltung, in der das Halbleiterbauelement verwendet wird, verursachen können.
- Es besteht daher ein Bedarf, ein Halbleiterbauelement mit isoliertem Gate, wie beispielsweise einem IGBT, mit sanftem Schaltverhalten zur Verfügung zu stellen.
- Ein Beispiel betrifft ein Halbleiterbauelement. Das Halbleiterbauelement umfasst mehrere Bauelementzellen, die jeweils ein Bodygebiet, ein Sourcegebiet und eine zu dem Bodygebiet benachbarte und von dem Bodygebiet durch ein Gatedielektrikum dielektrisch isolierte Gateelektrode aufweisen. Eine elektrisch leitende Gateschicht umfasst die Gateelektrode oder ist elektrisch an die Gateelektrode der mehreren Bauelementzellen angeschlossen. Die Gateschicht ist elektrisch an einen Gateleiter angeschlossen und umfasst wenigstens eines von einem Gebiet mit erhöhtem Widerstand und einem Gebiet mit verringertem Widerstand.
- Beispiele werden nachfolgend anhand von Zeichnungen erläutert. Die Zeichnungen dienen zum Veranschaulichen bestimmter Prinzipien, so dass nur Aspekte, die zum Verständnis dieser Prinzipien notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
-
1 zeigt eine Draufsicht auf einen Abschnitt einer Gateschicht eines Halbleiterbauelements mit isoliertem Gate; -
2 zeigt eine Draufsicht der gesamten Gateschicht gemäß einem Beispiel; -
3 zeigt eine Draufsicht der gesamten Gateschicht gemäß einem weiteren Beispiel; -
4 zeigt ein Ersatzschaltbild eines IGBT, der mehrere Bauelementzellen aufweist; -
5 zeigt eine vertikale Schnittansicht eines Halbleiterbauelements mit isoliertem Gate gemäß einem Beispiel; -
6 zeigt eine horizontale Schnittansicht eines Halbleiterbauelements mit isoliertem Gate gemäß einem Beispiel; -
7 zeigt eine horizontale Schnittansicht eines Halbleiterbauelements mit isoliertem Gate gemäß einem weiteren Beispiel; -
8 zeigt eine vertikale Schnittansicht eines Halbleiterbauelements mit isoliertem Gate im Bereich eines Gateleiters; -
9 zeigt eine vertikale Schnittansicht eines Halbleiterbauelements mit isoliertem Gate gemäß einem weiteren Beispiel; -
10 zeigt eine vertikale Schnittansicht eines Gebiets mit erhöhtem Widerstand der Gateschicht gemäß einem Beispiel; -
11 zeigt eine vertikale Schnittansicht eines Gebiets mit erhöhtem Widerstand der Gateschicht gemäß einem weiteren Beispiel; -
12 –18 zeigen Draufsichten von Abschnitten der Gateschicht gemäß verschiedenen Beispielen; -
19A –19C zeigen ein Verfahren zum Herstellen einer Gateschicht gemäß einem Beispiel; -
20A –20F zeigen ein Verfahren zum Herstellen der Gateschicht gemäß einem weiteren Beispiel; -
21A –21B zeigen ein Verfahren zum Herstellen der Gateschicht gemäß einem weiteren Beispiel; -
22A –22B zeigen ein Verfahren zum Herstellen der Gateschicht gemäß noch einem weiteren Beispiel; und -
23 zeigt eine vertikale Schnittansicht eines Halbleiterbauelements mit isoliertem Gate, das als emittergeschalteter Thyristor realisiert ist. - In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen zur Veranschaulichung spezielle Ausführungsbeispiele, wie die Erfindung verwendet werden kann. Selbstverständlich können die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nichts anderes angegeben ist.
-
1 zeigt eine Draufsicht auf einen Abschnitt einer Gateschicht21 eines Halbleiterbauelements1 mit isoliertem Gate. Das Halbleiterbauelement mit isoliertem Gate1 ist beispielsweise ein IGBT (Insulated Gate Bipolar Transistor) oder ein MOSFET (Metal Oxide Semiconductor Field-Effect Transistor). Die Gateschicht21 ist elektrisch an einen Gateleiter30 angeschlossen, der einen Gateknoten G des Halbleiterbauelements bildet oder daran angeschlossen ist. Der Gateleiter30 kann wenigstens eines von einem Gatepad und einen Gateläufer (engl.: gate runner) umfassen. Beispielsweise dient ein Gatepad dazu, einen Bonddraht daran anzuschließen, und ein Gateläufer dient dazu, die Gateschicht21 an das Gatepad anzuschließen. Über den Bonddraht kann die Gateschicht an einen Leadframe oder ähnliches angeschlossen werden. -
2 zeigt eine Draufsicht der gesamten Gateschicht21 . Bei diesem Beispiel umfasst der Gateleiter30 ein Gatepad31 , an welches ein Bonddraht D angeschlossen werden kann.3 zeigt ein Beispiel, bei dem die Gateschicht21 an einen Gateläufer32 angeschlossen ist, wobei der Gateläufer32 an ein Gatepad31 angeschlossen ist. Der Gateläufer32 kann die Gateschicht21 umgeben, wie in3 dargestellt ist, und dient dazu, solche Gebiet der Gateschicht21 , die von dem Gatepad31 beabstandet sind, an das Gatepad31 anzuschließen. Dies ist jedoch nur ein Beispiel. Andere Konfigurationen können ebenso verwendet werden. Das Gatepad und der Gateläufer32 können eine höhere Leitfähigkeit als die Gateschicht21 besitzen. - Das Halbleiterbauelement
1 umfasst mehrere Bauelementzellen, wobei jede dieser Bauelementzellen aktive Gebiete aufweist, die in einem Halbleiterkörper unterhalb der Gateschicht21 integriert sind. Dieser Halbleiterkörper, und damit die Bauelementzellen, sind in1 außerhalb der Darstellung. Die aktiven Gebiete einer Bauelementzelle umfassen ein Sourcegebiet. Das Sourcegebiet jeder Bauelementzelle ist elektrisch an ein Sourcevia41 angeschlossen, das durch eine Isolationsschicht51 elektrisch von der Gateschicht21 isoliert ist. Horizontale Schnittansichten dieser Sourcevias41 und der Isolationsschichten51 sind in5 schematisch gezeigt. - Die Gateschicht
21 ist elektrisch leitend. Die Gateschicht21 kann wenigstens eines von einem Metall und einem dotierten polykristallinen Halbleitermaterial, wie beispielsweise Polysilizium, umfassen. Das Metall umfasst beispielsweise Aluminium oder Kupfer. Gemäß einem Beispiel umfasst die Gateschicht21 nur ein Material. Gemäß einem anderen Beispiel umfasst die Gateschicht21 zwei oder mehr unterschiedliche Materialien. Gemäß einem Beispiel umfasst die Gateschicht21 einen Schichtstapel mit wenigstens zwei unterschiedlichen elektrisch leitenden Schichten. Jede dieser Schichten ist elektrisch an den Gateleiter30 angeschlossen. - Ein spezifischer Widerstand der Gateschicht
21 ist abhängig von der Art des zum Realisieren der Gateschicht21 verwendeten Materials und – bei einem dotierten polykristallinen Material – der Dotierungskonzentration. Gemäß einem in1 gezeigten Beispiel umfasst die Gateschicht21 wenigstens ein Gebiet mit erhöhtem Widerstand22 . Dieses Gebiet mit erhöhtem Widerstand22 umfasst ein Material mit einem höheren spezifischen Widerstand als der spezifische Widerstand eines Basismaterials der Gateschicht21 . Das „Basismaterial“ ist das Material, das an das Gebiet mit erhöhtem Widerstand22 angrenzt. Bezugnehmend auf1 kann die Gateschicht21 mehrere Gebiete mit erhöhtem Widerstand22 umfassen, die voneinander beabstandet sind. -
4 zeigt ein Ersatzschaltbild eines Halbleiterbauelements, das eine Gateschicht21 und mehrere Bauelementzellen umfasst. Lediglich zur Veranschaulichung sei angenommen, dass das Halbleiterbauelement1 ein IGBT ist. In4 sind mehrere IGBT-Schaltsymbole10 1–10 n gezeigt. Jedes dieser Schaltsymbole repräsentiert eine Bauelementzelle oder eine Gruppe von Bauelementzellen des Halbleiterbauelements. Jede dieser Bauelementzellen10 1–10 n umfasst eine Gateelektrode. Diese Gateelektroden sind in4 nicht im Detail gezeigt, aber durch Gateknoten G1–Gn der Schaltsymbole in4 repräsentiert. Die Gateelektroden sind elektrisch an einen Gateknoten G des Halbleiterbauelements über Widerstände R211–R21n angeschlossen. Der in4 gezeigte Gateknoten G repräsentiert den zuvor erläuterten Gateleiter30 . Zu Erläuterungszwecken sei angenommen, dass die Bauelementzellen10 1–10 n, die durch die Schaltsymbole in4 repräsentiert sind, unterschiedlich von dem Gateleiter beabstandet sind. In diesem Beispiel ist ein Abstand zwischen einer Transistorzelle und dem Gateleiter umso größer, je weiter rechts das Schaltsymbol in4 angeordnet ist. Ein Gatewiderstand einer ersten Transistorzelle10 1 ist beispielsweise R211, der aus einem Abstand zwischen der Transistorzelle10 1 und dem Gateleiter resultiert, ein Gatewiderstand einer zweiten Transistorzelle10 2 ist im Wesentlichen gleich dem Gatewiderstand der ersten Transistorzelle10 1 plus einem zusätzlichen Widerstand, der aus einem Abstand zwischen der ersten Transistorzelle10 1 und der zweiten Transistorzelle10 2 resultiert, und so weiter. - Außerdem umfasst jede Bauelementzelle
10 1–10 n eine inhärente Gate-Source-Kapazität C211–C21n zwischen der Gateelektrode und dem Sourcegebiet der jeweiligen Bauelementzelle. Die Sourcegebiete sind in4 nicht gezeigt, aber durch die Sourceknoten S1–Sn der Schaltsymbole, die die einzelnen Bauelementzellen repräsentieren, repräsentiert. Die Sourceknoten der Bauelementzellen sind an einen Sourceknoten S des Halbleiterbauelements angeschlossen. - Eine Funktionsweise des Halbleiterbauelements wird nachfolgend anhand des in
4 gezeigten Ersatzschaltbilds erläutert. Das Halbleiterbauelement ist ein spannungsgesteuertes Bauelement. Jede der einzelnen Bauelementzellen10 1–10 n schaltet abhängig von einer Spannung zwischen dem Gateknoten Gi (wobei Gi einen der Gateknoten G1–Gn repräsentiert) und dem zugehörigen Sourceknoten Si (wobei Si einen der Sourceknoten S1–Sn repräsentiert) ein oder aus. Diese Spannung wird nachfolgend als interne Gate-Source-Spannung bezeichnet. Eine Bauelementzelle10 i (wobei10 i eine der Bauelementzellen10 1–10 n bezeichnet) schaltet beispielsweise ein, wenn ein Spannungspegel der internen Gate-Source-Spannung VGSi über eine vordefinierte Schwelle ansteigt, und schaltet aus, wenn der Spannungspegel der internen Gate-Source-Spannung VGSi unter eine vordefinierte Schwelle absinkt. Im Ein-Zustand ist eine Bauelementzelle10 i in der Lage, einen Strom zwischen dem Sourceknoten Si und einem Drainknoten Di, wobei Di einen der Drainknoten D1–Dn der in4 gezeigten Bauelementzellen bezeichnet) zu leiten, und im Aus-Zustand sperrt die Bauelementzelle. Die internen Gate-Source-Spannungen VGS1–VGSn der einzelnenn Bauelementzellen10 1–10 n sind durch eine externe Gate-Source-Spannung VGS definiert, welche eine Spannung zwischen dem Gateknoten G und dem Sourceknoten S des Halbleiterbauelements ist. Eine Bauelementzelle10 i schaltet ein, nachdem die jeweilige interne Gate-Source-Spannung VGSi die Schwellenspannung erreicht hat, und schaltet aus, nachdem die interne Gate-Source-Spannung VGSi unter die Schwellenspannung abgesunken ist. Aufgrund der Gatewiderstände R211–R21n und der Gate-Source-Kapazitäten C211–C21n gibt es eine Zeitverzögerung zwischen dem Zeitpunkt, zu dem ein Spannungspegel der externen Gate-Source-Spannung VGS die Schwellenspannung erreicht, und dem Zeitpunkt, zu dem die internen Gate-Source-Spannungen VGS1–VGSn der einzelnen Bauelementzellen10 1–10 n die Schwelle erreichen, und damit Ein- oder Ausschalten. Diese Zeitverzögerung wird nachfolgend als Schaltverzögerung bezeichnet. Wenn die Gate-Source-Kapazitäten C211–C21n im Wesentlichen gleich sind, ist die Schaltverzögerung umso länger, je höher der Gatewiderstand R211–R21n ist. - Die Gatewiderstände R211–R21n zwischen den Gateelektroden (die in
4 durch die Gateknoten G1–Gn repräsentiert sind) und den Gateknoten G des Halbleiterbauelements1 sind durch die Gateschicht21 gebildet. Bei einem herkömmlichen Bauelement, bei dem keine Gebiete mit erhöhtem Widerstand in der Gateschicht vorhanden sind, ist der Gatewiderstand der Bauelementzelle umso größer, je weiter die jeweilige Bauelementzelle von dem Gateleiter beabstandet ist. Allerdings ist der spezifische Widerstand einer Gateschicht in einem herkömmlichen Halbleiterbauelement gering, so dass kein signifikanter Unterschied in den Schaltverzögerungen der einzelnen Bauelementzellen vorhanden ist. Bei dem in1 gezeigten Halbleiterbauelement können die Gatewiderstände der einzelnen Bauelementzellen allerdings eingestellt, insbesondere erhöht werden durch Vorsehen der Gebiete mit erhöhtem Widerstand22 . Dadurch kann bei dem Halbleiterbauelement des in1 gezeigten Typs ein Zeitablauf (eine Reihenfolge) des Ein- und Ausschaltens der einzelnen Bauelementzellen10 1–10 n durch Vorsehen der Gebiete mit erhöhtem Widerstand22 eingestellt werden. Ein Vorteil hiervon ist weiter unten erläutert. -
5 zeigt eine vertikale Schnittansicht eines Halbleiterbauelements mit isoliertem Gate1 gemäß einem Beispiel. Insbesondere zeigt5 eine vertikale Schnittansicht des Halbleiterkörpers100 in einem Bereich, in dem drei Bauelementzellen10 1,10 2,10 n angeordnet sind. Das in5 gezeigte Halbleiterbauelement ist ein IGBT oder ein MOSFET. Damit können die Bauelementzellen dieses Halbleiterbauelements1 auch als Transistorzellen bezeichnet werden. - Bezugnehmend auf
5 umfasst jede Bauelementzelle10 1–10 n aktive Gebiete. Diese aktiven Gebiete umfassen ein Sourcegebiet11 und ein an das Sourcegebiet11 angrenzendes Bodygebiet12 . Eine Gateelektrode23 ist benachbart zu dem Bodygebiet12 und durch ein Gatedielektrikum53 dielektrisch gegenüber dem Bodygebiet12 isoliert. Das Halbleiterbauelement1 umfasst außerdem ein Driftgebiet13 , das an das Bodygebiet12 der einzelnen Bauelementzellen10 1–10 2,10 n angrenzt, und ein Draingebiet14 , das an das Driftgebiet13 angrenzt. Das Sourcegebiet11 und das Bodygebiet12 jeder Bauelementzelle sind elektrisch an ein Sourcevia41 angeschlossen. Hierzu kann das Sourcevia41 das Sourcegebiet17 und das Bodygebiet12 an einer ersten Oberfläche101 des Halbleiterkörpers100 kontaktieren, wie bei der Bauelementzelle10 1 in5 gezeigt ist. Gemäß einem weiteren Beispiel, das in der Bauelementzelle10 2 gezeigt ist, erstreckt sich das Sourcevia41 in das Bodygebiet12 . Optional umfasst das Bodygebiet12 ein Kontaktgebiet17 desselben Dotierungstyps, das jedoch höher dotiert ist als das Bodygebiet12 und das durch das Sourcevia41 kontaktiert ist. Die Sourcevias41 sind an eine Sourceelektrode40 elektrisch angeschlossen oder bilden einen Teil davon. Die Sourceelektrode40 ist elektrisch an einen Sourceknoten S des Halbleiterbauelements1 angeschlossen oder bildet einen Teil davon. Der Sourceknoten S ist in5 nur schematisch dargestellt. Die Sourceelektrode40 kann oberhalb der Gateschicht21 angeordnet sein und ist durch eine weitere Dielektrikumsschicht oder Isolationsschicht54 dielektrisch gegenüber der Gateschicht21 isoliert. - Bei dem in
5 gezeigten Beispiel sind die Gateelektroden23 der einzelnen Bauelementzellen10 1–10 n Grabenelektroden. D. h., die Gateelektroden23 sind in Gräben des Halbleiterkörpers100 angeordnet. Die Gateschicht21 ist oberhalb der ersten Oberfläche101 des Halbleiterkörpers100 angeordnet und ist durch eine weitere Dielektrikumsschicht oder Isolationsschicht52 gegenüber der ersten Oberfläche101 isoliert. Die Gateschicht21 ist elektrisch an die Gateelektrode23 der einzelnen Bauelementzellen10 1–10 n angeschlossen. - Der Halbleiterkörper
100 kann ein herkömmliches Halbleitermaterial, wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN), oder ähnliches aufweisen. Das Sourcegebiet11 ist ein dotiertes Halbleitergebiet eines ersten Dotierungstyps (Leitfähigkeitstyps), das Bodygebiet12 ist ein dotiertes Gebiet eines zweiten Dotierungstyps (Leitfähigkeitstyps) komplementär zu dem ersten Dotierungstyp und das Driftgebiet11 ist vom ersten Dotierungstyp. Das Transistorbauelement kann ein n-leitendes Transistorbauelement oder ein p-leitendes Transistorbauelement sein. Bei einem n-leitenden Transistorbauelement sind das Sourcegebiet11 und das Driftgebiet13 n-dotiert und das Bodygebiet12 ist p-dotiert. Bei einem p-leitenden Transistorbauelement sind das Sourcegebiet11 und das Driftgebiet13 p-dotiert und das Bodygebiet12 ist n-dotiert. Außerdem kann das Transistorbauelement1 als MOSFET oder als IGBT realisiert sein. Bei einem MOSFET hat das Draingebiet14 denselben Dotierungstyp wie das Sourcegebiet11 und das Driftgebiet13 . Bei einem IGBT hat das Draingebiet14 (das auch als Emitter- oder Kollektorgebiet bezeichnet werden kann) einen zu dem Dotierungstyp des Sourcegebiets11 komplementären Dotierungstyp. Optional kann bei einem MOSFET, ebenso wie bei einem IGBT, ein Feldstoppgebiet15 desselben Dotierungstyps wie das Driftgebiet13 , das jedoch höher dotiert ist als das Driftgebiet13 , zwischen dem Driftgebiet13 und dem Draingebiet14 angeordnet sein. Ein IGBT kann als rückwärtsleitender (Reverse-Conducting, RC) IGBT realisiert sein. In diesem Fall umfasst das Halbleiterbauelement eines oder mehrere Gebiete des ersten Dotierungstyps (desselben Dotierungstyps wie das Driftgebiet13 ) die sich von einer Drainelektrode51 durch das Draingebiet14 zu dem Driftgebiet13 bzw. dem Feldstoppgebiet15 erstrecken. Diese Gebiete16 werden üblicherweise als Emitterkurzschlüsse bezeichnet. Die Drainelektrode51 ist elektrisch an das Draingebiet14 und die optionalen Emitterkurzschlüsse16 angeschlossen und ist an einen Drainknoten des Halbleiterbauelements1 angeschlossen, oder bildet einen Teil davon. Ein solcher Drainknoten D ist in5 nur schematisch dargestellt. Der Halbleiterkörper100 besteht beispielsweise aus Silizium und Dotierungskonzentrationen der einzelnen aktiven Bauelementgebiete sind aus den nachfolgenden Dotierbereichen ausgewählt:
Driftgebiet13 : 1E12cm–3–1E16cm–3;
Feldstoppgebiet15 : 1E14cm–3–1E17cm–3;
Draingebiet14 und Emitterkurzschlüsse16 : 1E16cm–3–1E21cm–3;
Bodygebiet12 : 1E15cm–3–5E17cm–3;
Sourcegebiet11 und Kontaktgebiet17 : 1E18cm–3–1E21cm–3. - In einer horizontalen Ebene des Halbleiterbauelements
1 , wie beispielsweise der in5 gezeigten Ebene A-A können die einzelnen Bauelementzellen10 1–10 n eine von mehreren unterschiedlichen Formen besitzen. Die Form der Bauelementzelle ist im Wesentlichen durch die Form der Gateelektrode23 und das Bodygebiet12 definiert. Die6 und7 zeigen horizontale Schnittansichten des Halbleiterbauelements1 in der Schnittebene A-A gemäß zwei unterschiedlichen Beispielen. Bei dem in6 gezeigten Beispiel haben die einzelnen Bauelementzellen10 1–10 n eine im Wesentlichen rechteckförmige Form; d. h. das Bodygebiet12 ist im Wesentlichen rechteckig und durch die Gateelektrode23 umgeben. Bei dem in7 gezeigten Beispiel sind die einzelnen Bauelementzellen im Wesentlichen hexagonal; d. h., das Bodygebiet12 hat eine hexagonale Form und ist von der Gateelektrode23 umgeben. Das Realisieren der Bauelementzellen mit einer rechteckförmigen oder hexagonalen Form sind nur zwei von verschiedenen Beispielen. Es ist auch möglich, die Bauelementzellen in einem Halbleiterkörper100 mit unterschiedlichen Formen zu realisieren. - Gemäß einem in
8 gezeigten Beispiel sind die Bauelementzellen in dem Halbleiterkörper100 unterhalb des Gateleiters30 weggelassen.8 zeigt eine vertikale Schnittansicht des Halbleiterkörpers100 im Bereich des Gateleiters30 . Bei diesem Beispiel ist der Gateleiter30 oberhalb der Gateschicht21 angeordnet und ist durch elektrisch leitende Vias33 elektrisch an die Gateschicht21 angeschlossen. Die Gateschicht21 und die Gateelektrode23 umfassen beispielsweise ein dotiertes polykristallines Halbleitermaterial, wie beispielsweise Polysilizium. Der Gateleiter30 umfasst beispielsweise ein Metall, wie beispielsweise Kupfer oder Aluminium. - Gemäß einem weiteren Beispiel, das in
9 gezeigt ist, sind die Gateelektroden23 Teil der Gateschicht. Bei diesem Beispiel sind die Gateelektroden23 oberhalb der ersten Oberfläche101 des Halbleiterkörpers angeordnet. Dieselbe Dielektrikumsschicht kann das Gatedielektrikum53 , das die Gateelektroden23 dielektrisch von dem Bodygebiet12 und dem Sourcegebiet11 isoliert, und die Dielektrikumsschicht52 , die die Gateschicht21 von solchen Gebieten des Driftgebiets13 , die sich bis an die erste Oberfläche101 erstrecken, dielektrisch isoliert, bilden. - Die Funktionsweise der Gebiete mit erhöhtem Widerstand
22 in einem IGBT wird nachfolgend anhand der in den5 und9 gezeigten Querschnittsansichten erläutert. Ein IGBT kann in einem Ein-Zustand und einem Aus-Zustand betrieben werden. Im Ein-Zustand ist die Gate-Source-Spannung (die Spannung zwischen dem Gateknoten G und dem Sourceknoten S) derart, dass sie leitende Kanäle in den Bodygebieten12 der einzelnen Bauelementzellen10 1–10 n entlang des Gatedielektrikums53 zwischen dem Sourcegebiet11 und dem Driftgebiet13 bewirkt. Im Ein-Zustand, wenn eine Spannung zwischen dem Drainknoten D und dem Sourceknoten S anliegt, injizieren die Sourcegebiete11 durch den leitenden Kanal in dem Bodygebiet12 Ladungsträger eines ersten Leitfähigkeitstyps (Elektronen oder Löcher) in das Driftgebiet13 und das Draingebiet14 injiziert Ladungsträger eines entgegengesetzten Leitfähigkeitstyps in das Driftgebiet13 . Diese durch die Sourcegebiete11 und das Draingebiet14 injizierten Ladungsträger bilden ein Ladungsträgerplasma im Driftgebiet13 , welches im Ein-Zustand einen niedrigen Einschaltwiderstand des IGBT sicherstellt. Der IGBT schaltet aus, wenn ein Spannungspegel der Gate-Source-Spannung derart ist, dass der leitende Kanal in dem Bodygebiet12 unterbrochen ist. In diesem Fall breitet sich ein Verarmungsgebiet (Raumladungsgebiet) im Driftgebiet13 beginnend an pn-Übergängen zwischen den Bodygebieten12 und dem Driftgebiet13 aus und das Ladungsträgerplasma wird aus dem Driftgebiet13 entfernt. Dieses Entfernen der Ladungsträger aus dem Driftgebiet13 liefert einen Strom, der zu dem zwischen dem Sourceknoten S und dem Drainknoten D fließenden Strom beiträgt. Dieser Strom, der als Ladungsträgerentfernungsstrom bezeichnet werden kann, fällt schließlich auf Null ab, wenn die Ladungsträger aus dem Driftgebiet13 entfernt wurden. Eine Flanke dieses Stroms, während er gegen Null strebt, definiert die Sanftheit (Softness) des Bauelements. Je steiler die Flanke ist, umso weniger „sanft“ ist das Schaltverhalten des Halbleiterbauelements1 . Die Gebiete mit erhöhtem Widerstand22 machen es möglich, die Schaltverzögerungen der Bauelementzellen so einzustellen, dass die einzelnen Bauelementzellen nicht zum selben Zeitpunkt ausschalten und wenigstens einige Bauelementzellen vorhanden sind, die später als andere ausschalten. Durch diese Bauelementzellen, die später ausschalten, kann immer noch ein Strom fließen, während der Strom durch andere Bauelementzellen bereits auf Null abgesunken ist. Hierdurch kann ein sanfteres Schaltverhalten des IGBTs erreicht werden. Es sollte erwähnt werden, dass die Gebiete mit erhöhtem Widerstand22 nicht nur die Sanftheit eines IGBTs erhöhen, sondern auch dazu verwendet werden können, die Sanftheit in einem MOSFET zu erhöhen. -
10 zeigt eine vertikale Schnittansicht eines Gebiets mit erhöhtem Widerstand22 gemäß einem Beispiel. Bei diesem Beispiel umfasst das Gebiet mit erhöhtem Widerstand22 eine Aussparung, die mit einem Material gefüllt ist, das sich von dem Material der Gateschicht21 unterscheidet und das einen höheren spezifischen Widerstand besitzt als das Material der Gateschicht21 . Gemäß einem Beispiel ist die Aussparung mit einem elektrisch isolierenden Material, wie beispielsweise einem Oxid gefüllt. Bei dem in10 gezeigten Beispiel erstreckt sich die Aussparung vollständig durch die Gateschicht21 . Gemäß einem weiteren Beispiel, das in11 gezeigt ist, erstreckt sich die Aussparung in die Gateschicht21 , aber nicht vollständig durch die Gateschicht21 . - Bezugnehmend auf das Voranstehende können durch Hinzufügen des wenigstens einem Gebiets mit erhöhtem Widerstand
22 eine oder mehrere Bauelementzellen einen höheren Gatewiderstand als andere Bauelementzellen besitzen. Die Position der Bauelementzellen, die den höheren Gatewiderstand besitzen und der durch Hinzufügen des Gebiets mit erhöhtem Widerstand22 erreichte Anstieg des Gatewiderstands ist abhängig von verschiedenen Parametern, wie beispielsweise der Anzahl der Gebiete mit erhöhtem Widerstand22 und deren Position in der Gateschicht21 . Verschiedene Beispiele sind unten anhand der12 –17 erläutert. Jede dieser Figuren zeigt eine horizontale Schnittansicht eines Abschnitts der Gateschicht21 gemäß einem Beispiel. -
12 zeigt ein Beispiel, bei dem die Gateschicht21 mehrere Gebiete mit erhöhtem Widerstand22 umfasst. Gemäß einem Beispiel sind die einzelnen Gebiete mit erhöhtem Widerstand22 im Wesentlichen identisch. D. h., die Gebiete mit erhöhtem Widerstand22 haben dieselbe Form in der horizontalen Ebene, dieselbe Tiefe in der Gateschicht21 und umfassen dieselbe Art von Material. Lediglich zur Erläuterungszwecken sei angenommen, dass die einzelnen Gebiete mit erhöhtem Widerstand22 in der horizontalen Ebene im Wesentlichen kreisförmig sind. Dies ist jedoch nur ein Beispiel; andere Formen, wie beispielsweise rechteckige Formen, polygonale Formen oder ähnliches können ebenso verwendet werden. Bei dem in12 gezeigten Beispiel nimmt eine Dichte (Konzentration) der Gebiete mit erhöhtem Widerstand22 in der Gateschicht21 mit zunehmendem Abstand zu dem Gateleiter30 zu. Das heißt, wenn man zwei Gebiete derselben Größe der Gateschicht21 vergleicht, von denen eines weiter von dem Gateleiter30 entfernt ist als das andere, dann sind in dem Gebiet, das von dem Gateleiter30 weiter entfernt ist, mehr Gebiete mit erhöhtem Widerstand vorhanden, als in dem Gebiet, das näher zu dem Gateleiter30 ist. - Bei dem in
13 gezeigten Beispiel gibt es mehrere Gebiete mit erhöhtem Widerstand22 , die zwischen einem ersten Gebiet110 und einem zweiten Gebiet120 des Zellenbereichs angeordnet sind. Der „Zellenbereich“ ist das Gebiet des Halbleiterkörpers100 , in dem die Bauelementzellen integriert sind. Von diesen Gebieten110 ,120 ist ein erstes Gebiet110 näher an dem Gateleiter30 als das zweite Gebiet120 . Durch Vorsehen der Gebiete mit erhöhtem Widerstand22 zwischen dem ersten Gebiet110 und dem zweiten Gebiet120 haben die in dem zweiten Gebiet120 angeordneten Bauelementzellen einen höheren Gatewiderstand als die in dem ersten Gebiet110 angeordneten Bauelementzellen. - Bei dem in
14 gezeigten Beispiel gibt es ein Gebiet130 der Gateschicht21 , das mehrere Gebiete mit erhöhtem Widerstand22 enthält, während ein Gebiet140 , das das Gebiet130 umgibt, keine Gebiete mit erhöhtem Widerstand22 enthält. Bei diesem Beispiel haben im Wesentlichen die Bauelementzellen unterhalb des Gebiets120 mit den Gebieten mit erhöhtem Widerstand22 einen höheren Gatewiderstand als solche Bauelementzellen in dem umgebenden Gebiet140 . - Bei dem in
15 gezeigten Beispiel sind mehrere Gebiete mit erhöhtem Widerstand22 so angeordnet, dass sie auf einem Ring liegen, der ein Gebiet150 der Gateschicht21 umgibt. Das Gebiet150 der Gateschicht, die von dem Ring umgeben ist, der durch die beabstandeten Hochwiderstandsgebiete150 definiert ist, umfasst mehrere Sourcevias41 . Die unterhalb des Gebiets150 angeordneten Bauelementzellen, d. h. die Bauelementzellen, deren jeweiliges Sourcevia in dem Gebiet150 angeordnet ist, haben einen höheren Gatewiderstand als Bauelementzellen, die unterhalb von Gebieten angeordnet sind, die außerhalb der durch die Gebiete mit erhöhtem Widerstand22 definierten ringartigen Struktur liegen. Bei diesem Beispiel ist der durch die Gebiete mit erhöhtem Widerstand22 definierte Ring im Wesentlichen rechteckig. Dies ist jedoch nur ein Beispiel. Andere Arten von Ringen, wie beispielsweise kreisförmige Ringe oder Ähnliches können ebenso verwendet werden. - Bei dem in
16 gezeigten Beispiel umfasst die Gateschicht21 zwei Gebiete22 mit erhöhtem Widerstand, die einen Ring mit zwei Öffnungen22‘ um ein Gebiet160 der Gateschicht21 definieren. Die „Öffnungen“ dieser ringartigen Struktur sind Gebiete, in denen der Widerstand nicht erhöht ist, d. h., in dem der spezifische Widerstand gleich dem spezifischen Widerstand des Grundmaterials ist. Bei diesem Beispiel ist der Ring im Wesentlichen rechteckig. Dies ist jedoch nur ein Beispiel. Andere Arten von Ringen, wie beispielsweise ein kreisförmiger Ring, ein elliptischer Ring, oder Ähnliches, kann ebenso verwendet werden. Außerdem ist das Vorsehen von zwei Öffnungen in dem Ring nur ein Beispiel. Gemäß einem weiteren Beispiel gibt es nur ein Gebiet mit erhöhtem Widerstand22 , das einen Ring mit nur einer Öffnung definiert. Gemäß einem weiteren Beispiel gibt es mehr als zwei Gebiete mit erhöhtem Widerstand22 , die einen Ring mit mehr als zwei Öffnungen definieren. Bei diesem Beispiel haben Bauelementgebiete, die unterhalb des Gateschichtgebiets160 , das von dem ring umgeben ist, angeordnet sind, einen höheren Gatewiderstand als solche Bauelementzellen, die unterhalb von Gateschichtgebieten außerhalb des Rings, der durch das wenigstens eine Gebiet mit erhöhtem Widerstand definiert ist, angeordnet sind. -
17 zeigt eine Modifikation des in13 gezeigten Beispiels. Bei diesem Beispiel gibt es zwei im Wesentlichen langgestreckte Gebiete mit erhöhtem Widerstand22 , die zwischen einem ersten Gebiet170 und einem zweiten Gebiet180 angeordnet sind. Das erste Gebiet170 ist näher an dem Gateleiter30 als das zweite Gebiet180 . Die zwei langgestreckten Gebiete mit erhöhtem Widerstand22 sind voneinander beabstandet und definieren dadurch „eine Öffnung“ in dem Gebiet mit erhöhtem Widerstand. Gemäß einem weiteren Beispiel gibt es drei oder mehr Gebiete mit erhöhtem Widerstand22 . Bei diesem Beispiel haben Bauelementzellen, die unterhalb des zweiten Gebiets180 angeordnet sind, einen höheren Gatewiderstand als solche Bauelementzellen, die unterhalb des ersten Gebiets170 angeordnet sind. -
18 zeigt eine horizontale Schnittansicht einer Gateschicht21 gemäß einem weiteren Beispiel. Bei diesem Beispiel umfasst die Gateschicht21 ein Gebiet mit verringertem Widerstand24 . Dieses Gebiet mit verringertem Widerstand24 ist oberhalb mehrerer Bauelementzellen angeordnet, von denen in18 nur die Sourcevias gezeigt sind. Bei diesem Beispiel schalten solche Bauelementzellen, die unterhalb der Gebiete mit verringertem Widerstand24 angeordnet sind, im Wesentlichen zum selben Zeitpunkt ein und aus, während Bauelementzellen, die außerhalb des Gebiets24 angeordnet sind, umso schneller schalten, je näher sie an dem Gateleiter30 angeordnet sind, oder umso langsamer schalten, je weiter sie von dem Gateleiter30 entfernt sind. Die Gateschicht21 umfasst beispielsweise ein dotiertes polykristallines Halbleitermaterial, wobei eine Dotierungskonzentration in dem Gebiet24 mit verringertem Widerstand höher ist als in solchen Gebieten außerhalb des Gebiets mit verringertem Widerstand24 . - Die
19A –19C zeigen ein Beispiel eines Verfahrens zum Herstellen eines Gebiets mit erhöhtem Widerstand22 . Die19A –19C zeigen eine vertikale Schnittansicht des Transistorbauelements während (nach) verschiedenen Prozessschritten. Bei diesem Beispiel werden die Gebiete mit erhöhtem Widerstand22 hergestellt, nachdem die Gateschicht21 , die Sourcegebiete11 und die Bodygebiete12 hergestellt wurden, aber bevor die Sourcevias hergestellt werden. - Bezugnehmend auf
19A umfasst das Verfahren das Herstellen einer Ätzmaske200 auf der Gateschicht21 . Wie in19B gezeigt, wird eine Aussparung201 in der Gateschicht21 unter Verwendung der Ätzmaske200 hergestellt. Die Aussparung201 kann vollständig durch die Gateschicht21 gehen, wie in19B gezeigt ist. Gemäß einem weiteren Beispiel verbleibt ein Abschnitt der Gateschicht21 unterhalb eines Bodens der Aussparung201 (in19B nicht gezeigt). Bezugnehmend auf19C umfasst das Verfahren außerdem das Füllen der Aussparung201 mit einem Material, das sich von dem Material der Gateschicht21 unterscheidet, um die Gebiete mit erhöhtem Widerstand22 herzustellen. Gemäß einem Beispiel wird die Aussparung201 aufgefüllt und das Gebiet mit erhöhtem Widerstand22 hergestellt durch Herstellen der Dielektrikumsschicht54 oberhalb der Gateschicht21 . In diesem Fall ist das Material, das die Aussparung auffüllt und das Gebiet mit erhöhtem Widerstand22 bildet, dasselbe wie das Material der Dielektrikumsschicht54 . - Bei dem in den
19A –19C gezeigten Beispiel ebenso wie bei den zuvor erläuterten Beispielen ist die Größe des Gebiets mit erhöhtem Widerstand kleiner als die Größe einer Bauelementzelle, wobei die Größe einer Bauelementzelle im Wesentlichen durch die Größe des Bodygebiets12 gegeben ist. Dies ist jedoch nur ein Beispiel. Gemäß einem weiteren Beispiel überdeckt das Gebiet mit erhöhtem Widerstand, ebenso wie das Gebiet23 mit verringertem Widerstand, das in18 gezeigt ist, mehrere Bauelementzellen. Bezugnehmend auf die19A –19B kann dies erreicht werden durch Verwenden einer Ätzmaske mit einer größeren Öffnung. Um eine Bauelementstruktur, wie sie in5 gezeigt ist, aus der in19C gezeigten Struktur zu erhalten, kann das Verfahren außerdem (nicht dargestellt) das Herstellen der Sourcevias41 durch Ätzen von Gräben durch die Dielektrikumsschicht54 , die Gateschicht und die Dielektrikumsschicht52 oberhalb der Source- und Bodygebiete11 ,12 , das Herstellen der Dielektrikumsschicht an Seitenwänden dieser Gräben wenigstens an der Gateschicht21 und das Herstellen der Sourceelektrode40 und der Sourcevias41 umfassen. Das Herstellen der Sourceelektrode40 und der Sourcevias41 kann das Abscheiden einer Elektrodenschicht umfassen, die die Gräben auffüllt, um die Sourcevias41 zu bilden, und die Dielektrikumsschicht54 überdeckt, um die Sourceelektrode40 zu bilden. - Die
20A –20F zeigen ein weiteres Beispiel eines Verfahrens zum Herstellen eines Gebiets mit erhöhtem Widerstand22 , wobei die20A –20F jeweils eine vertikale Schnittansicht des Halbleiterkörpers100 während oder nach einem Verfahrensschritt zeigen. Bei diesem Verfahren wurde die Gateschicht21 hergestellt bevor die Bodygebiete12 und die Sourcegebiete11 hergestellt werden.20A zeigt den Halbleiterkörper100 nach Herstellen der Gatestruktur mit den Gateelektroden23 , den Gatedielektrika53 , der Gateschicht21 und der Dielektrikumsschicht52 , die die Gateschicht21 von dem Halbleiterkörper100 trennt. - Bezugnehmend auf
20B umfasst das Verfahren das Herstellen von Gräben212 in der Gateschicht21 und der Dielektrikumsschicht52 oberhalb von solchen Gebieten des Halbleiterkörpers100 , in denen Source- und Bodygebiete hergestellt werden sollen. Solche Gräben212 werden nachfolgend als Implantationsgräben bezeichnet. Außerdem umfasst das Verfahren das Herstellen der Aussparung201 des wenigstens einen Gebiets mit erhöhtem Widerstands. Das Herstellen der Implantationsgräben212 umfasst das Herstellen einer Ätzmaske210 auf der Gateschicht21 und das Ätzen durch die Gateschicht21 und die Dielektrikumsschicht bis hinunter zu der ersten Oberfläche101 des Halbleiterkörpers100 in solchen Gebieten, die nicht durch die Ätzmaske210 bedeckt sind. Die Aussparung210 des wenigstens einen Gebiets mit erhöhtem Widerstand kann hergestellt werden unter Verwendung derselben Ätzmaske210 und desselben Ätzprozesses, die zum Herstellen der Implantationsgräben210 verwendet werden. In diesem Fall kann die Aussparung201 so tief sein wie die Implantationsgräben210 und kann sich daher bis an die erste Oberfläche101 des Halbleiterkörpers erstrecken. - Bezugnehmend auf
20C umfasst das Verfahren außerdem das Herstellen der Body- und Sourcegebiete12 ,11 durch Implantieren von Dotierstoffatomen des ersten Dotierungstyps und des zweiten Dotierungstyps über die Implantationsgräben212 in den Halbleiterkörper100 . Gemäß einem Beispiel werden zuerst die Dotierstoffatome des zweiten Dotierungstyps, die die Bodygebiete12 bilden, implantiert und in einem Temperaturprozess diffundiert und aktiviert, und dann werden die Dotierstoffatome des ersten Dotierungstyps, die die Sourcegebiete11 bilden, implantiert und in einem Temperaturprozess aktiviert. Die Dotierstoffatome können implantiert werden, nachdem die Ätzmaske210 entfernt wurde (wie in20B dargestellt) oder bevor die Ätzmaske210 entfernt wird (nicht dargestellt). - Es gibt verschiedene Optionen, um zu verhindern, dass Dotierstoffatome in den zuvor erläuterten Implantationsprozessen über die Aussparung
201 in den Halbleiterkörper100 implantiert werden. Zwei dieser Optionen sind in20C dargestellt und werden nachfolgend erläutert. - Gemäß einem Beispiel wird eine Schutzschicht
220 , wie beispielsweise eine Lackschicht, vor den Implantationsprozessen in der Aussparung201 hergestellt. Eine solche Schutzschicht220 verhindert, dass Dotierstoffatome über die Aussparung201 in die Oberfläche101 implantiert werden. - Gemäß einem weiteren Beispiel ist die Dielektrikumsschicht
52 dicker oder es gibt eine weitere Dielektrikumsschicht55 zusätzlich zu der Dielektrikumsschicht52 in solchen Bereichen des Halbleiterkörpers100 , in denen keine Source- und Bodygebiet11 ,12 hergestellt werden. Diese dickere Dielektrikumsschicht52 oder die zusätzliche Dielektrikumsschicht55 , die zwischen der Gateschicht21 und dem Driftgebiet13 angeordnet ist, hilft, die Gate-Drain-Kapazität des Transistorbauelements zu reduzieren. Wenn eine solche dickere Dielektrikumsschicht52 oder die zusätzliche Schicht55 vorhanden ist, können die Implantationsgräben212 und die Aussparung201 derart hergestellt werden, dass sich die Implantationsgräben220 bis hinunter zu der Oberfläche101 erstrecken, während die Aussparung201 in der Dielektrikumsschicht52 oder der Dielektrikumsschicht55 endet. Bei den Implantationsprozessen verhindert die Dielektrikumsschicht52 oder die Dielektrikumsschicht55 , dass Dotierstoffatome über die Aussparung in den Halbleiterkörper100 implantiert werden. - Gemäß einem weiteren Beispiel dürfen Dotierstoffatome über die Aussparung
201 in den Halbleiterkörper100 implantiert werden. Bezugnehmend auf die nachfolgende Erläuterung werden dotierte Gebiete, die hierdurch unterhalb der Aussparung hergestellt werden, nicht an die Sourceelektrode angeschlossen, so dass sie die Bauelementeigenschaften nicht beeinflussen. - Gemäß noch einem weiteren Beispiel (nicht dargestellt) werden die Implantationsgräben
210 und die Aussparung201 in zwei unterschiedlichen Ätzprozessen unter Verwendung von zwei unterschiedlichen Ätzsmasken hergestellt. In einem ersten Ätzprozess unter Verwendung einer ersten Ätzmaske wird eines von den Implantationsgräben210 und der Aussparung201 geätzt. In einem zweiten Ätzprozess unter Verwendung einer zweiten Ätzmaske wird das andere von den Implantationsgräben210 und der Aussparung201 geätzt. Im zweiten Ätzprozess überdeckt die zweite Ätzmaske die Implantationsgräben210 oder die in dem ersten Ätzprozess hergestellte Aussparung201 . Bei dieser Prozesssequenz kann eine Tiefe der Aussparung201 unabhängig von einer Tiefe der Implantationsgräben210 eingestellt werden. Die Aussparung201 wird beispielsweise so hergestellt, dass sie auf oder in der Dielektrikumsschicht52 und beanstandet zu der ersten Oberfläche101 endet. - Bezugnehmend auf
20D umfasst das Verfahren außerdem das Herstellen einer Dielektrikumsschicht54‘ auf der Gateschicht21 , in den Implantationsgräben210 und in der Aussparung201 . Die anhand der20C erläuterte optionale Schutzschicht220 wird vor Herstellen der Dielektrikumsschicht54‘ entfernt. Außerdem wird eine weitere Ätzmaske230 auf der Dielektrikumsschicht54‘ hergestellt. Unter Verwendung dieser Ätzmaske230 werden Sourcegräben231 in die Dielektrikumsschicht54‘ und, optional, in die Oberfläche101 des Halbleiterkörpers100 geätzt, wie in20E dargestellt ist. Diese Sourcegräben231 werden derart geätzt, dass sie in einer lateralen Richtung zu der Gateschicht21 beabstandet sind. Ein Abschnitt der Dielektrikumsschicht54 , der zwischen den Sourcevias231 und der Gateschicht21 verbleibt, bildet die Dielektrikumsschicht51 , die im fertigen Bauelement die Gateschicht21 von den Sourcevias41 trennt. Der Abschnitt der Dielektrikumsschicht54‘ , der in der Aussparung201 hergestellt wird, bildet das Hochwiderstandsgebiet22 , und der Abschnitt, der auf der Gateschicht21 verbleibt, bildet die Dielektrikumsschicht, die in dem fertigen Bauelement die Gateschicht21 von der Sourceelektrode40 trennt. Bezugnehmend auf20F umfasst das Verfahren außerdem das Herstellen einer Elektrodenschicht, die die Sourcegräben auffüllt, um die Sourceelektrode40 mit den Sourcevias41 herzustellen. - Bei den anhand der
20A –20F erläuterten Verfahren werden die Bodygebiete12 und die Sourcegebiete11 nach Herstellen der Gateelektroden23 und der Gateschicht21 hergestellt. Dies ist jedoch nur ein Beispiel. Gemäß einem weiteren Beispiel werden die Bodygebiete11 vor Herstellen der Gateelektroden23 und der Gateschicht21 hergestellt. In diesem Fall werden nur die Sourcegebiete11 in dem in20C gezeigten Implantationsprozess hergestellt. - Die
21A –21B zeigen ein Beispiel eines Verfahrens zum Herstellen eines Gebiets mit reduziertem Widerstand24 . Bezugnehmend auf21A umfasst dieses Verfahren das Herstellen einer Implantationsmaske210 oberhalb der Gateschicht21 und das Implantieren von Dotierstoffatomen über eine Öffnung in der Implantationsmaske210 in die Gateschicht21 , um das Gebiet mit reduziertem Widerstand24 herzustellen. Gemäß einem Beispiel werden Selen- und/oder Phosphorionen implantiert, um den Widerstand zu verringern. Bezugnehmend auf21B wird die Dielektrikumsschicht54 nach Herstellen des Gebiets mit reduziertem Widerstand24 oberhalb der Gateschicht21 hergestellt. - Wenn Selen als Dotierstoff verwendet wird, nimmt der Widerstand der implantierten Gebiete ab, wenn die Temperatur zunimmt. Dies deshalb, weil bei niedrigen Temperaturen, wie beispielsweise 21°C nur ein Teil der implantierten Selenionen elektrisch aktiv ist, wobei der Anteil der aktivierten Selenionen zunimmt, wenn die Temperatur zunimmt. Es kann gezeigt werden, dass das Schaltverhalten eines IGBT sanfter wird, wenn die Temperatur zunimmt (beispielsweise weil die Effizienz des Draingebiets bei höheren Temperaturen zunimmt). Die zunehmende Sanftheit bei höheren Temperaturen erhöht die Schaltverluste. Die Verringerung des Gatewiderstands wenigstens einiger Bauelementzellen bei höheren Temperaturen bewirkt, dass diese Bauelementzellen schneller schalten, wenn die Temperatur zunimmt. Dies wirkt wiederum wenigstens teilweise dem Anstieg der Schaltverluste entgegen.
- Gemäß einem weiteren Beispiel werden zusätzlich oder optional zum Herstellen des Gebiets mit verringertem Widerstand
24 Selenatome über die gesamte Oberfläche, d. h., ohne eine Implantationsmaske, in die Gateschicht21 implantiert. - Die
22A –22B zeigen ein weiteres Beispiel eines Verfahrens zum Herstellen eines Gebiets mit verringertem Widerstand24 . Bei diesem Beispiel wird das Gebiet mit reduziertem Widerstand24 bezugnehmend auf21A mit einer variierenden Dotierstoffdosis durch Verwenden einer Implantationsmaske220 mit einer variierenden Dicke hergestellt. Über solche Gebiete der Implantationsmaske220 , die eine größere Dicke haben, werden weniger Dotierstoffatome in die Gateschicht21 implantiert als über solche Gebiete, die eine geringere Dicke haben. Bezugnehmend auf22B wird die Dielektrikumsschicht54 auf der Gateschicht21 nach Entfernen der Implantationsmaske220 hergestellt. Alternativ kann eine Anzahl von unterschiedlichen Implantationen unter Verwendung unterschiedlicher Implantationsmasken verwendet werden, um die Dotierung, und damit den Widerstand in der lateralen Richtung zu variieren. Es ist auch möglich, und ein sehr flexibles Verfahren, nur eine Implantation zu verwenden, bei der eine Maske verwendet wird, die mehrere Öffnungen derart aufweist, dass an unterschiedlichen Positionen unterschiedliche prozentuale Anteile des Bereichs der Gateschicht21 durch die Implantationsmaske unbedeckt sind. - Jedem der anhand der anhand der
19A –19B ,21A –21B und22A –22B erläuterten Verfahren können Verfahrensschritte zum Herstellen der Sourceelektrode40 mit den Sourcevias41 folgen. Diese Verfahrensschritte können umfassen: Das Herstellen von Gräben, die bis an die erste Oberfläche101 des Halbleiterkörpers100 oder in den Halbleiterkörper100 bis zu dem Bodygebiet12 reichen, das Herstellen der Dielektrikumsschicht51 (vgl.5 und9 ) auf der Gateschicht21 an Seitenwänden dieser Gräben, das Auffüllen der Gräben mit einem elektrisch leitenden Material, und das Herstellen der Sourceelektrode40 auf der Dielektrikumsschicht54 . Eine Prozesssequenz kann dazu verwendet, um sowohl die Gräben zu füllen, um die Sourcevias41 herzustellen, als auch die Sourceelektrode40 herzustellen. - Eine Gateschicht mit Gebieten mit erhöhtem oder verringertem Widerstand ist nicht darauf beschränkt, in einem IGBT oder MOSFET, wie oben erläutert, realisiert zu werden, sondern kann in einem Halbleiterbauelement mit isolierter Gateelektrode und mehreren Bauelementzellen beliebigen Typs ebenso realisiert werden. Ein Beispiel eines solchen anderen Halbleiterbauelements ist ein emittergeschalteter Thyristor.
22 zeigt eine vertikale Schnittansicht eines emittergeschalteten Thyristors. Die Struktur eines emittergeschalteten Thyristors ist ähnlich der eines IGBT. Daher werden nachfolgend die Unterschiede zwischen dem emittergeschalteten Thyristor und einem IGBT erläutert. - Der in
22 gezeigte emittergeschaltete Thyristor unterscheidet sich von einem IGBT, wie beispielsweise dem in5 gezeigten IGBT dadurch, dass in jeder Bauelementzelle ein erstes Basisgebiet12 , das im IGBT das Bodygebiet bildet, ein erstes Emittergebiet11 , das im IGBT das Sourcegebiet bildet, und ein weiteres Emittergebiet16 , das zu dem ersten Emittergebiet11 beabstandet ist und an das Gatedielektrikum53 angrenzt, umfasst. Das weitere Emittergebiet hat denselben Dotierungstyp wie das erste Emittergebiet11 . Das erste Basisgebiet ist derart angeordnet, dass ein Abschnitt des ersten Basisgebiets12 das weitere Emittergebiet16 von einem zweiten Basisgebiet15 , welches das Driftgebiet in dem IGBT bildet, trennt. Im Ein-Zustand des emittergeschalteten Thyristors erzeugt die Gateelektrode23 einen leitenden Kanal in dem ersten Basisgebiet12 entlang des Gatedielektrikums zwischen dem ersten Emittergebiet11 und dem weiteren Emittergebiet16 , wobei das weitere Emittergebiet16 Ladungsträger (beispielsweise Elektronen, wenn das weitere Emittergebiet16 n-dotiert ist) über das erste Basisgebiet12 in das zweite Basisgebiet15 injiziert. Außerdem injiziert ein zweites Emittergebiet14 , welches das Draingebiet in dem IGBT bildet, Ladungsträger eines komplementären Typs (beispielsweise Löcher, wenn das zweite Emittergebiet14 p-dotiert ist).
Claims (19)
- Halbleiterbauelement, das aufweist: mehrere Bauelementzellen, die jeweils ein Bodygebiet, ein Sourcegebiet und eine zu dem Bodygebiet benachbarte und von dem Bodygebiet durch ein Gatedielektrikum dielektrisch isolierte Gateelektrode aufweisen; und eine elektrisch leitende Gateschicht, die die Gateelektroden aufweist oder elektrisch an die Gateelektroden der mehreren Bauelementzellen angeschlossen ist, wobei die Gateschicht elektrisch an einen Gateleiter angeschlossen ist und wenigstens eines von einem Gebiet mit erhöhtem Widerstand und einem Gebiet mit verringertem Widerstand aufweist.
- Halbleiterbauelement nach Anspruch 1, bei dem das Gebiet mit erhöhtem Widerstand eine Aussparung in der Gateschicht aufweist.
- Halbleiterbauelement nach Anspruch 2, bei dem die Aussparung mit einem Material gefüllt ist, das sich von einem Material der Gateschicht unterscheidet.
- Halbleiterbauelement nach Anspruch 3, bei dem das Material ein elektrisch isolierendes Material ist.
- Halbleiterbauelement nach Anspruch 2, bei dem sich die Aussparung vollständig durch die Gateschicht erstreckt.
- Halbleiterbauelement nach einem der Ansprüche 1–5, bei dem die Gateschicht ein polykristallines Halbleitermaterial mit einer Grunddotierungskonzentration und, in dem Gebiet mit verringertem Widerstand, mit einer im Vergleich zu der Grunddotierungskonzentration höheren Dotierungskonzentration aufweist.
- Halbleiterbauelement nach Anspruch 6, bei dem das Gebiet mit verringertem Widerstand Phosphor- oder Selenatome aufweist.
- Halbleiterbauelement nach einem der Ansprüche 1–7, bei dem jede Bauelementzelle ein Sourcevia aufweist, das elektrisch an das Sourcegebiet angeschlossen ist und dielektrisch gegenüber der Gateschicht isoliert ist.
- Halbleiterbauelement nach einem der Ansprüche 1–8, das mehrere Gebiete mit erhöhtem Widerstand aufweist, die ringförmig angeordnet sind.
- Halbleiterbauelement nach einem der Ansprüche 1–8, das wenigstens zwei langgestreckte Gebiete mit erhöhtem Widerstand aufweist.
- Halbleiterbauelement nach einem der Ansprüche 1–8, das mehrere Gebiete mit erhöhtem Widerstand aufweist, wobei eine Konzentration der Gebiete mit erhöhtem Widerstand in der Gateschicht mit zunehmendem Abstand zu dem Gateleiter zunimmt.
- Verfahren, das aufweist: Herstellen wenigstens eines von einem Gebiet mit erhöhtem Widerstand und einem Gebiet mit verringertem Widerstand in einer Gateschicht auf einem Halbleiterkörper, der Sourcegebiete und Bodygebiete mehrere Bauelementzellen aufweist.
- Verfahren nach Anspruch 12, bei dem das Herstellen des Gebiets mit erhöhtem Widerstand aufweist: Herstellen einer Aussparung in der Gateschicht; und Auffüllen der Aussparung mit einem sich von dem Material der Gateschicht unterscheidenden Material.
- Verfahren nach Anspruch 13, bei dem das Material ein elektrisch isolierendes Material ist.
- Verfahren nach Anspruch 13, bei dem das Herstellen der Aussparung das Herstellen der Aussparung derart aufweist, dass es sich vollständig durch die Gateschicht erstreckt.
- Verfahren nach einem der Ansprüche 12–15, das weiterhin aufweist: Herstellen eines Sourcevias, das elektrisch an das Sourcegebiet und das Bodygebiet der jeweiligen Transistorzelle angeschlossen ist, in jeder der mehreren Transistorzellen, wobei das Herstellen des Sourcevias das Herstellen eines Grabens, der sich durch die Gateschicht erstreckt, aufweist und wobei der Graben und die Aussparung durch gemeinsame Verfahrensschritte hergestellt werden.
- Verfahren nach einem der Ansprüche 12–16, bei dem das Herstellen des Gebiets mit verringertem Widerstand aufweist: Herstellen einer Maske, die wenigstens eine Öffnung auf der Gateschicht aufweist; und Einbringen von Dotierstoffpartikeln in die Gateschicht über die wenigstens eine Öffnung.
- Verfahren nach Anspruch 17, bei dem die Dotierstoffpartikel wenigstens eine von Selenionen und Phosphorionen aufweisen.
- Verfahren nach einem der Ansprüche 12–18, das weiterhin aufweist: Herstellen der Vias derart, dass sich die Vias durch die Gateschicht erstrecken, dielektrisch gegenüber der Gateschicht isoliert sind und elektrisch an die Sourcegebiete und die Bodygebiete der Bauelementzellen angeschlossen sind.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015118524.5A DE102015118524B4 (de) | 2015-10-29 | 2015-10-29 | Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung |
US15/299,645 US9899377B2 (en) | 2015-10-29 | 2016-10-21 | Insulated gate semiconductor device with soft switching behavior |
CN201610966547.6A CN107017250B (zh) | 2015-10-29 | 2016-10-28 | 具有软切换行为的绝缘栅半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015118524.5A DE102015118524B4 (de) | 2015-10-29 | 2015-10-29 | Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102015118524A1 true DE102015118524A1 (de) | 2017-06-01 |
DE102015118524B4 DE102015118524B4 (de) | 2022-01-27 |
Family
ID=58635688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102015118524.5A Expired - Fee Related DE102015118524B4 (de) | 2015-10-29 | 2015-10-29 | Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung |
Country Status (3)
Country | Link |
---|---|
US (1) | US9899377B2 (de) |
CN (1) | CN107017250B (de) |
DE (1) | DE102015118524B4 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108321188B (zh) * | 2017-01-18 | 2021-02-09 | 中芯国际集成电路制造(上海)有限公司 | 绝缘栅双极型晶体管及其形成方法 |
TWI722166B (zh) * | 2017-04-10 | 2021-03-21 | 聯穎光電股份有限公司 | 高電子遷移率電晶體 |
JP6970632B2 (ja) * | 2018-03-16 | 2021-11-24 | 株式会社東芝 | 半導体装置 |
CN109166918A (zh) * | 2018-08-30 | 2019-01-08 | 中国科学院微电子研究所 | 一种绝缘栅双极晶体管及其制作方法 |
CN111735549A (zh) * | 2019-03-25 | 2020-10-02 | 株洲中车时代电气股份有限公司 | 集成于igbt芯片的温度传感器及其制造方法 |
US11437337B2 (en) | 2020-04-13 | 2022-09-06 | Alibaba Group Holding Limited | Using electrical connections that traverse scribe lines to connect devices on a chip |
US20220406649A1 (en) * | 2021-06-22 | 2022-12-22 | Texas Instruments Incorporated | Passive component q factor enhancement with elevated resistance region of substrate |
CN114725090B (zh) * | 2022-05-24 | 2022-09-02 | 深圳芯能半导体技术有限公司 | 一种绝缘栅双极型晶体管及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006045126B4 (de) * | 2005-09-26 | 2012-02-09 | Infineon Technologies Austria Ag | Verfahren zur Herstellung einer Anschlusselektrode für zwei übereinander angeordnete Halbleiterzonen |
US20150014743A1 (en) * | 2013-07-15 | 2015-01-15 | Infineon Technoloiges Ag | IGBT with Emitter Electrode Electrically Connected with an Impurity Zone |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3817380B2 (ja) * | 1999-01-14 | 2006-09-06 | ローム株式会社 | 絶縁ゲート型半導体装置 |
US20060273390A1 (en) * | 2005-06-06 | 2006-12-07 | M-Mos Sdn. Bhd. | Gate contact and runners for high density trench MOSFET |
US7851349B2 (en) | 2005-09-26 | 2010-12-14 | Infineon Technologies Austria Ag | Method for producing a connection electrode for two semiconductor zones arranged one above another |
US8946942B2 (en) * | 2008-03-03 | 2015-02-03 | Alpha And Omega Semiconductor Incorporated | Robust semiconductor power devices with design to protect transistor cells with slower switching speed |
WO2010030109A2 (ko) * | 2008-09-12 | 2010-03-18 | 주식회사 엘지화학 | 전력 손실이 최소화된 태양전지용 전면 전극 및 이를 포함하는 태양전지 |
US8314462B2 (en) | 2009-07-28 | 2012-11-20 | Cree, Inc. | Semiconductor devices including electrodes with integrated resistances |
-
2015
- 2015-10-29 DE DE102015118524.5A patent/DE102015118524B4/de not_active Expired - Fee Related
-
2016
- 2016-10-21 US US15/299,645 patent/US9899377B2/en active Active
- 2016-10-28 CN CN201610966547.6A patent/CN107017250B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006045126B4 (de) * | 2005-09-26 | 2012-02-09 | Infineon Technologies Austria Ag | Verfahren zur Herstellung einer Anschlusselektrode für zwei übereinander angeordnete Halbleiterzonen |
US20150014743A1 (en) * | 2013-07-15 | 2015-01-15 | Infineon Technoloiges Ag | IGBT with Emitter Electrode Electrically Connected with an Impurity Zone |
Also Published As
Publication number | Publication date |
---|---|
DE102015118524B4 (de) | 2022-01-27 |
US20170125407A1 (en) | 2017-05-04 |
CN107017250B (zh) | 2020-10-23 |
US9899377B2 (en) | 2018-02-20 |
CN107017250A (zh) | 2017-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112016003510B4 (de) | HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG | |
DE102015118524B4 (de) | Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung | |
DE102013114842B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE69621200T2 (de) | Durchgriff-feldeffekttransistor | |
DE69602114T2 (de) | Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere | |
DE69617098T2 (de) | Grabengate-Leistungs-MOSFET mit Schutzdioden in periodischer Anordnung | |
DE102009061250B3 (de) | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102012206605B4 (de) | Transistoranordnung mit einem mosfet und herstellungsverfahren | |
DE102014110366B4 (de) | Mos-leistungstransistor mit integriertem gatewiderstand | |
DE112015006403T5 (de) | Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben | |
DE102018203693A1 (de) | Halbleitervorrichtung | |
DE102015110112A1 (de) | Ladungskompensationsstruktur und entsprechende fertigung | |
DE102014114100B4 (de) | Igbt mit reduzierter rückwirkungskapazität | |
DE19701189A1 (de) | Halbleiterbauteil | |
DE102014113946A1 (de) | Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung | |
DE102012224291A1 (de) | Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate | |
DE102015116611A1 (de) | Transistorbauelement | |
DE102014119395A1 (de) | Transistorbauelement mit Feldelektrode | |
DE102015105016A1 (de) | Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben | |
DE102013111375A1 (de) | Transistorbauelement und verfahren zum herstellen einestransistorbauelements | |
DE19720215A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation | |
DE102015109538B3 (de) | Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung | |
DE102007055290B4 (de) | Halbleitervorrichtung | |
DE102015109545A1 (de) | Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten | |
DE102014113746A1 (de) | Transistorbauelement mit einer feldelektrode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R083 | Amendment of/additions to inventor(s) | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R130 | Divisional application to |
Ref document number: 102015017417 Country of ref document: DE |
|
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |