DE102015109545A1 - Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten - Google Patents

Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten Download PDF

Info

Publication number
DE102015109545A1
DE102015109545A1 DE102015109545.9A DE102015109545A DE102015109545A1 DE 102015109545 A1 DE102015109545 A1 DE 102015109545A1 DE 102015109545 A DE102015109545 A DE 102015109545A DE 102015109545 A1 DE102015109545 A1 DE 102015109545A1
Authority
DE
Germany
Prior art keywords
region
avalanche
area
transistor device
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015109545.9A
Other languages
English (en)
Other versions
DE102015109545B4 (de
Inventor
Franz Hirler
Christian Kampen
Karl Heinz Bach
Ralf Siemieniec
Werner Schustereder
Markus Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015109545.9A priority Critical patent/DE102015109545B4/de
Priority to CN202010442594.7A priority patent/CN111599863A/zh
Priority to US15/182,244 priority patent/US9812563B2/en
Priority to CN201610422875.XA priority patent/CN106252414B/zh
Publication of DE102015109545A1 publication Critical patent/DE102015109545A1/de
Application granted granted Critical
Publication of DE102015109545B4 publication Critical patent/DE102015109545B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

Es wird ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung offenbart. Eine Ausgestaltung des Halbleiterbauelements weist zumindest eine Transistorzelle auf, wobei die zumindest eine Transistorzelle aufweist: in dem Halbleiterkörper ein Driftgebiet von einem ersten Dotierungstyp, ein Sourcegebiet von einem ersten Dotierungstyp, ein Bodygebiet von einem zweiten Dotierungstyp, und ein Draingebiet vom ersten Dotierungstyp, wobei das Bodygebiet zwischen dem Sourcegebiet und dem Driftgebiet angeordnet ist, und wobei das Driftgebiet zwischen dem Bodygebiet und dem Draingebiet angeordnet ist; eine Gateelektrode, die zu dem Bodygebiet benachbart und durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet isoliert ist; eine Feldelektrode, die durch ein Feldelektrodendielektrikum gegenüber dem Driftgebiet dielektrisch isoliert ist; wobei das Driftgebiet ein Lawinengebiet aufweist, wobei das Lawinengebiet eine höhere Dotierungskonzentration aufweist als zu dem Lawinengebiet benachbarte Abschnitte des Driftgebiets und von dem Feldelektrodendielektrikum in einer Richtung senkrecht zu einer Stromflussrichtung des Transistorbauelements beabstandet ist, wobei die Feldelektrode in einem Graben angeordnet ist, der in einer Bodenebene des Halbleiterkörpers einen Boden aufweist, und wobei das Lawinengebiet zumindest einen Abschnitt aufweist, der sich näher an der Bodenebene befindet als an einer durch das Sourcegebiet definierten Oberfläche des Halbleiterkörpers.

Description

  • Diese Offenbarung betrifft allgemein ein Transistorbauelement, insbesondere einen MOSFET (Metal Oxid Semiconductor Field-Effect Transistor).
  • Transistoren wie beispielsweise MOSFETs werden weitgehend in Automotive-, Industrie- oder Consumer-Elektronikanwendungen zum Treiben von Lasten, zur Umwandlung von Leistung oder dergleichen eingesetzt. Jene Transistoren, die oft als Leistungstransistoren bezeichnet werden, sind mit unterschiedlichen Spannungssperrvermögen verfügbar. Das "Spannungssperrvermögen" bestimmt den maximalen Spannungspegel, den der Transistor in einem ausgeschalteten Zustand (wenn er ausgeschaltet ist) widerstehen kann. Wenn im ausgeschalteten Zustand eine Spannung mit einem Pegel, der höher ist, als dieser maximale Spannungspegel, an den Transistor angelegt wird, kann an einem internen pn-Übergang des Transistors ein Lawinendurchbruch auftreten.
  • Es ist wünschenswert, einen Transistor, insbesondere einen MOSFET, so auszulegen, dass er wiederholt einem Lawinendurchbruch widerstehen kann, ohne dass er zerstört wird oder ohne dass er Degradationseffekten wie beispielsweise einer Verringerung des Spannungssperrvermögens unterliegt.
  • Eine Ausgestaltung betrifft ein Transistorbauelement. Das Transistorbauelement enthält zumindest eine Transistorzelle, die in einem Halbleiterkörper ein Driftgebiet von einem ersten Dotierungstyp, ein Sourcegebiet von einem ersten Dotierungstyp, ein Bodygebiet von einem zweiten Dotierungstyp und ein Draingebiet von einem ersten Dotierungstyp aufweist, wobei das Bodygebiet zwischen dem Sourcegebiet und dem Driftgebiet angeordnet ist, und wobei das Driftgebiet zwischen dem Bodygebiet und dem Draingebiet angeordnet ist; eine Gateelektrode, die zu dem Bodygebiet benachbart und durch ein Gatedielektrikum gegenüber dem Bodygebiet dielektrisch isoliert ist; und eine Feldelektrode, die durch ein Feldelektrodendielektrikum dielektrisch gegenüber dem Driftgebiet isoliert ist. Das Driftgebiet enthält ein Lawinengebiet, wobei das Lawinengebiet eine höhere Dotierungskonzentration als zu dem Lawinengebiet benachbarte Abschnitte des Driftgebiets aufweist und in einer Richtung senkrecht zu einer Stromflussrichtung des Transistorbauelements von dem Feldelektrodendielektrikum beabstandet ist. Die Feldelektrode ist in einem Graben angeordnet, der in einer Bodenebene des Halbleiterkörpers einen Boden aufweist, und das Lawinengebiet weist zumindest einen Abschnitt auf, der sich näher an der Bodenebene befindet, als an einer durch das Sourcegebiet bestimmten Oberfläche des Halbleiterkörpers.
  • Eine Ausgestaltung betrifft ein Verfahren zur Herstellung eines Transistorbauelements, das zumindest eine Transistorzelle aufweist. Das Verfahren umfasst das Erzeugen eines Lawinengebiets in einem Driftgebiet der Transistorzelle, in einem Halbleiterkörper, wobei das Lawinengebiet eine höhere Dotierungskonzentration aufweist, als zu dem Lawinengebiet benachbarte Abschnitte des Driftgebiets. Das Erzeugen des Lawinengebiets umfasst das Erzeugen des Lawinengebiets derart, dass das Lawinengebiet in einer Richtung senkrecht zu einer Stromflussrichtung von einem Feldelektrodendielektrikum, das eine Feldelektrode dielektrisch gegenüber dem Driftgebiet isoliert, beabstandet ist und in der Stromflussrichtung von einem pn-Übergang zwischen einem Bodygebiet und dem Driftgebiet, und dass das Lawinengebiet zumindest einen Abschnitt aufweist, der sich näher an einer Bodenebene befindet, als an einer Oberfläche des Halbleiterkörpers, wobei die Feldelektrode in einem Graben angeordnet ist, der in der Bodenebene einen Boden aufweist.
  • Eine weitere Ausgestaltung betrifft ein Transistorbauelement. Das Transistorbauelement weist zumindest eine Transistorzelle auf, die in einem Halbleiterkörper ein Driftgebiet von einem ersten Dotierungstyp, ein Sourcegebiet von einem ersten Dotierungstyp, ein Bodygebiet von einem zweiten Dotierungstyp und ein Draingebiet vom ersten Dotierungstyp aufweist, wobei das Bodygebiet zwischen dem Sourcegebiet und dem Driftgebiet angeordnet ist, und wobei das Driftgebiet zwischen dem Bodygebiet und dem Draingebiet angeordnet ist; eine zu dem Bodygebiet benachbarte und durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet isolierte Gateelektrode; und eine durch ein Feldelektrodendielektrikum dielektrisch gegenüber dem Driftgebiet isolierte Feldelektrode. Das Driftgebiet weist ein Lawinengebiet auf, wobei das Lawinengebiet eine höhere Dotierungskonzentration aufweist, als zu dem Lawinengebiet benachbarte Abschnitte des Driftgebiets, und in einer Richtung senkrecht zu einer Stromflussrichtung des Transistorbauelements von dem Feldelektrodendielektrikum beabstandet ist. Die Feldelektrode ist in einem nadelförmigen Graben angeordnet.
  • Nachfolgend werden Beispiele unter Bezugnahme auf die Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur die zum Verständnis dieser Prinzipien erforderlichen Aspekte dargestellt sind. Die Zeichnungen sind nicht maßstäblich. In den Zeichnungen bezeichnen dieselben Bezugszeichen gleiche Merkmale.
  • 1 zeigt eine vertikale Querschnittsansicht eines Transistorbauelements gemäß einem Ausführungsbeispiel;
  • 2A–2B zeigen Graphen, die Dotierungskonzentrationen in einem Lawinengebiet und umgebenden Gebieten bei dem in 1 gezeigten Transistorbauelement veranschaulichen;
  • 3 zeigt eine Modifikation des in 1 gezeigten Transistorbauelements;
  • 4 zeigt eine weitere Modifikation des in 1 gezeigten Transistorbauelements;
  • 5 zeigt ein Detail des in 4 gezeigten Transistorbauelements;
  • 6 zeigt eine horizontale Querschnittsansicht in einer ersten Schnittebene eines Transistorbauelements eines der in den 1, 3 und 4 gezeigten Typen gemäß einem Ausführungsbeispiel;
  • 7 zeigt eine horizontale Querschnittsansicht in einer zweiten Schnittebene eines Transistorbauelements eines der in den 1, 3 und 4 gezeigten Typen gemäß einem Ausführungsbeispiel;
  • 8 zeigt eine Modifikation des in 7 gezeigten Transistorbauelements;
  • 9 zeigt eine horizontale Querschnittsansicht in der ersten Schnittebene eines Transistorbauelements eines der in den 1, 3 und 4 gezeigten Typen gemäß einem weiteren Ausführungsbeispiel;
  • 10 zeigt eine horizontale Querschnittsansicht in der zweiten Schnittebene eines Transistorbauelements eines der in den 1, 3 und 4 gezeigten Typen gemäß einem weiteren Ausführungsbeispiel;
  • 11–13 zeigen horizontale Querschnittsansichten in der zweiten Schnittebene von Transistorbauelementen von einem der in den 1, 3 und 4 gezeigten Typen gemäß weiteren Ausführungsbeispielen;
  • 14 zeigt eine vertikale Querschnittsansicht eines Transistorbauelements gemäß einem weiteren Ausführungsbeispiel;
  • 15 zeigt eine horizontale Querschnittsansicht in einer ersten Schnittebene eines Transistorbauelements des in 14 gezeigten Typs gemäß einem Ausführungsbeispiel;
  • 16 zeigt eine horizontale Querschnittsansicht in einer zweiten Schnittebene eines Transistorbauelements des in 14 gezeigten Typs, gemäß einem Ausführungsbeispiel;
  • 17 zeigt eine Modifikation des in 16 gezeigten Transistorbauelements;
  • 18 zeigt eine horizontale Querschnittsansicht in einer zweiten Schnittebene eines Transistorbauelements des in 14 gezeigten Typs gemäß einem Ausführungsbeispiel;
  • 19 zeigt eine horizontale Querschnittsansicht in der ersten Schnittebene des in 18 gezeigten Transistorbauelements;
  • 20 zeigt eine horizontale Querschnittsansicht in einer ersten Schnittebene eines Transistorbauelements des in 14 gezeigten Typs gemäß einem Ausführungsbeispiel;
  • 21 zeigt eine perspektivische Ansicht des Transistorbauelements von dem in 20 gezeigten Typ;
  • 22–24 zeigen horizontale Querschnittsansichten in der zweiten Schnittebene des Transistorbauelements von dem in 14 gezeigten Typ gemäß weiteren Ausführungsbeispielen;
  • 25A–25B veranschaulichen ein Ausführungsbeispiel eines Verfahrens zur Erzeugung eines Lawinengebiets in einem Driftgebiet eines Transistorbauelements;
  • 26A–26B veranschaulichen ein weiteres Ausführungsbeispiel eines Verfahrens zur Erzeugung eines Lawinengebiets in einem Driftgebiet eines Transistorbauelements; und
  • 27A–27B veranschaulichen ein weiteres Ausführungsbeispiel eines Verfahrens zur Erzeugung eines Lawinengebiets in einem Driftgebiet eines Transistorbauelements.
  • In der nachfolgenden ausführlichen Beschreibung wird Bezug genommen auf die beigefügten Zeichnungen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen anhand von Darstellungen verschiedener Ausführungsbeispiele, wie die Erfindung umgesetzt werden kann. Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben.
  • 1 zeigt eine vertikale Querschnittsansicht eines Transistorbauelements gemäß einem Ausführungsbeispiel. Das Transistorbauelement weist zumindest eine Transistorzelle 10 auf, wobei in 1 zwei Transistorzellen gezeigt sind. Allerdings kann das Transistorbauelement, wie anhand gepunkteter Linien dargestellt, eine Vielzahl von Transistorzellen bis zu mehreren tausend oder mehreren Millionen Transistorzellen aufweisen.
  • Bezug nehmend auf 1 weist die zumindest eine Transistorzelle 10 in einem Halbleiterkörper 100 ein Driftgebiet 11 von einem ersten Dotierungstyp, ein Sourcegebiet 14 vom einem ersten Dotierungstyp, ein Bodygebiet 15 von einem zweiten Dotierungstyp und ein Draingebiet 17 vom ersten Dotierungstyp auf. Das Bodygebiet 15 ist zwischen dem Sourcegebiet 14 und dem Driftgebiet 11 angeordnet, und das Driftgebiet 11 ist zwischen dem Bodygebiet 15 und dem Draingebiet 17 angeordnet.
  • Das Sourcegebiet 14 und das Draingebiet 17 sind in einer Stromflussrichtung des Transistorbauelements beabstandet. Bei dem in 1 gezeigten Ausführungsbeispiel handelt es sich bei der Stromflussrichtung um eine vertikale Richtung x des Halbleiterkörpers 100. Die "vertikale Richtung" x ist eine Richtung senkrecht zu einer ersten Oberfläche 101 des Halbleiterkörpers 100. Allerdings sind die nachfolgend erläuterten Prinzipien nicht auf die Verwendung bei einem Transistorbauelement beschränkt, bei dem die Stromflussrichtung eine vertikale Richtung des Halbleiterkörpers ist, ein derartiges Transistorbauelement wird üblicherweise als vertikales Transistorbauelement bezeichnet. Darüber hinaus sind die nachfolgend erläuterten Prinzipien auch bei einem lateralen Transistorbauelement anwendbar, bei dem das Sourcegebiet und das Draingebiet in einer lateralen Richtung beabstandet sind, welches eine Richtung parallel zu einer Oberfläche des Halbleiterkörpers ist.
  • Gemäß einem Ausführungsbeispiel grenzt das Sourcegebiet 14 an das Bodygebiet 15 an, und das Bodygebiet 15 grenzt an das Driftgebiet 11 an. Da das Bodygebiet 15 und das Driftgebiet 11 komplementäre Dotierungstypen aufweisen, gibt es zwischen dem Bodygebiet 15 und dem Driftgebiet 11 einen pn-Übergang. Bei dem in 1 gezeigten Ausführungsbeispiel grenzt das Draingebiet 17 an das Driftgebiet 11 an. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Gemäß einem weiteren Ausführungsbeispiel ist zwischen dem Driftgebiet 11 und dem Draingebiet 17 ein Feldstoppgebiet (in 1 anhand gepunkteter Linien gezeigt) vom selben Dotierungstyp wie das Draingebiet 17 und das Driftgebiet 11 angeordnet, jedoch höher dotiert als das Driftgebiet 11.
  • Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial, wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN) oder dergleichen aufweisen. Sofern der Halbleiterkörper 100 Silizium aufweist, können die Dotierungskonzentrationen der einzelnen Bauelementgebiete wie folgt sein. Beispielsweise ist bei einem Transistorbauelement mit einem aus Si gebildeten Halbleiterkörper 100 die Dotierungskonzentration des Driftgebiets 11 ausgewählt aus einem Bereich zwischen 1E14 cm–3 und 1E17 cm–3, die Dotierungskonzentration des Sourcegebiets 14 ist ausgewählt aus einem Bereich zwischen 1E19 cm–3 und 1E21 cm–3, die Dotierungskonzentration des Draingebiets 17 ist ausgewählt aus einem Bereich zwischen 1E19 cm–3 und 1E21 cm–3, und die Dotierungskonzentration des Bodygebiets 15 ist auswählt aus einem Bereich zwischen 1E15 cm–3 und 1E18 cm–3.
  • Bezug nehmend auf 1 enthält die zumindest eine Transistorzelle 10 außerdem zumindest eine Gateelektrode 21. Die Gateelektrode 21 befindet sich benachbart zu dem Bodygebiet 15 und ist durch ein Gatedielektrikum 22 gegenüber dem Bodygebiet 15 dielektrisch isoliert. In einer Stromflussrichtung des Transistorbauelements, welche bei dem in 1 gezeigten Ausführungsbeispiel die vertikale Richtung x ist, erstreckt sich die Gateelektrode 21 von dem Sourcegebiet 14 durch das Bodygebiet 15 zu dem Driftgebiet 11, so dass sie einen leitenden Kanal in dem Bodygebiet 15 entlang des Gatedielektrikums 22 zwischen dem Sourcegebiet 14 und dem Driftgebiet 11 steuern kann. Bei dem in 1 gezeigten Ausführungsbeispiel handelt es sich bei der Gateelektrode 21 um eine Grabenelektrode. Das heißt, die Gateelektrode 21 ist in einem Graben angeordnet, der sich von der ersten Oberfläche 101 in der vertikalen Richtung x des Halbleiterkörpers 100 erstreckt. Die Gateelektrode 21 kann ein herkömmliches Gateelektrodenmaterial aufweisen. Beispiele für Gateelektrodenmaterialien enthalten, ohne hierauf beschränkt zu sein, ein Metall, ein Silizid, und ein hoch dotiertes polykristallines Halbleitermaterial wie beispielsweise Polysilizium. Das Gatedielektrikum 22 kann ein herkömmliches Gatedielektrikumsmaterial aufweisen. Beispiele für Gatedielektrikumsmaterialien enthalten, ohne hierauf beschränkt zu sein, ein Oxid, ein Nitrid, und Kombinationen eines Oxids und eines Nitrids.
  • Bezug nehmend auf 1 weist die zumindest eine Transistorzelle 10 außerdem eine zu dem Driftgebiet 11 benachbarte und durch ein Feldelektrodendielektrikum 32 gegenüber dem Driftgebiet 11 dielektrisch isolierte Feldelektrode 31 auf. Bezug nehmend auf 1 kann die Feldelektrode 31 als Grabenelektrode implementiert sein, die in der Stromflussrichtung (bei dem in 1 gezeigten Ausführungsbeispiel die vertikale Richtung x) eine Länge aufweisen kann, die wenigstens 50%, wenigstens 70% oder wenigstens 90% einer Länge des Driftgebiets 11 in der Stromflussrichtung aufweist. Bei dieser Länge des Driftgebiets 11 handelt es sich um den Abstand zwischen dem Bodygebiet 15 und dem Draingebiet 17 (oder dem optionalen Feldstoppgebiet) in der Stromflussrichtung, welche bei dem in 1 gezeigten Ausführungsbeispiel die vertikale Richtung x ist. Die Länge des Driftgebiets 11 hängt unter anderem von einem gewünschten Spannungssperrvermögen des Transistorbauelements ab. Abhängig von der gewünschten Anwendung kann das Transistorbauelement so ausgelegt sein, dass es ein Spannungssperrvermögen aufweist, das aus einem Bereich zwischen 12 V und 400 V ausgewählt ist. Die Feldelektrode 31 kann ein herkömmliches Feldelektrodenmaterial aufweisen. Beispiele von Feldelektrodenmaterialien enthalten, ohne hierauf beschränkt zu sein, ein Metall, ein Silizid, und ein stark dotiertes, polykristallines Halbleitermaterial wie beispielsweise Polysilizium. Das Feldelektrodendielektrikum kann ein herkömmliches Feldelektrodendielektrikumsmaterial aufweisen. Beispiele von Feldelektrodendielektrikumsmaterialien enthalten, ohne hierauf beschränkt zu sein, ein Oxid, ein Nitrid, und Kombinationen aus einem Oxid und einem Nitrid.
  • Bei dem in 1 gezeigten Ausführungsbeispiel befinden sich die Gateelektrode 21 und die Feldelektrode 31 in einem gemeinsamen Graben, der sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 hinein erstreckt. Hierbei handelt es sich jedoch lediglich um ein Beispiel. Es ist ebenso möglich, die Gateelektrode 21 und die Feldelektrode 31 in separaten Gräben zu implementieren. Beispiele hiervon werden nachfolgend unter Bezugnahme auf die 14–24 erläutert.
  • Das Transistorbauelement weist weiterhin eine Sourceelektrode 41 auf, die elektrisch mit dem Sourcegebiet 14 verbunden ist. Die Sourceelektrode 41 ist elektrisch mit einem Sourceknoten S des Transistorbauelements gekoppelt, das Draingebiet 17 ist elektrisch mit einem Drainknoten D gekoppelt, und die Gateelektrode 21 ist elektrisch mit einem Gateknoten G gekoppelt. Diese Source-, Drain- und Gateknoten S, D, G sind in 1 nur schematisch dargestellt. Die Feldelektrode 31 ist entweder elektrisch mit dem Sourceknoten S oder dem Gateknoten G verbunden. Allerdings ist in 1 eine Verbindung zwischen der Feldelektrode 32 und einem von Source- und Gateknoten S, G nicht gezeigt.
  • Bei einem Transistorbauelement, das eine Vielzahl von Transistorzellen 10 aufweist, sind die einzelnen Transistorzellen 10 parallel geschaltet, indem ihre Gateelektroden 21 an den Gateknoten angeschlossen sind, und indem ihre Sourcegebiete 14 an den Sourceknoten S angeschlossen sind. Die Vielzahl von Transistorzellen können sich das Driftgebiet 11 und das Draingebiet 17 teilen. Weiterhin können sich zwei oder mehr Transistorzellen eine Feldelektrode 31 und eine Gateelektrode 21 teilen, und/oder zwei oder mehr Transistorzellen können sich eine Sourceelektrode 41 und ein Bodygebiet 15 teilen.
  • Gemäß einem Ausführungsbeispiel ist bei der zumindest einen Transistorzelle 10 die Sourceelektrode 41 außerdem mit dem Bodygebiet 15 verbunden. Bei dem in 1 gezeigten Ausführungsbeispiel wird dies dadurch erreicht, dass sich die Sourceelektrode 41 von der ersten Oberfläche 101 des Halbleiterkörpers 100 durch das Sourcegebiet 14 in das Bodygebiet 15 hinein erstreckt. In diesem Fall ist die Sourceelektrode 41 entlang von Seitenwänden eines Grabens, in dem sie angeordnet ist, mit dem Sourcegebiet 14 verbunden, und sie ist zumindest entlang eines Bodens des Grabens mit dem Bodygebiet 15 verbunden. Optional gibt es ein Anschlussgebiet 16 vom zweiten Dotierungstyp, das das Bodygebiet 15 elektrisch mit der Sourceelektrode 41 verbindet. Dieses Anschlussgebiet 16 besitzt eine höhere Dotierungskonzentration als das Bodygebiet 15 und sorgt für einen ohmschen Kontakt zwischen der Sourceelektrode 41 und dem Bodygebiet 15.
  • Das Transistorbauelement kann als Transistorbauelement vom Typ "n" oder als Transistorbauelement vom Typ "p" implementiert sein. Im ersten Fall ist der erste Dotierungstyp (der Dotierungstyp des Driftgebiets 11, des Sourcegebiets 14 und des Draingebiets 17) vom Typ "n", und der zweite Dotierungstyp (der Dotierungstyp des Bodygebiets 15 und des Anschlussgebiets 16) ist vom Typ "p". Im zweiten Fall ist der erste Dotierungstyp vom Typ "p" und der zweite Dotierungstyp ist vom Typ "n". Ferner kann das Transistorbauelement als Bauelement vom Anreicherungstyp oder als Bauelement vom Verarmungstyp implementiert sein. Bei einem Bauelement vom Anreicherungstyp grenzt das Bodygebiet 15 vom zweiten Dotierungstyp an das Gatedielektrikum 22 an. Bei einem Bauelement vom Verarmungstyp gibt es ein Kanalgebiet (in 1 anhand gestrichelter Linien dargestellt) vom ersten Dotierungstyp zwischen dem Gatedielektrikum 22 und dem Bodygebiet 15.
  • Das Transistorbauelement kann wie ein herkömmliches Transistorbauelement betrieben werden. Das heißt, das Transistorbauelement kann ein- und ausgeschaltet werden, indem ein geeignetes Ansteuerpotential an die Gateelektrode G angelegt wird. Das Transistorbauelement befindet sich in einem eingeschalteten Zustand, wenn das an die Gateelektrode G angelegte Ansteuerpotential dergestalt ist, dass es einen leitenden Kanal in dem Bodygebiet 15 entlang des Gatedielektrikums zwischen dem Sourcegebiet 14 und dem Driftgebiet 11 gibt, und das Transistorbauelement befindet sich im ausgeschalteten Zustand, wenn das an den Gateknoten G angelegte Ansteuerpotential dergestalt ist, dass der leitende Kanal in dem Bodygebiet 15 zwischen dem Sourcegebiet 14 und dem Driftgebiet 11 unterbrochen ist. Im ausgeschalteten Zustand kann sich, beginnend an dem pn-Übergang zwischen dem Bodygebiet 15 und dem Driftgebiet 11, ein Raumladungsgebiet (Verarmungsgebiet) in dem Driftgebiet 11 ausbreiten. Beispielsweise breitet sich bei einem Transistorbauelement vom Typ "n" in dem Driftgebiet 11 ein Raumladungsgebiet aus, wenn eine positive Spannung zwischen dem Drainknoten D und dem Sourceknoten S angelegt wird, und wenn sich das Transistorbauelement im ausgeschalteten Zustand befindet. Dieses Raumladungsgebiet geht einher mit ionisierten Dotierstoffatomen in dem Driftgebiet 11 (bei einem Driftgebiet 11 vom Typ "n" sind diese ionisierten Dotierstoffatome positiv geladen). Durch das Bodygebiet 15 und durch die Feldelektrode 31 werden Gegenladungen zu jenen ionisierten Dotierstoffatomen in dem Driftgebiet 11 bereitgestellt. An dem pn-Übergang zwischen dem Bodygebiet 15 und dem Driftgebiet 11 kann ein Lawinendurchbruch auftreten, wenn die zwischen dem Drainknoten D und dem Sourceknoten S angelegte Spannung dergestalt ist, dass eine elektrische Feldstärke an dem pn-Übergang einen kritischen Pegel (oft als kritisches elektrisches Feld Ecrit bezeichnet) erreicht. Der Spannungspegel der Spannung zwischen dem Drainknoten D und dem Sourceknoten S, bei dem ein derartiger Lawinendurchbruch auftreten kann, hängt unter anderem von einer Dotierungskonzentration des Driftgebiets 11, einer Länge des Driftgebiets 11 in der Stromflussrichtung (der vertikalen Richtung x), der konkreten Implementierung der Feldelektrode 31, etc. ab.
  • Es ist höchst unerwünscht, dass ein Lawinendurchbruch an den Feldelektrodendielektrika 32 auftritt. Ein Lawinendurchbruch ist verbunden mit Ladungsträgern, die durch das Driftgebiet 11 fließen. Jene Ladungsträger, die auch als heiße Ladungsträger bezeichnet werden, können in das Feldelektrodendielektrikum 32 geraten, wo sie sich ansammeln und dauerhaft verbleiben können. Jene Ladungsträger, die in dem Feldelektrodendielektrikum 32 verbleiben, können das Schaltverhalten des Transistorbauelements negativ beeinflussen. Insbesondere können jene Ladungsträger den Einschaltwiderstand des Transistorbauelements im eingeschalteten Zustand erhöhen. Der Einschaltwiderstand ist der elektrische Widerstand des Transistorbauelements zwischen dem Sourceknoten S und dem Drainknoten D, wenn sich das Transistorbauelement im eingeschalteten Zustand befindet.
  • Um zu verhindern, dass ein Lawinendurchbruch am Gatedielektrikum 32 auftritt, weist die zumindest eine Transistorzelle 10 im Driftgebiet 11 ein Lawinengebiet 13 auf. Das Lawinengebiet 13 besitzt eine höhere Dotierungskonzentration als zum Lawinengebiet 13 benachbarte Abschnitte des Driftgebiets 11, und es ist in einer Richtung senkrecht zu einer Stromflussrichtung des Transistorbauelements von dem Feldelektrodendielektrikum beabstandet. Außerdem ist das Lawinengebiet 13 von einem pn-Übergang zwischen dem Bodygebiet und dem Driftgebiet in der Stromflussrichtung des Transistorbauelements beabstandet. Bezug nehmend auf 1 kann sich ein Lawinengebiet 13 in einem Halbleiter-Mesagebiet zwischen den Feldelektrodendielektrika 32 zweier benachbarter Transistorzellen befinden, so dass sich zwei Transistorzellen ein Lawinengebiet teilen können.
  • Das Lawinengebiet 13 legt ein lokales Maximum der Dotierungskonzentration in dem Driftgebiet 11 fest und definiert deshalb ein Gebiet, in dem das Spannungssperrvermögen des Transistorbauelements lokal verringert ist. Wenn sich das Transistorbauelement im ausgeschalteten Zustand befindet und zwischen dem Drainknoten D und dem Sourceknoten S eine Spannung angelegt ist, die den pn-Übergang zwischen dem Bodygebiet 15 und dem Driftgebiet 11 in Rückwärtsrichtung vorspannt, und wenn ein Spannungspegel dieser Spannung ansteigt, tritt ein Lawinendurchbruch bei dem Lawinengebiet 13 auf, bevor ein Lawinendurchbruch an irgendeiner anderen Stelle in dem Driftgebiet 11 auftreten kann. Da das Lawinengebiet 13 von dem Feldelektrodendielektrikum 32 beabstandet ist, tritt der Lawinendurchbruch beabstandet von dem Feldelektrodendielektrikum 31 auf, so dass kein Risiko besteht, dass heiße Ladungsträger, die mit dem Lawinendurchbruch verbunden sind, in das Feldelektrodendielektrikum 32 injiziert werden.
  • Bei einem herkömmlichen Transistorbauelement, das heißt, einem Transistorbauelement von dem in 1 gezeigten Typ, bei dem das Lawinengebiet weggelassen ist, tritt ein Lawinendurchbruch üblicherweise in einem Gebiet in der Nähe des Bodens der Gräben auf, in denen die Feldelektroden 31 angeordnet sind. In 1 repräsentiert die gepunktete Linie B eine Ebene (eine horizontale Ebene) des Driftgebiets 11, in der die Böden jener Gräben lokalisiert sind. Diese Ebene wird nachfolgend als Bodenebene bezeichnet. Gemäß einem Ausführungsbeispiel ist bei dem in 1 gezeigten Transistorbauelement zumindest ein Abschnitt des Lawinengebiets 13 näher an der Bodenebene B angeordnet als an der ersten Oberfläche 101, um sicher zu verhindern, dass ein Lawinendurchbruch im Bereich der Grabenböden auftritt. Gemäß einem anderen Ausführungsbeispiel ist zumindest ein Abschnitt des Lawinengebiets 13 näher an der Bodenebene B angeordnet als an dem pn-Übergang (zwischen dem Driftgebiet 11 und dem Bodygebiet 15), um sicher zu verhindern, dass ein Lawinendurchbruch im Bereich der Grabenböden auftritt. Das heißt, ein dem Draingebiet 17 zugewandter Abschnitt des Lawinengebiets 13 befindet sich näher an der Bodenebene B als an der ersten Oberfläche 101 oder dem pn-Übergang. Es sei d1 ein (kürzester) erster Abstand zwischen der Bodenebene B und der ersten Oberfläche 101, und es sei d2 ein (kürzester) zweiter Abstand zwischen der Bodenebene B und dem pn-Übergang. Indem das Lawinengebiet 13 einen dem Draingebiet 17 zugewandten Abschnitt aufweist, der sich näher an der Bodenebene B befindet als an der ersten Oberfläche 101 ist gleichbedeutend damit, dass ein Abstand zwischen diesem Abschnitt und der Bodenebene B kleiner ist als 50% des ersten Abstands d1, und indem sich ein dem Draingebiet 17 zugewandter Abschnitt des Lawinengebiets 13 näher an der Bodenebene B befindet als an dem pn-Übergang, ist gleichbedeutend damit, dass ein Abstand zwischen diesem Abschnitt und der Bodenebene B kleiner ist als 50% des zweiten Abstands d2.
  • Gemäß einer Ausgestaltung weist das Lawinengebiet 13 zumindest einen Abschnitt auf, der von der Bodenebene weniger als 30% des ersten Abstands d1, weniger als 20% oder sogar weniger als 10% des ersten Abstands d1 von der Bodenebene beabstandet ist. Gemäß einer Ausgestaltung weist das Lawinengebiet 13 zumindest einen Abschnitt auf, der von der Bodenebene weniger als 30% des zweiten Abstands d2, weniger als 20% oder sogar weniger als 10% des zweiten Abstands d2 beabstandet ist.
  • Gemäß einer Ausgestaltung befindet sich das gesamte Lawinengebiet 13 näher an der Bodenebene B als an der ersten Oberfläche 101 bzw. dem pn-Übergang. Das heißt, jeder Abschnitt des Lawinengebiets 13 befindet sich näher an der Bodenebene B als an der ersten Oberfläche 101 bzw. dem pn-Übergang. Das heißt, ein kürzester Abstand zwischen jedem Abschnitt des Lawinengebiets 13 und der Bodenebene B beträgt weniger als 50% des Abstands d1 zwischen der Bodenebene B und der ersten Oberfläche oder des Abstands d2 zwischen der Bodenebene B bzw. dem pn-Übergang. Gemäß einer Ausgestaltung beträgt ein kürzester Abstand zwischen jedem Abschnitt des Lawinengebiets 13 und der Bodenebene B weniger als 30% von d1 (oder d2), weniger als 20% von d1 (oder d2), oder sogar weniger als 10% von d1 (oder d2). Gemäß einer weiteren Ausgestaltung beträgt ein (kürzester) Abstand zwischen zumindest einem Abschnitt des Lawinengebiets 13 und der Bodenebene B weniger als 50%, weniger als 30%, weniger als 20% oder sogar weniger als 10% eines (kürzesten) dritten Abstands d3, welches der Abstand zwischen der Bodenebene B und der Gateelektrode 21 ist. Gemäß einer weiteren Ausgestaltung beträgt ein (kürzester) Abstand zwischen jedem Abschnitt des Lawinengebiets 13 und der Bodenebene B weniger als 50%, weniger als 30%, weniger als 20% oder sogar weniger als 10% von d3.
  • Gemäß einer weiteren Ausgestaltung erstreckt sich das Lawinengebiet 13 in der Stromflussrichtung in die Bodenebene B hinein. Das heißt, bei einem Bauelement des in 1 gezeigten Typs weist das Lawinengebiet 13 einen Abschnitt auf, der sich unterhalb der Bodenebene befindet.
  • Bei dem in 1 gezeigten Ausführungsbeispiel ist die Oberfläche 101 des Halbleiterkörpers 100 als horizontaler Bereich des Halbleiterkörpers 100 zwischen der Sourceelektrode 41 und dem Gatedielektrikum 22 gezeichnet. Allerdings handelt es hierbei lediglich um ein Beispiel. Das Sourcegebiet 14 kann sich in Richtung der ersten Oberfläche 101 verengen, so dass die Oberfläche 101 im Extremfall eine sehr geringe Größe aufweisen kann.
  • 2A zeigt die Dotierungskonzentration entlang einer Linie I-I, die sich in der Stromflussrichtung (vertikale Richtung) x erstreckt und durch das Anschlussgebiet 16, das Bodygebiet 15 und das Lawinengebiet 13 verläuft. 2B zeigt die Dotierungskonzentration entlang einer Linie II-II, die sich in einer Richtung y senkrecht zur Stromflussrichtung erstreckt, welche bei diesem Ausführungsbeispiel eine laterale Richtung des Halbleiterkörpers 100 ist. Wie den 2A und 2B zu entnehmen ist, definiert das Lawinengebiet 13 in der Stromflussrichtung ebenso wie senkrecht zur Stromflussrichtung ein lokales Maximum der Dotierungskonzentration in dem Driftgebiet 11. Insbesondere definiert das Lawinengebiet 13 ein lokales Maximum der Dotierungskonzentration des Driftgebiets 11 in dem Mesagebiet 12. Bei dem Mesagebiet 12 handelt es sich um ein Gebiet zwischen den Feldelektrodendielektrika 32 von benachbarten Feldelektroden 31 und dem pn-Übergang, und es erstreckt sich, in der Stromflussrichtung, nicht über Böden der Gräben hinaus, die die Feldelektroden beherbergen.
  • In den 2A und 2B bezeichnet N13MAX die maximale Dotierungskonzentration des Driftgebiets 11 in dem Lawinengebiet 13, und N13MIN bezeichnet die Dotierungskonzentration jener Abschnitte des Driftgebiets 11, die an das Lawinengebiet 13 angrenzen. Gemäß einem Ausführungsbeispiel steigt die Dotierungskonzentration in einem an das Lawinengebiet 13 angrenzenden Bereich von der Konzentration N13MIN bis zu der maximalen Konzentration N13MAX in dem Lawinengebiet 13 monoton an. Gemäß einer Ausgestaltung beträgt ein Verhältnis zwischen der maximalen Dotierungskonzentration N13MAX und der Dotierungskonzentration N13MIN in dem Driftgebiet 11 benachbart zu dem Lawinengebiet 13 zwischen 2 und 10, insbesondere zwischen 3 und 7.
  • Wie oben erläutert definiert das Lawinengebiet 13 ein lokales Maximum einer Dotierungskonzentration in dem Driftgebiet. Aus physikalischen Gründen und wie aus den 2A–2B ersichtlich ist, kann sich die Dotierungskonzentration zwischen einem derartigen Maximum N13MAX und der Dotierungskonzentration N13MIN von Bereichen, die das Lawinengebiet 13 umgeben, nicht abrupt ändern. Zum Zweck der Erläuterung und insbesondere wenn auf Abstände zwischen dem Lawinengebiet 13 und anderen Strukturen in dem Bauelement wie beispielsweise der ersten Oberfläche 101, dem pn-Übergang oder dem Feldelektrodendielektrikum hinausläuft, um nur einige zu nennen, wird angenommen, dass dotierte Gebiete, die in dem Lawinengebiet 13 enthalten sind, jene Gebiete mit einer Dotierungskonzentration von wenigstens 50% der maximalen Konzentration N13MAX sind.
  • Bezug nehmend auf das Obige ist das Lawinengebiet 13 von dem Feldelektrodendielektrikum 32 beabstandet. Das Feldelektrodendielektrikum 32 weist eine Dicke auf, die der (kürzeste) Abstand zwischen der Feldelektrode 31 und dem Driftgebiet 11 ist. Gemäß einer Ausgestaltung beträgt ein Abstand zwischen dem Lawinengebiet 13 und dem Feldelektrodendielektrikum zumindest 50% der Dicke des Feldelektrodendielektrikums. Gemäß einer weiteren Ausgestaltung beträgt der Abstand wenigstens 50 Nanometer (nm), wenigstens 100 nm oder sogar wenigstens 200 nm. Gemäß einer Ausgestaltung und wie oben erläutert wird der Abstand zwischen dem Feldelektrodendielektrikum 32 und einem Abschnitt des Lawinengebiets dort gemessen, wo eine Dotierungskonzentration des Lawinengebiets 13 wenigstens 50% der maximalen Dotierungskonzentration N13MAX beträgt.
  • 3 zeigt eine Modifikation des in 1 gezeigten Transistorbauelements. Bei dem in 3 gezeigten Transistorbauelement erstreckt sich das Anschlussgebiet 16, das das Bodygebiet 15 elektrisch mit der Sourceelektrode 41 verbindet, von der Sourceelektrode 41 durch das Bodygebiet 15 in das Driftgebiet 11. Bei dieser Ausgestaltung konzentrieren sich die Flusslinien des elektrischen Feldes in der Mitte des Mesagebiets 12.
  • Bezug nehmend auf das Obige kann die Feldelektrode 31 mit dem Gateknoten G verbunden sein. Dies kann dadurch erreicht werden, dass die Feldelektrode 31 in einem in den 1 und 3 nicht gezeigten Bereich elektrisch mit dem Gateknoten G bzw. der Gateelektrode 21 verbunden wird. Gemäß einer weiteren, in 4 gezeigten Ausgestaltung werden die Gateelektrode 21 und die Feldelektrode 31 durch eine Grabenelektrode gebildet. Ein Abschnitt dieser Grabenelektrode, der zu dem Bodygebiet 15 benachbart und von dem Bodygebiet 15 durch das Gatedielektrikum 22 dielektrisch isoliert ist, bildet die Gateelektrode 21, und ein Abschnitt dieser Grabenelektrode, der zu dem Driftgebiet 11 benachbart und von dem Driftgebiet 11 durch das Feldelektrodendielektrikum 32 dielektrisch isoliert ist, bildet die Feldelektrode 31.
  • 5 zeigt ein Detail A des in 4 gezeigten Transistorbauelements in einem Übergangsbereich zwischen dem Gatedielektrikum 22 und dem Feldelektrodendielektrikum 32. Bezug nehmend auf das Obige ist das Feldelektrodendielektrikum 32 dicker als das Gatedielektrikum 22, so dass, beginnend bei dem Gatedielektrikum 22, eine Dicke einer dielektrischen Schicht, die das Gatedielektrikum 21 und das Feldelektrodendielektrikum 32 bildet, ansteigt. In 4 und 5 bezeichnet d4 einen Abstand zwischen einer Stelle, an der die Dicke der dielektrischen Schicht dem 1,5-fachen einer Dicke d22 des Gatedielektrikums 22 entspricht. Bei dieser Dicke d22 kann es sich um die durchschnittliche Dicke des Gatedielektrikums 22 entlang des Bodygebiets 15 handeln, die maximale Dicke des Gatedielektrikums 22 entlang des Bodygebiets 15, oder eine Dicke des Gatedielektrikums 22 in der Mitte des Bodygebiets 15 zwischen dem Sourcegebiet 14 und dem Driftgebiet 11. Gemäß einer Ausgestaltung beträgt ein Abstand zwischen zumindest einem Abschnitt des Lawinengebiets 13 und der Bodenebene B weniger als 50% von d4, weniger als 30% von d4, weniger als 20% von d4, oder sogar weniger als 10% von d4. Gemäß einer Ausgestaltung beträgt ein Abstand zwischen jedem Abschnitt des Lawinengebiets 13 und der Bodenebene B weniger als 50% von d4, weniger als 30% von d4, weniger als 20% von d4, oder sogar weniger als 10% von d4.
  • 6 zeigt eine horizontale Querschnittsansicht eines Transistorbauelements von dem in 1 gezeigten Typ gemäß einem Ausführungsbeispiel. 6 zeigt einen Querschnitt in einer Schnittebene A-A, die durch das Sourcegebiet 14 verläuft. Bei dieser Ausgestaltung sind die Gateelektroden der Vielzahl von Transistorzellen längliche Elektroden, die im Wesentlichen parallel zueinander verlaufen. In 6 bezeichnet das Bezugszeichen 20 Gatestrukturen, die Gateelektroden (21 in den 1, 3 und 4) und das Gatedielektrikum (22 in den 1, 3 und 4) enthalten. Die Sourceelektroden 41 können als längliche Elektroden in der horizontalen Ebene implementiert sein, wie dies auf der linken Seite in 6 gezeigt ist. Alternativ gibt es zwischen zwei Gatestrukturen 20 eine Vielzahl von voneinander beabstandeten Sourceelektroden 41, wie dies auf der rechten Seite in 6 gezeigt ist.
  • 7 zeigt eine horizontale Querschnittsansicht eines Transistorbauelements von dem in 1 gezeigten Typ gemäß einem Ausführungsbeispiel. 7 zeigt die horizontale Querschnittsansicht in einer Schnittebene B-B, die durch die Feldelektroden der Vielzahl von Transistorzellen und die Lawinengebiete 13 verläuft. In 7 bezeichnet das Bezugszeichen 30 Feldelektrodenstrukturen, wobei jede dieser Feldelektrodenstrukturen eine Feldelektrode (31 in den 1, 3 und 4) und das Feldelektrodendielektrikum (32 in den 1, 3 und 4) aufweist. Bezug nehmend auf 7 kann es sich bei den Feldelektrodenstrukturen 30 um längliche Strukturen in der horizontalen Ebene handeln, wobei zwei benachbarte Feldelektrodenstrukturen 30 das Halbleiter-Mesagebiet definieren, in dem das Lawinengebiet 13 angeordnet ist. Bei dem in 7 gezeigten Ausführungsbeispiel handelt es sich bei dem Lawinengebiet 13 um ein längliches Gebiet mit Bereichen, das sich im Wesentlichen parallel zu den Feldelektrodenstrukturen 30 erstreckt.
  • Gemäß einem weiteren, in 8 gezeigten Ausführungsbeispiel weist das Mesagebiet zwischen zwei länglichen Feldelektrodenstrukturen 30 eine Vielzahl von Lawinengebieten 13 auf. Diese Lawinengebiete 13 sind in einer der Längsrichtung der länglichen Feldelektrodenstrukturen 30 entsprechenden Richtung beabstandet. In der horizontalen Ebene können die Lawinengebiete 13 eine im Wesentlichen kreisförmige Gestalt aufweisen, wie dies auf der linken Seite in 8 gezeigt ist, eine elliptische Gestalt, wie dies auf der rechten Seite in 8 gezeigt ist, oder dergleichen aufweisen.
  • 9 zeigt eine horizontale Querschnittsansicht eines Transistorbauelements von dem in 1 gezeigten Typ gemäß einem weiteren Ausführungsbeispiel. Bei diesem Ausführungsbeispiel sind die Gatestrukturen 20 säulenförmig (nadelförmig). Die Sourceelektrode 41 definiert ein Gitter, wobei die Sourcegebiete 14 und die Bodygebiete 15 (in 9 außerhalb des Darstellungsbereichs) und die Gatestrukturen 20 in Öffnungen dieses durch die Sourceelektrode 41 definierten Gitters angeordnet sind.
  • 10 zeigt eine horizontale Querschnittsansicht des in 9 gezeigten Transistorbauelements in einer in 1 gezeigten Schnittebene B-B. Bei diesem Ausführungsbeispiel sind die Feldelektrodenstrukturen 30 wie die in 9 gezeigten Gateelektrodenstrukturen säulenförmig (nadelförmig). Weiterhin weist das Lawinengebiet 13 die Form eines Gitters auf. Im Kontext mit der Gestalt (der Form) der Feldelektrodenstrukturen 30 bedeutet „nadelförmig“, dass eine Abmessung der Feldelektrodenstruktur 30 in der vertikalen Richtung des Halbleiterkörpers 100 größer ist, als die Abmessung der Feldelektrodenstruktur 30 in jeder der horizontalen (lateralen) Richtungen. Gemäß einer Ausgestaltung beträgt die vertikale Abmessung wenigstens das 2-fache, das 5-fache oder sogar das 10-fache der größten lateralen Abmessung der nadelförmigen Feldelektrodenstrukturen 30.
  • 11 zeigt eine Modifikation des in 10 gezeigten Transistorbauelements. Bei diesem Ausführungsbeispiel ist eine Vielzahl von Lawinengebieten 13 vorhanden. Diese Lawinengebiete 13 sind voneinander beabstandet und von den nadelförmigen Feldelektrodenstrukturen 30 beabstandet. Bei dem in 11 gezeigten Ausführungsbeispiel befindet sich ein Lawinengebiet 13 im Wesentlichen in der Mitte zwischen zwei benachbarten Feldelektrodenstrukturen 30. Die Gatestrukturen 20 und die Sourceelektrode 41 (in 11 nicht gezeigt) können wie unter Bezugnahme auf 9 erläutert implementiert sein. Alternativ weist die Sourceelektrode 41 eine Vielzahl von nadelförmigen Elektroden oberhalb der Lawinengebiete 13 anstelle einer Gittergestalt, wie sie in 9 gezeigt ist, auf.
  • 12 zeigt eine Modifikation des in 11 gezeigten Ausführungsbeispiels. Bei dem in 12 gezeigten Ausführungsbeispiel ist ein Lawinengebiet 13 im Wesentlichen in der Mitte zwischen vier benachbarten Feldelektrodenstrukturen 30 angeordnet. Die Gatestruktur 20 und die Sourceelektrode 41 (in 12 nicht gezeigt) können, wie unter Bezugnahme auf 11 erläutert, implementiert sein.
  • 13 zeigt ein weiteres Ausführungsbeispiel eines Transistorbauelements mit säulenförmigen Feldelektrodenstrukturen 30. Bei dieser Ausgestaltung sind die Feldelektrodenstrukturen 30 derart angeordnet, dass sich eine Feldelektrodenstruktur 30 im Wesentlichen in der Mitte zwischen vier benachbarten Feldelektrodenstrukturen befindet und von einem ringförmigen Lawinengebiet 13 umgeben ist. Die Gatestrukturen 20 (in 13 nicht gezeigt) können, wie in 9 gezeigt, mit einer Nadelgestalt implementiert sein. Die Sourceelektrode 41 (in 13 nicht gezeigt) kann die Form der Lawinengebiete aufweisen und sie kann, wie in den 1, 3 und 4 gezeigt, oberhalb der Lawinengebiete 13 angeordnet sein.
  • 14 zeigt eine vertikale Querschnittsansicht eines Transistorbauelements gemäß einem weiteren Ausführungsbeispiel. Dieses Transistorbauelement unterscheidet sich von den in den 1, 3 und 4 gezeigten Transistorbauelementen dadurch, dass die Gateelektrode 21 und die Feldelektrode 31 einer Transistorzelle 10 nicht in demselben Graben angeordnet sind, sondern in verschiedenen Gräben angeordnet sind. Bei dieser Ausgestaltung können sich zwei oder mehr Transistorzellen eine Gateelektrode 21 teilen. Bei dieser Ausgestaltung ist der Graben mit der Gateelektrode 21 zwischen den Gräben mit den Feldelektroden 31 zweier benachbarter Transistorzellen angeordnet. Jede Transistorzelle 10 kann eine Sourceelektrode 41 aufweisen, die elektrisch mit dem Sourcegebiet 14 und dem Bodygebiet 15 verbunden ist. Die Sourceelektrode 41 einer Transistorzelle 10 kann sich in einem Graben befinden, der sich von der ersten Oberfläche 101 des Halbleiterkörpers durch das Sourcegebiet 14 in das Bodygebiet 15 erstreckt und der zwischen dem Graben mit der Feldelektrodenstruktur 31, 32 und dem Graben mit der Gatestruktur 21, 22 angeordnet ist.
  • Bezug nehmend auf 14 ist ein Lawinengebiet 13 derart in dem Driftgebiet 11 angeordnet, dass es von dem pn-Übergang zwischen dem Bodygebiet 15 und dem Driftgebiet 11 in der Stromflussrichtung (welche bei dem in 14 gezeigten Ausführungsbeispiel die vertikale Richtung des Halbleiterkörpers 100 ist) beabstandet ist, und von dem Feldelektrodendielektrikum 32 in einer Richtung senkrecht zu der Stromflussrichtung (welche bei dem in 14 gezeigten Ausführungsbeispiel eine horizontale Richtung des Halbleiterkörpers 100 ist). In der Stromflussrichtung befindet sich das Lawinengebiet 13 wie bei den in den 1, 3 und 4 gezeigten Ausführungsbeispielen im Wesentlichen oberhalb eines Bodenbereichs des Grabens, der die Feldelektrode 31 und das Feldelektrodendielektrikum 32 enthält. Das heißt, in der Stromflussrichtung befindet sich das Lawinengebiet 13 in dem Mesagebiet 12 und erstreckt sich nicht über den Boden dieses Grabens in Richtung des Draingebiets 17.
  • Bezug nehmend auf 14 kann sich das Lawinengebiet 13 unterhalb des Grabens mit der Gateelektrode 21 befinden. Bei dieser Ausgestaltung teilen sich zwei benachbarte Transistorzellen 10 ein Lawinengebiet 13. Zusätzlich oder alternativ befindet sich das Lawinengebiet 13 einer Transistorzelle 10 unterhalb des Grabens, der die Sourceelektrode 41 enthält.
  • Das Lawinengebiet 13 kann in dem Mesagebiet 12 zwischen dem Gate und mit den Feldelektroden 31 auf die oben dargelegte Weise positioniert sein. Das heißt, zumindest ein Abschnitt oder das gesamte Lawinengebiet 13 kann sich näher an der Bodenebene B befinden als an der ersten Oberfläche 101, dem pn-Übergang bzw. der Gateelektrode 21.
  • 15 zeigt eine horizontale Querschnittsansicht eines Transistorbauelements von dem in 14 gezeigten Typ gemäß einem Ausführungsbeispiel. 15 zeigt eine horizontale Querschnittsansicht in einer in 14 gezeigten Schnittebene D-D, wobei diese Schnittebene D-D durch die Sourcegebiete 14 der Transistorzellen 10 verläuft. Bei der in 15 gezeigten Ausgestaltung sind die Feldelektrodenstrukturen 30 und die Gatestrukturen 20 der einzelnen Transistorzellen längliche Strukturen, die im Wesentlichen parallel verlaufen. Bei den Sourceelektroden 41 kann es sich um längliche Elektroden handeln, die im Wesentlichen parallel zu den Feldelektrodenstrukturen 30 und den Gateelektrodenstrukturen 20 verlaufen, wie dies auf der linken Seite von 14 gezeigt ist. Alternativ ist, wie auf der rechten Seite von 14 gezeigt, eine Vielzahl von beabstandeten Sourceelektroden 41 zwischen einer Gatestruktur 20 und einer Feldelektrodenstruktur 30 vorhanden.
  • 16 zeigt eine horizontale Querschnittsansicht eines Transistorbauelements von dem in 14 gezeigten Typ gemäß einem Ausführungsbeispiel. 16 zeigt eine horizontale Querschnittsansicht in einer in 14 gezeigten Schnittebene E-E. Die Schnittebene E-E verläuft durch die Feldelektrodenstrukturen 30 und die Lawinengebiete 13. Bei der in 16 gezeigten Ausgestaltung sind die Feldelektrodenstrukturen 30 längliche Strukturen, und die Lawinengebiete 13 sind längliche Strukturen, die sich im Wesentlichen parallel zu den Feldelektrodenstrukturen 30 erstrecken. Alternativ kann das Transistorbauelement, wie in 17 gezeigt, eine Vielzahl von beabstandeten Lawinengebieten 13 zwischen zwei benachbarten länglichen Feldelektrodenstrukturen 30 aufweisen.
  • 18 zeigt eine horizontale Querschnittsansicht eines Transistorbauelements von dem in 14 gezeigten Typ gemäß einem weiteren Ausführungsbeispiel. 18 zeigt eine horizontale Querschnittsansicht in einer in 14 gezeigten Schnittebene E-E. Bei dieser Ausgestaltung sind die Feldelektrodenstrukturen 30 nadelförmig, und das Lawinengebiet 13 besitzt die Form eines Gitters. Die Struktur entspricht der unter Bezugnahme auf 10 erläuterten Struktur. Bei dem in 18 gezeigten Transistorbauelement kann die Gatestruktur (in 18 nicht gezeigt), wie in 14 gezeigt, oberhalb des Lawinengebiets 13 lokalisiert sein. Die Gatestruktur kann eine Gitterform aufweisen. Eine horizontale Querschnittsansicht eines Transistorbauelements in einer Schnittebene D-D mit einer gitterförmigen Gatestruktur 20 ist in 19 gezeigt. Die Sourceelektroden 41 können die Feldelektrodenstrukturen 30, wie in 19 gezeigt, umgeben. Gemäß einem anderen Ausführungsbeispiel enthält jede Transistorzelle eine oder mehr nadelförmige Sourceelektroden 41.
  • 20 zeigt eine horizontale Querschnittsansicht eines Transistorbauelements in der ersten Schnittebene D-D mit nadelförmigen Feldelektrodenstrukturen 30 gemäß einem weiteren Ausführungsbeispiel. Bei dieser Ausgestaltung ist die Gatestruktur 20 eine längliche Struktur. Das heißt, eine Abmessung der Gatestruktur 20 in einer ersten lateralen Richtung des Halbleiterkörpers 100 ist viel größer als die Abmessung in einer zweiten lateralen Richtung (welche senkrecht zu der ersten Richtung verlaufen kann). Wie die Gatestruktur 20 ist die Sourceelektrode 41 bei der in 20 gezeigten Ausgestaltung eine längliche Struktur. Allerdings handelt es sich hierbei lediglich um ein Beispiel; gemäß einer weiteren Ausgestaltung (nicht gezeigt) enthält die Sourceelektrode 41 eine Vielzahl von nadelförmigen Elektrodenabschnitten.
  • 21 zeigt eine perspektivische Ansicht des in 20 gezeigten Transistorbauelements. In 21 ist der Halbleiterkörper 100 transparent dargestellt, um die Gestalt und die Position der nadelförmigen Feldelektrodenstrukturen 30 (von denen lediglich vier gezeigt sind), den länglichen Gatestrukturen 20 (von denen lediglich eine gezeigt ist) und den länglichen Sourceelektroden 41 (von denen lediglich zwei gezeigt sind) zu veranschaulichen. Bei dem in 21 gezeigten Ausführungsbeispiel ist ein Lawinengebiet 13 von den vier Feldelektrodenstrukturen beabstandet gezeigt. Allerdings handelt es sich hierbei lediglich um ein Beispiel; gemäß einem weiteren Ausführungsbeispiel gibt es, wie in 18 gezeigt, ein gitterförmiges Lawinengebiet 13. Weitere Ausführungsbeispiele, wie das Lawinengebiet 13 mit nadelförmigen Feldelektrodenstrukturen 30 in ein Transistorbauelement implementiert werden kann, sind in den 22–24 dargestellt und werden nachfolgend erläutert.
  • Die 22–24 zeigen vertikale Querschnittsansichten eines Transistorbauelements von dem in 14 gezeigten Typ oder dem in 21 gezeigten Typ in der zweiten Schnittebene E-E. Gemäß diesen Ausführungsbeispielen sind die Feldelektrodenstrukturen 30 so implementiert, dass sie eine Nadelform aufweisen, wobei mehrere beabstandete Lawinengebiete 13 zwischen diesen nadelförmigen Feldelektrodenstrukturen 30 in dem Driftgebiet 11 angeordnet sind. Die in den 22 und 23 gezeigten Ausführungsbeispiele entsprechen den in den 11 und 12 gezeigten Ausführungsbeispielen. Bei den in den 22 und 23 gezeigten Transistorbauelementen kann die Gatestruktur (in den 22 und 23 nicht gezeigt), wie in 19 gezeigt, mit einer Gittergestalt implementiert sein. Alternativ können die Transistorbauelemente eine Vielzahl von nadelförmigen Gatestrukturen aufweisen, wobei diese Gatestrukturen, wie in 14 gezeigt, oberhalb der einzelnen Lawinengebiete 13 lokalisiert sein können.
  • Gemäß einem weiteren, in 24 gezeigten Ausführungsbeispiel können die Feldelektrodenstrukturen 30 nadelförmig sein, wobei mehrere dieser Feldelektrodenstrukturen von einem Lawinengebiet 13 umgeben sind. Dies steht im Zusammenhang mit dem in 13 gezeigten Ausführungsbeispiel, auf welches Bezug genommen wird. Bei dem in 24 gezeigten Transistorbauelement kann die Gatestruktur (in 24 nicht gezeigt) wie in 19 gezeigt implementiert sein. Gemäß einer weiteren Ausgestaltung weist das Transistorbauelement mehrere Gateelektroden auf, die in der horizontalen Ebene eine Form aufweisen, die der Form der Lawinengebiete 13 entspricht und die, wie in 14 gezeigt, oberhalb der Lawinengebiete 13 lokalisiert sind.
  • Die 25A–25B zeigen ein Ausführungsbeispiel eines Verfahrens zur Herstellung des zumindest einen Lawinengebiets 13. Bezug nehmend auf 25A weist das Verfahren das Bilden eines Grabens 110 in der ersten Oberfläche 101 des Halbleiterkörpers 100 auf. Das Ätzen des Grabens 110 kann ein herkömmliches Ätzverfahren wie beispielsweise ein anisotropes Ätzverfahren unter Verwendung einer Ätzmaske 200 umfassen. Das Verfahren enthält ferner das Implantieren von Teilchen über einen Boden des Grabens 110 in das Driftgebiet 11, um ein implantiertes Gebiet 13' zu erzeugen. Das implantierte Gebiet 13' enthält die in dem Implantationsprozess implantierten Teilchen. Der Implantationsprozess kann mehrere Implantationsschritte bei verschiedenen Implantationsenergien aufweisen, um Teilchen in unterschiedliche vertikale Positionen des Halbleiterkörpers 100 zu implantieren. Um zu verhindern, dass Teilchen in die erste Oberfläche 101 implantiert werden, weist der Implantationsprozess eine Implantationsmaske auf, die die erste Oberfläche 101 abdeckt, jedoch den Graben 110 sichtbar lässt. Gemäß einer Ausgestaltung wird die zum Ätzen des Grabens 110 verwendete Ätzmaske 200 auch als Implantationsmaske bei dem Implantationsprozess verwendet.
  • Gemäß einer Ausgestaltung sind die implantierten Teilchen Dotierstoffatome vom ersten Typ. Wenn der erste Typ vom Typ "n" ist, sind jene Teilchen beispielsweise Bor-(B)-Ionen oder Aluminium-(Al)-Ionen.
  • Das Erzeugen des Lawinengebiets 13 enthält ferner einen Ausheilprozess, in dem die implantierten Dotierstoffatome elektrisch aktiviert werden. Ein derartiger Ausheilprozess kann direkt nach der Implantation der Teilchen durchgeführt werden, oder bei einer späteren Stufe des Herstellungsprozesses des Halbleiterbauelements. Beispielsweise liegen die Temperaturen bei diesem Ausheilprozess zwischen 900°C und 1100°C. Bei dem Ausheilprozess kann es sich um einen RTA-Prozess (RTA = Rapid Thermal Annealing; schnelle thermische Ausheilung) handeln, der zwischen mehreren Sekunden und mehreren Minuten dauert, oder um einen herkömmlichen Ausheil-(-Temper-)-Prozess, der länger dauert.
  • Bei dem in 25 gezeigten Ausführungsbeispiel wurden das Bodygebiet 15 und ein Sourcegebiet 14 bereits erzeugt, bevor die Teilchen implantiert werden. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Gemäß einer anderen Ausgestaltung werden das Bodygebiet 15 und das Sourcegebiet 14 erzeugt, nachdem die Teilchen implantiert wurden. Das Erzeugen des Sourcegebiets und des Bodygebiets 14, 15 kann einen Implantationsprozess enthalten. Gemäß einer weiteren Ausgestaltung wurden Dotierstoffatome zur Erzeugung des Bodygebiets 15 und des Sourcegebiets 14 implantiert, bevor die Teilchen implantiert wurden, die das implantierte Gebiet 13' bilden, und die Dotierstoffatome zur Bildung des Sourcegebiets 14, des Bodygebiets 15 und des Lawinengebiets 13 werden in einem gemeinsamen Ausheilprozess aktiviert.
  • Bezug nehmend auf 25B weist das Verfahren ferner das Erzeugen einer Sourceelektrode 41 in dem Graben 110 auf. Das Erzeugen der Sourceelektrode 41 kann das Füllen des Grabens mit einem der vorangehend hierin erläuterten Elektrodenmaterialien umfassen.
  • Die 26A–26B zeigen ein weiteres Ausführungsbeispiel eines Verfahrens zur Erzeugung des Lawinengebiets 13. Das in den 26A–26B gezeigte Verfahren unterscheidet sich von dem in den 25A–25B gezeigten Verfahren dadurch, dass das Gatedielektrikum 22 und die Gateelektrode 21 in dem Graben 110 nach der Implantation der Teilchen erzeugt werden. Das Erzeugen des Gatedielektrikums kann von einem Oxidationsprozess und einem Abscheideprozess einen umfassen. Das Erzeugen der Gateelektrode 21 kann das Füllen des verbleibenden Grabens mit einem der vorangehend hierin erläuterten Elektrodenmaterialien umfassen.
  • Die 27A–27B zeigen ein weiteres Ausführungsbeispiel eines Verfahrens zur Erzeugung eines Lawinengebiets 13. Bei diesem Ausführungsbeispiel wird das Lawinengebiet 13 erzeugt oder es werden zumindest Dotierstoffatome, die bei dem fertigen Bauelement das Lawinengebiet 13 bilden, eingebracht, nachdem das Driftgebiet 11 erzeugt wurde. Das Erzeugen des Driftgebiets 11 kann einen Epitaxieprozess enthalten, in dem eine epitaktische Schicht auf einem Substrat (nicht gezeigt) gewachsen wird. Bezug nehmend auf 27A weist das Verfahren das Implantieren von Dotierstoffatomen in das Driftgebiet 11 unter Verwendung einer Implantationsmaske 201 auf, um ein implantiertes Gebiet 13' zu erzeugen. In folgenden Verfahrensschritten, deren Ergebnis in 27B gezeigt ist, wird zumindest ein implantiertes Gebiet 13' ausgeheilt, um das Lawinengebiet 13 zu erzeugen.
  • In folgenden Verfahrensschritten können das Bodygebiet 15 und das Sourcegebiet 14 erzeugt werden, um eine Bauelementstruktur mit einem Driftgebiet 11, einem Bodygebiet 15 und einem Sourcegebiet 14 zu erhalten, wie sie vorangehend erläutert wurde. Das Erzeugen des Bodygebiets 15 kann wenigstens einen Epitaxieprozess umfassen, bei dem auf dem Driftgebiet Epitaxieschichten aufgewachsen werden, die bei dem fertigen Bauelement das Bodygebiet 15 und das Sourcegebiet 14 bilden. Gemäß einer weiteren Ausgestaltung werden das Bodygebiet 15 und das Sourcegebiet 14 in dem Driftgebiet 11 erzeugt, indem Dotierstoffatome implantiert und die implantierten Dotierstoffatome aktiviert werden. Gemäß noch anderen Ausführungsbeispielen wird auf das Driftgebiet 11 eine Epitaxieschicht aufgewachsen, die den Dotierungstyp und die Dotierungskonzentration des Bodygebiets 15 aufweist, und das Sourcegebiet 14 wird auf dieser Epitaxieschicht erzeugt, indem Dotierstoffatome implantiert und die implantierten Dotierstoffatome aktiviert werden.
  • Sofern bei dem anhand der 27A und 27B veranschaulichten Verfahren das Erzeugen des Bodygebiets 15 und des Sourcegebiets 14 einen Implantations- und Ausheil-(Aktivierungs-)-Prozess aufweist, kann ein gemeinsamer Ausheilprozess verwendet werden, um sowohl die Dotierstoffatome in dem Lawinengebiet 13 als auch die Dotierstoffatome in dem Bodygebiet 15 und dem Sourcegebiet 14 zu aktivieren.
  • Gemäß noch einer anderen Ausgestaltung eines Verfahrens zur Erzeugung eines Lawinengebiets 13 wird das implantierte Gebiet 13' erzeugt, nachdem das Bodygebiet 15 und das Sourcegebiet 14 erzeugt wurden, jedoch bevor die Gräben erzeugt werden, die die Gateelektrode 21 und/oder die Sourceelektroden 41 beherbergen. Dieses Verfahren stellt eine Modifikation des in den 27A–27B gezeigten Verfahrens dar, in denen das Sourcegebiet 14 und das Bodygebiet 15 anhand gepunkteter Linien veranschaulicht sind.
  • Andere Strukturen des Transistorbauelements wie beispielsweise die Feldelektrodenstruktur 30 sind in den 25A–25B und 26A–26B nicht gezeigt. Diese Feldelektrodenstrukturen 30 können auf eine herkömmliche, bekannte Weise erzeugt werden.
  • Wenn der Halbleiterkörper 100 aus Silizium gebildet ist, kann das Verfahren alternativ zur Implantation von Dotierstoffatomen (Dotierstoffionen) zur Erzeugung der in den 25A und 26A gezeigten implantierten Gebiete 13' das Implantieren nicht-dotierender Teilchen wie beispielsweise Protonen oder Heliumionen umfassen. Jene implantierten, nicht-dotierenden Teilchen bewirken in dem implantierten Gebiet 13' Defekte, wobei in einem nachfolgenden Ausheilprozess strahlungsinduzierte Defekte erzeugt werden, die wie Donatoren wirken. Im Fall einer Bestrahlung mit Protonen können jene als wasserstoff-induzierte Donatoren oder wasserstoff-verbundene, flache thermische Donatoren (engl.: "hydrogen-related shallow thermal donors") bezeichnet werden. Im Fall einer Bestrahlung mit Heliumionen können jene Donatoren als thermische Doppeldonatoren bezeichnet werden. Der Ausheilprozess umfasst Temperaturen zwischen 380°C und 500°C, insbesondere Temperaturen zwischen 380°C und 450°C. Eine Dauer des Ausheilprozesses beträgt beispielsweise zwischen 30 Minuten und 2 Stunden.
  • Das Erzeugen von thermischen Doppeldonatoren erfordert, neben der Bestrahlung mit Heliumionen, Sauerstoff. Derartiger Sauerstoff kann in dem Halbleiterkörper 100 aus dem Herstellungsprozess übrig geblieben sein, wenn der Halbleiterkörper 100 ein Siliziumstück ist, das von einem Czochralski-(CZ)-Wafer gewonnen wird. Allerdings wird Sauerstoff auch bei Oxidationsprozessen wie beispielsweise Oxidationsprozessen zur Erzeugung eines von dem Gatedielektrikum 22 und dem Feldelektrodendielektrikum 32 ebenfalls in den Halbleiterkörper 100 eingebracht.
  • Das Lawinengebiet 13 kann bei jenen Ausgestaltungen, bei denen es sich bei dem Driftgebiet 11 um ein Driftgebiet vom Typ "n" handelt, strahlungsinduzierte Donatoren enthalten. Bei höheren Temperaturen dissipieren jene donatorartigen Defekte. Daher wird gemäß einer Ausgestaltung das Lawinengebiet 13 zu einer Zeit des Herstellungsprozesses erzeugt, zu dem keine Temperaturprozesse auftreten, die keine Temperaturen mehr als 500°C oder mehr als 550°C erfordern.
  • Abweichend von einem Dotierungsprozess, in dem Dotierstoffatome implantiert werden, werden bei einem strahlungsinduzierten Dotierungsprozess Donatoren, d.h. Komplexe, die wie Donatoren wirken, nur in jenen Gebieten erzeugt, in die die nicht-dotierenden Teilchen implantiert werden. Somit gibt es keine „Diffusion“ jener Donatoren in nicht-implantierte Gebiete. Somit kann die Abmessung des Lawinengebiets 13 in einer Richtung senkrecht zu der Richtung, in der die Protonen implantiert werden, durch die Implantationsmaske präzise definiert werden. Insbesondere kann ein Abstand zwischen dem Lawinengebiet und dem Feldelektrodendielektrikum präzise definiert werden.
  • Das Erzeugen des Lawinengebiets 13 kann mehrere Implantationsprozesse mit unterschiedlichen Implantationsenergien enthalten, um die Dotierstoffatome oder nicht-dotierenden Teilchen in unterschiedliche vertikale Positionen des Halbleiterkörpers zu implantieren. Hierdurch kann die Form des Lawinengebiets 13 in der Stromflussrichtung (der vertikalen Richtung) festgelegt werden.
  • Heliumionen sind schwerer als Protonen, so dass die Implantation von Heliumionen in eine bestimmte vertikale Position des Halbleiterkörpers höhere Implantationsenergien erfordert, als das Implantieren von Protonen in dieselbe Position. Da Protonen bei einer vorgegebenen Implantationsenergie tiefer als Heliumionen oder herkömmliche Dotierstoffatome implantiert werden, sind Protonen zur Erzeugung von Lawinengebieten 13 tief in dem Halbleiterkörper geeignet.
  • Gemäß einer weiteren Ausgestaltung gibt es bei einem Verfahren, bei dem Dotierstoffatome implantiert werden, um das Lawinengebiet 13 zu erzeugen, wenigstens zwei Implantationsprozesse und wenigstens zwei Ausheilprozesse. Bei dem Ausheilprozess diffundieren die implantierten Dotierstoffatome in dem Halbleiterkörper, wobei das Ausmaß einer derartigen Diffusion ansteigt, wenn die Dauer und/oder die Temperatur des Ausheilprozesses ansteigen. Deshalb kann durch eine geeignete Wahl der Parameter des Ausheilprozesses die Abmessung des Lawinengebiets 13 in der horizontalen Richtung (das heißt der Richtung senkrecht zu der Stromflussrichtung) eingestellt werden. Gemäß einer Ausgestaltung umfasst das Erzeugen des Lawinengebiets 13 einen ersten Implantationsprozess gefolgt von einem ersten Ausheilprozess und zumindest einem zweiten Implantationsprozess gefolgt von einem zweiten Ausheilprozess.
  • Gemäß noch einer anderen Ausgestaltung werden mehrere Implantationsmasken verwendet, um Dotierstoffatome oder nicht-dotierende Teilchen in verschiedene horizontale Positionen in das Mesagebiet 12 zu implementieren. Dies hilft außerdem, die Form des Lawinengebiets festzulegen.
  • Bei einem Verfahren, das mehrere Implantationsprozesse einsetzt, kann bei den einzelnen Implantationsprozessen dieselbe Art von Dotierstoff verwendet werden. Gemäß einer weiteren Ausgestaltung werden zumindest zwei verschiedene Arten von Dotierstoffen verwendet. Gemäß noch einer weiteren Ausgestaltung umfasst das Erzeugen des Lawinengebiets 13 zumindest einen ersten Implantationsprozess, der Dotierstoffe implantiert, gefolgt von zumindest einem Ausheilprozess, um die Dotierstoffe zu aktivieren, und zumindest einem zweiten Implantationsprozess, der nicht-dotierende Teilchen wie beispielsweise Protonen implantiert, gefolgt von einem zweiten Ausheilprozess, der die Ausbildung von donatorartigen Komplexen bewirkt.
  • Mit den oben erläuterten Verfahren kann ein Lawinengebiet 13 erzeugt werden, das eine Form aufweist, die aus einer Vielfalt von unterschiedlichen Formen ausgewählt ist. Beispiele jener Formen umfassen, in der Ebene, die sich in der Stromflussrichtung (bei den in den 1, 3, 4 und 14 gezeigten vertikalen Ebene) erstreckt, eine elliptische Gestalt (wie gezeigt), eine dreieckige Gestalt mit abgerundeten Ecken, oder dergleichen.

Claims (30)

  1. Transistorbauelement, das zumindest eine Transistorzelle aufweist, wobei die zumindest eine Transistorzelle aufweist: in einem Halbleiterkörper ein Driftgebiet von einem ersten Dotierungstyp, ein Sourcegebiet von einem ersten Dotierungstyp, ein Bodygebiet von einem zweiten Dotierungstyp, und ein Draingebiet vom ersten Dotierungstyp, wobei das Bodygebiet zwischen dem Sourcegebiet und dem Driftgebiet angeordnet ist, und wobei das Driftgebiet zwischen dem Bodygebiet und dem Draingebiet angeordnet ist; eine Gateelektrode, die zu dem Bodygebiet benachbart und durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet isoliert ist; eine Feldelektrode, die durch ein Feldelektrodendielektrikum dielektrisch gegenüber dem Driftgebiet isoliert ist; wobei das Driftgebiet ein Lawinengebiet aufweist, wobei das Lawinengebiet eine höhere Dotierungskonzentration aufweist, als zu dem Lawinengebiet benachbarte Abschnitte des Driftgebiets, und von dem Feldelektrodendielektrikum in einer Richtung senkrecht zu einer Stromflussrichtung des Transistorbauelements beabstandet ist; wobei die Feldelektrode in einem Graben angeordnet ist, der in einer Bodenebene des Halbleiterkörpers einen Boden aufweist, und wobei das Lawinengebiet zumindest einen Abschnitt aufweist, der sich näher an der Bodenebene befindet als an einer durch das Sourcegebiet definierten Oberfläche des Halbleiterkörpers.
  2. Transistorbauelement gemäß Anspruch 1, wobei sich jeder Abschnitt des Lawinengebiets näher an der Bodenebene befindet als an der ersten Oberfläche.
  3. Transistorbauelement gemäß Anspruch 1, wobei ein Abstand zwischen dem zumindest einen Abschnitt des Lawinengebiets und der Bodenebene weniger als 30%, weniger als 20% oder weniger als 10% eines Abstands zwischen der Bodenebene und der Oberfläche beträgt.
  4. Transistorbauelement gemäß Anspruch 1, wobei ein Abstand zwischen dem zumindest einen Abschnitt des Lawinengebiets und dem Boden weniger als 50%, weniger 30%, weniger als 20% oder weniger als 10% eines Abstands zwischen der Bodenebene und der Gateelektrode beträgt.
  5. Transistorbauelement gemäß einem der Ansprüche 1–4, wobei das Lawinengebiet von einem pn-Übergang zwischen dem Bodygebiet und dem Driftgebiet in der Stromflussrichtung des Transistorbauelements beabstandet ist.
  6. Transistorbauelement gemäß einem der Ansprüche 1–5, wobei die Bodenebene von dem pn-Übergang beabstandet ist.
  7. Transistorbauelement gemäß einem der Ansprüche 1–6, wobei die Feldelektroden nadelförmig sind.
  8. Transistorbauelement gemäß einem der Ansprüche 1–7, wobei ein Verhältnis zwischen einer maximalen Dotierungskonzentration des Lawinengebiets und einer Dotierungskonzentration von jenen Abschnitten des Driftgebiets, die zu dem Lawinengebiet benachbart sind, zwischen 2 und 10 beträgt.
  9. Transistorbauelement gemäß Anspruch 8, wobei ein Verhältnis zwischen einer maximalen Dotierungskonzentration des Lawinengebiets und einer Dotierungskonzentration von jenen Abschnitten des Driftgebiets, die zu dem Lawinengebiet benachbart sind, zwischen 4 und 7 beträgt.
  10. Transistorbauelement gemäß einem der Ansprüche 1–9, wobei die Stromflussrichtung eine vertikale Richtung des Halbleiterkörpers ist.
  11. Transistorbauelement gemäß einem der Ansprüche 1–10, wobei die Gateelektrode und die Feldelektrode in einem ersten Graben des Halbleiterkörpers angeordnet sind.
  12. Transistorbauelement gemäß Anspruch 11, das ferner aufweist: eine Sourceelektrode, die in einem zweiten Graben beabstandet von dem ersten Graben angeordnet und elektrisch mit dem Sourcegebiet und dem Bodygebiet verbunden ist, wobei das Lawinengebiet in der Stromflussrichtung unterhalb des zweiten Grabens angeordnet ist.
  13. Transistorbauelement gemäß einem der Ansprüche 1–10, wobei die Feldelektrode in einem ersten Graben des Halbleiterkörpers angeordnet ist, und wobei die Gateelektrode in einem von dem ersten Graben beabstandeten zweiten Graben angeordnet ist.
  14. Transistorbauelement gemäß Anspruch 13, wobei das Lawinengebiet in der Stromflussrichtung unterhalb des zweiten Grabens angeordnet ist.
  15. Transistorbauelement gemäß Anspruch 13, das ferner aufweist: eine Sourceelektrode, die in einem von dem ersten Graben beabstandeten dritten Graben angeordnet und mit dem Sourcegebiet und dem Bodygebiet elektrisch verbunden ist, wobei das Lawinengebiet in der Stromflussrichtung unterhalb des dritten Grabens angeordnet ist.
  16. Transistorbauelement gemäß einem der Ansprüche 1–15, das eine Vielzahl von Transistorzellen aufweist.
  17. Transistorbauelement gemäß Anspruch 16, wobei die Feldelektroden der Vielzahl von Transistorzellen in einer horizontalen Richtung des Halbleiterkörpers länglich sind und eine Vielzahl von Halbleiter-Mesagebieten dazwischen bilden, und wobei sich ein jedes der Lawinengebiete in einem an der Vielzahl von Mesagebieten befindet.
  18. Transistorbauelement gemäß einem der Ansprüche 1–17, wobei die Gateelektrode und die Feldelektrode dielektrisch isoliert sind.
  19. Transistorbauelement gemäß einem der Ansprüche 1–17, wobei die Gateelektrode und die Feldelektrode elektrisch verbunden sind.
  20. Verfahren zum Erzeugen eines Transistorbauelements, das zumindest eine Transistorzelle aufweist, wobei das Verfahren aufweist: Erzeugen, in einem Halbleiterkörper, in einem Driftgebiet der Transistorzelle, eines Lawinengebiets, das eine höhere Dotierungskonzentration aufweist als zu dem Lawinengebiet benachbarte Abschnitte des Driftgebiets, wobei das Erzeugen des Lawinengebiets das Erzeugen des Lawinengebiets derart aufweist, dass das Lawinengebiet in einer Richtung senkrecht zu einer Stromflussrichtung von einem Feldelektrodendielektrikum beabstandet ist, welches eine Feldelektrode dielektrisch gegenüber dem Driftgebiet isoliert, und in der Stromflussrichtung von einem pn-Übergang zwischen einem Bodygebiet und dem Driftgebiet, und dass das Lawinengebiet zumindest einen Abschnitt aufweist, der sich näher an einer Bodenebene als an einer Oberfläche des Halbleiterkörpers befindet, wobei die Feldelektrode in einem Graben angeordnet ist, der einen Boden in der Bodenebene aufweist.
  21. Verfahren gemäß Anspruch 20, wobei das Erzeugen des Lawinengebiets aufweist: Implantieren von Dotierstoffatomen in das Driftgebiet; und Ausheilen zumindest jener Bereiche des Driftgebiets, in die die Dotierstoffatome implantiert wurden.
  22. Verfahren gemäß Anspruch 21, wobei das Implantieren der Dotierstoffatome aufweist: Erzeugen eines Grabens in dem Halbleiterkörper; und Implantieren der Dotierstoffatome über einen Boden des Grabens in das Driftgebiet.
  23. Verfahren gemäß Anspruch 20, wobei das Erzeugen des Lawinengebiets aufweist: Implantieren nicht-dotierender Teilchen in das Driftgebiet; und Ausheilen zumindest jener Bereiche des Driftgebiets, in das die nicht-dotierenden Teilchen implantiert wurden.
  24. Verfahren gemäß Anspruch 23, wobei das Implantieren der nicht-dotierenden Teilchen aufweist: Erzeugen eines Grabens in dem Halbleiterkörper; und Implantieren der nicht-dotierenden Teilchen über einen Boden des Grabens in das Driftgebiet.
  25. Verfahren gemäß einem der Ansprüche 23–24, wobei die nicht-dotierenden Teilchen zumindest eines von Protonen und Helium-Ionen aufweisen.
  26. Verfahren gemäß einem der Ansprüche 23–25, wobei bei dem Ausheilprozess eine Temperatur ausgewählt ist aus einem Bereich zwischen 380°C und 500°C.
  27. Verfahren gemäß einem der Ansprüche 20–26, das weiterhin aufweist: Erzeugen eines Sourcegebiets, das an das Bodygebiet angrenzt; und Erzeugen einer Sourceelektrode in dem Graben derart, dass die Sourceelektrode mit dem Sourcegebiet und dem Bodygebiet elektrisch verbunden ist.
  28. Verfahren gemäß einem der Ansprüche 20–27, das weiterhin aufweist: Erzeugen eines Sourcegebiets, das an das Bodygebiet angrenzt; und Erzeugen einer Gateelektrode in dem Graben derart, dass die Gateelektrode gegenüber dem Bodygebiet dielektrisch isoliert ist.
  29. Transistorbauelement, das zumindest eine Transistorzelle aufweist, wobei die zumindest eine Transistorzelle aufweist: in einem Halbleiterkörper, ein Driftgebiet von einem ersten Dotierungstyp, ein Sourcegebiet von einem ersten Dotierungstyp, ein Bodygebiet von einem zweiten Dotierungstyp, und ein Draingebiet vom ersten Dotierungstyp, wobei das Bodygebiet zwischen dem Sourcegebiet und dem Driftgebiet angeordnet ist, und wobei das Driftgebiet zwischen dem Bodygebiet und dem Draingebiet angeordnet ist; eine Gateelektrode, die zu dem Bodygebiet benachbart und durch ein Gatedielektrikum gegenüber dem Bodygebiet dielektrisch isoliert ist; eine Feldelektrode, die durch ein Feldelektrodendielektrikum gegenüber dem Driftgebiet dielektrisch isoliert ist; wobei das Driftgebiet ein Lawinengebiet aufweist, wobei das Lawinengebiet eine höhere Dotierungskonzentration aufweist als zu dem Lawinengebiet benachbarte Abschnitte des Driftgebiets, und das in einer Richtung senkrecht zu einer Stromflussrichtung des Transistorbauelements von dem Feldelektrodendielektrikum beabstandet ist, wobei die Feldelektrode in einem nadelförmigen Graben angeordnet ist.
  30. Transistorbauelement gemäß Anspruch 29, wobei eine vertikale Abmessung des nadelförmigen Grabens zumindest das 2-fache einer maximalen lateralen Abmessung des nadelförmigen Grabens beträgt.
DE102015109545.9A 2015-06-15 2015-06-15 Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten Active DE102015109545B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102015109545.9A DE102015109545B4 (de) 2015-06-15 2015-06-15 Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
CN202010442594.7A CN111599863A (zh) 2015-06-15 2016-06-14 具有场电极和改进的雪崩击穿行为的晶体管
US15/182,244 US9812563B2 (en) 2015-06-15 2016-06-14 Transistor with field electrodes and improved avalanche breakdown behavior
CN201610422875.XA CN106252414B (zh) 2015-06-15 2016-06-14 具有场电极和改进的雪崩击穿行为的晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015109545.9A DE102015109545B4 (de) 2015-06-15 2015-06-15 Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten

Publications (2)

Publication Number Publication Date
DE102015109545A1 true DE102015109545A1 (de) 2016-12-15
DE102015109545B4 DE102015109545B4 (de) 2021-10-21

Family

ID=57394841

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015109545.9A Active DE102015109545B4 (de) 2015-06-15 2015-06-15 Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten

Country Status (3)

Country Link
US (1) US9812563B2 (de)
CN (2) CN106252414B (de)
DE (1) DE102015109545B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017118352A1 (de) * 2017-08-11 2019-02-14 Infineon Technologies Ag Halbleiterbauelement mit grabenstrukturen und herstellungsverfahren hierfür
EP3531457A1 (de) * 2018-02-26 2019-08-28 Infineon Technologies Austria AG Transistorvorrichtung mit gate-widerstand
DE102019207763A1 (de) * 2019-05-27 2020-12-03 Robert Bosch Gmbh Transistorzelle mit einem implantierten, stromtragenden Gebiet

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114230B4 (de) * 2014-09-30 2021-10-07 Infineon Technologies Ag Halbleitervorrichtung und Herstellungsverfahren hierfür
EP3671860A1 (de) * 2018-12-20 2020-06-24 Infineon Technologies Austria AG Halbleitertransistorvorrichtung und verfahren zur herstellung davon
CN111129152B (zh) * 2019-12-17 2023-09-26 杭州芯迈半导体技术有限公司 沟槽mosfet结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10207309A1 (de) * 2002-02-21 2003-09-11 Infineon Technologies Ag MOS-Transistoreinrichtung
DE102008050298A1 (de) * 2007-10-02 2009-04-16 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu seiner Herstellung

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764906B2 (en) * 2001-07-03 2004-07-20 Siliconix Incorporated Method for making trench mosfet having implanted drain-drift region
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102005041257B4 (de) * 2005-08-31 2009-06-25 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102005052734B4 (de) * 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
KR100732767B1 (ko) * 2005-12-29 2007-06-27 주식회사 하이닉스반도체 반도체 소자의 리세스 채널용 트렌치 형성방법
EP2109879A4 (de) * 2007-01-09 2011-05-18 Maxpower Semiconductor Inc Halbleiterbauelement und herstellungsverfahren dafür
DE102007020657B4 (de) * 2007-04-30 2012-10-04 Infineon Technologies Austria Ag Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
DE102007037858B4 (de) * 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
US8274109B2 (en) * 2007-12-26 2012-09-25 Infineon Technologies Ag Semiconductor device with dynamical avalanche breakdown characteristics and method for manufacturing a semiconductor device
WO2009102684A2 (en) * 2008-02-14 2009-08-20 Maxpower Semiconductor Inc. Semiconductor device structures and related processes
US8203181B2 (en) * 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
US8058670B2 (en) * 2009-06-04 2011-11-15 Force—MOS Technology Corporation Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up
US8354711B2 (en) * 2010-01-11 2013-01-15 Maxpower Semiconductor, Inc. Power MOSFET and its edge termination
WO2011087994A2 (en) * 2010-01-12 2011-07-21 Maxpower Semiconductor Inc. Devices, components and methods combining trench field plates with immobile electrostatic charge
CN102299072A (zh) * 2010-06-24 2011-12-28 上海华虹Nec电子有限公司 沟槽型超级结器件的制作方法及得到的器件
US8390060B2 (en) * 2010-07-06 2013-03-05 Maxpower Semiconductor, Inc. Power semiconductor devices, structures, and related methods
CN103390545A (zh) * 2012-05-08 2013-11-13 上海华虹Nec电子有限公司 改善沟槽型nmos漏源击穿电压的方法及其结构
CN103715074B (zh) * 2012-09-28 2016-08-03 中国科学院微电子研究所 采用质子辐照制备终端结构的方法
US20140159149A1 (en) * 2012-12-12 2014-06-12 Force Mos Technology Co., Ltd. Short channel trench mosfets
US9324838B2 (en) * 2013-01-11 2016-04-26 Stmicroelectronics S.R.L. LDMOS power semiconductor device and manufacturing method of the same
US9391149B2 (en) * 2013-06-19 2016-07-12 Infineon Technologies Austria Ag Semiconductor device with self-charging field electrodes
US9219149B2 (en) * 2013-07-05 2015-12-22 Infineon Technologies Dresden Gmbh Semiconductor device with vertical transistor channels and a compensation structure
WO2015028838A1 (en) * 2013-08-27 2015-03-05 Freescale Semiconductor, Inc. Semiconductor device and method of manufacture therefor
US9105717B2 (en) * 2013-12-04 2015-08-11 Infineon Technologies Austria Ag Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device
US9356134B2 (en) * 2014-06-24 2016-05-31 Alpha And Omega Semiconductor Incorporated Charged balanced devices with shielded gate trench
US9269779B2 (en) * 2014-07-21 2016-02-23 Semiconductor Components Industries, Llc Insulated gate semiconductor device having a shield electrode structure
US9443973B2 (en) * 2014-11-26 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with charge compensation region underneath gate trench

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10207309A1 (de) * 2002-02-21 2003-09-11 Infineon Technologies Ag MOS-Transistoreinrichtung
DE102008050298A1 (de) * 2007-10-02 2009-04-16 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu seiner Herstellung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017118352A1 (de) * 2017-08-11 2019-02-14 Infineon Technologies Ag Halbleiterbauelement mit grabenstrukturen und herstellungsverfahren hierfür
US10593799B2 (en) 2017-08-11 2020-03-17 Infineon Technologies Ag Semiconductor component comprising trench structures and production method therefor
EP3531457A1 (de) * 2018-02-26 2019-08-28 Infineon Technologies Austria AG Transistorvorrichtung mit gate-widerstand
US10811531B2 (en) 2018-02-26 2020-10-20 Infineon Technologies Austria Ag Transistor device with gate resistor
DE102019207763A1 (de) * 2019-05-27 2020-12-03 Robert Bosch Gmbh Transistorzelle mit einem implantierten, stromtragenden Gebiet

Also Published As

Publication number Publication date
CN106252414A (zh) 2016-12-21
CN106252414B (zh) 2020-06-19
US20160365441A1 (en) 2016-12-15
US9812563B2 (en) 2017-11-07
DE102015109545B4 (de) 2021-10-21
CN111599863A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
DE102005009000B4 (de) Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112013004362T5 (de) Halbleitervorrichtung
DE102014107325A1 (de) Halbleiterbauelement
DE112016004718B4 (de) Halbleitereinheit
DE102014019915B3 (de) IGBT mit reduzierter Rückwärtskapazität
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014111063A1 (de) Leistungshalbleiterbauelement und Verfahren
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102013111135A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Feldeffekt-Halbleiterbauelement
DE112017003957T5 (de) Halbleiterelement
DE102015209570A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112017003513B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
EP3095136A1 (de) Sic-trench-transistor und verfahren zu dessen herstellung
DE102015118616B3 (de) Latchup-fester Transistor
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102019216309A1 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung einer siliciumcarbid-halbleitervorrichtung
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE102013111966B4 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative