CN103715074B - 采用质子辐照制备终端结构的方法 - Google Patents

采用质子辐照制备终端结构的方法 Download PDF

Info

Publication number
CN103715074B
CN103715074B CN201210370852.0A CN201210370852A CN103715074B CN 103715074 B CN103715074 B CN 103715074B CN 201210370852 A CN201210370852 A CN 201210370852A CN 103715074 B CN103715074 B CN 103715074B
Authority
CN
China
Prior art keywords
chip
type
main knot
type trap
limiting ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210370852.0A
Other languages
English (en)
Other versions
CN103715074A (zh
Inventor
褚为利
朱阳军
吴振兴
赵佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Jiangsu IoT Research and Development Center
Jiangsu CAS IGBT Technology Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Jiangsu IoT Research and Development Center
Jiangsu CAS IGBT Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Jiangsu IoT Research and Development Center, Jiangsu CAS IGBT Technology Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN201210370852.0A priority Critical patent/CN103715074B/zh
Publication of CN103715074A publication Critical patent/CN103715074A/zh
Application granted granted Critical
Publication of CN103715074B publication Critical patent/CN103715074B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

本发明公开了一种采用质子辐照制备终端结构的方法包括：在衬底上制备芯片的主结和P型场限环；在所述形成主结和P型场限环的芯片上制备元包结构；在所述形成元包结构的芯片上淀积金属电极后，通过刻蚀形成阴极；在所述形成阴极的芯片上通过质子注入后退火形成N型阱，完成芯片的正面工艺；在所述完成正面工艺的芯片的背面进行P型离子注入形成P集电极后，淀积金属电极形成阳极，获得成品。本发明提供的采用质子辐照制备终端结构的方法，在保证耐压的同时降低芯片终端面积，且采用质子辐照形成施主杂质的方法，形成N型阱，注入损伤相对普通高能粒子注入要小，还能提高器件的可靠性。

Description

采用质子辐照制备终端结构的方法
技术领域
本发明涉及功率器件制备领域，特别涉及一种采用质子辐照制备终端结构的方法。
背景技术
优良的终端保护结构是功率器件(诸如功率二极管、功率MOS管、IGBT等)实现预定耐压的重要保障。在保证耐压的基础上，降低器件终端区域的面积是减低器件成本的有效措施。较早出现的终端结构是场限环，后有将场限环和场板结合的结构，以及结终端延伸技术的终端结构。
传统的场限环结构，场限环注入剂量的范围有两个：3e11-5e11cm2和7e14-1e16cm2，均为一次注入。
传统的场限环和场板结合的终端结构，其峰值掺杂浓度2e19cm-3左右。
随后出现的降低终端面积的发明有很多，这些发明中所提出的终端结构中N阱的形成均是高能磷或者砷注入形成的。
现有技术的结构虽然新颖，并且能达到降低芯片终端面积的目的，但是制作难度高，可能需要复杂的工艺步骤，有的时候甚至无法达到所需要的目的。原因如下：
上述技术中所提出的终端结构中的N型阱，其掺杂浓度比N漂移区高，但不可能高出很多，因为高掺杂的N型阱会严重降低器件终端的耐压。有材料证明N阱的掺杂浓度比N漂移区高一个数量级较佳。这种极低剂量的掺杂对离子注入剂量的精度提出了极高的要求，甚至无法完成的精度要求。这种极低剂量的掺杂对注入后离子激活率的要求也是特别高的，需要严格控制退火温度和时间，增加了制作工艺的难度。
上述发明所提出的终端结构中的N型阱，其深度应比P型场限环高，而为保证耐压要求，P型场限环的阱深一般较大(7μm以上，并根据有源区P阱的结深发生改变)，因此需要较大注入能量或高温长时间退火才能达到所需要的N型阱。高温长时间退火会对形成N阱之前的工艺过程产生较大影响并使得N型阱的横向扩散变得很严重。深N型阱所需要的大注入能量有可能会超过现有的工艺限制，并且大的注入剂量会产生更多的注入损伤。
发明内容
本发明所要解决的技术问题是提供一种在降低芯片终端面积的同时降低工艺难度，减少注入损伤，且能提高器件可靠性能的采用质子辐照制备终端结构的方法。
为解决上述技术问题，本发明提供了一种采用质子辐照制备终端结构的方法包括：在衬底上制备芯片的主结和P型场限环；
在所述形成主结和P型场限环的芯片上制备元包结构；
在所述形成元包结构的芯片上淀积金属电极后，通过刻蚀形成阴极；
在所述形成阴极的芯片上通过质子注入后退火形成N型阱，完成芯片的正面工艺；
在所述完成正面工艺的芯片的背面进行P型离子注入形成P集电极后，淀积金属电极形成阳极，获得成品。
进一步地，所述在衬底上制备芯片的主结和P型场限环包括：
将衬底上的氧化层通过刻蚀获得氧化层窗口后，通过所述氧化层窗口对衬底进行一次性高掺杂P型杂质注入，形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱；
将形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱的芯片去除光刻胶，进行热退火处理后形成高掺杂P型主结和高掺杂P型场限环。
进一步地，所述在衬底上制备芯片的主结和P型场限环包括：
将衬底上的氧化层通过刻蚀获得氧化层窗口后，通过所述氧化层窗口对衬底先进行低掺杂P型杂质注入，形成主结位置的低掺杂P型阱和终端区的低掺杂P型阱，然后再进行高掺杂P型杂质注入，形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱；
将形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱的芯片去除光刻胶，进行热处理后形成低掺杂P型主结和高掺杂P型主结，及低掺杂P型场限环和高掺杂P型场限环。
进一步地，所述在形成主结和P型场限环的芯片上制备元包结构包括：
在所述形成主结和场限环的芯片表面淀积栅氧化层，然后淀积多晶硅后，通过掩膜版进行刻蚀形成有源区窗口和终端区窗口；
在所述有源区窗口和终端区窗口淀积场氧后，刻蚀有源区场氧进行元包结构的制备。
进一步地，所述将形成阴极的芯片通过质子注入时，辐射质子的能量为0.5-3Mev，辐照质子的剂量1e13-1e16cm-2,质子辐照所形成的平均射程7-30μm。
进一步地，所述将通过质子注入后的芯片进行退火是在氢等离子体氛围下进行退火，退火温度为350-500℃，退火时间0.5～5小时。
进一步地，所述将形成阴极的芯片通过质子注入时是通过掩膜板进行质子注入，形成相互独立的N型阱。
进一步地，所述将形成阴极的芯片通过质子注入时是通过掩膜版进行质子注入，形成存在部分交叠部分独立的N型阱。
进一步地，所述将形成阴极的芯片通过质子注入时是直接对芯片进行质子注入，形成一个包围所有场限环的N型阱。
本发明提供的采用质子辐照制备终端结构的方法，在保证耐压的同时降低芯片终端面积。且采用质子辐照形成施主杂质的方法，形成N型阱，注入损伤相对普通高能粒子注入要小。通过质子辐照后的半导体材料，在氢等离子体氛围中退火时，氢原子与Si/SiO2界面态中的悬键结合起到钝化作用，从而降低了界面态电荷，降低了其中终端位置的漏电流，提高了器件的可靠性。
附图说明
图1为本发明实施例提供的制备掩蔽层氧化层窗口的结构示意图；
图2为本发明实施例提供的通过离子制备主结位置的高掺杂P型阱和终端区的高掺杂P型阱的结构示意图；
图3为本发明实施例提供的离子注入形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱退火后的结构示意图；
图4为本发明实施例提供的淀积栅氧化层和多晶硅的结构示意图；
图5为本发明实施例提供的制备有源区窗口和终端区窗口的结构示意图；
图6为本发明实施例提供的淀积场氧的结构示意图；
图7为本发明实施例提供的制备元包结构后的结构示意图；
图8为本发明实施例提供的制备阴极后的结构示意图；
图9为本发明实施例提供的通过质子注入制备相互独立的N型阱后的结构示意图；
图10为本发明实施例提供的通过质子注入制备一个包围所有场限环的N型阱后的结构示意图；
图11为在图9所示结构上制备P集电极和阴极的结构示意图；
图12为在图10所示结构上制备P集电极和阳极的结构示意图。
具体实施方式
实施例一：
本发明实施例提供的一种采用质子辐照制备终端结构的方法，包括以下几个步骤：
步骤SA1：在衬底上制备芯片的主结和P型场限环；
步骤SA2：在所述形成主结和P型场限环的芯片上制备元包结构；
步骤SA3：结合图8所示，在所述形成元包结构的芯片上淀积金属电极后，通过刻蚀形成阴极18；
步骤SA4：在形成阴极的芯片上通过质子注入后退火形成N型阱，完成芯片的正面工艺。
步骤SA5：结合图11所示，在完成正面工艺的芯片的背面进行P型离子注入形成P集电极21后，淀积金属电极形成阳极22，获得成品。
其中，步骤SA1在衬底上制备芯片的主结和P型场限环包括：
SA11：结合图1、图2所示，将衬底1上的氧化层2通过刻蚀光刻胶4获得氧化层窗口3后，通过所述氧化层窗口3对衬底1进行一次性高掺杂P型杂质注入，形成主结位置的高掺杂P型阱5和终端区的高掺杂P型阱6；
SA12：如图3所示，将形成主结位置的高掺杂P型阱5和终端区的高掺杂P型阱6的芯片去除光刻胶4，进行热退火处理后形成高掺杂P型主结11和高掺杂P型场限环12。
步骤SA2在所述形成主结和P型场限环的芯片上制备元包结构包括：
步骤SA21：结合图4、图5所示，在所述形成主结和场限环的芯片表面淀积栅氧化层9，然后淀积多晶硅10后，通过掩膜版进行刻蚀形成有源区窗口13和终端区窗口14；
步骤SA22：如图6、图7所示，在所述有源区窗口和终端区窗口淀积场氧15后，然后刻蚀有源区场氧15进行元包结构的制备。元包结构包括P基区16及N发射极17。
结合图9所示，步骤SA4将形成阴极18的芯片通过质子注入后退火形成N型阱19是通过掩膜板进行质子注入，形成相互独立的N型阱19。辐射质子的能量为0.5-3Mev，本实施例采用0.6Mev。辐照质子的剂量1e13-1e16cm-2,本实施例采用1e13cm-2。质子辐照所形成的平均射程7-30μm，本实施例采用7μm。将通过质子注入后的芯片进行退火是在氢等离子体氛围下进行退火，退火温度为350-500℃，本实施例采用355℃。退火时间0.5～5小时，本实施咧采用0.55小时。
实施例二：
步骤SB1：在衬底上制备芯片的主结和P型场限环；
步骤SB2：在所述形成主结和P型场限环的芯片上制备元包结构；
步骤SB3：结合图8所示，在所述形成元包结构的芯片上淀积金属电极后，通过刻蚀形成阴极18；
步骤SB4：将形成阴极的芯片上通过质子注入后退火形成N型阱，完成芯片的正面工艺；
步骤SB5：结合图12所示，在完成正面工艺的芯片的背面进行P型离子注入形成P集电极21后，淀积金属电极形成阳极22，获得成品。
其中，步骤SA1在衬底上制备芯片的主结和P型场限环包括：
SB11：结合图1、图2所示，将衬底1上的氧化层2通过刻蚀光刻胶4获得氧化层窗口3后，通过所述氧化层窗口3对衬底1进行一次性高掺杂P型杂质注入，形成主结位置的高掺杂P型阱5和终端区的高掺杂P型阱6；
SB12：如图3所示，将形成主结位置的高掺杂P型阱5和终端区的高掺杂P型阱6的芯片去除光刻胶4，进行热处理后形成高掺杂P型主结11和高掺杂P型场限环12。
步骤SB2在所述形成主结和P型场限环的芯片上制备元包结构包括：
步骤SB21：结合图4、图5所示，在所述形成主结和场限环的芯片表面淀积栅氧化层9，然后淀积多晶硅10后，通过掩膜版进行刻蚀形成有源区窗口13和终端区窗口14。
步骤SB22：如图6、图7所示，在所述有源区窗口和终端区窗口淀积场氧15后，然后刻蚀有源区场氧15形成元包结构。元包结构包括P基区16及N发射极17。
结合图10所示，步骤SB4将形成阴极18的芯片通过N型质子注入后退火形成N型阱19是直接对芯片进行N型质子注入，形成一个包围所有场限环的N型阱20。辐射质子的能量为0.5-3Mev，本实施例采用3Mev。辐照质子的剂量1e13-1e16cm-2,本实施例采用1e116cm-2。质子辐照所形成的平均射程7-30μm，本实施例采用30μm。将通过质子注入后的芯片进行退火是在氢等离子体氛围下进行退火，退火温度为350-500℃，本实施例采用490℃。退火时间0.5～5小时，本实施咧采用4.5小时。
实施例三：
本实施例与实施例一的不同之处在于，步骤SC2在衬底上制备芯片的主结和P型场限环包括：
步骤SC21：将衬底上的氧化层通过刻蚀获得氧化层窗口后，通过所述氧化层窗口对衬底先进行低掺杂P型杂质注入，形成主结位置的低掺杂P型阱和终端区的低掺杂P型阱，然后再进行高掺杂P型杂质注入，形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱；
步骤SC22：将形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱的芯片去除光刻胶，进行热处理后形成低掺杂P型主结和高掺杂P型主结，及低掺杂P型场限环和高掺杂P型场限环。
其他地方与实施例一完全一致。
实施例四：
本实施例与实施例二的不同之处在于，步骤SD2在衬底上制备芯片的主结和P型场限环包括：
步骤SD21：将衬底上的氧化层通过刻蚀获得氧化层窗口后，通过所述氧化层窗口对衬底先进行低掺杂P型杂质注入，形成主结位置的低掺杂P型阱和终端区的低掺杂P型阱，然后再进行高掺杂P型杂质注入，形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱；
步骤SD22：将形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱的芯片去除光刻胶，进行热处理后形成低掺杂P型主结和高掺杂P型主结，及低掺杂P型场限环和高掺杂P型场限环。
其他地方与实施例二完全一致。
实施例五：本实施例与实施例一的不同之处在于，步骤SE4将形成阴极的芯片通过质子注入后退火形成N型阱是通过掩膜版进行质子注入，形成存在部分交叠部分独立的N型阱。其他地方与实施例二完全一致。
已知终端的宽度W与N-drift区的掺杂浓度平方根的倒数成正比，即也即N-漂移区的掺杂浓度越大终端的面积越小，但N-漂移区的掺杂浓度又和器件有源区的耐压息息相关因此要保证N-漂移的掺杂浓度不能过大。所以本发明提出了在场限环终端结构中采用较高浓度的N型阱包裹P型阱的方法，用来保证耐压的同时降低芯片面积。
在上述结构的基础上，本发明也提出了从降低P型场限环的掺杂浓度方向着手，进一步降低了芯片终端区域的面积；为了防止低掺杂P型组成场限环终端发生穿通，在低掺杂P型阱内部通过离子注入等方式形成高掺杂的P型阱。
本发明提出了针对上述两类终端结构的工艺实现方案——采用质子辐照形成施主杂质的方法，形成上述的N型阱。
本发明提供的一种采用质子辐照制备终端结构的方法，首先，采用质子有较强的穿透能力，可以达到所需要的N型阱结深，完成所设计的终端结构；其次，降低能力的质子即可达到所需要的入射距离，因此质子辐照形成的注入损伤相对普通高能粒子注入要小；质子辐照后的半导体材料，需要在氢等离子体的氛围中进行退火，在这个过程中氢原子与Si/SiO2界面态中的悬键结合起到钝化作用，从而降低了界面态电荷，降低了其中终端位置的漏电流，提高了器件的可靠性。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (9)

1.采用质子辐照制备终端结构的方法，其特征在于，包括：
在衬底上制备芯片的主结和P型场限环；
在所述形成主结和P型场限环的芯片上制备元包结构；
在所述形成元包结构的芯片上淀积金属电极后，通过刻蚀形成阴极；
在所述形成阴极的芯片上通过质子注入后退火形成N型阱，完成芯片的正面工艺；
在所述完成正面工艺的芯片的背面进行P型离子注入形成P集电极后，淀积金属电极形成阳极，获得成品。
2.如权利要求1所述的采用质子辐照制备终端结构的方法，其特征在于，所述在衬底上制备芯片的主结和P型场限环包括：
将衬底上的氧化层通过刻蚀获得氧化层窗口后，通过所述氧化层窗口对衬底进行一次性高掺杂P型杂质注入，形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱；
将形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱的芯片去除光刻胶，进行热退火处理后形成高掺杂P型主结和高掺杂P型场限环。
3.如权利要求1所述的采用质子辐照制备终端结构的方法，其特征在于，所述在衬底上制备芯片的主结和P型场限环包括：
将衬底上的氧化层通过刻蚀获得氧化层窗口后，通过所述氧化层窗口对衬底先进行低掺杂P型杂质注入，形成主结位置的低掺杂P型阱和终端区的低掺杂P型阱，然后再进行高掺杂P型杂质注入，形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱；
将形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱的芯片去除光刻胶，进行热处理后形成低掺杂P型主结和高掺杂P型主结，及低掺杂P型场限环和高掺杂P型场限环。
4.如权利要求2或3所述的采用质子辐照制备终端结构的方法，其特征在于，所述在形成主结和P型场限环的芯片上制备元包结构包括：
在所述形成主结和P型场限环的芯片表面淀积栅氧化层，然后淀积多晶硅后，通过掩膜版进行刻蚀形成有源区窗口和终端区窗口；
在所述有源区窗口和终端区窗口淀积场氧后，刻蚀有源区场氧进行元包结构的制备。
5.如权利要求4所述的采用质子辐照制备终端结构的方法，其特征在于：
所述将形成阴极的芯片通过质子注入时，辐射质子的能量为0.5-3Mev，辐照质子的剂量1e13-1e16cm-2,质子辐照所形成的平均射程7-30μm。
6.如权利要求5所述的采用质子辐照制备终端结构的方法，其特征在于：
所述将通过质子注入后的芯片进行退火是在氢等离子体氛围下进行退火，退火温度为350-500℃，退火时间0.5～5小时。
7.如权利要求6所述的采用质子辐照制备终端结构的方法，其特征在于：
所述将形成阴极的芯片通过质子注入时是通过掩膜板进行质子注入，形成相互独立的N型阱。
8.如权利要求6所述的采用质子辐照制备终端结构的方法，其特征在于：
所述将形成阴极的芯片通过质子注入时是通过掩膜版进行质子注入，形成存在部分交叠部分独立的N型阱。
9.如权利要求6所述的采用质子辐照制备终端结构的方法，其特征在于：
所述将形成阴极的芯片通过质子注入时是直接对芯片进行质子注入，形成一个包围所有场限环的N型阱。
CN201210370852.0A 2012-09-28 2012-09-28 采用质子辐照制备终端结构的方法 Active CN103715074B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210370852.0A CN103715074B (zh) 2012-09-28 2012-09-28 采用质子辐照制备终端结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210370852.0A CN103715074B (zh) 2012-09-28 2012-09-28 采用质子辐照制备终端结构的方法

Publications (2)

Publication Number Publication Date
CN103715074A CN103715074A (zh) 2014-04-09
CN103715074B true CN103715074B (zh) 2016-08-03

Family

ID=50407951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210370852.0A Active CN103715074B (zh) 2012-09-28 2012-09-28 采用质子辐照制备终端结构的方法

Country Status (1)

Country Link
CN (1) CN103715074B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015109545B4 (de) * 2015-06-15 2021-10-21 Infineon Technologies Ag Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102018129467A1 (de) * 2018-11-22 2020-05-28 Infineon Technologies Ag Verfahren zum herstellen eines halbleiterbauelements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4762802A (en) * 1984-11-09 1988-08-09 American Telephone And Telegraph Company At&T, Bell Laboratories Method for preventing latchup in CMOS devices
CN1771604A (zh) * 2003-04-09 2006-05-10 欧佩克欧洲功率半导体有限责任公司 半导体元件及其制造方法
CN101826552A (zh) * 2010-05-06 2010-09-08 天津环鑫科技发展有限公司 一种具有场截止构造的非穿通型深沟槽igbt及其制造方法
CN101849288A (zh) * 2007-11-07 2010-09-29 丰田自动车株式会社 半导体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102545A (ja) * 1994-09-30 1996-04-16 Meidensha Corp 半導体素子のライフタイム制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4762802A (en) * 1984-11-09 1988-08-09 American Telephone And Telegraph Company At&T, Bell Laboratories Method for preventing latchup in CMOS devices
CN1771604A (zh) * 2003-04-09 2006-05-10 欧佩克欧洲功率半导体有限责任公司 半导体元件及其制造方法
CN101849288A (zh) * 2007-11-07 2010-09-29 丰田自动车株式会社 半导体装置
CN101826552A (zh) * 2010-05-06 2010-09-08 天津环鑫科技发展有限公司 一种具有场截止构造的非穿通型深沟槽igbt及其制造方法

Also Published As

Publication number Publication date
CN103715074A (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
US10566440B2 (en) Production method for semiconductor device
CN101383287B (zh) 一种垂直双扩散金属氧化物半导体器件的制造方法
CN104241338B (zh) 一种SiC金属氧化物半导体晶体管及其制作方法
CN106463503B (zh) 半导体装置
CN103531450B (zh) 用于形成横向变化掺杂浓度的方法和半导体器件
TW200411935A (en) Power semiconductor device and method of manufacturing same
CN103178087B (zh) 超高压ldmos器件结构及制备方法
CN106876453A (zh) 沟槽栅igbt及制作方法
CN102412162B (zh) 提高nldmos击穿电压的方法
CN112397567A (zh) 一种具有p型横向变掺杂区的高压resurf ldmos器件
CN101859703B (zh) 低开启电压二极管的制备方法
CN115332317A (zh) 集成sbd的碳化硅平面mosfet及其制造方法
CN107393814B (zh) 一种mos功率器件及其制备方法
CN102842501B (zh) 一种高压快速恢复二极管制造方法
CN103715074B (zh) 采用质子辐照制备终端结构的方法
CN102130169A (zh) 具有屏蔽栅的功率mos器件结构及其制备方法
CN103872108B (zh) 一种igbt结构及其制备方法
KR101386132B1 (ko) 트렌치 구조를 갖는 ＳｉＣ ＭＯＳＦＥＴ 및 그 제조방법
CN105826195B (zh) 一种超结功率器件及其制作方法
CN102789990B (zh) 一种浅槽源电极结构超结器件的制作工艺
CN104347403B (zh) 一种绝缘栅双极性晶体管的制造方法
CN101789400A (zh) 一种半导体整流器件的制造方法及所得器件
CN113437142A (zh) 一种沟槽式igbt结构及其制造方法
CN103489775A (zh) 一种新型场截止型绝缘栅双极型晶体管的制造方法
CN102130003A (zh) 纵向沟槽mos器件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant