DE102014111063A1 - Leistungshalbleiterbauelement und Verfahren - Google Patents

Leistungshalbleiterbauelement und Verfahren Download PDF

Info

Publication number
DE102014111063A1
DE102014111063A1 DE102014111063.3A DE102014111063A DE102014111063A1 DE 102014111063 A1 DE102014111063 A1 DE 102014111063A1 DE 102014111063 A DE102014111063 A DE 102014111063A DE 102014111063 A1 DE102014111063 A1 DE 102014111063A1
Authority
DE
Germany
Prior art keywords
region
semiconductor body
doping
edge termination
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014111063.3A
Other languages
English (en)
Inventor
Franz Hirler
Anton Mauder
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014111063A1 publication Critical patent/DE102014111063A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

Ein Leistungshalbleiterbauelement weist einen Halbleiterkörper (SB) mit einer ersten Seite (101), einer der ersten Seite (101) gegenüberliegenden zweiten Seite (102) und einem äußeren Rand (OR) auf. Der Halbleiterkörper (SB) weist Folgendes auf: ein aktives Gebiet, ein Randabschlussgebiet (RR), angeordnet zwischen dem aktiven Gebiet (CR) und dem äußeren Rand (OR), ein erstes Dotierungsgebiet (SR) in dem aktiven Gebiet (CR) und verbunden mit einer ersten Elektrode (SE), die auf der ersten Seite (101) angeordnet ist, ein zweites Dotierungsgebiet (DR) in dem aktiven Gebiet (CR) und im Randabschlussgebiet (RR) des Halbleiterkörpers (SB) und verbunden mit einer zweiten Elektrode (DE), die auf der zweiten Seite angeordnet ist, ein Driftgebiet (DT) zwischen dem ersten Dotierungsgebiet (SR) und dem zweiten Dotierungsgebiet (DR), wobei das Driftgebiet (DT) einen ersten Teil aufweist, der an die erste Seite (101) angrenzt, und einen zweiten Teil aufweist, der zwischen dem ersten Teil und dem zweiten Dotierungsgebiet (DR) angeordnet ist, und ein Isoliergebiet (IR), das im Randabschlussgebiet (RR) zwischen dem zweiten Dotierungsgebiet (DR) und dem ersten Teil des Driftgebiets (DT) angeordnet ist.

Description

  • TECHNISCHES GEBIET
  • Die hier beschriebenen Ausführungsformen beziehen sich auf Leistungshalbleiterbauelemente und Verfahren zum Schalten hoher elektrischer Leistungen.
  • HINTERGRUND
  • Leistungshalbleiterschalter, insbesondere Feldeffekt-gesteuerte Schaltgeräte wie ein Metall-Oxid-Halbleiter-Feldeffekttransistor (Metal Oxide Semiconductor Field-effect Transistor – MOSFET) oder ein Bipolartransistor mit isolierter Gateelektrode (Insulated Gate Bipolar Transistor – IGBT) sind für verschiedene Anwendungen eingesetzt worden, einschließlich, jedoch nicht beschränkt auf die Verwendung als Schalter in Stromversorgungen und Stromrichtern, Elektrofahrzeugen, Klimaanlagen und sogar Stromnetzen, die von Lieferanten erneuerbarer Energien genutzt werden. Insbesondere bei Leistungshalbleiterbauelementen, die in der Lage sind, große Ströme zu schalten und/oder die bei höheren Spannungen arbeiten, sind Ströme, die sich in einem Randabschlussgebiet eines Halbleiterkörpers verbreiten, ein Problem.
  • Dadurch sind Halbleiterschalter anfällig für Überströme und Überspannungen, die durch Schaltungsfehler verursacht werden könnten. Obwohl typischerweise Maßnahmen zur Entladung von Überströmen und Spannungen bereitgestellt werden, können diese Maßnahmen nicht vollständig umgesetzt werden.
  • Angesichts der obigen Ausführungen besteht Bedarf an Verbesserungen.
  • KURZDARSTELLUNG
  • Gemäß einer Ausführungsform weist ein Leistungshalbleiterbauelement einen Halbleiterkörper mit einer ersten Seite, einer zweiten Seite gegenüber der ersten Seite und einem äußeren Rand auf. Der Halbleiterkörper weist ein aktives Gebiet und ein Randabschlussgebiet auf, das zwischen dem aktiven Gebiet und dem äußeren Rand angeordnet ist. Der Halbleiterkörper weist ferner ein erstes Dotierungsgebiet in dem aktiven Gebiet auf, das mit einer ersten Elektrode verbunden ist, die auf der ersten Seite des Halbleiterkörpers angeordnet ist, ein zweites Dotierungsgebiet in dem aktiven Gebiet und dem Randabschlussgebiet, das mit einer zweiten Elektrode verbunden ist, die an der zweiten Seite des Halbleiterkörpers angeordnet ist, ein Driftgebiet zwischen dem ersten Dotierungsgebiet und dem zweiten Dotierungsgebiet, wobei das Driftgebiet einen ersten Teil, der an die erste Seite des Halbleiterkörpers angrenzt, und einen zweiten Teil, der zwischen dem ersten Teil und dem zweiten Dotierungsgebiet angeordnet ist, und ein Isoliergebiet, das im Randabschlussgebiet zwischen dem zweiten Dotierungsgebiet des Halbleiterkörpers und dem ersten Teil des Driftgebiets angeordnet ist.
  • Gemäß einer Ausführungsform weist ein Leistungshalbleiterbauelement einen Halbleiterkörper mit einer ersten Seite, einer zweiten Seite gegenüber der ersten Seite und einem äußeren Rand auf. Der Halbleiterkörper weist ein aktives Gebiet und ein Randabschlussgebiet auf, das zwischen dem aktiven Gebiet und dem äußeren Rand angeordnet ist. Der Halbleiterkörper weist ferner ein erstes Dotierungsgebiet in dem aktiven Gebiet und verbunden mit einer ersten Elektrode auf, die auf der ersten Seite des Halbleiterkörpers angeordnet ist, ein zweites Dotierungsgebiet in dem aktiven Gebiet und dem Randabschlussgebiet und verbunden mit einer zweiten Elektrode, die an der zweiten Seite des Halbleiterkörpers angeordnet ist, ein Driftgebiet zwischen dem ersten Dotierungsgebiet und dem zweiten Dotierungsgebiet und ein Isoliergebiet, das im Randabschlussgebiet und mindestens teilweise innerhalb des zweiten Dotierungsgebiets angeordnet ist, wobei das Isoliergebiet ein Sperrgebiet im Randabschlussgebiet bildet, um mindestens teilweise einen vertikalen Stromtransit von Ladungsträgern zu sperren.
  • Gemäß einer Ausführungsform weist ein Leistungshalbleiterbauelement einen Halbleiterkörper mit einer ersten Seite, einer zweiten Seite gegenüber der ersten Seite und einem äußeren Rand auf. Der Halbleiterkörper weist ein aktives Gebiet und ein Randabschlussgebiet auf, das zwischen dem aktiven Gebiet und dem äußeren Rand angeordnet ist. Der Halbleiterkörper weist ferner ein erstes Dotierungsgebiet in dem aktiven Gebiet und verbunden mit einer ersten Elektrode auf, die auf der ersten Seite des Halbleiterkörpers angeordnet ist, ein zweites Dotierungsgebiet in dem aktiven Gebiet und dem Randabschlussgebiet und verbunden mit einer zweiten Elektrode, die an der zweiten Seite des Halbleiterkörpers angeordnet ist, ein Driftgebiet zwischen dem ersten Dotierungsgebiet und dem zweiten Dotierungsgebiet, eine Feldstoppzone, die zwischen dem Driftgebiet und dem zweiten Dotierungsgebiet angeordnet ist, wobei die Feldstoppzone eine höhere Dotierungskonzentration besitzt als das Driftgebiet und denselben Leifähigkeitstyp hat wie das Driftgebiet, und ein Isoliergebiet, das im Randabschlussgebiet an das Draingebiet angrenzend und mindestens teilweise innerhalb der Feldstoppzone angeordnet ist, wobei das Isoliergebiet ein Sperrgebiet im Randabschlussgebiet bildet, um mindestens teilweise einen vertikalen Stromtransit von Ladungsträgern zu sperren.
  • Gemäß einer Ausführungsform beinhaltet ein Verfahren zur Herstellung eines Leistungshalbleiterbauelements Folgendes: Bereitstellen eines Halbleitersubstrats mit einer Oberfläche; Bilden einer ersten epitaktischen Schicht auf der Oberfläche des Halbleitersubstrats; Ätzen von einem oder mehreren Gräben in der ersten epitaktischen Schicht; Tempern der ersten epitaktischen Schicht einschließlich des einen oder der mehreren Gräben in einer Wasserstoffatmosphäre, um den einen oder die mehreren Gräben in einen oder mehrere Hohlräume umzuwandeln; Bilden einer zweiten epitaktischen Schicht auf der ersten epitaktischen Schicht nach Tempern der ersten epitaktischen Schicht, wobei das Substrat, die erste epitaktische Schicht und die zweite epitaktische Schicht einen Halbleiterkörper mit einer ersten Seite, einer zweiten Seite gegenüber der ersten Seite und einem äußeren Rand formen, wobei der Halbleiterkörper ein aktives Gebiet und ein Randabschlussgebiet, das zwischen dem aktiven Gebiet und dem Randabschlussgebiet angeordnet ist, aufweist; Bilden eines ersten Dotierungsgebiets in dem aktiven Gebiet; Bilden einer ersten Elektrode, die auf der ersten Seite des Halbleiterkörpers angeordnet ist, in Kontakt mit dem ersten Dotierungsgebiet; Bilden eines zweiten Dotierungsgebiets in dem aktiven Gebiet und im Randabschlussgebiet; und Bilden einer zweiten Elektrode, die auf der zweiten Seite des Halbleiterkörpers angeordnet ist, in Kontakt mit dem zweiten Dotierungsgebiet.
  • Fachleute auf diesem Gebiet der Technik werden beim Lesen der folgenden detaillierten Beschreibung und nach Betrachten der zugehörigen Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Bauelemente in den Zeichnungen sind nicht notwendigerweise maßstabsgetreu wiedergegeben; stattdessen liegt der Schwerpunkt auf der Darstellung der Prinzipien der Erfindung. Darüber hinaus bezeichnen in den Zeichnungen gleiche Bezugsziffern einander entsprechende Teile. In den Zeichnungen:
  • stellt 1A eine Querschnittansicht eines Leistungshalbleiterchips einschließlich eines Isoliergebiets gemäß einer Ausführungsform dar;
  • stellt 1B eine Querschnittansicht eines Leistungshalbleiterchips einschließlich eines Isoliergebiets gemäß einer weiteren Ausführungsform dar;
  • stellt 1C eine Querschnittansicht eines Leistungshalbleiterchips einschließlich eines Isoliergebiets gemäß einer noch anderen Ausführungsform dar;
  • stellt 2 eine perspektivische Ansicht eines Teils eines Halbleiterchips einschließlich Isoliergebieten gemäß einer Ausführungsform dar;
  • stellt 3 eine perspektivische Ansicht eines Teils eines Halbleiterchips dar, in der ein Arbeitsschritt zur Bereitstellung eines Isoliergebiets gemäß einer Ausführungsform abgebildet ist;
  • stellt 4 eine perspektivische Ansicht eines Teils eines Halbleiterchips dar, in der ein Arbeitsschritt zur Bereitstellung eines Isoliergebiets gemäß einer Ausführungsform abgebildet ist;
  • stellt 5 eine perspektivische Ansicht eines Teils eines Halbleiterchips dar, in der ein Arbeitsschritt zur Bereitstellung eines Isoliergebiets gemäß einer Ausführungsform abgebildet ist;
  • ist 6 eine Querschnittansicht eines Leistungshalbleiterchips, wobei die Querschnittansicht zur Erklärung der Stromdichteverteilung eine Stromdichteverteilungsgrafik aufweist;
  • ist 7 eine Querschnittansicht eines Leistungshalbleiterchips, wobei die Querschnittansicht zur Erklärung der Stromdichteverteilung eine Stromdichteverteilungsgrafik gemäß einer Ausführungsform aufweist;
  • stellt 8 eine Grafik mit lateralen Stromdichteverteilungen gemäß einer Ausführungsform dar;
  • stellt 9 eine Grafik mit zeitabhängigen Stromdichteverteilungen gemäß einer Ausführungsform dar;
  • stellt 10 ein Halbleiterschaltungselement dar, das ein Isoliergebiet aufweist; und
  • stellt 11 ein weiteres Halbleiterschaltungselement dar, das ein Isoliergebiet aufweist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil der vorliegenden Patentanmeldung sind und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt werden, in denen die Erfindung eingesetzt werden kann. In dieser Hinsicht werden Richtungsbezeichungen wie „oben“, „unten“, „vorne“, „hinten“, „führend“, „anhängend“, „lateral“, „vertikal“ usw. in Bezug auf die Ausrichtung der beschriebenen Zeichnung(en) verwendet. Da die Bauelemente der Ausführungsformen in einer Reihe verschiedener Ausrichtungen positioniert werden können, dienen die Richtungsbezeichnungen der Veranschaulichung und sind keinesfalls als einschränkend zu verstehen. Es ist davon auszugehen, dass andere Ausführungsformen genutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne den Schutzbereich der vorliegenden Erfindung zu verlassen. Die folgende ausführliche Beschreibung ist daher nicht in einem einschränkenden Sinn zu verstehen, und der Schutzbereich der vorliegenden Erfindung ist in den angehängten Ansprüchen definiert. Für die beschriebenen Ausführungsformen wird eine spezifische Sprache verwendet, die nicht als den Umfang der angehängten Ansprüche einschränkend auszulegen ist.
  • Nun wird im Einzelnen Bezug auf die verschiedenen Ausführungsformen genommen, von denen ein oder mehrere Beispiele in den Zeichnungen veranschaulicht sind. Jedes Beispiel wird zu Erläuterungszwecken bereitgestellt und ist nicht als eine Einschränkung der Erfindung gedacht. Merkmale, die beispielsweise als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, können in oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu ergeben. Es ist beabsichtigt, dass die vorliegende Erfindung diese Änderungen und Variationen beinhaltet. Die Beispiele sind in einer spezifischen Sprache beschrieben, die nicht als den Umfang der angehängten Ansprüche einschränkend auszulegen ist. Die Zeichnungen sind nicht maßstabsgerecht und dienen nur der Veranschaulichung. Der Übersichtlichkeit halber wurden dieselben Elemente oder Herstellungsschritte, sofern nicht anders angegeben, in den verschiedenen Zeichnungen mit denselben Bezugszeichen bezeichnet.
  • In den Zeichnungen ist eine laterale Richtung mit dem Bezugszeichen x bezeichnet. Ferner ist in den Zeichnungen die senkrechte Richtung mit dem Bezugszeichen y bezeichnet.
  • In der vorliegenden Spezifikation wird davon ausgegangen, dass eine zweite Oberfläche eines Halbleitersubstrats durch die untere oder rückseitige Fläche gebildet wird, während eine erste Oberfläche als durch die obere, vordere oder Hauptfläche des Halbleitersubstrats gebildet angesehen wird. Die Begriffe „oberhalb“ und „unterhalb“, wie sie in der vorliegenden Spezifikation verwendet werden, beschreiben daher eine Position eines strukturellen Merkmals relativ zu einem anderen strukturellen Merkmal unter Berücksichtigung dieser Ausrichtung.
  • Im Zusammenhang mit der vorliegenden Spezifikation sollte der Begriff „MOS“ (Metal-Oxide Semiconductor, Metall-Oxid-Halbleiter) so verstanden werden, dass er den allgemeinen Begriff „MIS“ (Metal-Insulator Semiconductor, Metall-Isolator-Halbleiter) beinhaltet. Zum Beispiel sollte der Begriff MOSFET (Metal-Oxide Semiconductor Field Effect Transistor, Metall-Oxid-Halbleiter-Feldeffekttransistor) so verstanden werden, dass FETs mit einem Gate-Isolator, der kein Oxid ist, darin eingeschlossen sind, d.h., der Begriff MOSFET wird in der allgemeineren Bedeutung von IGFET (Insulated-Gate Field Effect Transistor, Feldeffekttransistor mit isolierter Gateelektrode) bzw. MISFET (Metal-Insulator Semiconductor Field Effect Transistor – Metall-Isolator-Halbleiter-Feldeffekttransistor) verwendet.
  • Im Zusammenhang mit der vorliegenden Spezifikation sollte der Begriff „Metall“ für das Gate-Material des MOSFET so verstanden werden, dass er elektrisch leitfähige Materialien wie Metall, Legierungen, dotierte polykristalline Halbleiter und Metall-Halbleiter-Verbindungen wie Metallsilizide beinhaltet, jedoch nicht darauf beschränkt ist.
  • Feldeffekt-gesteuerte Schaltvorrichtungen wie Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFET) oder Bipolartransistoren mit isolierter Gateelektrode (IGBT) sind für verschiedene Anwendungen eingesetzt worden, einschließlich als Schalter in Stromversorgungen und Stromrichtern, Elektrofahrzeugen, Klimaanlagen und sogar Stereoanlagen. Insbesondere im Hinblick auf Leistungsbauelemente, die in der Lage sind, große Ströme zu schalten und/oder bei höheren Spannungen zu arbeiten, ist oft ein niedriger Widerstand im leitenden Durchlasszustand wünschenswert. Das heißt beispielsweise, dass bei einem gegebenen, zu schaltenden Strom der Spannungsabfall über den eingeschalteten FET, d. h., die Source-Drain-Spannung, erwünschtermaßen niedrig ist. Auf der anderen Seite müssen oft auch die Verluste, die beim Abschalten oder Kommutieren des FET auftreten, gering gehalten werden, um die Gesamtverluste zu minimieren.
  • Der Begriff „Leistungshalbleiterbauelement“, wie er in der vorliegenden Spezifikation verwendet wird, soll ein Halbleiterbauelement auf einem einzelnen Chip mit hoher Spannung und/oder hohen Stromschaltfähigkeiten beschreiben. Anders ausgedrückt sind Leistungshalbleiterbauelemente für hohen Strom, typischerweise im Ampere-Bereich, gedacht. In der vorliegenden Spezifikation werden die Begriffe „Halbleiterschalter“, „Halbleiterschaltvorrichtung“ und „Leistungshalbleiterbauelement“ synonym verwendet.
  • Im Zusammenhang mit der vorliegenden Spezifikation wird ein Halbleitergebiet, in dem ein Inversionskanal gebildet und/oder das über den Feldeffekt kontrolliert werden kann, auch als Bodygebiet bezeichnet. Der Begriff „Feldeffekt“, wie er in der vorliegenden Spezifikation verwendet wird, soll die über ein elektrisches Feld vermittelte Bildung eines „Inversionskanals“ und/oder die Steuerung der Leitfähigkeit und/oder die Form des Inversionskanals in einem Halbleitergebiet beschreiben. Der Leitfähigkeitstyp des Kanalgebiets wird typischerweise geändert, d. h. invertiert, um einen unipolaren Strompfad zwischen zwei Halbleitergebieten des invertierten Leitfähigkeitstyps zu bilden, die an das Kanalgebiet angrenzen.
  • Im Zusammenhang mit der vorliegenden Spezifikation soll der Begriff „Feldeffekt-Struktur“ eine Struktur beschreiben, die in einem Halbleitersubstrat oder einem Halbleiterbauelement gebildet wird und eine Gateelektrode besitzt, die von dem Bodygebiet durch mindestens ein dielektrisches Gebiet oder eine dielektrische Schicht isoliert ist. Beispiele für dielektrisches Material zur Bildung eines dielektrischen Gebiets oder einer dielektrischen Schicht zwischen der Gateelektrode und dem Bodygebiet beinhalten insbesondere Siliciumoxid (SiO2), Siliciumnitrid (Si3N4), Siliciumoxynitrid (SiOxNy), Zirkoniumoxid (ZrO2), Tantaloxid (Ta2O5), Titanoxid (TiO2) und Hafniumoxid (HfO2).
  • Im Zusammenhang mit der vorliegenden Spezifikation soll der Begriff „Gateelektrode“ eine Elektrode beschreiben, die sich neben und isoliert von dem Bodygebiet befindet und dazu konfiguriert ist, ein durch das Bodygebiet verlaufendes Kanalgebiet zu bilden und/oder zu steuern.
  • In der vorliegenden Spezifikation wird n-dotiert als erster Leitfähigkeitstyp bezeichnet, während p-dotiert als zweiter Leitfähigkeitstyp bezeichnet wird. Alternativ können die Halbleiterbauelemente mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann. Weiterhin veranschaulichen einige Zeichnungen die verhältnismäßigen Dotierungskonzentrationen durch Angabe von „–“ oder „+“ neben dem Dotierungstyp. „n–“ bedeutet beispielsweise eine Dotierungskonzentration, die geringer ist als die Dotierungskonzentration eines „n“-Dotierungsgebiets, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration aufweist als ein „n“-Dotierungsgebiet. Die Angabe der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsgebiete mit derselben relativen Dotierungskonzentration dieselbe absolute Dotierungskonzentration haben müssen, sofern nicht anders angegeben. Beispielsweise können zwei verschiedene n+-Dotierungsgebiete unterschiedliche absolute Dotierungskonzentrationen aufweisen. Dasselbe gilt beispielsweise für ein n+-Dotierungs- und ein p+-Dotierungsgebiet.
  • Der Begriff „elektrische Verbindung“ und „elektrisch verbunden“ beschreibt eine ohmsche Verbindung zwischen zwei Elementen.
  • Im hier verwendeten Sinn soll der Begriff „Feldstoppzone“ für eine Zone des Halbleiterkörpers stehen, die über der Substratfläche aufgebracht wird. Das Einbringen einer Feldstoppzone in einen Halbleiterchip vereinfacht die Verwendung von Substratmaterial mit geringer Grunddotierung oder mit einer zur Felstoppzone komplementären Dotierung. So kann die Feldstoppzone in einer Weise dotiert werden, die das Eindringen einer Raumladungszone in das Substrat verhindert. Auf diese Weise lässt sich eine Verringerung der Durchbruchspannung und/oder des Durchschlags („Punch-Through“) eines Halbleiterbauelements auf dem Chip vermeiden. Halbleiterbauelemente, die Feldstoppzonen aufweisen, werden als Feldstoppelemente bezeichnet und beinhalten, sind jedoch nicht beschränkt auf Leistungs-MOSFET, Bipolartransistoren mit isolierter Gateelektrode (IGBT), Thyristoren, Dioden oder Bipolartransistoren. Im hier verwendeten Sinn soll der Begriff „laterale Feldstoppzone“ für eine Zone des Halbleiterkörpers stehen, die an einem äußeren Rand des Halbleiterkörpers angeordnet ist, zumindest teilweise innerhalb eines Randabschlussgebiets. Im Rahmen der vorliegenden Spezifikation werden die Begriffe „Feldstoppzone“, „Feldstoppschicht“ und „Feldstoppgebiet“ synonym verwendet.
  • 1A veranschaulicht eine Querschnittansicht eines Leistungshalbleiterbauelements 100, das gemäß einer Ausführungsform einen Halbleiterkörper SB mit einer ersten Seite 101, einer der ersten Seite 101 gegenüberliegenden zweiten Seite 102 und einem äußeren Rand OR hat. Darüber hinaus weist der Halbleiterkörper SB ein aktives Gebiet CR und ein Randabschlussgebiet RR auf, das zwischen dem aktiven Gebiet CR und dem äußeren Rand OR des Halbleiterkörpers SB angeordnet ist. Ferner kann der Halbleiterkörper SB ein erstes Dotierungsgebiet SR in dem aktiven Gebiet CR des Halbleiterkörpers SB aufweisen, wobei das erste Dotierungsgebiet SR mit einer ersten Elektrode SE verbunden ist, die auf der ersten Seite 101 des Halbleiterkörpers SB angeordnet ist. Zudem kann ein zweites Dotierungsgebiet DR in dem aktiven Gebiet CR und im Randabschlussgebiet RR des Halbleiterkörpers SB bereitgestellt werden, wobei das zweite Dotierungsgebiet DR mit einer zweiten Elektrode DE, die auf der zweiten Seite 102 des Halbleiterkörpers SB angeordnet ist, verbunden ist. Ein Bodygebiet BR vom zweiten Leitfähigkeitstyp kann zwischen dem ersten Dotierungsgebiet SR und einem schwach n-dotierten Driftgebiet DT angeordnet sein. Das Driftgebiet DT ist zwischen dem Bodygebiet BR und dem zweiten Dotierungsgebiet DR angeordnet, welches mit einem zweiten Anschluss DE verbunden ist. Das Driftgebiet DT weist einen ersten Teil DT1 auf, der an die erste Seite 101 des Halbleiterkörpers SB angrenzt, und einen zweiten Teil DT2, der zwischen dem ersten Teil DT1 und dem zweiten Dotierungsgebiet DR angeordnet ist. Das Driftgebiet DT kann eine Ausdehnung in einer vertikalen Richtung y, d. h. eine vertikale Driftgebietsdicke TD aufweisen, die in 1A durch eine geschweifte Klammer DT dargestellt ist, z. B. kann das Driftgebiet eine bestimmte Maximaldicke in vertikaler Richtung haben. Ferner kann eine vertikale Dicke des ersten Teils DT1 ca. 30 % bis 95 % der Dicke TD des vertikalen Driftgebiets des Driftgebiets DT, spezieller 60 % bis 90 % der Dicke TD des vertikalen Driftgebiets betragen, und noch spezieller kann sie 70 % bis 80 % der Dicke TD des vertikalen Driftgebiets betragen. Mindestens ein Isoliergebiet IR ist im Randabschlussgebiet RR zwischen dem zweiten Dotierungsgebiet DR des Halbleiterkörpers SB und dem ersten Teil des Driftgebiets DT1 angeordnet. Das Isoliergebiet IR hat eine erste Seite 701, d. h. eine obere Seite in Bezug auf die vertikale Richtung y, und eine zweite Seite 702, d. h. eine untere Seite in Bezug auf die vertikale Richtung y. Gemäß einer Ausführungsform kann die erste Seite 701 des Isoliergebiets IR vom ersten Dotierungsgebiet SR beanstandet angeordnet sein, wobei der Abstand ca. 30 % bis 120 % der gegebenen Maximaldicke TD des Driftgebiets DT oder ca. 60 % bis 95 % der gegebenen Maximaldicke TD des Driftgebiets DT betragen kann. Wenn das Leistungshalbleiterbauelement 100 als Transistor bereitgestellt wird, beispielsweise, jedoch nicht beschränkt auf ein MOSFET, MISFET oder JFET, kann die ersten Elektrode SE eine Sourceelektrode sein, und die zweite Elektrode DE kann eine Drainelektrode sein. Ferner kann eine Gateelektrode GE bereitgestellt werden. Der Halbleiterkörper SB kann dann lateral in das aktive Gebiet CR oder Zellgebiet und das Randabschlussgebiet RR, das an das aktive Gebiet CR angrenzt, unterteilt werden.
  • Ferner kann das Leistungshalbleiterbauelement 100 als IGBT, JFET, HEMT, Thyristor und Diode bereitgestellt werden. Gemäß einer alternativen Ausführungsform kann mindestens ein Isoliergebiet IR im Randabschlussgebiet RR des Halbleiterkörpers SB und zumindest teilweise innerhalb des zweiten Dotierungsgebiets DR angeordnet sein, wobei das Isoliergebiet IR ein Sperrgebiet im Randabschlussgebiet RR bildet, um einen vertikalen Durchgang von Ladungsträgern zumindest teilweise zu sperren. Gemäß einer weiteren Alternative kann sich das Isoliergebiet IR vom zweiten Teil DT2 des Driftgebiets DT zumindest teilweise in das zweite Dotierungsgebiet DR erstrecken.
  • Gemäß einer in 1B veranschaulichten Ausführungsform ist das Leistungshalbleiterbauelement 100 ein Bauelement mit zwei Anschlüssen, ein Beispiel ist eine Diode oder eine PIN-Diode. Ein Bodygebiet BR des zweiten Leitfähigkeitstyps kann zwischen dem ersten Dotierungsgebiet (in 1B nicht dargestellt) und einem schwach n-dotierten Driftgebiet DT angeordnet sein. Das Driftgebiet DT ist zwischen dem Bodygebiet BR und dem zweiten Dotierungsgebiet DR, das mit dem zweiten Anschluss DE verbunden ist, angeordnet. Das erste Dotierungsgebiet, das mit einem ersten Anschluss SE verbunden ist, kann von einem zweiten Leitfähigkeitstyp, wie z. B vom p-Typ, sein und durch eine p-dotierte Anode gebildet sein. Das zweite Dotierungsgebiet DR, das mit einem zweiten Anschluss DE verbunden ist, kann vom ersten Leitfähigkeitstyp, wie z. B. vom n-Typ, sein und durch ein hoch n-dotiertes Kathodengebiet gebildet sein. Das Driftgebiet DT kann vom ersten Dotierungstyp sein und eine geringere Dotierungskonzentration als die Dotierungskonzentration des Kathodengebiets aufweisen. Das Driftgebiet DT bildet einen pn-Durchgang mit dem Anodengebiet. Gemäß einer weiteren Ausführungsform kann das Driftgebiet DT einen ersten Teil DT1 aufweisen, der an die erste Seite 101 des Halbleiterkörpers SB angrenzt, und einen zweiten Teil DT2, der zwischen dem ersten Teil DT1 und dem zweiten Dotierungsgebiet DR angeordnet ist. Gemäß einer Ausführungsform, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann, kann eine Feldplatte FP bereitgestellt werden, die geeignet ist, einen Randabschluss zu definieren.
  • Gemäß einer in 1C veranschaulichten Ausführungsform ist das Leistungshalbleiterbauelement 100 ein Bauelement mit drei Anschlüssen, wie beispielsweise ein Feldeffekttransistor (FET) oder ein Bipolartransistor mit isolierter Gateelektrode (IGBT). Das erste Dotierungsgebiet SR, das mit einem ersten Anschluss verbunden ist, kann vom ersten Leitfähigkeitstyp, wie z. B. vom n-Typ, sein und durch ein hoch n-dotiertes Sourcegebiet gebildet sein. Das Driftgebiet DT kann vom ersten Dotierungstyp sein und eine geringere Dotierungskonzentration als die Dotierungskonzentration des Sourcegebiets aufweisen. Ein Bodygebiet BR des zweiten Leitfähigkeitstyps kann zwischen dem Sourcegebiet und einem schwach n-dotierten Driftgebiet angeordnet sein. Das Driftgebiet DT ist zwischen dem Bodygebiet BR und dem zweiten Dotierungsgebiet DR angeordnet, welches mit einem zweiten Anschluss DE verbunden ist und vom ersten Leitfähigkeitstyp gebildet sein kann, z. B. durch ein hoch n-dotiertes Draingebiet im Falle eines FET, oder vom zweiten Leitfähigkeitstyp gebildet sein kann, z. B. einem p-dotierten Emittergebiet im Falle eines IGBT. Das Driftgebiet DT bildet einen pn-Durchgang mit dem Bodygebiet BR. Ein optionales Feldstoppgebiet des ersten Leitfähigkeitstyps kann zwischen dem ersten Teil DT1 des Driftgebiets DT und dem zweiten Dotierungsgebiet DR angeordnet sein. Das Feldstoppgebiet hat eine höhere Dotierungskonzentration als der erste Teil DT1 des Driftgebiets DT. Ein Gategebiet GR, der elektrisch mit einer Gateelektrode GE verbunden ist und von dem Bodygebiet BR mittels eines Gatedielektrikums GD isoliert ist, ist mit einem dritten Anschluss verbunden. Ein Kanalgebiet ist in dem Bodygebiet BR neben dem Gatedielektrikum GD gebildet und verbindet das erste Dotierungsgebiet SR mit dem Driftgebiet DT. Die Leitfähigkeit des Kanalgebiets wird über eine Spannung gesteuert, die an die Gateelektrode GE angelegt wird.
  • Gemäß einer Ausführungsform ist das Leistungshalbleiterbauelement 100 ein bipolares Bauelement wie eine Diode oder ein IGBT. Gemäß einer weiteren Ausführungsform ist das Leistungshalbleiterbauelement ein unipolares Bauelement wie ein FET.
  • Gemäß einer Ausführungsform ist das Gategebiet GR ein planares Gategebiet und befindet sich im Wesentlichen parallel zu einer Oberfläche der ersten Seite 101 des Halbleiterkörpers SB, wobei das Gategebiet für die Steuerung eines Inversionskanals in dem Bodygebiet BR geeignet ist, das im Wesentlichen parallel zur ersten Oberfläche 101 ist. Gemäß einer weiteren Ausführungsform ist das Gategebiet GR teilweise in einem Graben angeordnet, der sich in den Halbleiterkörper SB von der ersten Seite in vertikaler Richtung erstreckt und den Inversionskanal in dem Bodygebiet BR steuert, der im Wesentlichen senkrecht zur ersten Oberfläche 101 verläuft.
  • Das Leistungshalbleiterbauelement 100 wird in einer vertikalen Struktur bereitgestellt, d. h., der Stromfluss ist im Wesentlichen senkrecht zur Oberfläche eines Substrats S, in einer Pfeilrichtung, die mit einem Bezugssymbol y gekennzeichnet ist. Wie in den 1A–1C dargestellt, weist der Halbleiterkörper SB ein Substrat S, das zweite Dotierungsgebiet oder Draingebiet DR im Substrat S, wobei das Draingebiet DR mit der Drainelektrode DE verbunden ist, das erste Dotierungsgebiet oder Sourcegebiet SR, das mit der Sourceelektrode SE verbunden ist, das Driftgebiet DT zwischen dem Sourcegebiet SR und dem Draingebiet DR und mindestens ein Isoliergebiet IR auf. Gemäß einer Ausführungsform kann das Driftgebiet DT eine gegebene Dicke TD aufweisen, die von der Nennsperrfähigkeit des Leistungshalbleiterbauelements 100 abhängt. Die Dicke TD des Driftgebiets DT in Mikrometern (µm) kann linear aus einer gewünschten Sperrspannung BV in Volt (V) des Leistungshalbleiterbauelements 100 gemäß folgender Gleichung (1) gewählt werden: TD = 6...12 × BV/100 (1)
  • Beispiel: Wenn man von einer Sperrspannung BV von 600 V ausgeht, kann eine typische Dicke TD des Driftgebiets DT des Leistungshalbleiterbauelements im Bereich von 48 µm bis 72 µm liegen.
  • Gemäß einer Ausführungsform kann das Driftgebiet DT eine bestimmte Maximaldicke TD in einer vertikalen Richtung aufweisen, d. h. in einer Richtung senkrecht zur Oberfläche des Halbleitersubstrats, wobei die Dicke des ersten Teils DT1 des Driftgebiets DT ca. 30 % bis 95 % der gegebenen Maximaldicke TD des Driftgebiets DT betragen kann, spezieller 60 % bis 90 % der gegebenen Maximaldicke TD betragen kann und noch spezieller 70 % bis 80 % der bestimmten Maximaldicke TD betragen kann.
  • Gemäß einer Ausführungsform, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann, kann das Isoliergebiet IR zumindest teilweise innerhalb des Driftgebiets DT, vorzugsweise im Randabschlussgebiet oder im Randgebiet RR und angrenzend an das Draingebiet DR angeordnet sein, wobei das Isoliergebiet IR zumindest teilweise das Draingebiet DR abdeckt und geeignet ist, im Randabschlussgebiet RR einen vertikalen Durchgang von Ladungsträgern durch das Driftgebiet DT zumindest teilweise zu blockieren. Das Draingebiet DR kann zumindest teilweise im Substrat S, das sich in einer x-Richtung erstreckt, enthalten sein. Gemäß einer Ausführungsform, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann, kann sich das Isoliergebiet IR lateral über das Randabschlussgebiet RR und einen Teil des aktiven Gebiets CR erstrecken. Dadurch kann ein Großteil eines Source-Drain-Stroms durch den Halbleiterkörper SB in dem aktiven Gebiet CR fließen.
  • Gemäß einer Ausführungsform, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann, kann das Isoliergebiet IR zumindest teilweise innerhalb des Driftgebiets DT, vorzugsweise im Randabschlussgebiet oder im Randgebiet RR und angrenzend an das Draingebiet DR angeordnet sein, wobei das Isoliergebiet IR zumindest teilweise das zweite Dotierungsgebiet DR abdeckt und geeignet ist, im Randabschlussgebiet RR einen vertikalen Durchgang von Ladungsträgern durch das Driftgebiet DT zumindest teilweise zu blockieren. Das Gebiet DR kann zumindest teilweise im Substrat S, das sich in einer x-Richtung erstreckt, enthalten sein und kann z. B. ein p-dotiertes Emittergebiet eines IGBT bilden. Gemäß einer Ausführungsform, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann, kann sich das Isoliergebiet IR lateral über das Randabschlussgebiet RR und einen Teil des aktiven Gebiets CR erstrecken. Dadurch kann ein Großteil eines Source-Drain-Stroms durch den Halbleiterkörper SB in dem aktiven Gebiet CR fließen.
  • Die Gateelektrode GE ist neben und isoliert von dem Halbleiter-Bodygebiet SB angeordnet und dazu konfiguriert, ein durch das Bodygebiet verlaufendes Kanalgebiet zu bilden und/oder zu steuern. Die Sourceelektrode SE und die Gateelektrode GE sind in eine dielektrische Schicht eingebettet, z. B. in ein Isolieroxid OX, wobei das Oxid OX aus der Gruppe bestehend aus Siliciumoxid (SiO2), Siliciumnitrid (Si3N4), Siliciumoxynitrid (SiOxNy), Zirkoniumoxid (ZrO2), Tantaloxid (Ta2O5), Titanoxid (TiO2), Hafniumoxid (HfO2) oder beliebige Kombinationen dieser Stoffe ausgewählt ist.
  • Der Halbleiterkörper SB des FET ist lateral in das aktive Gebiet CR und das an das aktive Gebiet CR angrenzende Randabschlussgebiet RR unterteilt. Ein vertikaler Durchgang der Ladungsträger durch das Driftgebiet DT ist aufgrund des Isoliergebiets IR zumindest teilweise blockiert. Wie in den 1A–1C angegeben, kann sich das Isoliergebiet IR lateral über das Randabschlussgebiet RR und einen Teil des aktiven Gebiets CR erstrecken. Auf diese Weise wird ein Stromfluss von der Drainelektrode DE zur Sourceelektrode SE auf einen Bereich im Draingebiet DR begrenzt, der nicht von dem Isoliergebiet IR abgedeckt ist. Gemäß noch einer weiteren Ausführungsform, die mit den hier beschriebenen Ausführungsformen kombiniert werden kann, kann sich das Isoliergebiet IR lateral bis zum äußeren Rand OR erstrecken, wie in 1A dargestellt, oder kann in einem Abstand vom äußeren Rand OR enden, wie in den 1B und 1C dargestellt.
  • Gemäß einer Ausführungsform wird ein Verfahren zur Verringerung der Ladungsträgerkonzentration im Randabschlussgebiet RR des Leistungshalbleiterbauelements 100 bereitgestellt. Das Verfahren weist die Schritte der Bereitstellung des mindestens einen Isoliergebiets IR auf, das zwischen dem Draingebiet DR und dem Sourcegebiet SR angeordnet ist, der zumindest teilweisen Abdeckung des Drain- oder Emittergebiets DR, vorzugsweise im Randabschlussgebiet RR, mithilfe des Isoliergebiets IR und der zumindest teilweisen Blockierung eines vertikalen Durchgangs der Ladungsträger durch das Driftgebiet DT im Randabschlussgebiet RR. Gemäß einer Alternative kann das Blockieren des Durchgangs der freien Ladungsträger zwischen dem Draingebiet DR und dem Driftgebiet DT ferner das Rekombinieren freier Ladungsträger zumindest an einer Schnittstelle des Isoliergebiets IR beinhalten.
  • Gemäß einer Ausführungsform, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann, kann ein Verfahren zur Bildung eines Isoliergebiets innerhalb eines Halbleiterkörpers SB, insbesondere im Randabschlussgebiet RR des Halbleiterkörpers SB, bereitgestellt werden. Das Verfahren beinhaltet das Bereitstellen eines Substrats S, das Bilden des Halbleiterkörpers SB durch Aufbringen mindestens einer Epitaxieschicht auf dem Substrat S, das Ätzen mindestens eines Grabens in die aufgebrachte Epitaxieschicht, das Tempern des Halbleiterkörpers SB in einer Wasserstoffatmosphäre und das Aufbringen mindestens einer weiteren Epitaxieschicht auf den getemperten Halbleiterkörper SB, wobei das Isoliergebiet als ein Hohlraum in der ersten Epitaxieschicht und/oder im Substrat an der Position des Grabens gebildet ist. Gemäß einer weiteren Ausführungsform, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann, kann ein Verfahren zur Bildung eines Isoliergebiets innerhalb eines Halbleiterkörpers SB, insbesondere im Randabschlussgebiet RR des Halbleiterkörpers SB, bereitgestellt werden. Das Verfahren beinhaltet das Bereitstellen eines Substrats S, das Bilden des Halbleiterkörpers SB durch Ätzen mindestens eines Grabens im Substrat, das Tempern des Halbleiterkörpers SB in einer Wasserstoffatmosphäre und das Aufbringen mindestens einer weiteren Epitaxieschicht auf den getemperten Halbleiterkörper SB, wobei das Isoliergebiet als ein Hohlraum im Substrat an der Position des Grabens gebildet ist.
  • Gemäß einer weiteren Modifikation hiervon beinhaltet das Bilden des Hohlraums zwischen den Epitaxieschichten an der Position des Grabens 104 das Bereitstellen einer dreidimensionalen Form des Isoliergebiets IR, die aus der Gruppe bestehend aus einer sphärischen Form, einer zylindrischen Form, einer Quaderform, einer Kavernenform, einer toroidalen Form und beliebigen Kombinationen daraus ausgewählt ist. Gemäß einer Ausführungsform kann ein Verfahren zur Herstellung des Leistungshalbleiterbauelements 100 bereitgestellt werden. Das Verfahren kann das Bereitstellen eines Halbleitersubstrats mit einer Oberfläche beinhalten, das Bilden einer optionalen ersten Epitaxieschicht auf der Oberfläche des Halbleitersubstrats, das Ätzen von einem oder mehreren Gräben in der ersten Epitaxieschicht und/oder im Substrat, das Tempern des Substrats und/oder der ersten Epitaxieschicht, die den einen oder die mehreren Gräben aufweist, in einer Wasserstoffatmosphäre, um den einen oder die mehreren Gräben in einen oder mehrere Hohlräume umzuwandeln, das Bilden einer zweiten Epitaxieschicht auf dem Substrat und/oder der ersten Epitaxieschicht nach dem Schritt des Temperns, wobei das Substrat, die optionale erste Epitaxieschicht und die zweite Epitaxieschicht den Halbleiterkörper SB bilden; Bilden des ersten Dotierungsgebiets SR in dem aktiven Gebiet CR des Halbleiterkörpers SB, Bilden der ersten Elektrode SE, die auf der ersten Seite 101 des Halbleiterkörpers SB angeordnet ist, in Kontakt mit dem ersten Dotierungsgebiet SR, Bilden des zweiten Dotierungsgebiets DR in dem aktiven Gebiet CR und im Randabschlussgebiet RR des Halbleiterkörpers SB und Bilden einer zweiten Elektrode DE, die auf der zweiten Seite 102 des Halbleiterkörpers SB angeordnet ist, in Kontakt mit dem zweiten Dotierungsgebiet DR.
  • Gemäß einer anderen Ausführungsform, die mit den hier beschriebenen Ausführungsformen kombiniert werden kann, kann ein weiterer Hohlraum im Randabschlussgebiet RR zwischen dem ersten Teil DT1 des Driftgebiets DT und der zweiten Seite 102 des Halbleiterkörpers SB angeordnet sein, wobei der Hohlraum und der weitere Hohlraum in unterschiedlichen Tiefen in Bezug auf die erste Seite 101 des Halbleiterkörpers angeordnet sind. Gemäß einer Modifikation beinhaltet das Blockieren des Durchgangs freier Ladungsträger zwischen dem Draingebiet DR und dem Driftgebiet DT darüber hinaus das Rekombinieren freier Ladungsträger zumindest an einer Schnittstelle des Isoliergebiets IR. Dadurch lassen sich die im Driftgebiet DT gespeicherten elektrischen Ladungen verringern.
  • Gemäß einer Ausführungsform, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann, wird ein Verfahren zur Herstellung eines Leistungshalbleiterbauelements bereitgestellt. Das Verfahren beinhaltet das Bereitstellen eines Halbleitersubstrats mit einer Oberfläche, das Ätzen eines oder mehrerer Gräben in entweder eine erste Epitaxieschicht oder in das Substrat, das Tempern des Halbleitersubstrats einschließlich des einen oder der mehreren Gräben in einer Wasserstoffatmosphäre, um den einen oder die mehreren Gräben in einen oder mehrere Hohlräume umzuwandeln, das Bilden einer zweiten Epitaxieschicht auf dem Substrat nach dem Tempern in einer Wasserstoffatmosphäre, wobei das Substrat, die erste Epitaxieschicht und die zweite Epitaxieschicht einen Halbleiterkörper mit einer ersten Seite, einer der ersten Seite gegenüberliegenden zweiten Seite und einem äußeren Rand bilden, wobei der Halbleiterkörper ein aktives Gebiet und ein Randabschlussgebiet aufweist, das zwischen dem aktiven Gebiet und dem äußeren Rand angeordnet ist, das Bilden eines ersten Dotierungsgebiets in dem aktiven Gebiet des Halbleiterkörpers, das Bilden einer ersten Elektrode, die auf der ersten Seite des Halbleiterkörpers angeordnet ist und mit dem ersten Dotierungsgebiet in Kontakt ist, das Bilden eines zweiten Dotierungsgebiets in dem aktiven Gebiet und des Randabschlussgebiets des Halbleiterkörpers und das Bilden einer zweiten Elektrode, die auf der zweiten Seite des Halbleiterkörpers angeordnet ist, in Kontakt mit dem zweiten Dotierungsgebiet.
  • 2 veranschaulicht eine perspektivische Darstellung eines Bereichs eines Leistungshalbleiterbauelements 100 gemäß einer Ausführungsform. Das Leistungshalbleiterbauelement 100 hat einen Halbleiterkörper SB, der das Substrat S und das Driftgebiet DT aufweist. Nur für Darstellungszwecke sind die verschiedenen Strukturen der Isoliergebiete IR gezeigt, die in das Driftgebiet DT einzubetten sind, das an das Substrat S angrenzt. Das Substrat S ist als Draingebiet oder als Emittergebiet DR des Leistungshalbleiterbauelements 100 bereitgestellt.
  • Das Draingebiet oder das Emittergebiet DR ist elektrisch mit der Drainelektrode oder der Emitterelektrode DE verbunden. Auf der linken Seite von 2 sind drei Isoliergebiete mit zylindrischer Form dargestellt. Die Verarbeitungsschritte, die zum Erreichen der Ausformung solcher zylindrischen Isolierstrukturen durchgeführt werden, sind im Weiteren unter Bezugnahme auf die 3 bis 5 beschrieben. Die Ausbildung eines flachen Hohlraums wird in der Mitte von 2 gezeigt. Die Verarbeitungsschritte, die zum Erreichen der Ausformung solcher flachen Hohlraumstrukturen durchgeführt werden, sind im Weiteren unter Bezugnahme auf die 3 bis 5 beschrieben. Eine Ausbildung sphärischer Isolierstrukturen ist auf der rechten Seite von 2 gezeigt. Die Verarbeitungsschritte, die zum Erreichen der Ausformung solcher sphärischer Isolierstrukturen durchgeführt werden, sind im Weiteren unter Bezugnahme auf die 3 bis 5 beschrieben.
  • Gemäß einer Ausführungsform kann das Isoliergebiet IR als ein Hohlraum mit einer spezifischen Form bereitgestellt werden. Gemäß einer alternativen Modifikation kann der Hohlraum mit einem Gas gefüllt sein, das aus der Gruppe bestehend aus Luft, Argon, Stickstoff, Sauerstoff, Wasserstoff und beliebigen Kombinationen daraus ausgewählt ist. Dadurch kann eine Wärmebeanspruchung während der Herstellung des Leistungshalbleiterbauelements 100 vermieden oder zumindest gesenkt werden, weil Gas komprimiert werden kann und somit weniger anfällig für Belastung und/oder Kraftübertragung von dem/auf das umgebende(n) Halbleitermaterial ist.
  • Gemäß alternativen Ausführungsformen, die mit den hier beschriebenen Ausführungsformen kombiniert werden können, kann das Isoliergebiet IR unterschiedliche Formen annehmen. Eine dreidimensionale Ausbildung des Isoliergebiets IR kann somit aus der Gruppe, bestehend aus einer sphärischen Form, einer zylindrischen Form, einer Quaderfform, einer Kavernenform, einer toroidalen Form und beliebigen Kombinationen daraus ausgewählt werden. Gemäß einer anderen Ausführungsform, die mit den hier beschriebenen Ausführungsformen kombiniert werden kann, kann die dreidimensionale Form des Isoliergebiets IR, die aus der Gruppe bestehend aus einer sphärischen Form, einer zylindrischen Form, einer Quaderform, einer Kavernenform, einer toroidalen Form und beliebigen Kombinationen daraus ausgewählt ist, intern von senkrechten Säulen gestützt werden, die aus Halbleitermaterial aus dem Substrat und/oder der ersten Epitaxieschicht hergestellt sind.
  • Gemäß noch einer weiteren Ausführungsform, die mit den hier beschriebenen Ausführungsformen kombiniert werden kann, kann die Form des Isoliergebiets IR dreidimensional abgerundete Kanten aufweisen. Dadurch lassen sich hohe Spitzenwerte elektrischer Feldstärken vermeiden oder zumindest reduzieren.
  • Gemäß einer weiteren Ausführungsform, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann, können das Isoliergebieten IR, wie beispielsweise, jedoch nicht beschränkt auf Hohlräume, mindestens teilweise von einer p-dotierten Zone umgeben sein. Die p-dotierte Zone fördert ferner die Wirkung des Isoliergebiets insofern, dass der Durchgang von Ladungsträgern im Randabschlussgebiet RR verhindert oder zumindest verringert wird. Dadurch kann ein durchgehender n-Pfad vom Substrat S in das Driftgebiet DT vermieden werden.
  • Zusätzlich oder als Alternative kann das Isoliergebiet IR als eingebettete dielektrische Schicht bereitgestellt oder mit einem Dielektrikum beschichtet werden. Die dielektrische Schicht kann an Stellen aufgebracht werden, an denen die Isoliergebiete gewünscht sind, und zwar vor Aufbringen der nachfolgenden Schichten. Gemäß einer weiteren Ausführungsform wird eine Innenschicht der Isoliergebiete IR mit einer dielektrischen Schicht beschichtet, z. B. über einen Aufdampfprozess oder ein thermisches Oxidationsverfahren, das ausgeführt wird, wenn noch eine Verbindung der Isoliergebiete IR vorhanden ist, z. b. über einen beim Tempern in einer Wasserstoffatmosphäre verbliebenen, nicht eingestürzten oder nicht abgeschmolzenen Graben oder einen zusätzlichen Graben, der die Isoliergebiete IR nach dem Tempern öffnet. Die dielektrische Schicht kann insbesondere Siliciumoxid (SiO2), Siliciumnitrid (Si3N4), Siliciumoxynitrid (SiOxNy), Zirkoniumoxid (ZrO2), Tantaloxid (Ta2O5), Titanoxid (TiO2) und Hafniumoxid (HfO2) beinhalten.
  • Unter Bezugnahme auf die 3 bis 5 wird nun eine Verfahrensschrittabfolge für die Bildung spezifischer Isolierstrukturen gemäß einer Ausführungsform dargestellt, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann. Wie in den 3 bis5 angegeben, kann der Halbleiterkörper SB zwischen dem Draingebiet DR und dem Driftgebiet DT eine Feldstoppzone FS aufweisen. Die in den 3 bis 5 gezeigten Isoliergebiete IR können dann zumindest teilweise in der Feldstoppzone FS eingebettet sein. Die Feldstoppzone FS kann als eine Zone des Halbleiterkörpers SB bereitgestellt werden, die auf das Draingebiet DR bzw. das Substrat S aufgebracht wird.
  • Gemäß einer Ausführungsform, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann, wird ein Verfahren zur Bildung eines Isoliergebiets IR innerhalb des Halbleiterkörpers SB, insbesondere im Randabschlussgebiet RR des Halbleiterkörpers SB, bereitgestellt. Das Verfahren beinhaltet das Bereitstellen des Substrats S, das hochdotiert sein kann. Dann wird der Halbleiterkörper SB durch Aufbringen mindestens einer ersten Epitaxieschicht auf das Substrat S gebildet. Hierbei kann eine vertikale Dicke der ersten Epitaxieschicht größer sein als die vertikale Ausdehnung des Hohlraums (Isoliergebiet IR).
  • Dann kann mindestens ein Graben, wie in 3 veranschaulicht, in die aufgebrachte erste Epitaxieschicht geätzt werden, wobei der Graben an einer Stelle bereitgestellt wird, an der ein Isoliergebiet IR nach Beendigung des Verfahrens gewünscht ist. Eine vertikale Ausdehnung des geätzten Grabens kann größer sein als die vertikale Ausdehnung des Hohlraums (Isoliergebiet IR). „Vertikal“ soll im Sinne der vorliegenden Spezifikation eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zur Hauptfläche des Halbleitersubstrats S angeordnet ist. Eine laterale Breite des Grabens kann klein genug sein, dass der Graben im nachfolgenden Verfahrensschritt überbrückt werden kann. „Lateral“ soll im Sinne der vorliegenden Spezifikation eine Ausrichtung beschreiben, die im Wesentlichen parallel zur Hauptfläche eines Halbleitersubstrats S angeordnet ist.
  • Im nächsten Schritt wird der Halbleiterkörper SB getempert, wobei der Schritt des Temperns z. B. in einer Wasserstoffatmosphäre bei einem Druck von wenigen Torr und einer Temperatur von ca. 900 bis 1150 °C durchgeführt wird, so dass eine geschlossene Brücke über dem Grabengebiet gebildet wird. Die Situation nach dem Schritt des Temperns ist in 4 veranschaulicht. Dann wird mindestens eine weitere Epitaxieschicht auf den getemperten Halbleiterkörper SB aufgebracht, und es wird ein Leistungshalbleiterbauelement 100, wie in 5 angegeben, erzielt. Das Aufdampfverfahren kann kurz nach dem Schritt des Temperns in derselben Prozesskammer ausgeführt werden. Dadurch wird ein Isoliergebiet IR als Hohlraum zwischen den Epitaxieschichten am Ort des Grabens gebildet (siehe 5).
  • Das Einbringen einer Feldstoppzone FS in den Halbleiterkörper SB kann die Verwendung von Substratmaterial mit geringer Grunddotierung oder mit einer zur Feldstoppzone komplementären Dotierung erleichtern. So kann die Feldstoppzone FS in einer Weise dotiert werden, die das Eindringen einer Raumladungszone in das Substrat verhindert oder zumindest verringert. So kann die Verringerung der Durchbruchspannung und/oder das Durchschlagen des Leistungshalbleiterbauelements 100 vermieden werden. Halbleiterbauelemente, die Feldstoppzonen FS aufweisen, werden als Feldstoppelemente bezeichnet und beinhalten, sind jedoch nicht beschränkt auf Leistungs-MOSFET, Bipolartransistoren mit isolierter Gateelektrode (IGBT), Dioden, Thyristoren oder Bipolartransistoren.
  • Dadurch wird das Halbleiterleistungsbauelement 100 erhalten, welches die Sourceelektrode SE (nicht in den 3 bis 5 gezeigt), die Drainelektrode DE und die Gateelektrode GE (nicht in den 3 bis 5 gezeigt) und einen Halbleiterkörper SB aufweist, welcher lateral in das aktive Gebiet CR und ein Randabschlussgebiet RR, das an das aktive Gebiet CR angrenzt, unterteilt ist. Wie in den 3 bis 5 gezeigt, weist der Halbleiterkörper SB Folgendes auf: das Substrat S, das Draingebiet oder Emittergebiet DR auf dem Substrat, welches mit der Drainelektrode oder Emitterelektrode DE verbunden ist, die Feldstoppzone FS auf dem Draingebiet DR, ein Driftgebiet DT auf der Feldstoppzone FS und die Isoliergebiete IR, die im Wesentlichen in der Feldstoppzone FS angeordnet sind. Das Isoliergebiet IR kann mindestens teilweise innerhalb der Feldstoppzone FS, vorzugsweise im Randabschlussgebiet RR und angrenzend an das Draingebiet DR angeordnet sein, wobei das Isoliergebiet IR mindestens teilweise das Draingebiet DR abdeckt und geeignet ist, im Randabschlussgebiet RR zumindest teilweise einen vertikalen Durchgang von Ladungsträgern durch das Driftgebiet DT zu blockieren.
  • Es ist hier festzuhalten, dass ein Einbringen eines Isoliergebiets IR nicht auf die Feldstoppzone FS beschränkt ist, vielmehr kann ein Isoliergebiet IR in das Driftgebiet DT, das Draingebiet DR oder die Feldstoppzone FS eingebettet sein. Gemäß einer Modifikation davon kann das Isoliergebiet IR an einer Schnittstelle zwischen dem Draingebiet DR und der Feldstoppzone FS oder an einer Schnittstelle zwischen dem Draingebiet DR und dem Driftgebiet DT oder an einer Schnittstelle zwischen der Feldstoppzone FS und dem Driftgebiet DT angeordnet sein. Wenn die Isoliergebiete IR im Wesentlichen im Substrat S eingebettet sind, wird die Aufbringung der ersten Epitaxieschicht nicht durchgeführt. Hier können eine Epitaxieschicht und/oder die Feldstoppzone FS und/oder eine Schicht, die das Driftgebiet DT bereitstellt, direkt auf die Hohlräume aufgebracht werden, die die Isoliergebiete IR bereitstellen.
  • Gemäß einer Ausführungsform, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann, können Längshohlräume von Säulen (in den Zeichnungen nicht dargestellt) gestützt werden. Gemäß einer weiteren Alternative kann eine Vielzahl dicht beieinander angeordneter Gräben T im Halbleiterkörper SB bzw. in der Feldstoppzone FS gebildet werden. Ob ein Graben T zu einem einzelnen Hohlraum umgewandelt wird oder aneinandergrenzende Gräben T zu einem gemeinsamen Hohlraum zusammengefügt werden, hängt vom lateralen Abstand, d. h. einem Abstand der Gräben T, ab. Bei der Anordnung einer Vielzahl dicht beieinander angeordneter Gräben T in einem Array wird ein Hohlraum als ein Isoliergebiet IR gebildet, das in der Draufsicht die zweidimensionale Ausdehnung des Arrays hat.
  • Das Isoliergebiet IR kann eine ebene Form aufweisen, wie in der Mitte von 4 veranschaulicht. Ein rechteckiges Array dicht beieinander angeordneter Gräben T formt beispielsweise einen im Wesentlichen rechteckigen Hohlraum mit abgerundeten Ecken (siehe perspektivische Darstellung von 4), während eine Reihe von dicht beieinander angeordneten Gräben T einen im Wesentlichen länglichen Hohlraum bildet. Abgerundete Ecken können dergestalt bereitgestellt werden, dass ungewünschte Spitzenwerte elektrischer Felder vermieden oder zumindest reduziert werden. Daher kann durch die Auswahl der Anordnung der Gräben T nahezu jede Hohlraumanordnung und Hohlraumform gebildet werden.
  • 6 veranschaulicht einen Querschnitt eines Leistungshalbleiterbauelements 100, wobei, zur Veranschaulichung und zum Vergleichen der Stromverteilung mit einer Stromverteilung bei vorhandenen Isoliergebieten IR, die Figur mit einem Stromdichteverteilungsdiagramm 200 mit Stromlinien CT überlagert ist. Das Stromdichteverteilungsdiagramm 200 ergibt sich aus einer Simulation des Stromflusses zwischen der Sourceelektrode SE und der Drainelektrode DE, wenn die Bodydiode des Leistungshalbleitungsbauelements 100 im leitenden Betriebsmodus ist, d. h., wenn die Spannung an der Sourceelektrode SE eines n-Kanal-MOSFET positiver ist als die Spannung an der Drainelektrode DE. Das Leistungshalbleiterbauelement 100 ist in das aktive Gebiet CR und das Randabschlussgebiet RR unterteilt. Das Randabschlussgebiet RR kann an seinem äußeren Rand OR eine laterale Feldstoppzone LFS aufweisen. 6 stellt eine numerische Simulation einer Stromdichteverteilung in einer Situation dar, in der keines der Isoliergebiete IR vorhanden ist. Strompfade gehen von der Sourceelektrode SE aus und werden dann im Wesentlichen über die Fläche der Drainelektrode DE verteilt. Wie 6 zu entnehmen ist, steigt die Dichte der Strompfade an dem Ort, an dem die Sourceelektrode SE das Driftgebiet DT kontaktier.
  • 7 veranschaulicht einen Querschnitt eines Leistungshalbleiterbauelements 100, wobei, zur Veranschaulichung und zum Vergleichen der Stromverteilung mit einer Stromverteilung bei vorhandenen Isoliergebieten IR, die Figur mit einem Stromdichteverteilungsdiagramm 200 mit Stromlinien CT überlagert ist. 7 stellt eine numerische Simulation einer Stromdichteverteilung in einer Situation dar, in der Isoliergebiete IR vorhanden sind. Wie den erzeugten Strompfaden zu entnehmen ist, hat die Stromdichte an der Sourceelektrode SE im Vergleich zur Stromdichte an der Sourceelektrode SE in der in 6 dargestellten Situation ohne jegliche Isoliergebiete abgenommen. Zusätzlich wird die Erzeugung von Ladungsträgern im Randabschlussgebiet RR verringert. In anderen Worten, ein Stromfluss (angezeigt durch die Stromlinien CT) im Randabschlussgebiet RR des Leistungshalbleiterbauelements 100 wird vermieden oder zumindest verringert.
  • Wenn die Bodydiode des Leistungshalbleiterbauelements 100 sich im leitenden Betriebsmodus befindet, d. h., wenn die Spannung an der Sourceelektrode SE eines n-Kanal-MOSFET positiver ist als die Spannung an der Drainelektrode DE, wird, wie in 6 und 7 dargestellt, das Driftgebiet DT des Leistungshalbleiterbauelements 100 mit einem Elektron-Loch-Plasma geflutet. Da es in diesem Betriebsmodus kein signifikantes elektrisches Feld im Driftgebiet DT gibt, ist die Konzentration von Elektronen und Löchern im Wesentlichen gleich und viel höher als die Hintergrunddotierung des Driftgebiets DT.
  • 8 stellt ein Diagramm dar, das verschiedene Elektronen- und Lochdichten 203 als Funktion einer lateralen Position x in einer im Wesentlichen parallelen Richtung zur Substratfläche veranschaulicht. Eine erste Elektronen- und Lochdichtenverteilung 201 einschließlich zweier Simulationskurven entspricht der Situation mit einem Isoliergebiet IR wie in 7 gezeigt, während eine zweite Elektronen- und Lochdichteverteilung 202 einschließlich zweier weiterer Simulationskurven der Situation ohne Isoliergebiete IR entspricht wie in 6 gezeigt. Die simulierten Elektronen- und Lochdichteverteilungen 201 bzw. 202 sind Verteilungskurven, die entlang einer gestrichelten Linie BL in x-Richtung verlaufen, wie in 6 bzw. in 7 gezeigt. Ein Vergleich der ersten und der zweiten Elektronen- und Lochdichteverteilung 201 bzw. 202 zeigt eine Verringerung der Dichte der Elektronen und Löcher für die Situation, in der mindestens ein Isoliergebiet IR im Halbleiterkörper SB bereitgestellt ist. Eine laterale Position, durch das Bezugskennzeichen x-SE angegeben, entspricht einer x-Koordinate, an der die Sourceelektrode SE mit dem Driftgebiet DT in Berührung gelangt. An dieser Kontaktstelle von Sourceelektrode und Driftgebiet DT erreicht die Elektronen- und Lochdichte in beiden Situationen, die in 6 bzw. 7 dargestellt sind, den Höchstwert, jedoch hat die erste Elektronen- und Lochdichteverteilung 201 niedrigere Höchstwerte im Vergleich zur zweiten Elektronen- und Lochdichteverteilung 202.
  • 9 veranschaulicht ein Reverse-Recovery-Verhalten 300 der beiden MOSFET-Bodydioden, wenn sie über einen Hilfsschalter, z. B. einen weiteren MOSFET, der als Schalter fungiert, welcher eingeschaltet wird, von ihrem Durchlassmodus in den Sperrmodus kommutiert werden. In 9 ist die Zeitabhängigkeit von sowohl Strom I als auch Energie E dargestellt. Die Kurven 401 und 402 stellen Zellgebietströme, d. h. Ströme, die in im Wesentlichen vertikaler Richtung von der Sourceelektrode SE zur Drainelektrode DE im Zellgebiet CR (siehe 6 und 7) fließen, als Funktion der Zeit t dar. Hierbei entspricht ein erster Zellgebietstrom 401 der in 6 dargestellten Situation, wo kein Isoliergebiet IR im Randabschlussgebiet RR bereitgestellt ist. Andererseits entspricht ein zweiter Zellgebietstrom 402 der in 7 dargestellten Situation, wo ein Isoliergebiet IR im Randabschlussgebiet RR innerhalb des Driftgebiets DT, das an das Draingebiet DR angrenzt, bereitgestellt ist. Die Kurven 301 und 302 stellen Ströme im Randabschlussgebiet, d. h. Ströme, die in im Wesentlichen vertikaler Richtung von der Sourceelektrode SE zur Drainelektrode DE im Randabschlussgebiet RR (siehe 6 und 7) fließen, als Funktion der Zeit t dar. Hierbei entspricht ein erster Randabschlussgebietstrom 301 der in 6 dargestellten Situation, wo kein Isoliergebiet IR im Randabschlussgebiet RR bereitgestellt ist. Andererseits entspricht ein zweiter Randabschlussgebietstrom 302 der in 7 dargestellten Situation, wo ein Isoliergebiet IR im Randabschlussgebiet RR innerhalb des Driftgebiets DT, das an das Draingebiet DR angrenzt, bereitgestellt ist. Hier ist festzuhalten, dass die Ströme in willkürlichen Einheiten angegeben sind und dass der Ausgangspunkt für die Zeitachse willkürlich gewählt ist. Im vorliegenden Beispiel fließt ein Vorwärtsstrom bis zu einem Zeitschritt von 2,005 µs in den Bodydioden von der Sourceelektrode zur Drainelektrode, wobei der in 9 dargestellte Vorwärtsstrom als Strom mit einem negativen Vorzeichen dargestellt ist. Bei einem Zeitschritt von 2,005 µs beginnt die Kommutierungssequenz, z. B. wenn ein Hilfsschalter dafür sorgt, dass der Strom das Vorzeichen ändert. Im vorliegenden Beispiel wird bei einem Zeitschritt von ca. 2,020 µs ein Nullstrom erreicht. Zu einem Zeitpunkt danach wird ein Ladungsüberschuss im Driftgebiet DT des Randabschlussgebiets RR entfernt. Wie aus den Energie-Kurven (E) 501, 502 abzulesen ist, die bei einem Zeitschritt von ungefähr 2,080 µs bis Zeitschritt 2,090 µs zu steigen beginnen, wird der größte Teil der Ladung, die in dem Zellgebiet CR gespeichert ist, entfernt, und die Spannung an der Drainelektrode DE beginnt signifikant über das Potenzial der Sourceelektrode SE zu stiegen. Im Falle der in 6 dargestellten Situation entfernt die steigende Spannung zwischen der Drainelektrode DE und der Sourceelektrode die gespeicherten Ladungen im Randabschlussgebiet RR, wodurch der erste Randabschlussgebietstrom 301 signifikant ansteigt, bis der Ladungsüberschuss aus dem Randabschlussgebiet RR entfernt ist. Im Gegensatz dazu ist die Menge an Ladungsüberschuss, die in der in 7 dargestellten Situation gespeichert wird, wesentlich geringer und somit ist der zweite Randabschlussgebietstrom 302 wesentlich niedriger. Nach einem Zeitschritt von 2,105 µs oder 2,125 µs wird im Wesentlichen der gesamte Ladungsüberschuss, der in dem nach 7 bzw. 6 konstruierten Bauelement gespeichert ist, entfernt. Gegebenenfalls vorhandene Streuinduktivitäten führen zum Andauern eines Gesamtstroms mit einer bestimmten Flanke, beispielsweise durch Erzeugung von Lawinendurchbrüchen, bis ungefähr bei Zeitschritt 2,140 µs der Nullpegel wieder erreicht wird und die Kommutierung beendet ist.
  • Wie aus der Zeitentwicklung der beiden Randabschlussgebietströme 301, 302 eindeutig zu entnehmen, ist der Absolutwert des zweiten Randabschlussgebietstroms 302 wesentlich niedriger und viel glatter als der des ersten Randabschlussgebietstroms 301. Dies stimmt mit der Tatsache überein, dass die Stromdichte und damit die Menge an gespeicherter Ladung in der in 7 dargestellten Situation, wo ein Isoliergebiet IR im Randabschlussgebiet RR (Randgebiet) innerhalb des Driftgebiets DT, das an das Draingebiet DR angrenzt, bereitgestellt ist, wesentlich niedriger ist als die Stromdichte und somit die Menge an gespeicherter Ladung in der in 6 dargestellten Situation, wo kein Isoliergebiet IR im Randabschlussgebiet RR bereitgestellt ist. Da die beiden Randabschlussgebietströme 301, 302 auf die äußersten Teile des an das Randabschlussgebiet RR angrenzenden Zellgebiets CR konzentriert sind, ergibt sich für den zweiten Randabschlussgebietstrom 302 eine niedrigere Stromdichte und damit weniger Belastung für das Leistungshalbleiterbauelement 100 im Vergleich zum ersten Randabschlussgebietstrom 301. Dadurch kann eine Ausfallwahrscheinlichkeit des Bauelements gesenkt werden, indem mindestens ein Isoliergebiet IR gemäß den Ausführungsformen eingebracht wird.
  • Wie aus der Zeitentwicklung der beiden Zellgebietströme 401, 402 eindeutig zu entnehmen, ist der zweite Zellgebietstrom 402 glatter als der erste Zellgebietstrom 401. Der zweite Zellgebietstrom 402 zeigt eine lineare Abnahme ab Zeitschritt 2,105 µs, z. B. durch Träger, die von Lawineneffekten erzeugt oder durch kapazitives Wiedereinschalten des Kanals bereitgestellt werden, während der erste Zellgebietstrom 401 zu einem späteren Zeitpunkt anfängt zu steigen. Hier ist festzuhalten, dass steile Flanken zu hoher Belastung im Bauelement und zu weiteren Problemen wie elektromagnetischen Störungen usw. führen können.
  • Ein Source-Drain-Gesamtstrom durch den Halbleiterkörper SB für die in 6 dargestellte Situation kann durch die Summe des jeweiligen Zellgebietstroms 401 und eines jeweiligen Randabschlussgebietstroms, gekennzeichnet mit dem Bezugskennzeichen 301 in 9, dargestellt werden. Ferner kann der Source-Drain-Gesamtstrom durch den Halbleiterkörper SB für die in 7 dargestellte Situation durch die Summe des jeweiligen Zellgebietstroms 402 und eines jeweiligen Randabschlussgebietstroms, gekennzeichnet mit dem Bezugskennzeichen 302, dargestellt werden. Eine Zeitentwicklung von Strömen im Randabschlussgebiet RR (siehe 6 und 7) kann wie folgt erklärt werden. Aufgrund der starken Abnahme über die Zeit des ersten Zellgebietstroms 401 (Situation gemäß 6) zeigt der Randabschlussgebietstrom 301 eine Erhöhung, und war dergestalt, dass das Randabschlussgebiet RR des Halbleiterkörpers SB den Reststrom trägt, d. h. den „Gesamtstrom minus den ersten Zellgebietstrom 401“. Die Situation im Hinblick auf 7 unterscheidet sich hiervon: Hier ist eine Flanke des zweiten Zellgebietstroms 402 weniger steil als in der Situation gemäß 6 (erster Zellgebietstrom 401).
  • 10 veranschaulicht einen Querschnitt eines Leistungshalbleiterbauelements 110, das ein Isoliergebiet gemäß Ausführungsformen aufweist, die mit hier beschriebenen anderen Ausführungsformen kombiniert werden können. Ein Halbleiterkörper des Halbleiterbauelements 110 hat eine erste, obere Seite 101 und eine zweite, untere Seite 102. Das Halbleiterbauelement 110 ohne Isoliergebiete oder Hohlräume ist in der Anmeldung DE 10 2006 036 347 B4 beschrieben, deren Offenbarungsgehalt durch diesen Querverweis als in dem Maße hierin aufgenommen gilt, wie die Anmeldung mit der vorliegenden Offenbarung nicht unvereinbar ist. 10 veranschaulicht das Einbringen des Isoliergebiets IR in ein Halbleiterbauelement 110.
  • Das Halbleiterbauelement 110 weist Elektroden 105, 106 auf, die in das Driftgebiet DT des Halbleiterkörpers hineinragen. Die Elektroden beinhalten Feldelektroden 106 im Zellgebiet CR und Randelektroden 105 im Randabschlussgebiet RR. Die Elektroden sind von jeweiligen dielektrischen Schichten umgeben, d. h., die Feldelektrode 106 ist von einer dielektrischen Feldelektrodenschicht 107 umgeben, während die Randelektrode 105 von einer dielektrischen Randelektrodenschicht 108 umgeben ist. Im Anwendungsbeispiel in 10 ist das Isoliergebiet IR in das Substrat S eingebettet, z. B. innerhalb des Draingebiets DR. Das Driftgebiet DT ist als Abdeckung des Isoliergebiets IR dargestellt, so dass ein Hohlraum einer spezifizierten, dreidimensionalen Form bereitgestellt werden kann.
  • Gemäß Ausführungsformen, die mit hier beschriebenen anderen Ausführungsformen kombiniert werden können, kann das Isoliergebiet IR unterschiedliche Formen aufweisen. Eine dreidimensionale Ausbildung des Isoliergebiets IR kann somit aus der Gruppe, bestehend aus einer sphärischen Form, einer zylindrischen Form, einer Quaderform, einer Kavernenform, einer toroidalen Form und beliebigen Kombinationen davon, ausgewählt werden.
  • Das in 10 dargestellte Halbleiterbauelement 110 weist eine Sourceelektrode SE, die mit einer Sourcemetallisierung SM verbunden ist, eine Drainelektrode DE und Gateelektroden GE auf. Der Halbleiterkörper, der lateral in ein Zellgebiet CR und ein Randabschlussgebiet RR, das an das Zellgebiet CR angrenzt, unterteilt ist, weist das Draingebiet DR, das mit der Drainelektrode DE verbunden ist, und eine Epitaxie-Halbleiterschicht 103, die auf das Draingebiet DR aufgebracht ist, auf. Wie in 10 gezeigt, weist der Halbleiterkörper das Substrat S, das Draingebiet DR auf dem Substrat, welches mit der Drainelektrode DE verbunden ist, das Driftgebiet DT auf dem Draingebiet DR und das Isoliergebiet IR auf.
  • Gemäß der Ausführungsform nach 10 kann das Isoliergebiet IR zumindest teilweise innerhalb des Draingebiets DR, vorzugsweise im Randabschlussgebiet RR, angeordnet sein, wobei das Isoliergebiet IR zumindest teilweise das Draingebiet DR abdeckt und geeignet ist, im Randabschlussgebiet RR einen vertikalen Durchgang von Ladungsträgern durch das Driftgebiet DT zumindest teilweise zu blockieren. Am äußeren Rand OR des Randabschlussgebiets RR kann eine laterale Feldstoppzone LFS bereitgestellt werden.
  • 11 veranschaulicht ein weiteres Halbleiterbauelement 100, das ein Isoliergebiet aufweist. Das in 11 gezeigte Leistungshalbleiterbauelement 100 ist eine Kompensationsvorrichtung mit drei Anschlüssen, wie beispielsweise ein Feldeffekttransistor (FET). Das erste Dotierungsgebiet SR, das mit einem ersten Anschluss verbunden ist, kann vom ersten Leitfähigkeitstyp, wie z. B. vom n-Typ, sein und von einem hoch n-dotierten Sourcegebiet gebildet sein. Im Zellgebiet CR weist das Driftgebiet DT p-Säulen 601 und n-Säulen 602 auf, die aneinander angrenzend angeordnet sind. Ein Bodygebiet BR des zweiten Leitfähigkeitstyps kann zwischen dem Sourcegebiet und einem schwach n-dotierten Driftgebiet DT angeordnet sein. Das Driftgebiet DT ist zwischen dem Bodygebiet BR und dem zweiten Dotierungsgebiet DR angeordnet, das mit einem zweiten Anschluss DE verbunden ist und vom ersten Leitfähigkeitstyp gebildet sein kann, z. B. durch ein hoch n-dotiertes Draingebiet im Falle eines FET. Die n-Säule 602 des Driftgebiets DT bildet einen pn-Durchgang mit dem Bodygebiet BR. Ein optionales Feldstoppgebiet des ersten Leitfähigkeitstyps kann zwischen dem ersten Teil DT1 des Driftgebiets DT und dem zweiten Dotierungsgebiet DR angeordnet sein. Das Feldstoppgebiet hat eine höhere Dotierungskonzentration als die Nettodotierung des ersten Teils DT1 des Driftgebiets DT. Die Nettodotierung des ersten Teils DT1 des Driftgebiets DT lässt sich durch Addieren der Dotierung der p-Säulen 601 und der n-Säulen 602 berechnen, wobei die Vorzeichen der Dotierungsgebiete zu beachten sind. Ein Gategebiet GR, das elektrisch mit einer Gateelektrode GE verbunden ist und von dem Bodygebiet BR mittels eines Gatedielektrikums GD isoliert ist, ist mit einem dritten Anschluss verbunden. Ein Kanalgebiet ist in dem Bodygebiet BR neben dem Gatedielektrikum GD gebildet und verbindet das erste Dotierungsgebiet SR mit den n-Säulen 602 im Driftgebiet DT. Die Leitfähigkeit des Kanalgebiets ist über eine Spannung steuerbar, die an die Gateelektrode GE angelegt wird.
  • Gemäß einer Ausführungsform ist das Gategebiet GR ein planares Gategebiet und befindet sich im Wesentlichen parallel zur Oberfläche der ersten Seite 101 des Halbleiterkörpers SB, wobei das Gategebiet für die Steuerung eines Inversionskanals in dem Bodygebiet BR geeignet ist, die im Wesentlichen parallel zur ersten Oberfläche 101 ist. Gemäß einer weiteren Ausführungsform ist das Gategebiet GR teilweise in einem Graben angeordnet, der sich in den Halbleiterkörper SB von der ersten Seite in vertikaler Richtung erstreckt und den Inversionskanal in dem Bodygebiet BR steuert, der im Wesentlichen senkrecht zur ersten Oberfläche 101 verläuft.
  • Gemäß noch einer weiteren Ausführungsform, die mit hier beschriebenen anderen Ausführungsformen kombiniert werden kann, kann das Randabschlussgebiet RR auch mit p-Säulen 601 und n-Säulen 602 bereitgestellt werden, die aneinander angrenzend angeordnet sind. Ein Dotierungsniveau bzw. ein Nettodotierungsniveau des ersten Teils DT1 des Driftgebiets DT ist so angepasst, dass es niedriger ist als ein Dotierungsniveau des zweiten Teils DT2 des Driftgebiets DT des Randabschlussgebiets RR. Das Isoliergebiet IR kann sich lateral zum äußeren Rand OR erstrecken, wie in 1A dargestellt, oder kann in einem Abstand vom äußeren Rand OR enden, wie in 11 dargestellt. So kann eine höhere mechanische Stabilität des Leistungshalbleiterbauelements 100 bereitgestellt werden, wenn das Isoliergebiet IR sich nicht bis zum äußeren Rand OR erstreckt.
  • Die Isoliergebiete IR gemäß den hier beschriebenen Ausführungsformen können in Randabschlussgebieten bzw. Randgebieten RR von Halbleiterbauelementen verwendet werden. Ferner können die Isoliergebiete IR auf Gate-Pads oder in intelligenten Leistungs-ICs aufgebracht werden, wo ein Hohlraum oder ein Isoliergebiet gemäß den hier beschriebenen Ausführungsformen zwischen einem Substrat und einer integrierten Schaltung einschließlich Logikschaltungen angeordnet werden kann.
  • Raumbezogene Begriffe wie „unter“, „unterhalb“, unten“, „über“, „obere“ und ähnliche werden zur Vereinfachung der Beschreibung verwendet, um die Positionierung eines Elements im Verhältnis zu einem zweiten Element zu erklären. Diese Begriffe sollen verschiedene Ausrichtungen des Bauelements abdecken, zusätzlich zu den verschiedenen Ausrichtungen, wie sie in den Zeichnungen dargestellt sind. Ferner werden Begriffe wie „erste/r“, „zweite/r“ und ähnliche verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben und sind ebenfalls nicht einschränkend zu verstehen. Ähnliche Begriffe beziehen sich in der gesamten Beschreibung auf ähnliche Elemente.
  • Im Sinne des vorliegenden Dokuments sind Begriffe wie „haben“, „enthalten“, „aufweisen“, „umfassen“ und ähnliche offene Begriffe, die das Vorhandensein der genannten Elemente oder Merkmale anzeigen, weitere Elemente oder Merkmale jedoch nicht ausschließen. Die Artikel „ein/eine“ und „der/die/das“ sollen den Plural sowie den Singular beinhalten, sofern im Kontext nicht eindeutig anders angezeigt.
  • Angesichts des obigen Bereichs an Variationen und Anwendungen sollte zu verstehen sein, dass die vorliegende Erfindung weder durch die obige Beschreibung noch durch die beigefügten Zeichnungen beschränkt ist. Stattdessen ist die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre rechtlichen Entsprechungen eingeschränkt.
  • Die obige schriftliche Beschreibung bedient sich spezifischer Ausführungsformen für die Offenbarung der Erfindung, einschließlich der besten Ausführungsart, und auch, um Fachleute in die Lage zu versetzen, die Erfindung nachzuvollziehen und zu nutzen. Obwohl die Erfindung anhand von verschiedenen spezifischen Ausführungsformen beschrieben wurde, werden Fachleute erkennen, dass die Erfindung im Geist und Schutzbereich der Ansprüche mit Änderungen in die Praxis umgesetzt werden kann. Besonders können einander nicht ausschließende Merkmale der oben beschriebenen Ausführungsformen miteinander kombiniert werden. Der patentfähige Schutzumfang wird durch die Ansprüche definiert und kann andere Beispiele enthalten, die Fachleuten auf diesem Gebiet in den Sinn kommen. Derartige andere Beispiele sollen sich im Schutzumfang der Ansprüche bewegen, wenn sie strukturelle Elemente haben, die nicht vom Wortlaut der Ansprüche abweichen, oder wenn sie äquivalente strukturelle Elemente mit unwesentlichen Abweichungen vom Wortlaut der Ansprüche aufweisen.
  • Ferner versteht es sich, dass die Merkmale der verschiedenen hier beschriebenen beispielhaften Ausführungsformen miteinander kombiniert werden können, soweit nicht ausdrücklich anders angegeben.
  • Obwohl hier spezifische Ausführungsformen veranschaulicht und beschrieben wurden, ist für Durchschnittsfachleute erkennbar, dass vielfältige alternative und/oder äquivalente Implementierungen die veranschaulichten und beschriebenen spezifischen Ausführungsformen ersetzen können, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll jegliche Anpassungen oder Varianten der hier besprochenen spezifischen Ausführungsformen abdecken. Deshalb ist beabsichtigt, dass die vorliegende Erfindung nur durch die Ansprüche und ihre Äquivalente eingeschränkt wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102006036347 B4 [0080]

Claims (20)

  1. Leistungshalbleiterbauelement, umfassend: einen Halbleiterkörper (SB) mit einer ersten Seite (101), einer der ersten Seite (101) gegenüberliegenden zweiten Seite (102) und einem äußeren Rand (OR), wobei der Halbleiterkörper (SB) ein aktives Gebiet (CR) und ein Randabschlussgebiet (RR) umfasst, das zwischen dem aktiven Gebiet (CR) und dem äußeren Rand (OR) angeordnet ist, wobei der Halbleiterkörper (SB) umfasst: ein erstes Dotierungsgebiet (SR) in dem aktiven Gebiet (CR) des Halbleiterkörpers (SB) und verbunden mit einer ersten Elektrode (SE), die auf der ersten Seite (101) des Halbleiterkörpers (SB) angeordnet ist; ein zweites Dotierungsgebiet (DR) in dem aktiven Gebiet (CR) und dem Randabschlussgebiet (RR) und verbunden mit einer zweiten Elektrode (DE), die auf der zweiten Seite (102) des Halbleiterkörpers (SB) angeordnet ist; ein Driftgebiet (DT) zwischen dem ersten Dotierungsgebiet (SR) und dem zweiten Dotierungsgebiet (DR), wobei das Driftgebiet (DT) einen ersten Teil, der an die erste Seite (101) des Halbleiterkörpers (SB) angrenzt, und einen zweiten Teil umfasst, der zwischen dem ersten Teil und dem zweiten Dotierungsgebiet (DR) angeordnet ist; und zumindest ein Isoliergebiet (IR), das im Randabschlussgebiet (RR) zwischen dem zweiten Dotierungsgebiet (DR) des Halbleiterkörpers (SB) und dem ersten Teil des Driftgebiets (DT) angeordnet ist.
  2. Leistungshalbleiterbauelement nach Anspruch 1, wobei das Isoliergebiet (IR) einen Hohlraum umfasst.
  3. Leistungshalbleiterbauelement nach Anspruch 1 oder 2, wobei das Isoliergebiet (IR) eine eingebettete dielektrische Schicht ist.
  4. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 3, wobei sich das Isoliergebiet (IR) lateral über das Randabschlussgebiet (RR) und einen Teil des aktiven Gebiets (CR) erstreckt, das an das Randabschlussgebiet (RR) angrenzt.
  5. Leistungshalbleiterbauelement nach einem der Ansprüche 2 bis 4, wobei der Hohlraum mit einem Gas gefüllt ist, ausgewählt aus der Gruppe bestehend aus Luft, Argon, Stickstoff, Sauerstoff, Wasserstoff und einer beliebigen Kombination daraus.
  6. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 5, wobei das Isoliergebiet (IR) zumindest teilweise von einer p-dotierten Zone umgeben ist.
  7. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei das Driftgebiet (DT) eine gegebene Maximaldicke aufweist und wobei eine Dicke des ersten Teils des Driftgebiets (DT) ca. 30 % bis 95 % der gegebenen Maximaldicke des Driftgebiets (DT) beträgt.
  8. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 7, wobei eine Form des Isoliergebiets (IR) dreidimensional abgerundete Kanten umfasst.
  9. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 8, wobei das Leistungshalbleiterbauelement ausgewählt ist aus der Gruppe bestehend aus MOSFET, MISFET, IGBT, JFET, HEMT, Thyristor und Diode.
  10. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 9, wobei sich das Isoliergebiet (IR) vom zweiten Teil des Driftgebiets (DT) zumindest teilweise in das zweite Dotierungsgebiet (DR) erstreckt.
  11. Leistungshalbleiterbauelement nach einem der Ansprüche 2 bis 10, ferner umfassend einen weiteren Hohlraum, der im Randabschlussgebiet (RR) zwischen dem ersten Teil des Driftgebiets (DT) und der zweiten Seite (102) des Halbleiterkörpers (SB) angeordnet ist, wobei der Hohlraum und der weitere Hohlraum in unterschiedlichen Tiefen im Verhältnis zur ersten Seite (101) des Halbleiterkörpers (SB) angeordnet sind.
  12. Leistungshalbleiterbauelement, umfassend: einen Halbleiterkörper (SB) mit einer ersten Seite (101), einer der ersten Seite (101) gegenüberliegenden zweiten Seite (102) und einem äußeren Rand (OR), wobei der Halbleiterkörper (SB) ein aktives Gebiet (CR) und ein Randabschlussgebiet (RR) umfasst, das zwischen dem aktiven Gebiet (CR) und dem äußeren Rand (OR) angeordnet ist, wobei der Halbleiterkörper (SB) umfasst: ein erstes Dotierungsgebiet (SR) in dem aktiven Gebiet (CR) des Halbleiterkörpers (SB) und verbunden mit einer ersten Elektrode (SE), die auf der ersten Seiten (101) des Halbleiterkörpers (SB) angeordnet ist; ein zweites Dotierungsgebiet (DR) in dem aktiven Gebiet (CR) und dem Randabschlussgebiet (RR) und verbunden mit einer zweiten Elektrode (DE), die auf der zweiten Seite (102) des Halbleiterkörpers (SB) angeordnet ist; ein Driftgebiet (DT) zwischen dem ersten Dotierungsgebiet (SR) und dem zweiten Dotierungsgebiet (DR); und zumindest ein Isoliergebiet (IR), das im Randabschlussgebiet (RR) des Halbleiterkörpers (SB) und zumindest teilweise im zweiten Dotierungsgebiet (DR) angeordnet ist, wobei das Isoliergebiet (IR) ein Sperrgebiet im Randabschlussgebiet (RR) bildet, um einen vertikalen Durchgang von Ladungsträgern zumindest teilweise zu blockieren.
  13. Leistungshalbleiterbauelement gemäß Anspruch 12, wobei das Isoliergebiet (IR) einen Hohlraum umfasst.
  14. Leistungshalbleiterbauelement gemäß Anspruch 12 oder 13, wobei das Isoliergebiet (IR) eine eingebettete dielektrische Schicht ist.
  15. Leistungshalbleiterbauelement nach einem der Ansprüche 12 bis 14, wobei das Driftgebiet (DT) eine gegebene Maximaldicke aufweist, wobei das Isoliergebiet (IR) eine erste Seite (701) und eine der ersten Seite (701) gegenüberliegende zweite Seite (702) hat und wobei die erste Seite (701) des Isoliergebiets (IR) in einem Abstand vom ersten Dotierungsgebiet (SR) angeordnet ist, wobei der Abstand ca. 30 % bis 120 % der gegebenen Maximaldicke des Driftgebiets (DT) beträgt.
  16. Leistungshalbleiterbauelement nach einem der Ansprüche 12 bis 15, wobei sich das Isoliergebiet (IR) lateral über das Randabschlussgebiet (RR) und einen Teil des aktiven Gebiets (CR) erstreckt, das an das Randabschlussgebiet (RR) angrenzend angeordnet ist.
  17. Leistungshalbleiterbauelement, umfassend: einen Halbleiterkörper (SB) mit einer ersten Seite (101), einer der ersten Seite (101) gegenüberliegenden zweiten Seite (102) und einem äußeren Rand (OR), wobei der Halbleiterkörper (SB) ein aktives Gebiet (CR) und ein Randabschlussgebiet (RR) umfasst, das zwischen dem aktiven Gebiet (CR) und dem äußeren Rand (OR) angeordnet ist, wobei der Halbleiterkörper (SB) umfasst: ein erstes Dotierungsgebiet (SR) in dem aktiven Gebiet (CR) des Halbleiterkörpers (SB) und verbunden mit einer ersten Elektrode (SE), die auf der ersten Seite (101) des Halbleiterkörpers (SB) angeordnet ist; ein zweites Dotierungsgebiet (DR) in dem aktiven Gebiet (CR) und dem Randabschlussgebiet (RR) und verbunden mit einer zweiten Elektrode (DE), die auf der zweiten Seite (102) des Halbleiterkörpers angeordnet ist; ein Driftgebiet (DT) zwischen dem ersten Dotierungsgebiet (SR) und dem zweiten Dotierungsgebiet (DR); eine Feldstoppzone (FS), die zwischen dem Driftgebiet (DT) und dem zweiten Dotierungsgebiet (DR) angeordnet ist, wobei die Feldstoppzone (FS) eine höhere Dotierungskonzentration als das Driftgebiet (DT) aufweist und vom selben Leitfähigkeitstyp ist wie das Driftgebiet (DT); und zumindest ein Isoliergebiet (IR), das im Randabschlussgebiet (RR) angrenzend an das Draingebiet (DT) und zumindest teilweise in der Feldstoppzone (FS) angeordnet ist, wobei das Isoliergebiet (IR) ein Sperrgebiet im Randabschlussgebiet (RR) formt, um einen vertikalen Durchgang von Ladungsträgern zumindest teilweise zu blockieren.
  18. Leistungshalbleiterbauelement gemäß Anspruch 17, wobei das Isoliergebiet (IR) einen Hohlraum umfasst.
  19. Leistungshalbleiterbauelement nach einem der Ansprüche 17 oder 18, wobei sich das Isoliergebiet (IR) lateral über das Randabschlussgebiet (RR) und einen Teil des aktiven Gebiets (CR) erstreckt, das an das Randabschlussgebiet (RR) angrenzt.
  20. Verfahren zur Herstellung eines Leistungshalbleiterbauelements, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Halbleitersubstrats (S) mit einer Oberfläche; Bilden einer ersten Epitaxieschicht auf der Oberfläche des Halbleitersubstrats (S); Ätzen eines oder mehrerer Gräben in die erste Epitaxieschicht; Tempern der ersten Epitaxieschicht, umfassend den einen oder die mehreren Gräben, in einer Wasserstoffatmosphäre zur Umwandlung des einen oder der mehreren Gräben in einen oder mehrere Hohlräume; Bilden einer zweiten Epitaxieschicht auf der ersten Epitaxieschicht nach dem Tempern der ersten Epitaxieschicht, wobei das Substrat (S), die erste Epitaxieschicht und die zweite Epitaxieschicht einen Halbleiterkörper (SB) bilden, der eine erste Seite, eine der ersten Seite (101) gegenüberliegende zweite Seite (102) und einen äußeren Rand (OR) hat, wobei der Halbleiterkörper (SB) ein aktives Gebiet (CR) und ein Randabschlussgebiet (RR) umfasst, das zwischen dem aktiven Gebiet (CR) und dem äußeren Rand (OR) angeordnet ist; Bilden eines ersten Dotierungsgebiets (SR) in dem aktiven Gebiet (CR); Bilden einer ersten Elektrode (SE), die auf der ersten Seite (101) des Halbleiterkörpers (SB) angeordnet ist, in Kontakt mit dem ersten Dotierungsgebiet (SR); Bilden eines zweiten Dotierungsgebiets (DR) in dem aktiven Gebiet (CR) und im Randabschlussgebiet (RR); und Bilden einer zweiten Elektrode (DE), die auf der zweiten Seite (102) des Halbleiterkörpers (SB) angeordnet ist, in Kontakt mit dem zweiten Dotierungsgebiet (DR).
DE102014111063.3A 2013-08-09 2014-08-04 Leistungshalbleiterbauelement und Verfahren Pending DE102014111063A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/963,035 2013-08-09
US13/963,035 US9431490B2 (en) 2013-08-09 2013-08-09 Power semiconductor device and method

Publications (1)

Publication Number Publication Date
DE102014111063A1 true DE102014111063A1 (de) 2015-02-12

Family

ID=52388973

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014111063.3A Pending DE102014111063A1 (de) 2013-08-09 2014-08-04 Leistungshalbleiterbauelement und Verfahren

Country Status (3)

Country Link
US (2) US9431490B2 (de)
CN (1) CN104347722B (de)
DE (1) DE102014111063A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11121271B2 (en) 2013-05-22 2021-09-14 W&WSens, Devices, Inc. Microstructure enhanced absorption photosensitive devices
US10446700B2 (en) 2013-05-22 2019-10-15 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US10700225B2 (en) 2013-05-22 2020-06-30 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US10468543B2 (en) 2013-05-22 2019-11-05 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
WO2014190189A2 (en) 2013-05-22 2014-11-27 Shih-Yuan Wang Microstructure enhanced absorption photosensitive devices
US9455339B2 (en) * 2014-09-09 2016-09-27 Macronix International Co., Ltd. High voltage device and method for manufacturing the same
CN107078145B (zh) 2014-11-18 2019-05-07 王士原 经微结构增强吸收的光敏器件
DE102015109538B3 (de) * 2015-06-15 2016-12-08 Infineon Technologies Ag Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102016112018B4 (de) * 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
EP3690954A1 (de) * 2019-02-04 2020-08-05 Infineon Technologies Austria AG Halbleiterbauelement
US11848359B2 (en) * 2020-03-19 2023-12-19 Ohio State Innovation Foundation Method of forming lateral pn junctions in III-nitrides using p-type and n-type co-doping and selective p-type activation and deactivation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006036347B4 (de) 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014660C2 (de) * 2000-03-24 2002-08-29 Infineon Technologies Ag Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode
US20080261358A1 (en) * 2005-02-07 2008-10-23 Nxp B.V. Manufacture of Lateral Semiconductor Devices
JP5017926B2 (ja) * 2005-09-28 2012-09-05 株式会社デンソー 半導体装置およびその製造方法
JP4189415B2 (ja) * 2006-06-30 2008-12-03 株式会社東芝 半導体装置
US9396997B2 (en) * 2010-12-10 2016-07-19 Infineon Technologies Ag Method for producing a semiconductor component with insulated semiconductor mesas
CN103222057A (zh) * 2011-11-17 2013-07-24 富士电机株式会社 半导体器件以及半导体器件的制造方法
US9455339B2 (en) * 2014-09-09 2016-09-27 Macronix International Co., Ltd. High voltage device and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006036347B4 (de) 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur

Also Published As

Publication number Publication date
CN104347722A (zh) 2015-02-11
US10134845B2 (en) 2018-11-20
US20160315150A1 (en) 2016-10-27
CN104347722B (zh) 2017-12-22
US9431490B2 (en) 2016-08-30
US20150041965A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
DE102014111063A1 (de) Leistungshalbleiterbauelement und Verfahren
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102014101239B4 (de) Bipolarer halbleiterschalter und ein herstellungsverfahren dafür
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE112017002221T5 (de) Halbleiterbauelement und Leistungswandlervorrichtung
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102010039258A1 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE112015006832T5 (de) Halbleiteranordnung
DE102014109846A1 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE102013106946A1 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE102014109859A1 (de) Halbleitervorrichtung mit einer Feldelektrode
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102015118616B3 (de) Latchup-fester Transistor
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE102006046844B4 (de) Leistungshalbleiterbauelement mit Feldstoppzone und Verfahren zur Herstellung eines solchen Leistungshalbleiterbauelements
DE102021127759A1 (de) Halbleitervorrichtung und Halbleitereinrichtung
DE102013111966B4 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102005048447A1 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication