CN104347722B - 功率半导体器件和方法 - Google Patents

功率半导体器件和方法 Download PDF

Info

Publication number
CN104347722B
CN104347722B CN201410389778.6A CN201410389778A CN104347722B CN 104347722 B CN104347722 B CN 104347722B CN 201410389778 A CN201410389778 A CN 201410389778A CN 104347722 B CN104347722 B CN 104347722B
Authority
CN
China
Prior art keywords
region
semiconductor
insulation layer
edge termination
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410389778.6A
Other languages
English (en)
Other versions
CN104347722A (zh
Inventor
H-J·舒尔策
F·希尔勒
A·毛德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104347722A publication Critical patent/CN104347722A/zh
Application granted granted Critical
Publication of CN104347722B publication Critical patent/CN104347722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种功率半导体器件，包括：具有第一侧、与第一侧相对的第二侧以及外轮缘的半导体主体。半导体主体包括有源区、有源区和外轮缘之间布置的边缘端接区、在有源区中并且连接到布置在第一侧上的第一电极的第一掺杂区、在有源区和边缘端接区中并且连接到布置在第二侧上的第二电极的第二掺杂区、在第一掺杂区和第二掺杂区之间的漂移区，所述漂移区包括邻近第一侧的第一部分和布置在第一部分和第二掺杂区之间的第二部分、以及布置在边缘端接区中处于第二掺杂区和漂移区的第一部分之间的绝缘区。

Description

功率半导体器件和方法
技术领域
本文描述实施例涉及功率半导体器件以及用于对高电功率进行开关的方法。
背景技术
功率半导体开关，特别是场效应控制的开关器件，诸如金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)已被用于各种应用，包括但不限于用于电源和功率转换器、电动车、空调机、以及甚至由可再生能源供应商所使用的电网中的开关。特别是关于能够开关大电流和/或在较高的电压下工作的功率半导体器件，功率半导体主体的边缘端接区中传播的电流是一个问题。
由此，半导体开关易于发生过电流和过电压，这可能是由电路故障引起的。虽然通常提供有用于对过电流和电压进行放电的措施，这些措施也不能完全实施。
鉴于上述情况，有需要改善的地方。
发明内容
根据一个实施例，一种功率半导体器件，包括：半导体主体，所述半导体主体具有第一侧、与第一侧相对的第二侧以及外轮缘。半导体主体包括有源区和布置在有源区和外轮缘之间的边缘端接区。半导体主体进一步包括第一掺杂区、第二掺杂区、漂移区和绝缘区，所述第一掺杂区处于有源区中连接到布置在半导体主体的第一侧上的第一电极，所述第二掺杂区处于有源区和边缘端接区中连接到布置在第二半导体主体的第二侧上的第二电极，所述漂移区处于第一掺杂区和第二掺杂区之间，其中，所述漂移区包括邻近半导体主体的第一侧的第一部分和布置在第一部分和第二掺杂区之间的第二部分，所述绝缘区布置在边缘端接区中半导体主体的第二掺杂区和漂移区的第一部分之间。
根据一个实施例，一种功率半导体器件，包括：半导体主体，所述半导体主体具有第一侧、与第一侧相对的第二侧以及外轮缘。半导体主体包括有源区和布置在有源区和外轮缘之间的边缘端接区。半导体主体进一步包括第一掺杂区、第二掺杂区、漂移区和绝缘区，所述第一掺杂区处于有源区中并连接到布置在半导体主体的第一侧上的第一电极，所述第二掺杂区处于有源区和边缘端接区中并连接到布置在半导体主体的第二侧上的第二电极，所述漂移区处于第一掺杂区和第二掺杂区之间，所述绝缘区布置在边缘端接区中并且至少部分地布置在第二掺杂区中，其中，所述绝缘区在边缘端接去中形成阻挡区，以至少部分地阻挡电荷载流子的垂直运送。
根据一个实施例，一种功率半导体器件，包括：半导体主体，所述半导体主体具有第一侧、与第一侧相对的第二侧以及外轮缘。半导体主体包括有源区和布置在有源区和外轮缘之间的边缘端接区。半导体主体进一步包括第一掺杂区、第二掺杂区、漂移区、场止区(field stop zone)和绝缘区，所述第一掺杂区处于有源区中，并连接到布置在半导体主体的第一侧上的第一电极，所述第二掺杂区处于有源区和边缘端接区中，并且连接到布置在半导体主体的第二侧上的第二电极，所述漂移区处于第一掺杂区和第二掺杂区之间，所述场止区布置在漂移区和第二掺杂区之间，其中，所述场止区具有比漂移区更高的掺杂浓度并且与漂移区的导电类型相同，所述绝缘区布置在边缘端接区中邻近漏极区并且至少部分地布置在场止区中，其中，绝缘区在边缘端接区中形成阻挡区以至少部分地阻挡电荷载流子的垂直运送。
根据一个实施例，一种用于制造功率半导体器件的方法，包括：提供具有表面的半导体衬底；在半导体衬底的表面上形成第一外延层；在第一外延层上蚀刻一个或多个沟槽；对包括一个或多个沟槽的第一外延层在包含氢气的气氛环境中退火，以将一个或多个沟槽转换成一个或多个空腔；在对第一外延层退火之后在第一外延层上形成第二外延层，其中所述衬底、所述第一外延层以及所述第二外延层形成具有第一侧、与第一侧相对的第二侧、和外轮缘的半导体主体，所述半导体主体包括有源区和布置在有源区和外轮缘之间的边缘端接区；在有源区中形成第一掺杂区；在半导体主体的第一侧上形成布置为与所述第一掺杂区接触的第一电极；在有源区和边缘端接区中形成第二掺杂区；以及在半导体主体的第二侧上形成布置为与第二掺杂区接触的第二电极。
本领域技术人员将通过阅读下面的详细描述以及查看附图认识到附加特征和优点。
附图说明
附图中的部件不一定按比例绘制，而是重点放在说明本发明的原理。此外，在附图中，相似的附图标记标示相应的部分。在附图中：
图1A示出根据一个实施例的包括绝缘区的功率半导体芯片的横截面视图；
图1B示出根据另一实施例的包括绝缘区的功率半导体芯片的横截面视图；
图1C示出根据又一实施例的包括绝缘区的功率半导体芯片的横截面视图；
图2示出根据一个实施例的包括绝缘区域的半导体芯片的一部分的透视图；
图3示出根据一个实施例的半导体芯片的一部分的透视图，其中描绘了用于提供绝缘区的过程步骤；
图4示出根据一个实施例的半导体芯片的一部分的透视图，其中描绘了用于提供绝缘区的过程步骤；
图5示出根据一个实施例的半导体芯片的一部分的透视图，其中描绘了用于提供绝缘区的过程步骤；
图6示出半导体芯片的横截面视图，所述横截面视图包括电流密度分布曲线图以用于说明电流密度的分布；
图7示出根据一个实施例的半导体芯片的横截面视图，所述横截面视图包括电流密度分布曲线图以用于说明电流密度的分布；
图8示出根据一个实施例的显示横向电流密度分布的曲线图；
图9示出根据一个实施例的随时间变化的电流密度分布的曲线图；
图10示出包括绝缘区的半导体电路元件；以及
图11示出包括绝缘区的另一半导体电路元件。
具体实施方式
在下面的详细描述中，参考了附图，形成本发明的一部分，并且其中以图示说明本发明可以设施的具体实施例来示出。在这方面，方向性术语，例如“顶”、“底”、“前”、“后”，“超前”、“拖后”、“横向”、“垂直”等，用于参照的图中所描绘的朝向。由于实施例的部件可以被定位在多个不同朝向，方向性术语是用于说明的目的并且不以任何方式进行限制。要理解的是，可以利用其他实施例，并且可以进行结构上或逻辑上的改变而不脱离本发明的范围。因此，下面的详细描述不应被视为具有限制意义，并且本发明的范围由所附的权利要求所限定。所描述的实施例使用特定的语言，这不应当被解释为限制所附权利要求的范围。
现在将参考各实施例详细说明在附图中示出的一个或多个示例。每一个示例通过解释的方式提供，并且不旨在限制本发明。例如，示出或描述为一个实施例的一部分可以被用于其它实施例中或者与其它实施例结合使用，以产生又一个实施例。本发明旨在包括这样的修改和变型。示例采用特定的语言进行描述不应被解释为限制所附权利要求的范围。附图不按比例绘制，并且仅用于说明的目的。为了清楚起见，如果没有另外说明，相同的元件或制造步骤已在不同的附图中通过相同的标号标示。
在图中，横向方向表示参考标记x。此外，在附图中垂直方向表示为参考标记y。
在本说明书中，半导体衬底的第二表面被认为是由半导体衬底的下部或背侧表面形成的，而第一表面被认为是由半导体衬底的上部、前部或主表面形成的。因此用在本说明书中的术语“上方”和“下方”描述的结构特征的相对于另一个结构特征的位置是考虑到这一朝向的。
在本说明书的上下文中，术语“MOS”(金属氧化物半导体)应被理解为包括更一般的术语“MIS”(金属绝缘体半导体)。例如，术语MOSFET(金属氧化物半导体场效应晶体管)应被理解为包括具有栅极绝缘体而不是氧化物的FET，即术语MOSFET是分别用在IGFET(绝缘栅场效应晶体管)和MISFET(金属绝缘体半导体场效应晶体管)的更一般的术语含义中的。
在本说明书的上下文中，用于MOSFET的栅极材料的术语“金属”应当理解为包括导电材料，例如，但不限于，金属、合金、掺杂的多晶半导体和金属半导体化合物例如金属硅化物。
场效应控制的开关装置，诸如金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)已被用于各种用途，包括用于电源和功率转换器、电动车、空调机、以及甚至音响系统中的开关。特别地，关于能够开关大电流和/或操作在较高的电压下的功率器件，通常需要在导通的接通状态下的低电阻。这意味着，即，对于给定的被开关的电流，需要跨接通的FET两端的电压降，即，源极-漏极电压低。另一方面，在FET的关断或换流期间发生的损耗通常也保持得较小以最小化整体的损耗。
如在本说明书中使用的术语“功率半导体器件”旨在描述具有高电压和/或高电流开关容量的单个芯片上的半导体器件。换言之，功率半导体器件旨在用于高电流，典型地处于安培范围。在该说明书中，术语“固态功率开关”、“固态开关器件”和“功率半导体器件”同义地使用。
在本说明书的上下文中，其中反型沟道能够形成和/或受到电场效应控制的半导体区也被称为主体区。在本说明书中使用的术语“场效应”旨在描述在半导体区中的“反型沟道”的电场介入的形成和/或反型沟道的形状和/或导电性的控制。沟道区的导电性类型通常被改变，即，被反型，以用于形成邻近于沟道区的反型导电性类型的两个半导体区之间的单极电流路径。
在本说明书的上下文中，术语“场效应结构”旨在描述形成在半导体衬底上或半导体器件上并且具有由介电区或介电层至少从主体区绝缘的栅极电极的结构。用于形成栅极电极和主体区之间的介电区或介电层的介电材料的示例包括，但不限于，氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)、氧化锆(ZrO2)、钽氧化物(Ta2O5)、氧化钛(TiO2)和氧化铪(HfO2)。
在本说明书的上下文中，术语“栅极电极”旨在描述位于主体区附近并且从主体区绝缘，并且被配置为形成和/或通过主体区控制沟道区的电极。
在本说明书中，n掺杂被称为第一导电类型，而p掺杂被称为第二导电类型。可替换地，半导体器件可以相反的掺杂关系来形成，从而第一导电类型可以是p掺杂而第二导电类型可以是n掺杂。此外，一些附图通过在掺杂类型的旁边指示“-”或“+”而示出相对掺杂浓度。例如，“n-”表示的掺杂浓度小于“n”掺杂区的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更大的掺杂浓度。然而，显示相对掺杂浓度并不意味着相同的相对掺杂浓度的掺杂区必须具有相同的绝对掺杂浓度，除非另有说明。例如，两个不同的n+掺杂区可以有不同的绝对掺杂浓度。这同样适用于例如n+掺杂区和p+掺杂区。
术语“电连接”和“电连接的”描述了两个元件之间的欧姆连接。
如本文所用的，术语“场止区”旨在表示半导体主体的区域，其是被沉积在衬底表面上的区域。在半导体芯片上引入场止区有利于使用具有低掺杂或具有与场止区互补的掺杂的衬底材料。由此，场止区可以掺杂以这样的方式来防止空间电荷区渗透进入衬底中。由此，能够避免降低击穿电压和/或“击穿”芯片上的半导体器件。包括场止区的半导体器件被表示为场止部件，并且包括但不限于，功率MOSFET、绝缘栅双极晶体管(IGBT)、晶闸管、二极管或双极晶体管。本文所用的术语“横向场止区”旨在表示该半导体主体的被布置在半导体主体的外轮缘处的至少部分处于边缘端接区之内的区域。在说明书中，术语“场止区”、“场止层”和“场止区域”同义地使用。
图1A示出了根据一个实施例的包括具有第一侧101、与第一侧101相对的第二侧102以及外轮缘OR的半导体主体SB的功率半导体装置100的横截面视图。此外，半导体主体SB包括有源区CR和布置在半导体主体SB的有源区CR和外轮缘OR之间的边缘端接区RR。此外，半导体主体SB可以包括在半导体主体SB的有源区CR的第一掺杂区SR，所述第一掺杂区SR被连接到布置在半导体主体SB的第一侧101上的第一电极SE。除此之外，可以提供有源区CR中的第二掺杂区DR和半导体主体SB的边缘端接区RR，第二掺杂区域DR连接到布置在半导体主体SB的第二侧102上的第二电极DE。第二导电类型的主体区BR可以被布置在第一掺杂区SR和弱n掺杂的漂移区DT之间。漂移区DT被布置在主体区BR和第二掺杂区的DR之间，其连接到第二端子DE。漂移区DT包括邻近于半导体主体SB的第一侧101的第一部分DT1和布置在第一部分DT1和第二掺杂区DR之间的第二部分DT2。漂移区DT可以具有在垂直方向y上的尺寸，由图1A中的花括号DT指示，即垂直漂移区厚度TD，例如漂移区可以有一个在垂直方向上给定的最大厚度。此外，第一部分DT1的垂直厚度可以相当于漂移区DT的垂直漂移区厚度TD的约30％至95％，更具体地相当于垂直漂移区厚度TD的60％到90％，甚至更具体地可相当于垂直漂移区厚度TD的70％到80％。至少一个绝缘区IR被布置在半导体主体的SB的第二掺杂区DR和漂移区的第一部分DT1之间的边缘端接区RR中。绝缘区IR具有第一侧701，即关于垂直方向y的上侧，以及第二侧702，即关于垂直方向y的下侧。根据一个实施例，绝缘区IR的第一侧701可以离开第一掺杂区SR一定距离来布置，其中，所述距离可以相当于漂移区DT的给定的最大厚度的TD的约30％至120％，或者相当于漂移区DT的给定的最大厚度TD的约60％至95％。如果半导体功率器件100被提供作为晶体管，例如，但不限于，MOSFET、MISFET、或JFET，第一电极SE可以是源极电极，并且第二电极DE可以是漏极电极。此外，可以提供栅极电极GE。半导体主体SB然后可以沿横向被分成有源区CR或单元区和邻近该有源区CR的边缘端接区RR。
另外，功率半导体器件100可以被提供作为IGBT、JFET、HEMT、晶闸管和二极管。根据一个可替代实施例，至少一个绝缘区IR可以被布置在半导体主体SB的边缘端接区RR并且至少部分地处于第二掺杂区DR内，绝缘区IR在边缘端接区域RR区中形成阻挡区，至少部分地阻挡电荷载流子的垂直运输。根据进一步的可替代方案，绝缘区IR可以至少部分地从漂移区DT的第二部分DT2延伸到第二掺杂区DR。
根据图1B所示的实施例，功率半导体器件100为双端器件，一个示例是二极管或PIN二极管。第二导电类型的主体区BR可以被布置在第一掺杂区(在图1B中未示出)和弱n掺杂漂移区DT之间。漂移区DT被设置在主体区BR和第二掺杂区DR之间，其连接到第二端子DE。连接到第一端子SE的第一掺杂区可以是第二导电类型，诸如p型，并且可以由p掺杂阳极而形成。连接到第二端子DE的第二掺杂区DR，可以是第一导电类型，例如n型的，并且可以通过高n掺杂阴极区来形成。漂移区DT可以是第一掺杂类型，并且可以具有小于阴极区掺杂浓度的掺杂浓度。漂移区DT形成具有阳极区的pn结。根据进一步的实施例，漂移区DT可以包括邻近于半导体主体SB的第一侧101的第一部分DT1和设置在第一部分DT1和第二掺杂区DR之间的第二部分DT2。根据一个实施例，其以可与本文描述的其它实施例相结合，可以提供被适配为限定边缘端接的场面板FP。
根据图1C中所示的实施例，功率半导体器件100是三端器件，诸如场效应晶体管(FET)或绝缘栅双极晶体管(IGBT)。连接到第一端子的第一掺杂区SR可以是第一导电类型，例如n型，并且可以通过高n掺杂的源极区而形成。漂移区DT可以是第一掺杂类型，并且具有低于源极区掺杂浓度的掺杂浓度。第二导电类型的主体区BR可以被布置在源极区和弱n型掺杂的漂移区之间。漂移区DT被布置在主体区BR和第二掺杂区DR之间，其连接到第二端子DE并且可由第一导电类型形成，例如在FET的情况下由高n掺杂的漏极区形成，或者可由第二导电类型形成，例如在IGBT的情况下由p掺杂的射极区形成。漂移区DT利用主体区BR形成pn结。可选的第一导电类型的场止区可以被布置在漂移区DT的第一部分DT1和第二掺杂区的DR之间。场止区具有比漂移区DT的第一部分DT1更高的掺杂浓度。电连接到栅极电极GE并且借助于栅极电介质GD与主体区BR绝缘的栅极区GR被连接到第三端子。沟道区形成在主体区BR中靠近栅极电介质GD并且将第一掺杂区SR连接到漂移区DT。沟道区的导电率通过施加到栅极电极GE的电压可以进行控制。
根据一个实施例，功率半导体器件100是双极器件，诸如二极管或IGBT。根据另一实施例，功率半导体器件是诸如FET的单极器件。
根据一个实施例，栅极区GR是平面栅极区并位于基本上平行于半导体主体SB的第一侧101的表面，栅极区被适配用于控制基本上平行于第一表面101的主体区BR中的反型沟道。根据进一步的实施例，栅极区GR部分地位于从所述第一侧在垂直方向上延伸进入半导体主体SB的沟槽，并且控制在主体区BR中的反型沟道，其基本上垂直于第一表面101。
功率半导体器件100被提供在垂直结构中，即电流流动基本上垂直于衬底S的表面，在由附图标记y表示的箭头的方向上。如图1A-1C所示，在半导体主体SB包括衬底S、衬底S上的第二掺杂区或漏极区DR、连接到漏极电极DE的漏极区DR、连接到源极电极SE的第一掺杂区或源极区SR、源极区SR和漏极区DR之间的漂移区DT、和至少一个绝缘区IR。根据一个实施例，漂移区DT可以具有一定厚度TD，其取决于功率半导体器件100的额定阻挡能力。以微米(μm)的漂移区DT的厚度TD可以根据下面的等式(1)从功率半导体器件100的以伏特(V)的期望阻挡电压BV线性选择：
TD＝6...12×BV/100 (1)
作为一个示例，假设600V的阻挡电压BV，功率半导体器件的漂移区DT的典型厚度TD可以为相当于48μm到72μm的范围内。
根据本发明的实施例，漂移区DT可以有在垂直方向上的给定的最大厚度TD，所述垂直方向即在垂直于半导体衬底的表面的方向上，其中漂移区DT的第一部分DT1的厚度可以相当于漂移区DT的给定的最大厚度TD的大约30％至95％，更具体地可以相当于给定的最大厚度TD的60％至90％，并且甚至更具体地可以相当于给定的最大厚度TD的70％至80％。
根据可与本文描述的其它实施例相结合的一个实施例，绝缘区IR可以至少部分地被布置在漂移区DT内，主要是在边缘端接区或轮缘区RR并且邻近于漏极区DR，绝缘区IR漂移区DT至少部分地覆盖漏极区DR并且被适配用于在边缘端接区RR中至少部分地阻挡穿过漂移区DT的电荷载流子的垂直运送。漏极区DR可以至少部分地包括在衬底S上，其在x方向上延伸。根据可与本文描述的其它实施例相结合的一个实施例，绝缘区IR可以跨边缘端接区RR和有源区CR的一部分两端横向延伸。由此，通过半导体主体SB的源极-漏极电流的主要部分可以在有源区CR中流动。
根据可与本文描述的其它实施例相结合的一个实施例，绝缘区IR可以至少部分地被布置在漂移区DT内，主要是在边缘端接区或轮缘区RR并且相邻于漏极区DR，绝缘区IR至少部分地覆盖第二掺杂区DR并且被适配用于在边缘端接区RR中至少部分地阻挡穿过漂移区DT的电荷载流子的垂直运送。区域DR可以至少部分地包含在衬底S中，其在x方向上延伸，并能够形成例如IGBT的p型掺杂发射区。根据可与本文描述的其它实施例相结合的一个实施例，绝缘区IR可以跨边缘端接区RR和有源区CR的一部分的两端横向延伸。由此，通过半导体主体SB的源极-漏极电流的主要部分可以在有源区CR中流动。
栅极电极GE被布置在相邻于半导体主体区SB并且与半导体主体区SB，并且被配置为形成和/或控制穿过主体区的沟道区。源极电极SE和栅极电极GE嵌入在介电层中，例如在绝缘的氧化物OX中，氧化物OX从由氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)，氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化铪(HfO2)或其任意组合所构成的组中选择。
FET的半导体主体SB被横向地分成有源区CR和邻近有源区CR的边缘端接区RR。穿过漂移区DT的电荷载流子的垂直运送由于绝缘区IR而至少部分地受到阻当。如图1A-1C中所示，绝缘区IR可以跨边缘端接区RR和有源区CR的一部分的两端横向延伸。以这种方式，从漏极电极DE流动到源极电极SE的电流被限制在没有被绝缘区IR所覆盖的漏极区域DR的面积中。根据可与本文描述的实施例进行组合的又一实施例，绝缘区IR可以横向地延伸到外轮缘OR，如图1A所示，或可在离开外轮缘OR一定距离处结束，如在图1B和1C中所描述的。
根据一个实施例，提供一种用于减少功率半导体器件100的边缘端接区RR中的电荷载流子浓度的方法。该方法包括提供布置在漏极区DR和源极区SR之间的至少一个绝缘区IR的步骤，至少部分地借助于绝缘区IR覆盖主要在边缘端接区RR中的漏极或发射极区DR的步骤，在边缘端接区RR中至少部分地阻当穿过漂移区DT的电荷载流子的垂直运送。根据一个可替代方案，阻断漏极区DR和漂移区DT之间的自由电荷载流子的运送还可以包括至少在绝缘区IR的一个接口处重组自由电荷载流子。
根据可与本文描述的其他实施例相结合的一个实施例，可以提供一种在半导体主体SB内形成绝缘区的方法，特别是在半导体主体SB的边缘端接区RR中形成绝缘区的方法。该方法包括提供衬底S、通过将至少一个第一外延层沉积在衬底S上形成半导体主体SB、在沉积的外延层上蚀刻至少一个沟槽、在含有氢的气氛环境中对半导体主体SB退火、以及在经退火的半导体主体SB上沉积至少一个另外的外延层，其中，绝缘区形成为在第一外延层和/或在衬底中处于沟槽的位置处的空腔。根据可与本文描述的其它实施例相结合的进一步的实施例，可以提供一种在半导体主体SB，特别是在半导体主体SB的边缘端接区RR内形成绝缘区的方法。该方法包括提供衬底S、通过在衬底上蚀刻至少一个沟槽形成半导体主体SB、在含有氢的气氛环境中对半导体主体SB退火、以及在经退火的半导体主体SB上沉积至少一个另外的外延层，其中绝缘区被形成为在衬底上的处于沟槽的位置处的空腔。
根据其另一个变形方案，在沟槽104的位置处形成外延层之间的空腔包括提供绝缘区IR的三维形状，其是从由球形、圆筒形、长方体形、凹形、环形、以及其任意组合所构成的组中选择。根据一个实施例，可以提供一种用于制造功率半导体器件100的方法。该方法可以包括：提供具有表面的半导体衬底、在半导体衬底的表面上形成可选的第一外延层、在第一外延层和/或在衬底上刻蚀一个或多个沟槽、在含有氢的气氛环境中对包括一个或多个沟槽的衬底和/或第一外延层退火以将一个或多个沟槽转换成一个或多个空腔、在退火步骤之后在衬底和/或第一外延层上形成第二外延层，其中衬底、可选的第一外延层、和第二外延层形成半导体主体SB；在半导体主体SB的有源CR中形成第一掺杂区SR、形成布置在半导体主体SB的第一侧101上与第一掺杂区域SR接触的第一电极SE、在有源区CR和半导体主体SB的边缘端接区RR中形成第二掺杂区域DR、并形成布置在半导体主体SB的第二侧102上与第二掺杂区DR接触的第二电极DE。
根据可与本文描述的实施例相结合的另一个实施例，可以在边缘端接区RR上漂移区DT的第一部分DT1和半导体主体SB的第二侧102之间布置另外的空腔，其中空腔和另外的空腔被布置在关于半导体主体的第一侧101的不同深度处。根据一个变形方案，阻挡在漏极区DR和漂移区DT之间的自由电荷载流子的运送还包括至少在绝缘区IR的一个接口处重组自由电荷载流子。由此，存储在漂移区DT的电荷的量可以被减少。
根据可与本文描述的其他实施例相结合的实施例，提供了一种制造功率半导体装置的方法。该方法包括：提供具有表面的半导体衬底、在第一外延层或衬底中的一个上刻蚀一个或多个沟槽、在含有氢的气氛环境中对包括一个或多个沟槽的半导体衬底退火以将一个或多个沟槽转换为一个或多个空腔、在含有氢的气氛环境中进行退火之后在衬底上形成第二外延层，其中，衬底、第一外延层、和第二外延层形成具有第一侧、与第一侧相对的第二侧、以及外轮缘的半导体主体，所述半导体主体包括有源区和布置在有源区和外轮缘之间的边缘端接区，在半导体主体的有源区中形成第一掺杂区，形成布置在半导体主体的第一侧上与第一掺杂区的接触的第一电极，在半导体主体的边缘端接区和有源区上形成第二掺杂区，以及形成布置在半导体主体的第二侧上与第二掺杂区接触的第二电极。
图2示出根据一个实施例的功率半导体器件100的一部分的透视图。功率半导体器件100具有半导体主体SB，其包括衬底S和漂移区DT。出于说明的目的，绝缘区IR的不同结构被示出为嵌入在漂移区DT中邻接衬底S。衬底S被提供为功率半导体器件100的漏极区或发射极区DR。
漏极区或发射极区DR被电连接到所述漏极电极或发射极电极DE。在图2、3的左侧，描绘了三个圆筒形的绝缘区。本文将关于图3-5描述用于获得这种圆柱形绝缘结构的形成所执行的过程步骤。图2的中央示出扁平空腔的形成。本文将关于图3-5描述用于获得这种扁平空腔的绝缘结构的形成所执行的过程步骤。图2的右侧示出球形绝缘结构的形成。本文将关于图3-5描述用于获得这种球形绝缘结构的形成所执行的过程步骤。
根据一个实施例，绝缘区IR可以被提供为特定形状的空腔。根据一个可替换的变形方案，空腔可填充有从由空气、氩气、氮气、氧气、氢气、以及其任意组合所构成的组中选出的气体。由此，能够避免或至少降低功率半导体器件100的制造过程中的热应力，因为气体是可压缩的，并且因此不易发生应力和/或传递自/传递到周围半导体材料的力。
根据可与本文描述的实施例进行组合的可替换实施例，绝缘区IR可以具有不同的形状。绝缘区IR的三维形成因而可以从包括球形、圆柱形、长方体形、凹形、环形、以及其任意组合的所构成的组中选择。根据可以与本文所描述的实施例进行组合的另一实施例，从包括球形、圆柱形、长方体形、凹形、环形、以及其任意组合的所构成的组中选择的绝缘区IR的三维形状可以由半导体材料制成的垂直支柱从衬底和/或第一外延层内部地支撑。
根据可与本文描述的实施例相结合的又一个实施例，绝缘区IR的形状可以包括三维的圆滑边缘。由此，能够避免或至少减少电场的高峰值。
根据可与本文描述的其它实施例相结合的进一步实施例，绝缘区IR，例如但不限于，可至少部分地由p掺杂区所包围的空腔。p掺杂区进一步增强了绝缘区的效果，在于防止或者至少减少了在边缘端接区RR的电荷载流子的运送。由此，能够避免从衬底S进入漂移区DT的连续n路径。
除此之外，或可替换地，绝缘区IR可以被提供为掩埋的介电层，或者可以被涂覆以电介质。介电层可以在后续的层被沉积之前，被沉积在需要绝缘区的位置处。根据另一个实施例，绝缘区IR的内层涂覆有介电层，例如通过在绝缘区IR的连接仍然存在时执行的沉积过程或热氧化过程，例如通过在含有氢的气氛环境中进行的退火过程期间剩余的、没有塌陷的或没有熔化的沟槽，或者在退火过程之后的绝缘区IR辅助沟槽开口。介电层可包括，但不限于，氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化钛(TiO2)和氧化铪(HfO2)。
现在参照图3-5，示出根据可与本文描述的其他实施例相结合的一个实施例的用于形成具体的绝缘结构的过程步骤。半导体主体SB可包括漏极区DR和漂移区DT之间的场止区FS，如图3-5所示。示于图3-5中的绝缘区IR可以被至少部分地嵌入场止区FS中。场止区FS可被提供为分别沉积于漏极区DR或衬底S上的半导体主体SB。
根据可与本文描述的其它实施例相结合的一个实施例，提供了一种在半导体主体SB内形成绝缘区IR的方法，特别是在半导体主体SB的边缘端接区RR上形成绝缘区IR的方法。该方法包括提供可以是高掺杂的衬底S。然后半导体主体SB通过在衬底S上沉积至少一个第一外延层而形成。这里，第一外延层的垂直厚度可以比空腔(绝缘区IR)的纵向展宽更大。
接着，如图3中所示，至少一个沟槽可以被蚀刻在沉积的第一外延层上，完成该过程之后，沟槽被提供在需要绝缘区IR的位置处。所蚀刻的沟槽的垂直展宽可以比空腔(绝缘区IR)的垂直展宽更大。在本说明书中使用的“垂直”旨在描述朝向，其被布置为基本上垂直于半导体衬底S的主表面。沟槽的横向宽度可以足够小，从而使得沟槽可以在后续过程中进行桥接。在本说明书中使用的“横向”旨在描述基本上平行于半导体衬底S的主表面的朝向。
在接下来的步骤中，半导体主体SB被退火，退火步骤在例如含有几个托(Torr)压力的氢气并且温度在约900至1150℃的气氛环境中执行，使得闭合桥形成在沟槽区上方。退火过程之后的情况示于图4。然后，在经退火的半导体主体SB上沉积至少一个另外的外延层，获得如图5所示的功率半导体器件100。沉积过程可以在退火步骤之后不久在相同的处理室中执行。从而，绝缘区IR形成为沟槽的位置处的外延层之间的空腔(参见图5)。
半导体主体SB中的场止区FS的引入可以有助于使用具有低基体掺杂或与场止区的掺杂互补的掺杂的衬底材料。由此，场止区FS可以这样一种方式进行掺杂，以避免或至少减少空间电荷区向衬底内的渗透。因此，能够避免降低击穿电压和/或“击穿”功率半导体设备100。包括场止区FS的半导体器件被表示为场止部件，并且包括，但不限于，功率MOSFET、绝缘栅双极晶体管(IGBT)、二极管、闸流管或双极晶体管。
由此，获得了半导体功率器件100，其包括源极电极SE(在图3-5中未示出)、漏极电极DE和栅极电极GE(在图3-5中未示出)，并且在半导体主体SB被横向地分成有源区CR和邻近有源区CR的边缘端接区RR。如图3-5所示，半导体主体SB包括衬底S、在衬底上连接到漏极电极或发射极电极DE的漏极区或发射极区DR、在漏极区DR上的场止区FS、在场止区FS上的漂移区DT、以及基本上布置在场止区FS上的绝缘区IR。绝缘区IR可以至少部分地布置在场止区FS内，主要处于边缘端接区RR中和邻近于漏极区DR，绝缘区IR至少部分地覆盖漏极区DR并且被适配用于至少部分地在边缘端接区RR中阻挡穿过漂移区DT的电荷载流子的垂直运送。
在这里应当指出，引入的绝缘区IR不限于场止区FS，而绝缘区IR可以被嵌入在漂移区DT中，在漏极区DR中，或在场止区FS中。根据其的变形方案，绝缘区IR可以布置在漏极区DR和场止区FS之间的界面处，或者在漏极区DR和漂移区DT之间的界面处，或者在场止区FS和漂移区DT之间的界面处。如果绝缘区IR基本上掩埋在衬底S中，则不执行第一外延层的沉积。在这里，外延层和/或场止区FS和/或提供漂移区DT的层可以被直接沉积在提供绝缘区IR的空腔上。
根据可与本文描述的其他实施例相结合的实施例，纵向的空腔可以通过支柱(图中未示出)来支撑。根据另一可替换方案，可以分别在半导体主体SB和场止区FS上形成多个紧密间隔的沟槽T。沟槽T变换成单个空腔或者相邻的沟槽合并为公共的空腔取决于横向间隔，即在沟槽T的间距。当以阵列布置多个紧密间隔的沟槽T时，空腔形成为绝缘区IR，其在顶视图中为阵列的二维延伸。
绝缘区IR可具有如图4的中央所示的平面形状。例如，紧密间隔的沟槽T的矩形阵列，形成具有圆角的基本上为矩形的空腔(参见图4的透视图)，而紧密间隔的沟槽T的行形成基本上伸长的空腔。可以提供圆角从而使得不希望的电场峰值得以避免或至少减少。因此，通过选择沟槽T的布置，能够形成几乎任意的空腔布置和形状。
图6示出了功率半导体器件100的横截面，其中具有电流线CT的电流密度分布曲线200被叠加在该图中，出于说明的目的，并且用于对电流分布与具有绝缘区IR的电流分布进行比较。电流密度分布曲线200从功率半导体器件100的主体二极管处于导通模式时，即，当n沟道MOSFET的源极电极SE处的电压比漏极电极DE处的电压更为正向时，模拟源极电极SE和漏极电极DE之间的电流流动来得到。功率半导体器件100被细分为有源区CR和边缘端接区RR。边缘端接区RR可以包括在其外轮缘OR处的横向场止区LFS。图6描绘了其中不存在绝缘区IR的情况下，电流密度分布的数值模拟。源自源极电极SE的电流路径随后基本上分布在漏极电极DE的面积上。如从图6中可以看出，电流路径的密度在源极电极SE接触漂移区DT的位置处增加。
图7示出了功率半导体器件100的横截面，其中具有电流线CT的另一电流密度分布曲线200被叠加在图中，出于说明的目的，并用于对电流分布与具有绝缘区IR的电流分布进行比较。图7描绘了存在绝缘区IR的情况下的电流密度分布的数值模拟。如可以从所产生的电流路径看出的，源极电极SE处的电流密度相较于图6中所示的没有任何绝缘区的情况中的源极电极SE处的电流密度而言已经下降了。除此之外，在边缘端接区RR中的电荷载流子的产生被减小。换言之，功率半导体器件100的边缘端接区RR中的电流流动(由电流线CT表示)得以被避免或至少减少。
如果功率半导体器件100的主体二极管处于导通模式，也就是说，如果n沟道MOSFET的源极电极SE处的电压比漏极电极DE处的电压更为正向，如图6和图7所示，功率半导体器件100的漂移区DT充斥着电子和空穴等离子体。因为在这种操作模式下，漂移区DT中不存在显著的电场，电子和空穴的浓度基本上等于并远大于漂移区DT的背景掺杂。
图8描绘了示出作为基本上平行于衬底表面的方向上的横向位置x的函数的不同的电子和空穴密度203的曲线图。包括两个模拟曲线的第一电子和空穴密度分布201对应于如图7所示的具有绝缘区IR的情况，而包括两个另外的模拟曲线的第二电子和空穴密度分布202对应于如图6所示的没有任何绝缘区IR的情况。经模拟的电子和空穴密度分布201和202分别为沿着图6和图7分别示出的x方向上的虚线BL截取的分布曲线。第一和第二电子和空穴密度分布201和202的比较表示在半导体主体SB中提供至少一个绝缘区IR的情况下电子和空穴密度的降低。由附图标记x-SE表示的横向位置对应于其中源极电极SE接触漂移区DT的x坐标。在图6和图7所分别描绘的两种情况下，在源极电极和漂移区DT接触的该接触点处，电子和空穴的密度出现峰值，但是，第一电子和空穴的密度分布201相较于第二电子和空穴的密度分布202具有较低的峰值。
图9示出当两个MOSFET主体二极管由辅助开关(例如充当开关的被接通的另一MOSFET)使其从导通操作转换成为截止操作时这两个MOSFET主体二极管的反向恢复特性300。在图9中，描绘了电流I和能量E两者的时间依赖关系。曲线401和402代表单元区域电流，即在单元区域CR中从源极电极SE到漏极电极DE在基本上垂直的方向上流动的电流(参见图6和图7)，作为时间t的函数。这里，第一单元区域电流401对应于图6所示的情况，其中在边缘端接区RR中没有提供绝缘区IR。另一方面，第二单元区域电流402对应于图7所示的情况，其中在与漏极区DR相邻的漂移区DT内的边缘端接区RR中提供了绝缘区IR。曲线301和302代表边缘端接区的电流，即，在边缘端接区RR中从源极电极SE到漏极电极DE在基本上垂直的方向上流过的电流(参见图6和图7)，作为时间t的函数。这里，第一边缘端接区的电流301对应于图6所示的情况，其中在边缘端接区RR中没有提供绝缘区IR。另一方面，第二边缘端接区的电流302对应于图7所示的情况，其中在与漏极区DR相邻的漂移区DT内的边缘端接区RR中提供了绝缘区IR。在这里应当指出，电流以任意单位表示，并且针对时间轴的原点是任意选择的。在本例子中，直到2.005μs的时间台阶，主体二极管中的正向电流从源极电极流向漏极电极，图9中所描绘的正向电流为加上负号的电流。在2.005μs的时间台阶处转换序列开始，例如，如果辅助开关使电流改变符号。在本示例中，在约2.020μs的时间台阶处获得零电流。在之后时间处存储在边缘端接区RR的漂移区DT中的过量电荷被去除。如可以从能量(E)曲线501，502看出的，在大约时间台阶2.080μs到时间台阶2.090μs开始上升，存储在单元区域CR中的大部分电荷被去除，并且漏极电极DE处的电压开始大幅上升高于源极电极SE的电位。在图6所描述的情况中，漏极电极DE与源极电极之间的上升电压去除边缘端接区RR中所存储的电荷，使得第一边缘端接区的电流301大幅增加，直到多余的电荷从边缘端接区RR被去除。与之形成对比的是，存储在图7所描绘的情况中的多余电荷的量要低得多，并且因此第二边缘端接区的电流302低得多。在世界台阶2.105μs或2.125μs之后，存储在根据图7或根据图6设计的器件中的整个过剩电荷基本上被去除。可能存在的杂散电感导致总电流以一定的斜率持续，例如通过导致生成电子雪崩，直到在大约时间台阶2.140μs处再次获得零电平，并且转换已经结束时。
如从两个边缘端接区的电流301、302随时间的演变可以清楚地看到，第二边缘端接区电流的绝对值302低得多，并且相比于第一边缘端接区的电流301更为平滑。这是对应于图7中所描绘的在与漏极区DR相邻的漂移区DT内的边缘端接区RR(轮缘区)中提供了绝缘区IR的情况中电流密度以及因此所存储的电荷远远低于图6中所描绘的在边缘端接区RR中没有提供绝缘区IR的情况中电流密度以及因此所存储的电荷。由于两个边缘端接区的电流301、302都集中在相邻于边缘端接区RR的最外部分的单元区域CR，第二边缘端接区的电流302导致的电流密度相比于第一边缘端接区的电流301更低，并且因此，对于功率半导体器件100来说应力更小。由此，根据实施例，器件的故障概率能够通过引入至少一个绝缘区IR而得到降低。
如从两个单元区域的电流401、402随时间的变化可以清楚地看到，第二单元区域电流402比第一单元区域电流401更为平滑。第二单元区域电流402展示出从时间台阶2.105μs线性减小，例如通过电子雪崩效应生成的载流子来提供，或者在第一单元区域电流401在稍后的时间点处开始上升的时候，通过沟道的电容性重新接通来提供。在这里应当指出的是，陡峭的斜率可以导致器件内的高应力以及诸如电磁干扰等的额外的问题。
穿过半导体主体SB的总的源极-漏极电流可以通过相应的单元区域的电流401和由图9中所示的附图标记301所指示的相应的边缘端接区的电流之和来表示，对于图6所示的情况而言。另外，穿过半导体主体SB的总的源极-漏极电流可以通过相应的单元区域的电流402和由附图标记302所指示的相应的边缘端接区的电流之和来表示，对于图7中所示的情况而言。边缘端接区RR中的电流随时间的演变可作如下解释(参照图6和图7)。由于第一单元区域电流401随着时间急剧下降(根据图6的情况)，边缘端接区的电流301呈现上升，从而使得半导体主体SB的边缘端接区RR承载剩余电流，即“总电流减去第一单元区域的电流401”。关于图7的情况则不同：这里，第二单元区域当前402的斜率比对应于图6的情况(第一单元区域电流401)较不陡峭。
图10示出根据实施例的可以与本文描述的其他实施例相结合的包括绝缘区的功率半导体器件110的横截面。半导体器件110的半导体主体具有第一、上侧101和第二、下侧102。在申请DE102006036347B4中描述了没有绝缘区或空腔的半导体器件110，该申请的公开内容以不与本公开不一致的程度并入本文作为参考。图10示出在半导体器件110中引入绝缘区IR。
半导体器件110包括突出进入半导体主体的漂移区DT的电极105和106。电极包括在单元区域CR中的场电极106和在边缘端接区RR中的轮缘电极105。电极由各自的介电层所包围，即场电极106由场电极的介电层107包围，其中，轮缘电极105由轮缘电极的介电层108包围。在如图10所示的应用示例中，绝缘区IR被嵌入在衬底S中，例如，在漏极区域DR中。漂移区DT被示出为覆盖绝缘区IR，使得可以提供特定的三维形状的空腔。
根据可以与本文描述的其他实施例相结合的实施例，绝缘区IR可以具有不同的形状。绝缘区IR的三维形成因而可以从包括球形、圆柱形、长方体形、凹形、环形以及其任意组合所构成的组中选择。
图10所示的半导体器件110包括连接到源极金属化SM的源极电极SE、漏极电极DE和栅极电极GE。被横向细分成单元区域CR和相邻于单元区域的CR的边缘端接区RR的半导体主体包括连接到漏极电极DE的漏极区域DR和沉积在漏极区域DR上的外延半导体层103。如图10所示，半导体主体包括衬底S、在衬底上连接到漏极电极DE的漏极区DR、在漏极区DR上的漂移区DT、和绝缘区IR。
根据图10中所示的实施例，绝缘区IR可以至少部分地布置在漏极区DR内部，主要是在边缘端接区RR上，绝缘区IR至少部分地覆盖漏极区DR并被适配用于在边缘端接区RR中至少部分地阻挡穿过漂移区DT的电流载流子的垂直运送。在边缘端接区RR的外轮缘OR处，可以提供横向的场止区LFS。
图11示出另一功率半导体器件100，其包括绝缘区。图11所示的功率半导体器件100是三端的补偿器件，诸如场效应晶体管(FET)。连接到第一端子的第一掺杂区域SR可以是第一导电型，诸如n型，并且可以通过高n掺杂的源极区来形成。在单元区域CR中，漂移区DT包括p列601和彼此相邻布置的n列602。第二导电类型的主体区BR可以被布置在源极区和弱n掺杂的漂移区DT之间。漂移区DT被布置在主体区BR和第二掺杂区DR之间，其连接到第二端子DE并且其可由第一导电类型来形成，例如在FET的情况下通过高n掺杂的漏极区。漂移区DT的n列602形成具有主体区BR的pn结。第一导电类型的可选的场止区可以被布置在漂移区DT的第一部分DT1和第二掺杂区DR之间。场止区具有比漂移区DT的第一部分DT1的净掺杂更高的掺杂浓度。漂移区DT的第一部分DT1的净掺杂可以通过关于掺杂面积的标号添加p列601和n列602的掺杂来计算。电连接到栅极电极GE并且通过栅极电介质的GD与主体区BR绝缘的栅极区GR被连接到第三端子。在主体区BR中靠近栅极电介质GD形成沟道区，将第一掺杂区SR连接到漂移区DT上的n列602。沟道区的导电率通过施加到栅极电极GE上的电压是可控的。
根据一个实施例，栅极区GR是平面的栅极区并且位于基本上平行于半导体主体SB的第一侧101的表面，栅极区被适配用于控制基本上平行于第一表面101的主体区BR中的反型沟道。根据另一实施例，栅极区GR部分地位于从第一侧在垂直方向上延伸进入半导体主体SB的沟槽中，并且控制在主体区BR中的反型沟道，其基本上垂直于第一表面101。
根据可与本文描述的实施例进行组合的另一个实施例，边缘端接区RR也可以被提供以彼此相邻布置的p列601和n列602。边缘端接区RR的漂移区DT的第一部分DT1的掺杂水平或净掺杂浓度分别被调整为比漂移区DT的第二部分DT2的掺杂水平更低。绝缘区IR可以横向地延伸到外轮缘OR，如图1A所示，或可在离开外轮缘OR一定距离处结束，如在图11所描绘的。由此，如果绝缘区IR不延伸至外轮缘OR，可以提供功率半导体器件100的高机械稳定性。
根据本文描述的实施例的绝缘区IR可以分别用于半导体器件的边缘端接区或轮缘区RR。此外，绝缘区IR可以被应用在栅极焊盘处，或在智能功率IC中，其中根据本文描述的实施例的空腔或绝缘区IR可以被布置在衬底和包括逻辑电路的集成电路之间。
诸如“下方”、“以下”、“下”，“上方”、“上”等的空间相对术语被用来方便描述，以解释一个元件相对于第二个元件的定位。这些术语旨在涵盖器件的除了那些在图中示出的不同朝向之外的不同朝向。此外，诸如“第一”、“第二”等的术语也被用于描述各种元件、区域、部分等，并且也并非意在限制。贯穿描述，类似的术语指代相同的元件。
如本文所用的术语“具有”、“含有”、“包括”、“包含”等是开放式术语，表明所陈述的元件或特征的存在，但不排除其它元件或特征。冠词“一”、“一个”和“所述”意在包括复数以及单数，除非上下文另有明确说明。
已知变型方案和应用的上述范围，应当理解的是，本发明并不受上述说明的限制，也不限于附图。相反，本发明由权利要求书及其法律等同物所限定。
本书面描述使用上述具体的实施例来公开本发明，包括最佳模式，并且还使本领域技术人员能够制造和使用本发明。尽管本发明已经就各种具体实施例进行了描述，本领域技术人员将认识到，本发明可以在权利要求书的精神和范围之内以修改来实践。尤其是，上述实施例相互不排斥的特征可以相互组合。可取得专利的范围由权利要求书限定，并且可以包括本领域技术人员所能想到的其他实施例。这些其他实例旨在处于权利要求书的范围之内，如果它们具有不与权利要求的字面语言不同的结构元件，或者如果它们包括与权利要求的字面语言无实质差异的等同的结构元件。
应当理解的是，本文所描述的各种示例性实施例的特征可以相互组合，除非特别指出与之相反。
尽管已图示和描述了具体实施例，将理解的是本领域普通技术人员的各种可替换和/或等同的实现方式可以代替所示出和描述的不脱离主旨的范围内的本发明的具体实施方案。本申请旨在涵盖本文所讨论的具体实施例的任何适配或变形。因此，本发明旨在仅由权利要求书及其等同物来限定。

Claims (22)

1.一种功率半导体器件，包括：
半导体主体，所述半导体主体具有第一侧、与所述第一侧相对的第二侧以及外轮缘，所述半导体主体包括有源区和布置在所述有源区和所述外轮缘之间的边缘端接区，所述半导体主体还包括：
第一掺杂区，所述第一掺杂区域处于所述有源区中，并连接到布置在所述半导体主体的所述第一侧上的第一电极；
第二掺杂区，所述第二掺杂区处于所述有源区和所述边缘端接区中，并连接到布置在所述半导体主体的所述第二侧上的第二电极；
漂移区，所述漂移区处于所述第一掺杂区和所述第二掺杂区之间，所述漂移区包括邻近所述半导体主体的所述第一侧的第一部分和布置在所述第一部分和所述第二掺杂区之间的第二部分；以及
绝缘区，所述绝缘区布置在所述边缘端接区中处于所述第二掺杂区和所述漂移区的所述第一部分之间，
其中所述第二侧沿着单个平面在所述有源区和所述边缘端接区两者上延伸。
2.根据权利要求1所述的功率半导体器件，其中所述绝缘区包括空腔。
3.根据权利要求1所述的功率半导体器件，其中所述绝缘区为被掩埋的电介质层。
4.根据权利要求1所述的功率半导体器件，其中所述绝缘区跨所述边缘端接区和邻近于所述边缘端接区的所述有源区的一部分的两端横向延伸。
5.根据权利要求2所述的功率半导体器件，其中所述空腔被填充有从由空气、氩、氮、氧、氢以及以上任意组合所构成的组中选出的气体。
6.根据权利要求2所述的功率半导体器件，其中所述绝缘区至少部分地由p掺杂区包围。
7.根据权利要求1所述的功率半导体器件，其中所述漂移区具有给定的最大厚度，并且其中所述漂移区的所述第一部分的厚度相当于所述漂移区的所述给定的最大厚度的30％至95％。
8.根据权利要求1所述功率半导体器件，其中所述绝缘区的形状包括三维圆形边缘。
9.根据权利要求1所述的功率半导体器件，其中所述功率半导体器件从由MOSFET、MISFET、IGBT、JFET、HEMT、晶闸管，以及二极管所构成的组中选择。
10.根据权利要求1所述的功率半导体器件，其中所述绝缘区至少部分地从所述漂移区的所述第二部分延伸到所述第二掺杂区中。
11.根据权利要求2所述的功率半导体器件，还包括布置在所述漂移区的所述第一部分和所述半导体主体的所述第二侧之间处于所述边缘端接区中的另一空腔，其中所述空腔和所述另一空腔被布置在相对于所述半导体主体的所述第一侧的不同深度处。
12.一种功率半导体器件，包括：
半导体主体，所述半导体主体具有第一侧、与所述第一侧相对的第二侧以及外轮缘，所述半导体主体包括有源区和布置在所述有源区和所述外轮缘之间的边缘端接区，所述半导体主体还包括：
第一掺杂区，所述第一掺杂区处于所述有源区中，并连接到布置在所述半导体主体的所述第一侧上的第一电极；
第二掺杂区，所述第二掺杂区处于所述有源区和所述边缘端接区中，并连接到布置在所述半导体主体的所述第二侧上的第二电极；
漂移区，所述漂移区处于所述第一掺杂区和所述第二掺杂区之间；以及
绝缘区，所述绝缘区布置在所述边缘端接区中并且至少部分地布置在所述第二掺杂区中，所述绝缘区形成所述边缘端接区中的阻挡区以至少部分地阻挡电荷载流子的垂直运送，
其中所述第二侧沿着单个平面在所述有源区和所述边缘端接区两者上延伸。
13.根据权利要求12所述的功率半导体器件，其中所述绝缘区包括空腔。
14.根据权利要求12所述的功率半导体器件，其中所述绝缘区为被掩埋的电介质层。
15.根据权利要求12所述的功率半导体器件，其中所述漂移区具有给定的最大厚度，其中所述绝缘区具有第一侧和与所述第一侧相对的第二侧，并且其中所述绝缘区的所述第一侧布置在离开所述第一掺杂区的一定距离处，所述距离相当于所述漂移区的所述给定的最大厚度的30％至120％。
16.根据权利要求12所述的功率半导体器件，其中所述绝缘区跨所述边缘端接区和邻近于所述边缘端接区布置的所述有源区的一部分的两端而横向延伸。
17.根据权利要求12所述的功率半导体器件，其中所述绝缘区与所述漂移区被所述第二掺杂区分隔。
18.根据权利要求12所述的功率半导体器件，其中所述绝缘区完全处于所述第二掺杂区内。
19.一种功率半导体器件，包括：
半导体主体，所述半导体主体具有第一侧、与所述第一侧相对的第二侧以及外轮缘，所述半导体主体包括有源区和布置在所述有源区和所述外轮缘之间的边缘端接区，所述半导体主体还包括：
第一掺杂区，所述第一掺杂区处于所述有源区中，并连接到布置在所述半导体主体的所述第一侧上的第一电极；
第二掺杂区，所述第二掺杂区处于所述有源区和所述边缘端接区中，并连接到布置在所述半导体主体的所述第二侧上的第二电极；
漂移区，所述漂移区处于所述第一掺杂区和所述第二掺杂区之间；
场止区，所述场止区布置在所述漂移区和所述第二掺杂区之间，所述场止区具有比所述漂移区更高的掺杂浓度，并且作为与所述漂移区的导电类型相同；以及
绝缘区，所述绝缘区布置在所述边缘端接区中邻近所述第二掺杂区并且至少部分地布置在所述场止区中，所述绝缘区形成所述边缘端接区中的阻挡区以至少部分地阻挡电荷载流子的垂直运送，
其中所述第二侧沿着单个平面在所述有源区和所述边缘端接区两者上延伸。
20.根据权利要求19的功率半导体器件，其中所述绝缘区包括空腔。
21.根据权利要求19的功率半导体器件，其中所述绝缘区跨所述边缘端接区和邻近于所述边缘端接区的所述有源区的一部分的两端横向延伸。
22.一种用于制造功率半导体器件的方法，所述方法包括：
提供具有表面的半导体衬底；
在所述半导体衬底的所述表面上形成第一外延层；
在所述第一外延层中蚀刻一个或多个沟槽；
对包括所述一个或多个沟槽的所述第一外延层在包含氢气的气氛环境中退火，以将所述一个或多个沟槽转换成一个或多个空腔；
在对所述第一外延层退火之后在所述第一外延层上形成第二外延层，其中所述衬底、所述第一外延层以及所述第二外延层形成具有第一侧、与所述第一侧相对的第二侧、和外轮缘的半导体主体，所述半导体主体包括有源区和布置在所述有源区和所述外轮缘之间的边缘端接区；
在所述有源区中形成第一掺杂区；
在所述半导体主体的所述第一侧上形成布置为与所述第一掺杂区接触的第一电极；
在所述有源区和所述边缘端接区中形成第二掺杂区；以及
在所述半导体主体的所述第二侧上形成布置为与所述第二掺杂区接触的第二电极，
其中所述第二侧沿着单个平面在所述有源区和所述边缘端接区两者上延伸。
CN201410389778.6A 2013-08-09 2014-08-08 功率半导体器件和方法 Active CN104347722B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/963,035 US9431490B2 (en) 2013-08-09 2013-08-09 Power semiconductor device and method
US13/963,035 2013-08-09

Publications (2)

Publication Number Publication Date
CN104347722A CN104347722A (zh) 2015-02-11
CN104347722B true CN104347722B (zh) 2017-12-22

Family

ID=52388973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410389778.6A Active CN104347722B (zh) 2013-08-09 2014-08-08 功率半导体器件和方法

Country Status (3)

Country Link
US (2) US9431490B2 (zh)
CN (1) CN104347722B (zh)
DE (1) DE102014111063A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105556680B (zh) * 2013-05-22 2017-12-22 王士原 微结构增强型吸收光敏装置
US10700225B2 (en) 2013-05-22 2020-06-30 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US10468543B2 (en) 2013-05-22 2019-11-05 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US10446700B2 (en) 2013-05-22 2019-10-15 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US11121271B2 (en) 2013-05-22 2021-09-14 W&WSens, Devices, Inc. Microstructure enhanced absorption photosensitive devices
US9530905B2 (en) 2014-11-18 2016-12-27 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US9455339B2 (en) * 2014-09-09 2016-09-27 Macronix International Co., Ltd. High voltage device and method for manufacturing the same
DE102015109538B3 (de) * 2015-06-15 2016-12-08 Infineon Technologies Ag Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102016112018B4 (de) * 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
EP3690954A1 (en) 2019-02-04 2020-08-05 Infineon Technologies Austria AG Semiconductor device
US11848359B2 (en) * 2020-03-19 2023-12-19 Ohio State Innovation Foundation Method of forming lateral pn junctions in III-nitrides using p-type and n-type co-doping and selective p-type activation and deactivation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097947A (zh) * 2006-06-30 2008-01-02 株式会社东芝 半导体器件
CN102543870A (zh) * 2010-12-10 2012-07-04 英飞凌科技股份有限公司 用于制造具有绝缘半导体台面的半导体组件的方法
CN103222057A (zh) * 2011-11-17 2013-07-24 富士电机株式会社 半导体器件以及半导体器件的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014660C2 (de) * 2000-03-24 2002-08-29 Infineon Technologies Ag Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode
WO2006082568A2 (en) * 2005-02-07 2006-08-10 Nxp B.V. Method of manufacturing a lateral semiconductor device
JP5017926B2 (ja) * 2005-09-28 2012-09-05 株式会社デンソー 半導体装置およびその製造方法
DE102006036347B4 (de) 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur
US9455339B2 (en) * 2014-09-09 2016-09-27 Macronix International Co., Ltd. High voltage device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097947A (zh) * 2006-06-30 2008-01-02 株式会社东芝 半导体器件
CN102543870A (zh) * 2010-12-10 2012-07-04 英飞凌科技股份有限公司 用于制造具有绝缘半导体台面的半导体组件的方法
CN103222057A (zh) * 2011-11-17 2013-07-24 富士电机株式会社 半导体器件以及半导体器件的制造方法

Also Published As

Publication number Publication date
DE102014111063A1 (de) 2015-02-12
US9431490B2 (en) 2016-08-30
US10134845B2 (en) 2018-11-20
CN104347722A (zh) 2015-02-11
US20160315150A1 (en) 2016-10-27
US20150041965A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
CN104347722B (zh) 功率半导体器件和方法
US11121242B2 (en) Method of operating a semiconductor device having a desaturation channel structure
CN105280711B (zh) 电荷补偿结构及用于其的制造
CN102856182B (zh) 制造绝缘栅极半导体装置的方法及结构
US10453929B2 (en) Methods of manufacturing a power MOSFET
CN103986447B (zh) 双极半导体开关及其制造方法
CN101632151B (zh) 可实现三维电荷耦合的高电压半导体功率组件结构
TWI804649B (zh) 絕緣閘極半導體器件及用於製造絕緣閘極半導體器件的區域的方法
JP4185507B2 (ja) ディープ・トレンチ・スーパースイッチング装置
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
TW201242034A (en) New approach to integrate schottky in MOSFET
CN104157648B (zh) 具有开关元件和续流二极管的半导体装置及其控制方法
CN103681786A (zh) 半导体装置
CN104838502B (zh) 绝缘栅场效应晶体管装置及其制作方法
CN208028068U (zh) 半导体器件
CN106057893A (zh) 半导体器件、集成电路以及用于制造半导体器件的方法
CN106165101A (zh) 半导体装置
CN105027290B (zh) 自适应电荷平衡的mosfet技术
CN110021657A (zh) 具有dV/dt可控性的功率半导体器件
CN104409334B (zh) 一种超结器件的制备方法
JP2021145026A (ja) 半導体装置
US9685511B2 (en) Semiconductor device and method for manufacturing a semiconductor device
CN105206607A (zh) 半导体装置及其制造方法
CN103035668A (zh) 横向堆叠超级接面功率半导体装置
CN106328710A (zh) 半导体器件和用于形成半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant